JP6163886B2 - モールドパッケージ - Google Patents
モールドパッケージ Download PDFInfo
- Publication number
- JP6163886B2 JP6163886B2 JP2013116854A JP2013116854A JP6163886B2 JP 6163886 B2 JP6163886 B2 JP 6163886B2 JP 2013116854 A JP2013116854 A JP 2013116854A JP 2013116854 A JP2013116854 A JP 2013116854A JP 6163886 B2 JP6163886 B2 JP 6163886B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mold resin
- mold
- protrusion
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
モールド樹脂内にて基板の一面には、電子部品よりも高く突出する突起であって、突出先端部上のモールド樹脂を薄肉化することでモールド樹脂の熱応力による基板およびモールド樹脂の反りを抑制するための反り抑制突起(40)が設けられており、基板の他面は前記モールド樹脂より露出しており、反り抑制突起の部分では基板の他面が凹んだ凹部(10a)となり、この凹部の両側では基板の他面が凹部よりも膨らんだ形状となるように、基板およびモールド樹脂が反っており、反り抑制突起は、モールド樹脂よりも線膨張係数が小さく、弾性率が高いものであることを特徴とする。
本発明の第1実施形態にかかるモールドパッケージについて、図1、図2を参照して述べる。このモールドパッケージは、たとえば自動車などの車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されるものである。
本発明の第2実施形態にかかるモールドパッケージについて、図6を参照して述べる。上記図1では、反り抑制突起40は基板10の一面11上の1箇所に設けられていたが、図6に示されるように複数箇所に渡って設けられていてもよい。
本発明の第3実施形態にかかるモールドパッケージについて、図7を参照して述べる。図7に示されるように、モールドパッケージとしては、ダイシングされる前の多連状態のものであってもよい。多連状態の場合は、基板10のサイズも大きくなるので、反り抑制突起40は有効である。
なお、基板10としては、上記した樹脂基板以外にも、アルミナやシリカ等のセラミックよりなるセラミック基板であってもよい。
11 基板の一面
12 基板の他面
20 電子部品としてのICチップ
21 電子部品としての受動素子
30 モールド樹脂
40 反り抑制突起
Claims (4)
- 一面(11)と他面(12)とが表裏の関係にある基板(10)と、
前記基板の一面上に搭載された電子部品(20、21)と、
前記基板の一面上に設けられ、前記電子部品とともに当該一面を封止するモールド樹脂(30)と、を備え、
前記モールド樹脂内にて前記基板の一面には、前記電子部品よりも高く突出する突起であって、突出先端部上の前記モールド樹脂を薄肉化することで前記モールド樹脂の熱応力による前記基板および前記モールド樹脂の反りを抑制するための反り抑制突起(40)が設けられており、
前記基板の他面は、前記モールド樹脂より露出しており、前記反り抑制突起の部分では前記基板の他面が凹んだ凹部(10a)となり、この凹部の両側では前記基板の他面が前記凹部よりも膨らんだ形状となるように、前記基板および前記モールド樹脂が反っており、
前記反り抑制突起は、前記モールド樹脂よりも線膨張係数が小さく、弾性率が高いものであることを特徴とするモールドパッケージ。 - 前記反り抑制突起は、前記基板の対向する一辺から他辺へ伸びる連続的または断続的な形状とされていることを特徴とする請求項1に記載のモールドパッケージ。
- 前記反り抑制突起は、その弾性率が5〜10GPaであり、その高さが0.1mm〜3.0mmの範囲内であることを特徴とする請求項1または2に記載のモールドパッケージ。
- 前記電子部品は、前記基板の前記一面のうち前記反り抑制突起により区画された領域のそれぞれに配置されていることを特徴とする請求項1〜3のいずれか1つに記載のモールドパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013116854A JP6163886B2 (ja) | 2013-06-03 | 2013-06-03 | モールドパッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013116854A JP6163886B2 (ja) | 2013-06-03 | 2013-06-03 | モールドパッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014236113A JP2014236113A (ja) | 2014-12-15 |
JP6163886B2 true JP6163886B2 (ja) | 2017-07-19 |
Family
ID=52138594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013116854A Expired - Fee Related JP6163886B2 (ja) | 2013-06-03 | 2013-06-03 | モールドパッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6163886B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02101546U (ja) * | 1989-01-27 | 1990-08-13 | ||
JPH0521701A (ja) * | 1991-07-11 | 1993-01-29 | Nec Corp | 混成集積回路装置 |
JP2861847B2 (ja) * | 1995-01-31 | 1999-02-24 | 日本電気株式会社 | 半導体装置 |
JP2003332500A (ja) * | 2002-05-13 | 2003-11-21 | Denso Corp | 電子回路装置 |
-
2013
- 2013-06-03 JP JP2013116854A patent/JP6163886B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014236113A (ja) | 2014-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20140217620A1 (en) | Semiconductor device and method for manufacturing the same | |
KR101072420B1 (ko) | 프린트 기판 유닛 및 반도체 패키지 | |
JP2013236085A (ja) | リードフレーム | |
JP2013069748A (ja) | ベースプレートおよび半導体装置 | |
JP5709739B2 (ja) | パワー半導体装置 | |
JP5018355B2 (ja) | モールドパッケージ | |
JP7031347B2 (ja) | パワーモジュール及び半導体装置 | |
JP5098239B2 (ja) | モールドパッケージおよびその製造方法 | |
JP2007157958A (ja) | 電子装置 | |
KR101003319B1 (ko) | 반도체 패키지, 전자 부품, 및 전자 기기 | |
JP5949667B2 (ja) | モールドパッケージおよびその製造方法 | |
JP6163886B2 (ja) | モールドパッケージ | |
JP5381175B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
WO2019102737A1 (ja) | 流量計 | |
JP6413935B2 (ja) | 半導体装置およびその製造方法 | |
JP2019153654A (ja) | 半導体パッケージ | |
JP2013229369A (ja) | モールドパッケージ | |
JP6194804B2 (ja) | モールドパッケージ | |
JP2010141158A (ja) | 電子装置 | |
JP2015056540A (ja) | 半導体装置及びその製造方法 | |
JP6551182B2 (ja) | 半導体モジュール | |
JP5477301B2 (ja) | 半導体装置 | |
JPWO2009069236A1 (ja) | 回路基板モジュールおよび電子機器 | |
JP2010212542A (ja) | 回路基板 | |
JP2015106682A (ja) | モールドパッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151016 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170523 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170605 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6163886 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |