JP6163886B2 - モールドパッケージ - Google Patents

モールドパッケージ Download PDF

Info

Publication number
JP6163886B2
JP6163886B2 JP2013116854A JP2013116854A JP6163886B2 JP 6163886 B2 JP6163886 B2 JP 6163886B2 JP 2013116854 A JP2013116854 A JP 2013116854A JP 2013116854 A JP2013116854 A JP 2013116854A JP 6163886 B2 JP6163886 B2 JP 6163886B2
Authority
JP
Japan
Prior art keywords
substrate
mold resin
mold
protrusion
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013116854A
Other languages
English (en)
Other versions
JP2014236113A (ja
Inventor
賢吾 岡
賢吾 岡
祐紀 眞田
祐紀 眞田
竹中 正幸
正幸 竹中
慎也 内堀
慎也 内堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013116854A priority Critical patent/JP6163886B2/ja
Publication of JP2014236113A publication Critical patent/JP2014236113A/ja
Application granted granted Critical
Publication of JP6163886B2 publication Critical patent/JP6163886B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、基板の一面側をモールド樹脂で封止し、他面側をモールド樹脂より露出させてなる、いわゆるハーフモールド構造のモールドパッケージに関する。
従来より、この種のモールドパッケージとしては、一面と他面とが表裏の関係にある基板と、基板の一面上に搭載された電子部品と、電子部品とともに当該一面を封止するモールド樹脂と、を備え、基板の他面はモールド樹脂より露出したものが提案されている(特許文献1参照)。
特開2007−157763号公報
しかしながら、このような構造では、基板はプリント基板等の基板が使用されることから、モールド樹脂と基板との線膨張係数差が大きい。そのため、モールド樹脂の硬化収縮等により発生するモールド樹脂の熱応力によって、基板の露出面側すなわち他面側が凸となるようにモールドパッケージが反りやすい。
近年において、このモールドパッケージは様々な用途への検討が行われており、内蔵する電子部品の数や大きさも多岐にわたるものとなっている。このような場合、モールド樹脂の厚みの増加、パッケージ全体の寸法が大きくなるために、モールドパッケージの反りも必然的に大きくなる可能性がある。パッケージの反りが増加すると、モールドパッケージ全体に曲げ変形量や熱変形量が増加して、変形歪量が多くなり、プリント基板、モールド樹脂内部の電子部品の損傷が懸念される。
本発明は、上記問題に鑑みてなされたものであり、ハーフモールド構造のモールドパッケージにおいて、熱応力によるパッケージの反りを抑制できるようにすることを目的とする。
上記目的を達成するため、モールド樹脂の体積が大きくなるとパッケージを反らせる熱応力も大きくなることに着目し、本発明を創出するに至った。
すなわち、請求項1に記載の発明では、一面(11)と他面(12)とが表裏の関係にある基板(10)と、基板の一面上に搭載された電子部品(20、21)と、基板の一面上に設けられ、電子部品とともに当該一面を封止するモールド樹脂(30)と、を備え
モールド樹脂内にて基板の一面には、電子部品よりも高く突出する突起であって、突出先端部上のモールド樹脂を薄肉化することでモールド樹脂の熱応力による基板およびモールド樹脂の反りを抑制するための反り抑制突起(40)が設けられており、基板の他面は前記モールド樹脂より露出しており、反り抑制突起の部分では基板の他面が凹んだ凹部(10a)となり、この凹部の両側では基板の他面が凹部よりも膨らんだ形状となるように、基板およびモールド樹脂が反っており、反り抑制突起は、モールド樹脂よりも線膨張係数が小さく、弾性率が高いものであることを特徴とする。
それによれば、モールド樹脂内にて基板の一面に反り抑制突起を設け、しかも当該突起は電子部品よりも高く突出したものであるから、この反り抑制突起の突出先端部上のモールド樹脂が大幅に薄肉化される。そのため、その薄肉化されたモールド樹脂の部分では、モールド樹脂に起因する熱応力が低減される。
また、反り抑制突起は、モールド樹脂よりも線膨張係数が小さく、弾性率が高いので、当該突起自体に起因する熱応力を小さくできる。このように、本発明によれば、パッケージを反らせる熱応力が低減されるので、熱応力によるパッケージの反りを抑制することができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
本発明の第1実施形態にかかるモールドパッケージを示す概略断面図である。 第1実施形態にかかるモールドパッケージにおける反り抑制突起の平面配置パターンを示す概略平面図であり、(a)は第1の例、(b)は第2の例を示す。 (a)は反り抑制突起の有無による反り抑制効果を示す図、(b)は従来の一般的なパッケージの反り量を定義する図である。 反り抑制突起の高さと反り量比との関係を示すグラフである。 反り抑制突起の弾性率と反り量比との関係を示すグラフである。 本発明の第2実施形態にかかるモールドパッケージを示す側面図である。 本発明の他の実施形態にかかるモールドパッケージを示す概略断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
本発明の第1実施形態にかかるモールドパッケージについて、図1、図2を参照して述べる。このモールドパッケージは、たとえば自動車などの車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されるものである。
本実施形態のモールドパッケージは、大きくは、一面11と他面12とが表裏の関係にある基板10と、基板10の一面11上に搭載された電子部品20、21と、これらを封止するモールド樹脂30と、を備えて構成されている。
ここで、モールド樹脂30は、基板10の一面11上に設けられ、電子部品20、21とともに当該一面11を封止している。そして、基板10の他面12はモールド樹脂30より露出している。このように、本実施形態のモールドパッケージは、典型的なハーフモールドタイプのパッケージである。
基板10は、エポキシ樹脂やガラスエポキシ樹脂等の樹脂をベースとして構成されるプリント基板である。電子部品20、21としては、基板10の一面11上に搭載可能な表面実装部品、あるいはスルーホール実装部品などが挙げられる。
図1では、電子部品は、ICチップ20と受動素子21とが示されている。ICチップ20は、はんだやAgペースト等の図示しないマウント材によって基板10の一面11上に接合されており、さらに、AuやAl等のボンディングワイヤ22によって基板10に接続されている。受動素子21は、コンデンサや抵抗等であり、これも図示しない上記マウント材によって基板10の一面11上に接合されている。
また、モールド樹脂30は、エポキシ樹脂等の典型的なモールド材料よりなり、必要に応じて、当該樹脂中にアルミナやシリカ等のフィラーが含有されたものである。このモールド樹脂30は、トランスファーモールド法やコンプレッションモールド法等により形成される。
このモールド樹脂30は、平面サイズが基板10と同等か、もしくは一回り小さい板状をなすもので、基板10の一面11上におけるモールド樹脂30の高さは、モールド樹脂30全体で実質的に均一である。
ここにおいて、本実施形態のモールドパッケージでは、モールド樹脂30内にて基板10の一面11上には、電子部品20、21よりも高く突出する反り抑制突起40が設けられている。図1では、基板10の一面11上に設けられモールド樹脂30に封止された構成要素のうち、最も基板10の一面11上の高さが高い部分は、反り抑制突起40の突出先端面となっている。
この反り抑制突起40は、当該突起40における突出先端部上のモールド樹脂30を薄肉化しモールド樹脂30の体積を低減することで、当該突起40上のモールド樹脂30の熱硬化収縮量を少なくするものである。つまり、反り抑制突起40は、当該突起40上のモールド樹脂30の熱応力を小さくして、当該熱応力による基板10およびモールド樹脂30の反りすなわちパッケージ全体の反りを抑制するものである。
そのため、反り抑制突起40は、そのような反り抑制作用を発揮できるサイズを有するものである。反り抑制突起40の高さは、電子部品20、21より高く、また、モールド樹脂30の厚さの1/3以上であることが望ましく、限定するものではないが、たとえば、0.1mm〜3.0mm程度とする。
また、反り抑制突起40の平面配置パターンとしては、図2(a)に示されるように、基板10の対向する一辺から他辺へ延びる連続した形状でもよいし、図2(b)に示されるように断続的な形状でもよい。また、図2では反り抑制突起40は1列であるが、平行に配置された複数列のものであってもよい。
また、この反り抑制突起40は、モールド樹脂30よりも線膨張係数が小さく、且つ、弾性率が高いものである。弾性率としては、たとえば5〜10GPa程度のものにできる。このような物性を満足する反り抑制突起40の材質としては、ポリイミド、ポリアミド、アクリル等の樹脂が挙げられる。さらに、これら樹脂は、アルミナやシリカ等のフィラーが含有されたものであってもよい。
そして、本実施形態では、上記したように反り抑制突起40の部分ではモールド樹脂30の熱応力が小さくなるため、パッケージの反りが抑制される。具体的には、図1に示されるように、基板10およびモールド樹脂30は、反り抑制突起40の部分では基板10の他面12が凹んだ凹部10aとなり、この凹部10aの両側では基板10の他面12が凹部10aよりも膨らんだ形状となるように、反っている。
反り抑制突起40を持たない従来のモールドパッケージでは、後述の図3(b)に示されるように、基板10全体が反りの1単位となり、基板10全体が同一方向に沿っている。これに対して、図1に示されるように、本実施形態では、反り抑制突起40の部分ではモールド樹脂30の熱応力が小さく反りが生じにくい構造となっている。
そのため、本実施形態の基板10においては、反り抑制突起40を境界とした左右の領域が、それぞれ反りの1単位とされる。つまり、本実施形態では、反りに関しては、見かけ上、基板10が反り抑制突起40を境として分断されて小型化され、この小型化された部分毎に反りが生じるものとなるので、反り度合も小さくなる。
このようなモールドパッケージの製造方法は、次の通りである。基板10の一面11上に、印刷やディスペンス等により反り抑制突起40となる樹脂を塗布し、これを硬化させることにより反り抑制突起40を形成する。一方で、基板10の一面11上に電子部品20、21を実装する。その後、これらをモールド樹脂30で封止することにより、モールドパッケージができあがる。
以上述べたように、本実施形態によれば、モールド樹脂30内にて基板10の一面11に反り抑制突起40を設け、しかも当該突起40は電子部品20、21よりも高く突出したものであるから、当該突起40の突出先端部上のモールド樹脂30が大幅に薄肉化される。
なお、モールド樹脂30における外郭の端面は。すそ拡がりの傾斜面となり薄肉となる場合があるが、この場合でも、当該端面を除く、実質的なモールド樹脂30の封止領域においては、反り抑制突起40の直上がモールド樹脂30の最も薄い部分となる。
そのため、この薄肉化されたモールド樹脂30の部分では、モールド樹脂に起因する熱応力が低減され、反りにくくなる。具体的には、反り抑制突起40の部分で、反りの領域が分割され小型化することで、パッケージ全体としての反りが小さくなる。
また、反り抑制突起40は、モールド樹脂30よりも線膨張係数が小さく、弾性率が高いので、当該突起40自体に起因して発生する熱応力を小さくでき、この熱応力の反りへの影響を低減できる。このように、本実施形態によれば、パッケージを反らせる熱応力が低減されるので、熱応力によるパッケージの反りを抑制することができる。
本実施形態における反り抑制効果について、より具体的に述べる。反り抑制突起40を持たない従来のモールドパッケージの場合、図3(b)に示されるように、基板10全体を1単位として反り量xにて反る。一方、本実施形態のモールドパッケージの反り量xは、上記図1中に示されている。ここで、反り量xは、基板10の他面12における反りの最下点と最高点との差である。
図3は、従来のモールドパッケージ(突起無)の反り量を1と規格化し、従来のモールドパッケージ(突起無)と本実施形態のモールドパッケージ(突起有)との反り量比を実験的に調べたものである。この図3から、本実施形態のモールドパッケージは、従来に比べて、反り量が低減されていることがわかる。
また、図4は、反り抑制突起40の弾性率を10GPaとして、反り抑制突起40の高さ(突起高さ)を0から大きくしていったときの従来との反り量比を実験的に調べた結果を示している。
この図4から、反り抑制突起40が高くなるにつれて、当該突起40直上のモールド樹脂30の体積が小さくなることで熱応力も小さくなるため、パッケージの反りが低減されることがわかる。
また、図5は、反り抑制突起40の高さを0.6mmとして、反り抑制突起40の弾性率を大きくしていったときの従来との反り量比を実験的に調べた結果を示している。ここで、弾性率0は、従来の場合に相当する。
この図5から、反り抑制突起40の弾性率が高くなるにつれて、パッケージの反りが低減されることがわかる。これは、当該突起40の弾性率が高くなると、モールド樹脂30の硬化収縮によって当該突起40が変形しにくくなることから、熱応力が小さくなるためと考えられる。
(第2実施形態)
本発明の第2実施形態にかかるモールドパッケージについて、図6を参照して述べる。上記図1では、反り抑制突起40は基板10の一面11上の1箇所に設けられていたが、図6に示されるように複数箇所に渡って設けられていてもよい。
この場合も、上記同様に、反り抑制突起40の効果が発揮され、反り抑制突起40の部分では、凹部10aが形成された反り形状になりやすいため、パッケージ全体の反りが抑制される。
(第3実施形態)
本発明の第3実施形態にかかるモールドパッケージについて、図7を参照して述べる。図7に示されるように、モールドパッケージとしては、ダイシングされる前の多連状態のものであってもよい。多連状態の場合は、基板10のサイズも大きくなるので、反り抑制突起40は有効である。
この場合、多連状態のモールドパッケージの全体における反りを抑制するという観点から、ダイシングラインDLの位置に、反り抑制突起40を設けてもよい。この場合、ダイシング後には、パッケージの端部に反り抑制突起40の切断面が露出した構成となってもよい。
(他の実施形態)
なお、基板10としては、上記した樹脂基板以外にも、アルミナやシリカ等のセラミックよりなるセラミック基板であってもよい。
また、モールドパッケージの反り形状としては、上記図1や図6に示されるような凹部10aを有する形状に限定されるものではない。反り抑制突起40による反り抑制効果が発揮されているものであれば、上記図3(b)のような反り形状であってもよい。また、ほとんど反らずに平坦な状態のものであってもよい。
また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。
10 基板
11 基板の一面
12 基板の他面
20 電子部品としてのICチップ
21 電子部品としての受動素子
30 モールド樹脂
40 反り抑制突起

Claims (4)

  1. 一面(11)と他面(12)とが表裏の関係にある基板(10)と、
    前記基板の一面上に搭載された電子部品(20、21)と、
    前記基板の一面上に設けられ、前記電子部品とともに当該一面を封止するモールド樹脂(30)と、を備え
    前記モールド樹脂内にて前記基板の一面には、前記電子部品よりも高く突出する突起であって、突出先端部上の前記モールド樹脂を薄肉化することで前記モールド樹脂の熱応力による前記基板および前記モールド樹脂の反りを抑制するための反り抑制突起(40)が設けられており、
    前記基板の他面は、前記モールド樹脂より露出しており、前記反り抑制突起の部分では前記基板の他面が凹んだ凹部(10a)となり、この凹部の両側では前記基板の他面が前記凹部よりも膨らんだ形状となるように、前記基板および前記モールド樹脂が反っており、
    前記反り抑制突起は、前記モールド樹脂よりも線膨張係数が小さく、弾性率が高いものであることを特徴とするモールドパッケージ。
  2. 前記反り抑制突起は、前記基板の対向する一辺から他辺へ伸びる連続的または断続的な形状とされていることを特徴とする請求項1に記載のモールドパッケージ。
  3. 前記反り抑制突起は、その弾性率が5〜10GPaであり、その高さが0.1mm〜3.0mmの範囲内であることを特徴とする請求項1または2に記載のモールドパッケージ。
  4. 前記電子部品は、前記基板の前記一面のうち前記反り抑制突起により区画された領域のそれぞれに配置されていることを特徴とする請求項1〜3のいずれか1つに記載のモールドパッケージ。
JP2013116854A 2013-06-03 2013-06-03 モールドパッケージ Expired - Fee Related JP6163886B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013116854A JP6163886B2 (ja) 2013-06-03 2013-06-03 モールドパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013116854A JP6163886B2 (ja) 2013-06-03 2013-06-03 モールドパッケージ

Publications (2)

Publication Number Publication Date
JP2014236113A JP2014236113A (ja) 2014-12-15
JP6163886B2 true JP6163886B2 (ja) 2017-07-19

Family

ID=52138594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013116854A Expired - Fee Related JP6163886B2 (ja) 2013-06-03 2013-06-03 モールドパッケージ

Country Status (1)

Country Link
JP (1) JP6163886B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02101546U (ja) * 1989-01-27 1990-08-13
JPH0521701A (ja) * 1991-07-11 1993-01-29 Nec Corp 混成集積回路装置
JP2861847B2 (ja) * 1995-01-31 1999-02-24 日本電気株式会社 半導体装置
JP2003332500A (ja) * 2002-05-13 2003-11-21 Denso Corp 電子回路装置

Also Published As

Publication number Publication date
JP2014236113A (ja) 2014-12-15

Similar Documents

Publication Publication Date Title
US20140217620A1 (en) Semiconductor device and method for manufacturing the same
KR101072420B1 (ko) 프린트 기판 유닛 및 반도체 패키지
JP2013236085A (ja) リードフレーム
JP2013069748A (ja) ベースプレートおよび半導体装置
JP5709739B2 (ja) パワー半導体装置
JP5018355B2 (ja) モールドパッケージ
JP7031347B2 (ja) パワーモジュール及び半導体装置
JP5098239B2 (ja) モールドパッケージおよびその製造方法
JP2007157958A (ja) 電子装置
KR101003319B1 (ko) 반도체 패키지, 전자 부품, 및 전자 기기
JP5949667B2 (ja) モールドパッケージおよびその製造方法
JP6163886B2 (ja) モールドパッケージ
JP5381175B2 (ja) 半導体装置及び半導体装置の製造方法
WO2019102737A1 (ja) 流量計
JP6413935B2 (ja) 半導体装置およびその製造方法
JP2019153654A (ja) 半導体パッケージ
JP2013229369A (ja) モールドパッケージ
JP6194804B2 (ja) モールドパッケージ
JP2010141158A (ja) 電子装置
JP2015056540A (ja) 半導体装置及びその製造方法
JP6551182B2 (ja) 半導体モジュール
JP5477301B2 (ja) 半導体装置
JPWO2009069236A1 (ja) 回路基板モジュールおよび電子機器
JP2010212542A (ja) 回路基板
JP2015106682A (ja) モールドパッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170605

R151 Written notification of patent or utility model registration

Ref document number: 6163886

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees