以下に添付図面を参照して、光走査装置および光走査装置の制御方法、ならびに、画像形成装置の実施形態を詳細に説明する。
(実施形態に適用可能な構成)
図1は、実施形態に適用可能な画像形成装置における転写部15の一例の構成を示す。転写部15は、イエロー(Y)、マゼンタ(M)、シアン(C)およびブラック(K)の各色を用いてカラー画像の形成を行うことができる、タンデムタイプのカラー画像形成部である。
転写部15は、イエロー(Y)、マゼンタ(M)、シアン(C)およびブラック(K)各色の画像を形成する画像形成部Aが、用紙を搬送する搬送ベルト72に沿って一列に配置される。搬送ベルト72は、その一方が駆動回転する駆動ローラと他方が従動回転する従動ローラである搬送ローラ73、74によって架設されており、搬送ローラ73、74の回転により図示の矢印方向に回転駆動される。
画像形成装置において、図示されない給紙部から取り出された用紙が搬送経路14を介して転写部15に供給され、搬送ベルト72に送り込まれ、静電吸着によって搬送ベルト72上に吸着される。
吸着された用紙は、イエローの画像を形成するための第1の画像形成部に搬送され、ここでイエローの画像形成が行われる。第1の画像形成部は、感光体ドラム76Yとこの感光体ドラム76Yの周囲に配置された帯電器77Y、露光部78、現像器79Y、感光体クリーナ80Yなどを構成要素として有する。感光体ドラム76Yの表面は、帯電器77Yで一様に帯電された後、露光部78によりイエローの画像に対応した光ビームによる走査ビーム81Yで露光され、静電潜像が形成される。
実施形態においては、走査ビーム81Yは、複数本のレーザビームを含む。複数本のレーザビームを同時に出力可能な発光素子としては、例えば複数のレーザダイオードが並べられて構成されたレーザダイオードアレイや、面発光を行うVCSEL(Vertical Cavity Surface Emitting LASER)を適用することができる。以下では、光ビームを出力する発光素子として、VCSELを用いるものとする。また、ここで用いるVCSELは、チャネル数を40とし、40本のレーザビームを出力可能であるとする。
なお、静電潜像は、主・副走査方式のレーザビーム書込みで形成され、露光部78からのビーム走査を主走査、主走査に直交する感光体ドラムの回転を副走査とすることでドラム感光面へ2次元像のレーザビーム書込みが行われる。
感光体ドラム76Yの表面に形成された静電潜像は、現像器79Yで現像され、感光体ドラム76Y上にトナー像が形成される。このトナー像は、感光体ドラム76Yと搬送ベルト72上の用紙と接する位置(転写位置)で転写器82Yによって転写され、用紙上にイエロー単色の画像を形成する。転写が終わった感光体ドラム76Yは、ドラム表面に残った不要なトナーが感光体クリーナ80Yによってクリーニングされ、次の画像形成に備える。
このように、第1の画像形成部でイエロー単色を転写された用紙は、搬送ベルト72によってマゼンタの画像形成を行うための第2の画像形成部に搬送される。ここでも、上述の第1の画像形成部と同様にマゼンタのトナー像が感光体ドラム76M上に形成され、用紙上に既に形成されているイエローの画像に対して重ねて転写される。用紙は、さらにシアンの画像形成を行うための第3の画像形成部、続いてブラックの画像形成を行うための第4の画像形成部に搬送され、上述のイエロー、マゼンタの場合と同様に形成されたシアン、ブラックのトナー像が、直前に形成された画像に対して重ねて転写される。YMCK各色の転写が完了すると、カラー画像が形成されることになる。
第4の画像形成部を通過してカラー画像が形成された用紙は、搬送ベルト72から剥離され、定着部16にて定着された後、排紙される。
図2は、露光部78に含まれる光学装置の一例の構成を示す。この例では、所定速度で回転する6面のポリゴンミラー104を1個用いて、VCSEL100Y、100M、100Cおよび100Kから複数本ずつ出力された各色のレーザビームをそれぞれ偏向させ、各色の走査ビーム81Y、81M、81Cおよび81Kを得ている。
図2の光学装置の構成をより詳細に説明する。それぞれレーザダイオード(LD)ドライバポート110Y、110M、110Cおよび110K上に実装された、Y、M、C、K各色のVCSEL100Y、100M、100Cおよび100Kから、それぞれ複数本ずつのレーザビームからなるレーザビーム束が出力される。
例えばVCSEL100Kから出力されたレーザビーム束について説明すると、このレーザビーム束は、コリメートレンズ102Kにより平行光とされる。コリメートレンズ102Kから出射されたレーザビーム束は、回転するポリゴンミラー104に反射されて偏向される。ポリゴンミラー104から出射されたレーザビーム束は、fθレンズ105Aにより、感光体ドラム76K上で主走査方向に均一にドットを形成できるように補正されて走査ビーム81Kとされる。
走査ビーム81Kは、折り返しミラー106Kで反射されて感光体ドラム76Kに照射される。感光体ドラム76Kは、回転軸を中心に、画像形成装置のプロセス線速に応じた速度で回転する。ポリゴンミラー104が例えば図2において反時計回りに回転することで、走査ビーム81Kは、感光体ドラム76K表面を主走査方向に走査する。
感光体ドラム76Kの両側に、それぞれ走査ビーム81Kが入射されると検知信号を出力する、先端同期検知センサ107Kおよび後端同期検知センサ108Kが設けられる。先端同期検知センサ107Kおよび後端同期検知センサ108Kから出力される検知信号により、走査ビーム81Kによる主走査方向の走査の開始タイミングと終了タイミングとを知ることができる。
なお、感光体ドラム76C、76Mおよび76Yにも、それぞれ一端に先端同期検知センサ107C、107Mおよび107Yが設けられると共に、他端に後端同期検知センサ108C、108Mおよび108Yが設けられる。
上述の構成は、他の色Y、MおよびCについても、略同様である。すなわち、色Cに関して、VCSEL100Cから出力されたレーザビーム束は、コリメートレンズ102Cで平行光とされミラー103Cで所定角に反射されてポリゴンミラー104に照射される。ポリゴンミラー104で偏向された色Cに関するレーザビーム束は、fθレンズ105Aを通過して走査ビーム81Cとされ、折り返しミラー106Cで反射されて感光体ドラム76Cに照射される。
また、色Mおよび色Yに関して、VCSEL100Mおよび100Yからそれぞれ出力されたレーザビーム束は、コリメートレンズ102Mおよび102Yで平行光とされ、色Mに関してはさらにミラー103Mで所定角に反射され、それぞれポリゴンミラー104に照射される。ポリゴンミラー104で偏向された各レーザビーム束は、fθレンズ105Bを通過して走査ビーム81Mおよび81Yとされ、折り返しミラー106Mおよび106Yに反射されて感光体ドラム76Mおよび76Yにそれぞれ照射される。
図3は、VCSEL100Kにおいてレーザビームを出力する各レーザ素子100K1、100K2、…、100K21、…、100K39、100K40の配列の例を示す。図3において、縦方向が副走査方向を示す。
図3(a)に示されるように、40個のレーザ素子100K1〜100K40が、副走査方向の解像度が4800dpi(dot per inch)となるように配列されている。すなわち、このVCSEL100Kの書き込みの解像度は、4800dpiである。このときの各レーザ素子100K1〜100K40の副走査方向の間隔は、略5μmとなる。
また、各レーザ素子100K1〜100K40は、主走査方向には、所定の間隔を開けて順次位置をずらされて配置されている。したがって、各レーザ素子100K1〜100K40からのレーザビームを、主走査方向に走査をされながら、副走査方向に整列した状態で感光体ドラム76Kに照射させるためには、各レーザ素子100K1〜100K40によるレーザビームの出力タイミングを所定に制御する必要がある。この各レーザビームの出力タイミングの制御については、後述する。
さらに、実施形態では、1200dpi単位で画像処理された画像データを、図3(b)に例示されるように4個のレーザ素子100K4n+1、100K4n+2、100K4n+3および100K4n+4(nは0以上の整数)を単位として点灯させることで、1200dpiの解像度での画像形成を実現する。
図4は、実施形態に適用可能な画像形成装置を制御する制御ユニット200の一例の構成を示す。この例では、制御ユニット200は、スキャナ部201と、プリンタ部202と、主制御部203とを有し、これら各部がシステムバス204により互いに通信可能に接続される。実施形態による画像形成装置は、スキャナ部201で原稿などを読み取った画像データを主制御部203で処理し、プリンタ部202で印刷することができる。
スキャナ部201は、VPU(Visual Processing Unit)210およびIPU(Image Processing Unit)211を有し、CCD(Charge Coupled Device)などを用いた画像読み取り手段で読み取って得られた画像データに対して所定の処理を施し、処理が施された画像データを出力する。より具体的には、VPU210は、画像読み取り手段で原稿画像を読み取って出力したアナログ信号による画像信号に対してA/D変換を施して画像データとし、この画像データに対して黒オフセット補正、シェーディング補正および画素位置補正などを行う。また、IPU211は、VPU210で画像処理されたRGB表色系の画像データを、印刷に適したCMYK表色系の画像データに変換する処理を行う。IPU211から出力された画像データは、システムバス204を介してプリンタ部202に供給される。
プリンタ部202は、GAVD220と、レーザダイオード(LD)ドライバ221と、VCSEL222を有する。図4の例では、YMCK各色のLDドライバポート110Y、110M、110Cおよび110K上にそれぞれ実装されるLDドライバ(後述する)、ならびに、各色のVCSEL100Y、100M、100Cおよび100Kを、それぞれLDドライバ221およびVCSEL222として纏めて示している。
GAVD220は、LDドライバ221に対する各種制御信号を出力してVCSEL222の駆動制御を行う制御部として機能する。また、GAVD220は、ポリゴンミラー104の回転駆動を行うための制御信号を出力する。また、GAVD220に対して、先端同期検知センサ107Y〜107K、ならびに、後端同期検知センサ108Y〜108Kの検知信号が供給される。このGAVD220の詳細な構成については、後述する。
LDドライバ221は、GAVD220が生成した駆動制御信号により、半VCSEL222の各レーザ素子を駆動させるための電流を生成し、VCSEL222に供給する。
主制御部203は、それぞれシステムバス204で互いに通信可能に接続されるCPU(Central Processing Unit)230と、RAM(Random Access Memory)231と、ROM(Read Only Memory)232と、イメージストレージ233と、I/O制御部234と、CPU230に接続されるインターフェイス235とを有する。CPU230は、ROM232に予め記憶されたプログラムに従い、RAM231をワークメモリとして用いて、画像形成装置の全体の制御を行う。
イメージストレージ233は、ハードディスクドライブや不揮発性の半導体メモリといった、不揮発性の記憶媒体であって、例えばスキャナ部201で読み取った画像に基づく画像データを格納する。I/O制御部234は、画像形成装置内の各種モータの駆動制御信号や、各種センサからの出力信号の送受信を制御する。
インターフェイス235は、ユーザ操作のための操作子や表示部が設けられ、ユーザ操作を受け付ける。CPU230は、インターフェイス235に対してなされたユーザ操作を受け付け、受け付けたユーザ操作による指令に対応する処理を実行するプログラムモジュールを例えばROM232から呼び出して、コピー、ファクシミリ、スキャナ、イメージストレージなどの処理を実行させる。
スキャナ部201が取得した画像データに応じてプリンタ部202を駆動して、感光体ドラム76Y〜76Kに対して静電潜像として画像を出力する場合、CPU230は、上質紙、プラスチックフィルムなどの受像材の主走査方向制御および副走査位置制御を実行する。
CPU230は、スキャナ部201における原稿の読み取りを開始させる場合、GAVD220に対してスタート信号を出力する。GAVD220は、スタート信号を受信すると、IPU211に対して信号MFSYNC_Nを出力する。IPU211は、この信号MFSYNC_Nに応じて、スキャナ部201における原稿の読み取り動作を開始させる。
GAVD220は、スキャナ部201で原稿を読み取って出力した画像データを受信すると、GAVD220が有するメモリ(後述する)に受信した画像データを格納する。GAVD220は、メモリに格納した画像データに対して所定の処理を施してLDドライバ221に対して出力する。
LDドライバ221は、GAVD220から受け取った画像データに基づき、VCSEL222を駆動するための駆動制御信号を生成する。LDドライバ221がこの駆動制御信号をVCSEL222に対して出力することで、画像データに応じてVCSEL222が点灯される。このとき、LDドライバ221は、VCSEL222の各レーザ素子を、PWM制御により駆動させる。
図5は、GAVD220の一例の構成をより詳細に示す。GAVD220は、画像データの処理系列として、メモリ300と、密度変換部301と、タイミング制御部302と、PWM(Pulse Width Modulation)制御部303とを有する。また、GAVD220は、同期信号を含む制御信号の処理系列として、基準クロック生成部304と、PLL(Phase Locked Loop)305と、クロック位相調整部306と、倍率誤差検出部307と、同期検知用点灯制御部308と、全体を制御する制御部310とを有する。
先ず、GAVD220における制御信号の処理系列について説明する。以下では、図2に示す光学装置におけるYMCK各色の構成について、色Kの構成で代表させて説明する。他の色Y、MおよびCに関する記載は、適宜、色Kに関する記載と読み替えることができるものとする。例えば、各色のVCSEL100Y、100M、100Cおよび100Kについて、VCSEL100Kを代表として用いて説明を行う。
VCSEL100Kにおける各レーザ素子100K1〜100K40が図3に示したように配列されている場合に、先端同期検知センサ107Kは、主走査方向の先端側に配置される、例えばチャネルch#21のレーザ素子100K21から出力されたレーザビームを検出した場合に立ち下がる同期検知信号DETP_Nを出力する。同様に、後端同期検知センサ108Kは、チャネルch#21のレーザ素子100K21から出力されたレーザビームを検出した場合に立ち下がる同期検知信号EDETP_Nを出力する。
同期検知信号DETP_Nは、クロック位相調整部306、倍率誤差検出部307および同期検知用点灯制御部308にそれぞれ供給される。また、同期検知信号EDETP_Nは、倍率誤差検出部307および同期検知用点灯制御部308にそれぞれ供給される。
倍率誤差検出部307は、先端側の同期検知信号DETP_Nの立下りエッジから、後端側の同期検知信号EDETP_Nの立下りエッジまでの時間を後述するクロックpclkに従い計測する。そして、倍率誤差検出部307は、計測された時間を基準時間差と比較し、差分を制御部310に供給する。制御部310は、この差分を補正するための補正データを生成する。補正データは、PLL305に送られる。
PLL305は、VCO(Voltage Controlled Oscillator)クロック発生部と、位相比較器と、LPF(ローパスフィルタ)と、1/M分周器と、1/N分周器とを含む。
PLL305は、基準クロック生成部304で生成された基準クロックREFCLKを1/M分周器でM分周した第1信号と、PLL305の出力であるクロックVCLKを1/N分周器でN分周した第2信号とを位相比較器に入力する。位相比較器は、入力された第1信号および第2信号の立下りエッジの位相比較を行い、誤差成分を定電流出力する。この位相比較器の出力をLPFで積分してVCOクロック発生部に供給する。VCOクロック発生部は、LPFの出力電圧に比例した周波数のクロックVCLKを発生する。このクロックVCLKがPLL305の出力とされる。
この構成によれば、PLL305は、制御部310からの補正データに従い1/M分周器の分周比を変更することで、出力であるクロックVCLKのクロック周波数を変更することができる。
クロック位相調整部306は、PLL305から出力されたクロックVCLKを先端側の同期検知信号DETP_Nに同期させたクロックを生成する。このクロックは、画素クロックpclkとして出力され、倍率誤差検出部307および同期検知用点灯制御部308にそれぞれ供給される。また、図示は省略するが、画素クロックpclkは、タイミング制御部302およびPWM制御部303にも供給される。
このように、VCSEL100Kにおける画素単位の点灯タイミングの基準となる画素クロックpclkを、同期検知信号DETP_Nに同期させることで、各ラインの位相を揃えることができ、副走査方向の線(縦線)を正常に再現することができる。
また、クロック位相調整部306では、上述したように、クロックVCLKを同期検知信号DETP_Nに同期させた画素クロックpclkを生成している。したがって、制御部310からの補正データに従いPLL305においてクロックVCLKの周波数が変更され、それにより画素クロックpclkが変更される。さらに、画素クロックpclkの周波数を変えることで、形成される画像の全体の倍率を変えることができる。
同期検知用点灯制御部308は、例えば制御部310の制御に従い、同期検知信号DETP_NおよびEDETP_N、ならびに、画素クロックpclkに基づき、先端同期検知センサ107Kおよび後端同期検知センサ108K上でVCSEL100Kを点灯させるための点灯信号BDおよびEBDを生成する。これら点灯信号BDおよびEBDは、LDドライバ101Kに供給される。LDドライバ101Kは、上述したLDドライバ221に対応するもので、LDドライバポート110K上に実装される。
次に、GAVD220における画像データの処理系列について説明する。例えばスキャナ部201のIPU211から供給された画像データは、処理速度の差を吸収するためにメモリ300に一時的に格納される。
メモリ300から読み出された画像データは、密度変換部301に供給される。上述したように、実施形態では、VCSEL100Kの副走査方向の解像度が4800dpiであるのに対し、画像データの副走査方向の解像度が1200dpiとなっており、画像データの解像度の方がVCSEL100Kの解像度よりも低い。そのため、密度変換部301では、入力された画像データの密度を、VCSEL100Kの解像度に合わせて変換し、解像度が4800dpi相当の画像データとする。
なお、実施形態においては、他の解像度、例えば600dpiの画像データにも対応している。この場合も同様に、密度変換部301において、入力された画像データの密度をVCSEL100Kの解像度に合わせて変換し、解像度が4800dpi相当の画像データとする。
密度変換部301で解像度がVCSEL100Kに合わせて4800dpi相当とされた画像データは、タイミング制御部302に供給される。図3を用いて説明したように、VCSEL100Kにおいて、各レーザ素子100K1〜100K40は、主走査方向に対して所定の間隔を開けて順次位置をずらされて配置されている。このタイミング制御部302では、各レーザ素子100K1〜100K40の点灯タイミングを、これら各レーザ素子100K1〜100K40の主走査方向に対する位置に応じて制御する。
タイミング制御部302でタイミング制御された画像データは、PWM制御部303に供給される。PWM制御部303は、供給された画像データを、VCSEL100Kを点灯駆動するためのPWM信号に変換する。このPWM信号は、LDドライバ101Kに供給される。LDドライバ101Kは、供給されたPWM信号に従いVCSEL100Kを点灯駆動する。
同期検知用点灯制御部308は、先端側の同期検知信号DETP_Nと、後端側の同期検知信号EDETP_Nと、画素クロックpclkとに基づき、VCSEL100Kを先端同期検知センサ107Kおよび後端同期検知センサ108Kの位置でそれぞれ点灯させる、点灯信号BDおよび点灯信号EBDをそれぞれ生成する。これら点灯信号BDおよび点灯信号EBDは、LDドライバ101Kに供給される。LDドライバ101Kは、これら点灯信号BDおよびEBDに従い、VCSEL100Kを所定タイミングで点灯させる。
なお、制御部310は、ポリゴンモータ制御部315に対して、ポリゴンミラー104の回転速度を制御するための制御信号を供給する。ポリゴンモータ制御部315は、この制御信号に従い、所定の速度でポリゴンミラー104を回転駆動する。
図6を用いて、実施形態によるメモリ300の一例の動作について説明する。図6の例は、メモリ300に対して、解像度が1200dpi、1画素のビット深度が2ビットの画像データが入力される例である。
先ず、図6の、解像度が1200dpiの画像データをメモリ300に格納する例について説明する。図6(a)は、先端側の同期検知信号DETP_Nを示す。この同期検知信号DETP_Nの立下りから次の立下りの間が、1回の主走査に対応する。
ここでは、VCSEL100Kは、書き込み解像度が4800dpi、チャネル数(レーザビーム数)が40であり、全てのチャネルを用いる。メモリ300には、1回の主走査の期間(以下、単に走査期間と呼ぶ)に10ライン分の画像データが入力される。この10ライン分の画像データは、後述するように、密度変換部301における密度変換処理により、各ラインが4ラインへと密度変換され、副走査方向の解像度が4800dpiとされる。
GAVD220において、例えば制御部310は、スキャナ部201のIPU211に対して、例えば1走査期間に10回立ち下がる信号mlsync_Nを出力する(図6(b)参照)。IPU211は、この信号mlsync_Nの立下り毎に1ラインの画像データをGAVD220に対して出力する(図6(c)参照)。
メモリ300は、図6(d)に示されるように、それぞれ解像度が1200dpi、各画素のビット深度が2ビットの画像データを1ライン分格納可能な20のメモリ領域(メモリ#1〜メモリ#20)を有し、20ライン分の画像データを格納可能とされている。この例では、メモリ300は、各メモリ領域のうち10ライン分を画像データの書き込み領域とし、残りの10ライン分を画像データの読み出し領域とする。そして、GAVD220は、メモリ300の書き込み領域と読み出し領域とを主走査単位で切り替える。読み出し領域から読み出された10ライン分の画像データは、密度変換部301に対して出力される。
なお、主走査方向の書き込み幅を例えば330mmとした場合、解像度が1200dpi、1画素のビット深度が2ビットでは、1ライン分のメモリ領域の容量として31200ビット程度が必要となる。そこで、実施形態では、1ライン分のメモリ領域の容量を、1ワードを64ビットとして1024ワード分とする。
図7は、解像度が600dpi、1画素のビット深度が4ビットの画像データが入力される場合のメモリ300の一例の動作を示す。なお、図7の各部の意味は、上述した図6と同一であるので、ここでの説明を省略する。
解像度が600dpiで、画素データのビット深度が4ビットの場合の主走査方向のデータ量は、解像度が1200dpiで、ビット深度が2ビットの場合の主走査方向のデータ量と同一になる。したがって、1ライン分のメモリ領域の容量を、64ビット×1024ワード分として問題ない。
解像度が600dpi、ビット深度が4ビットの画像データが、1回の走査期間に5ライン分、IPU211からGAVD220に供給され、メモリ300に入力される。この5ライン分の画像データは、後述するように、密度変換部301における密度変換処理により、各ラインが8ラインへと密度変換され、副走査方向の解像度が4800dpiとされる。
メモリ300は、図7(d)に示されるように、連続する10のメモリ領域が書込み領域とされ、この10のメモリ領域を1つおきに用いて5ライン分の画像データを格納する。また、メモリ300は、残りの10のメモリ領域は読み出し領域とされ、画像データの読み出しが行われる。GAVD220は、メモリ300のこの書き込み領域と読み出し領域とを主走査単位で切り替える。なお、メモリ300において、当該10のメモリ領域のうち画像データが格納されないメモリ領域は使用しないが、後述するように、後段の回路(密度変換部301)は動作させる。
なお、この図7、ならびに、後述する図18〜図20において、各メモリ領域のうちハッチングして示される領域は、使用しないメモリ領域を示す。
図7(d)の例では、メモリ300は、第N走査目において、書込み領域におけるメモリ#1、#3、#5、#7および#9に各ラインの画像データが格納され、メモリ#2、#4、#6、#8および#10は用いられない。また、メモリ300は、読み出し領域におけるメモリ#11、#13、#15、#17および#19に各ラインの画像データが格納され、メモリ#12、#14、#16、#18および#20は用いられない。メモリ300は、次の第(N+1)走査目では、書込み領域と読み出し領域とが切り替えられる。
次に、密度変換部301の動作について説明する。図8は、解像度1200dpi、ビット深度が2ビットの画像データに対する密度変換部301の動作を概略的に示す。なお、図中および以下の説明において、[hex]は、直前の数字または文字が16進数表記の数値であることを示す。図8(a)〜図8(d)は、2ビットの画素データによる各画素値の場合の例をそれぞれ示す。この例では、メモリ300から出力される画像データは、主走査方向および副走査方向にそれぞれ1200dpiの解像度を有し、各画素は2ビットのビット深度を有するものとする。
密度変換部301は、この画像データを、各画素のビット深度を2ビットから4ビットに変換すると共に4ライン分の画像データに変換し、副走査方向に4800dpiの解像度を得る。主走査方向の解像度は、1200dpiのままとする。画素のビット深度の変換は、変換前のビット深度が2ビットの1の画素を、それぞれビット深度が4ビットの、4ライン分の4の画素に変換する。
図8の例では、画素値が3[hex]の画素は、それぞれ画素値がF[hex]の4の画素に変換される(図8(a)参照)。また、画素値が1[hex]の画素は、画素値が6[hex]の2の画素と、画素値が4[hex]の2の画素とに変換される(図8(c)参照)。このような、密度変換部301における、ビット深度が2ビットの1の画素の画素値を、ビット深度が4ビットの4の画素の各画素値に変換する処理は、例えばテーブルを用いて行うことができる。
図9は、解像度600dpi、ビット深度が4ビットのデータに対する密度変換部301の動作を概略的に示す。図9(a)は、画素値がF[hex]の場合の例、図9(b)は、画素値が8[hex]の場合の例をそれぞれ示す。密度変換部301は、この画素毎のビット深度が4ビットの画像データを、画素毎に、主走査方向にビット深度が4ビットの画素を加えて主走査方向の解像度を1200dpiとする。すなわち、主走査方向には2クロックclk分の画素データが生成される。また、副走査方向については、画素データを8ライン分の画素データに変換し、副走査方向の解像度を4800dpiとする。この場合の変換処理も、例えばテーブルを用いて行うことができる。
次に、タイミング制御部302における処理を説明する。図3を用いて説明したように、VCSEL100Kでは、各レーザ素子100K1〜100K40が主走査方向に順次間隔を開けて配置されている。そのため、副走査方向に整列した照射を行い縦線画像を正常に形成するためには、レーザビームの出力タイミングを、各レーザ素子100K1〜100K40毎に制御する必要がある。
一例として、図10に示されるように、チャネルch#1〜ch#8のレーザ素子が、それぞれ200μmの間隔を開けて配置されているものとする。主走査がチャネルch#1からチャネルch#8に向けて行われる場合、チャネルch#1のレーザ素子の出力タイミングに対して、チャネルch#2〜ch#8の各レーザ素子の出力タイミングを、各チャネルch#2〜ch#8の、チャネルch#1までの距離に応じて遅らせる。
各レーザ素子の出力タイミングは、主走査方向の解像度の画素単位(この例では1200dpi=1200画素単位)と、1画素以下の単位(例えば1/16画素単位)とにより制御される。タイミング制御部302では、画素単位の制御を実行する。1画素以下の単位のタイミング制御は、後述するPWM制御部303にて行われる。
各レーザ素子の遅延量Dは、下記の式(1)により求めることができる。なお、式(1)において、値Lは、基準となるレーザ素子(例えばチャネルch#1のレーザ素子)から対象となるレーザ素子までの主走査方向の距離、値Rは、主走査方向の解像度を示す。
D[dot]=(L[μm]/25.4[mm])×R[dpi]/1000 …(1)
図10の例を用いて具体的に説明すると、チャネルch#4のレーザ素子は、チャネルch#1のレーザ素子に対して600μmの距離がある。したがって、上述の式(1)に各値を代入し、遅延量Dが略28.35画素分であると求められる。
図11は、タイミング制御部302の一例の構成を示す。タイミング制御部302は、メモリ320と、ライトアドレス生成部321と、リードアドレス生成部322とを有する。メモリ320は、密度変換部301から出力された画像データが格納される。ライトアドレス生成部321は、メモリ320に対する画像データの書き込みアドレスを生成する。リードアドレス生成部322は、メモリ320から画像データを読み出す際の読み出しアドレスを生成する。
タイミング制御部302は、供給された画像データを、ライトアドレス生成部321に生成された書き込みアドレスに従いメモリ320に書き込む。そして、タイミング制御部302は、上述の式(1)で求められた遅延量Dに示される画素クロックpclk分だけ、リードアドレス生成部322で生成された読み出しアドレスからの画像データの読み出しを遅延させる。上述の具体例においては、画素クロックpclkの28クロック分だけ、読み出しを遅延させる。
なお、図11に示される構成は、1のレーザ素子分の構成である。実施形態では、VCSEL100Kが40個のレーザ素子100K1〜100K40を有している。そのため、タイミング制御部302は、図11に示される構成を、レーザ素子の数(40個)だけ持つ。
図12は、PWM制御部303の一例の構成を示す。PWM制御部303は、フリップフロップ回路(FF)330と、変換部331Aおよび331Bと、セレクタ333と、PWM生成部335とを有する。
タイミング制御部302から出力された画像データが、画素単位でPWM制御部303に入力され、変換部331BおよびFF330に供給される。FF330は、供給された画像データを1画素クロックpclk分遅延させて変換部331Aに供給する。すなわち、変換部331Aおよび331Bは、主走査方向に隣接する2の画素データがそれぞれ供給される。
変換部331Aおよび331Bは、ビット深度が4ビットの画素データをビット深度が16ビットの画素データに変換する。図13を用いて、変換部331Aおよび331Bにおける変換処理について説明する。なお、変換部331Aおよび331Bでは同一の処理がなされるため、以下では、変換部331Aを例にとって説明する。
変換部331Aは、4ビットで表現される各値に対応する16ビットの値gamma#0[15:0]〜#15[15:0]がそれぞれ格納されるレジスタを有し、入力された画素データの値に対応する16ビットの値を出力する。図13の例では、画素値が8[hex]の画素データは、gamma#8[15:0]に変換される。値gamma#0[15:0]〜#F[15:0]のそれぞれは、例えば画像形成装置の設計時などに予め決定されて、レジスタに格納される。
変換部331Aおよび331Bから出力された16ビットの画素データ332Aおよび332Bは、それぞれセレクタ333に供給される。セレクタ333は、入力された画素データ332Aおよび332Bに対して1画素以下の単位での遅延を与える。実施形態では、セレクタ333は、ビット単位での遅延を画素データ332Aおよび332Bに与える。すなわち、セレクタ333は、上述の式(1)で求められた遅延量Dの、小数点以下の遅延を画素データに対して与える。
図14を用いて、セレクタ333の動作について説明する。図14(a)は、遅延が無い(遅延D=0)場合の例である。画素データ332Aの画素値がFFFC[hex]、画素データ332Bの画素値が3FFC[hex]であるとする(それぞれ左端がMSB(Most Significant Bit)とする)。また、画素データ332Aがラインの先頭画素の画素データであるものとする。この場合、図14(a)の下部に示されるように、セレクタ333は、画素データ332AのMSBからビットを選択する。したがって、セレクタ333から出力されるライン先頭画素の画素データ334は、画素データ332Aと同一の値を持つ。
図14(b)は、所定の遅延を与える場合の例である。一例として、上述した式(1)に対する具体例において、小数点以下の遅延は、0.35画素である。1画素が16ビットであるこの例では、0.35画素は、5.6ビットに対応する。図14(b)では、遅延D=0.35画素に対応し、ラインに対して5ビット分の遅延を与えている。すなわち、図14(b)の下部に示されるように、セレクタ333は、画素データ332AのMSBに対して5ビット分の遅延を与え、6ビット目からビットを選択して出力する。したがって、セレクタ333から出力されるライン先頭画素の画素データ334は、画素データ332Aの6ビット目からLSB(least significant bit)の各ビットと、次の画素データ332BのMSBから5ビット目までの各ビットとからなる、値がFF87[hex]のデータとなる。
セレクタ333から順次出力される出力データ334は、PWM生成部335に供給される。PWM生成部335は、供給された出力データ334のビット値に従いPWM信号を生成し、LDドライバ101Kに供給する。
(実施形態による処理)
次に、実施形態による書き込み制御について説明する。既に述べたように、画像形成装置において複数のプロセス線速を考えた場合に、異なるプロセス線速間で主走査方向における単位長さ当たりの露光量を一定とするために、ポリゴンミラー104の回転速度と、感光体ドラム76Kを照射するレーザビームの光量とのうち少なくとも一方を変更する必要がある。実施形態では、複数のレーザビームを出力可能な光源を用いる場合に、先ず、光源から出力されるレーザビームの本数を設定し、次に、ポリゴンミラー104の回転数を設定する。
以下では、プロセス線速として、デフォルトとなる第1線速と、第1線速に対する線速の変更比率が90%である第2線速と、第1線速に対する線速の変更比率が82%である第3線速とを考える。第1線速を360mm/secとした場合、第2線速が324mm/sec、第3線速が295.2mm/secとなる。例えば、画像形成装置は、印刷媒体の厚みなど、画像形成の際の条件に応じて、第1線速、第2線速および第3線速を切り替えることができるものとする。なお、以下では、特に記載のない限り、「第1線速に対する線速の変更比率」を、単に「変更比率」と呼ぶ。
図15は、各線速における書き込み制御の仕様の例を示す。第1線速では、線速が360mm/secであり、この場合に、レーザビーム数がVCSEL100Kのレーザ素子100K1〜100K40の数と同一の40であるものとする。また、6面のポリゴンミラー104の単位時間当たりの回転数が17007.87rpm(rotation per minute)、光量すなわちVCSEL100Kに与えるパワーが0.200mW、書込みクロック周波数(画素クロックpcklの周波数)が40MHzであるものとする。
この第1線速の各条件に対して、第2線速および第3線速の各条件をそれぞれ求める。ここで、レーザビーム数の切り替え単位Nは、下記の式(2)に従い決定する。なお、式(2)において、値Dは、VCSEL100Kの書き込み解像度、値Nmaxは、密度変換前の画像データの最大の解像度を示す。
N=D/Nmax …(2)
VCSEL100Kの書き込み解像度Dを4800dpi、密度変換前の画像データの最大解像度Nmaxを1200dpiとした場合、N=4となる。したがって、この場合、レーザビーム数の切り替えは、4本を単位として行う(図3(b)参照)。
第2線速の各条件の算出方法について説明する。第2線速は、第1線速よりも速度が遅いので、先ずレーザビームの本数を減じる。この減じるレーザビームの本数を、上述の切り替え単位Nを用いて本数(N×n)で表す。次式(3)に基づき、VCSEL100Kのレーザビームの本数Aと、本数Aから本数(N×n)を減じた本数との比率Pが、第2線速の変更比率に最も近くなる整数の値nを求める。
P=(A−N×n)/A …(3)
第2線速の変更比率は90%であるので、n=1のとき値P=0.9となり、値Pが変更比率に一致する。したがって、光源(VCSEL100K)から出力されるレーザビームの本数Lnは、下記の式(4)により、36本となる。
Ln=A−N×n …(4)
図16(a)および図16(b)は、第1線速および第2線速においてVCSEL100Kで用いるレーザ素子の例を示す。第1線速では、図16(a)に例示されるように、VCSEL100Kの40のレーザ素子100K1〜100K40について、チャネルch#1〜チャネルch#40の全てのチャネルを用いる。
一方、第2線速では、図16(b)に例示されるように、VCSEL100Kの40のレーザ素子100K1〜100K40について、チャネルch#1〜チャネル#36の、36のチャネルを用いる。このとき、副走査方向の書込み解像度の4800dpiを維持するため、レーザ素子100K1〜100K36の、連続的に配置されるレーザ素子を用いるようにする。
次に、レーザビームの本数を変更した場合の、上述の比率Pの、第1線速に対する線速の変更比率に対する差分を、ポリゴンミラー104の回転数を変更することで補正する。第2線速の場合、比率Pと変更比率とが一致し比率Pと変更比率との差分が0であるため、ポリゴンミラー104の回転数は、第1線速の場合と同一の17007.87rpmとされる。また、第2線速では、光量および書込みクロック周波数も、第1線速の場合と同一の0.200mWおよび40MHzとされる。
なお、レーザビーム数を変更した際の、変更後のレーザビーム数と変更前のレーザビーム数との比率Pは、レーザビーム数を変更した際の主走査方向における単位長さ当たりの露光量の、レーザビーム数の変更前の当該露光量に対する比率と対応する。同様に、変更比率は、プロセス線速を変更した際の主走査方向における単位長さ当たりの露光量の、プロセス線速の変更前の当該露光量に対する比率に対応する。したがって、上述の比率Pと変更比率との差分は、線速を変更した際の主走査方向における単位長さ当たりの露光量の、レーザビーム数を変更した際の当該露光量に対する差分に相当する。
第3線速の各条件の算出方法について説明する。第2線速と同様に、第3線速も、第1線速に対して速度が遅いので、先ずレーザビームの本数を減じる。第3線速の場合、変更比率が82%であって、上述の式(3)に従い比率Pを求めると、n=2のときに比率P=0.8となり、変更比率と最も近くなる。この場合のレーザビームの本数は、上述の式(4)により、32本となる。
第3線速では、図16(c)に例示されるように、VCSEL100Kの40のレーザ素子100K1〜100K40について、チャネルch#1〜チャネルch#32の、32のチャネルを用いる。このとき、副走査方向の書込み解像度の4800dpiを維持するため、レーザ素子100K1〜100K32の、連続的に配置されるレーザ素子を用いるようにする。
次に、レーザビームの本数を変更した場合の、上述の比率Pの変更比率に対する差分を、ポリゴンミラー104の回転数を変更することで補正する。第3線速の場合、比率Pの変更比率に対する差分が0.02だけ存在する。この差分を補正するためのポリゴンミラー104の回転数Rは、例えば下記の式(5)で求められる。なお、式(5)において、値Vは線速、値Sは書込み解像度、値mはポリゴンミラー104の面数を示す。
R[rpm]={(V[mm/sec]×S[dpi])/(25.4[mm]×Ln)}×(60[sec]/m) …(5)
第3線速において、線速が295.2mm/sec、書込み解像度が4800dpi、光源数が32、面数が6なので、式(5)に従い、回転数R=17433.07rpmと求められる。
第3線速では、ポリゴンミラー104の回転数が第1線速の場合と異なるため、光量および書込みクロック周波数を変更する必要がある。光量Lu3は、第1線速におけるポリゴンミラー104の回転数R1と、第3線速におけるポリゴンミラー104の回転数R3との比に基づき、下記の式(6)により求められる。なお、式(6)において、第1線速の際の光量を光量Lu1としている。
Lu3[mW]=Lu1[mW]×(R3[rpm]/R1[rpm]) …(6)
また、同様にして、第3線速における書込みクロック周波数f3も、第1線速の際の書込みクロック周波数をf1として、下記の式(7)により求められる。
f3[MHz]=f1[MHz]×(R3[rpm]/R1[rpm]) …(7)
上述の式(6)および式(7)に具体的な数値を代入すると、第3線速の場合の光量Lu3=0.205mW、書込みクロック周波数f3=41.0MHzとして求められる。
なお、レーザビーム数とポリゴンミラー104の回転数とを共に変更する場合、変更するレーザビーム数を、レーザビーム数の変更による主走査方向における単位長さ当たりの露光量の変化が、ポリゴンミラー104の回転数の変更による当該露光量の変化よりも大きくなるように決定すると好ましい。
図17は、プロセス線速を切り替える際のGAVD220における一例の動作を示すフローチャートである。主制御部203において、CPU230は、プロセス線速の切り替え要求を受けると、上述した式(2)〜式(4)に従い、切り替え後のプロセス線速に応じたレーザビーム数Lnを求め、求めたレーザビーム数Lnを、GAVD220が有する図示されないレジスタに設定する(ステップS100)。
GAVD220は、レジスタに設定されたレーザビーム数Lnに応じて、各LDドライバポート100Y、100M、100Cおよび100Kに対して、使用しないレーザ素子を強制的にOFFとする制御を行う。また、GAVD220は、レジスタに設定されたレーザビーム数Lnに応じて、使用しないレーザ素子に対するGAVD220内部の画像データパスもOFFとする。
さらに、CPU230は、1水平走査毎のGAVD220に対する画像データ転送数を切り替えるために、スキャナ部201のIPU211に対して、1水平走査における画像データのレーザビーム数Lnに応じた転送数を設定する。
次のステップS101で、CPU230は、切り替え後のプロセス線速に応じたポリゴンミラー104の回転数Rを、上述の式(5)に従い求めて、GAVD220のレジスタに設定する。GAVD220において、制御部310は、この設定された回転数Rでポリゴンミラー104を回転させるように、ポリゴンモータ制御部315に命令を出す。
次のステップS102で、CPU230は、切り替え後のプロセス線速に応じた光量Luおよび書込みクロック周波数fを、上述の式(6)および式(7)に従いそれぞれ求め、GAVD220のレジスタに設定する。
GAVD220において、制御部310は、例えば、設定された書込みクロック周波数fに基づき1/M分周器の分周比Mを変更する補正データを生成し、生成した補正データをPLL305に供給する。この補正データにより補正された画素クロックpclkがPLL305から出力される。また、制御部310は、設定された光量LuでVCSEL100Y〜100Kを点灯させるように、LDドライバ101Y〜101Kをそれぞれ制御する。LDドライバ101Y〜101Kは、制御部310の制御に応じて、例えば、VCSEL100Y〜100Kにおいて使用するチャネルchそれぞれの出力を変更する。
なお、上述では、CPU230がレーザビーム数Ln、ポリゴンミラー104の回転数R、VCSEL100Y〜100Kの光量Luおよび書込みクロック周波数fを、プロセス線速の変更毎に計算するように説明したが、これはこの例に限定されない。例えば、切り替え可能なプロセス線速が既知の場合、図15に示したような、各プロセス線速における仕様を予め求めてテーブルとしてCPU230またはGAVD220が持ち、指定されたプロセス線速に応じてこのテーブルを参照して各値を設定してもよい。
(メモリアクセス)
次に、第2線速および第3線速の場合の、メモリ300のアクセスについて説明する。図18は、プロセス線速が第2線速であって、メモリ300に入力される画像データの解像度が1200dpiである場合のメモリ300のアクセスの例について示す。なお、図18、ならびに、後述する図19および図20における各部の意味は、上述した図6と同一であるので、ここでの説明を省略する。
第2線速の場合、上述したように、VCSEL100Kの40のチャネルch#1〜ch#40のうち36のチャネルch#1〜ch#36を用い、チャネルch#37〜ch#40を用いない。したがって、副走査方向の解像度が1200dpiである入力画像データにおいて、副走査方向の書込み解像度4800dpiにおける36ラインに相当する9ライン分の入力画像データが、IPU211からGAVD220に入力される。
この場合、GAVD220は、図18(d)に例示されるように、メモリ300内のメモリ領域について、それぞれ9のメモリ#1〜#9およびメモリ#11〜#19を、読み出し領域および書き込み領域として交互に用いる。一方、GAVD220は、メモリ#10および#20を用いず、これらメモリ#10および#20の後段の回路の動作も停止させる。
図19は、プロセス線速が第3線速であって、メモリ300に入力される画像データの解像度が1200dpiである場合のメモリ300のアクセスの例について示す。第3線速の場合、上述したように、VCSEL100Kの40のチャネルch#1〜ch#40のうち32のチャネルch#1〜ch#32を用い、チャネルch#33〜ch#40を用いない。したがって、副走査方向の解像度が1200dpiである入力画像データにおいて、副走査方向の書込み解像度4800dpiにおける32ラインに相当する、8ライン分をIPU211からGAVD220に入力する。
この場合、GAVD220は、図19(d)に例示されるように、メモリ300内のメモリ領域について、それぞれ8のメモリ#1〜#8およびメモリ#11〜#18を、読み出し領域および書き込み領域として交互に用いる。一方、GAVD220は、メモリ#9および#10ならびに、メモリ#19および#20を用いず、これらメモリ#9および#10ならびに、メモリ#19および#20の後段の回路の動作も停止させる。
図20は、プロセス線速が第2線速であって、解像度が600dpi、1画素のビット深度が4ビットの画像データが入力される場合のメモリ300のアクセスの一例の動作を示す。第2線速では、VCSEL100Kの40のチャネルのうち36チャネルが用いられる。一方、画像データは、図9を用いて説明したように、密度変換部301により、各ラインが8ラインへと密度変換される。
ここで、メモリ300に入力される入力画像データのデータ量と、LDドライバ101Kに出力される画像データのデータ量とが一致しないと、画像データの欠損や、メモリオーバなどが発生してしまう。そこで、実施形態では、GAVD220は、IPU211からメモリ300に対して5ライン分の画像データを入力するODD期間と、4ライン分の画像データを入力するEVEN期間とを、1主走査おきに切り替える。
図20(d)の例では、最初の走査期間(第N走査目とする)において、GAVD220は、IPU211に対して5ラインの画像データを要求し、要求に従い入力された5ラインの画像データをメモリ300の領域であるメモリ#1、#3、#5、#7および#9に格納する。
次の走査期間において、GAVD220は、IPU211に対して4ラインの画像データを要求し、要求に従い入力された4ラインの画像データを、メモリ300の領域であるメモリ#11、#13、#15および#17に格納する。また、GAVD220は、メモリ#1、#3、#5、#7および#9から画像データを読み出し、密度変換部301に出力する。
さらに次の走査期間において、GAVD220は、IPU211に対して5ラインの画像データを要求し、要求に従い入力された5ラインの画像データをメモリ300の領域であるメモリメモリ#1、#3、#5、#7および#9に格納する。また、GAVD220は、メモリ#11、#13、#15および#17から画像データを読み出し、密度変換部301に出力する。
なお、制御部310は、5ライン書込みの期間(ODD)と、4ライン書込みの期間(EVEN)とを示す信号ODD/EVENを生成する。図20(e)は、この信号ODD/EVENの例を示す。この例では、信号ODD/EVENが値「0」で期間ODDを示し、値「1」で期間EVENを示す。信号ODD/EVENは、密度変換部301に供給される。
図21は、第2線速であって、且つ、入力画像データの解像度が600dpi、ビット深度が4ビットの場合の密度変換部301の一例の動作を示す。図21は、上述の図9(a)および図9(b)それぞれの中央の図に対応するものである。
図21(a)は、信号ODD/EVENが値「1」であって、期間EVEN、すなわち、4ライン書き込み、5ライン読み出しの期間における密度変換部301の動作の例を示す。この場合、メモリ300から5ラインの画像データが密度変換部301に入力される。密度変換部301では、この5ラインの各ラインが密度変換された各8ラインの画像データを、チャネルch#1〜ch#8、チャネルch#9〜ch#16、チャネルch#17〜ch#24、チャネルch#25〜ch#32、ならびに、チャネルch#33〜ch#40にそれぞれ割り当てる。
一方、信号ODD/EVENが値「0」であって、期間ODD、すなわち、5ライン書き込み、4ライン読み出しの期間では、メモリ300から4ラインの画像データが密度変換部301に入力される。密度変換部301は、この4ラインの各ラインが密度変換された各8ラインの画像データを、図21(b)に例示されるように、チャネルch#5〜ch#12、チャネルch#13〜ch#20、チャネルch#21〜ch#28、ならびに、チャネルch#29〜ch#36にそれぞれ割り当てる。
このように、密度変換部301では、入力される画像データのライン数に応じて、密度変換後の各ラインの画像データについて、VCSEL100Kにおける各チャネルに対する割り当ての組み合わせを変えるようにする。例えば、密度変換部301は、セレクタを有し(図示しない)、このセレクタを信号ODD/EVENに従い制御することで、各ラインの画像データを、密度変換後に対応するラインパスに出力する。
なお、上述した第2線速および第3線速におけるメモリアクセスや密度変換部301における動作は、これら第2線速および第3線速に限られず、他の線速にも対応可能なものである。
以上説明したように、実施形態では、プロセス線速の切り替えに応じて、先ず、レーザビーム数を切り替え、次に、ポリゴンミラー104の回転数を切り替えるようにしている。そのため、光源の発光パワーに上下限がある場合でも、感光体ドラムに対する露光を適切に行うことができる。また、露光の制御のレーザビーム数の変更比率への依存を抑えることが可能である。
さらに、実施形態では、露光の制御をレーザビーム数の変更を用いて行うため、各レーザ素子において大きな光量の変化が必要とされず、レーザ素子をより長期間使用することが可能となる。