JP6138032B2 - 集積回路及びそれを備える積層回路 - Google Patents

Description

本発明は、集積回路及びそれを備える積層回路に関する。

近年、複数の半導体メモリを積層することで、外部から１つの半導体メモリと同様に制御できる大容量の積層型半導体メモリ装置が開発されている。例えば、磁気ハードディスクに代えて不揮発性メモリを用いたSolid State Drive(SSD)では、同一のフラッシュメモリチップを複数枚積層することで記憶容量を増大できる。

積層型半導体装置における各チップ間の接続や電源供給は、例えば、ワイヤ配線を用いて行われている。しかし、ワイヤ配線の使用は、半導体装置が高密度・高集積度化するにつれて困難になってきている。

そこで、積層型装置内に多層に積層されたチップ間や積層されたプリント配線基板間を無線接続する技術の開発が進んでいる。例えば、半導体集積回路チップや電子回路基板の配線により形成されるコイルを介して、積層実装されるチップ間や基板間で誘導結合による通信を行う技術が知られている（例えば、特許文献１，２及び非特許文献１を参照）。

特許文献１によれば、積層されたチップ（基板）間でコイル対の誘導結合を用いて無線データ通信を行うことができる。コイルは、チップ上の配線で形成されている。また、特許文献２によれば、互いに直交するように互いに異なる層に形成された複数の配線が交互に接続されたコイルを用いて、半導体チップ間の通信を磁気的に行うことができる。

また、非特許文献１によれば、所定のピッチで配列されたコイルを用いて、誘導結合でデータ通信ができる。

特開２００５−２２８９８１号公報 特開２００９−２７７８４２号公報

N.Miura, D.Mizoguchi, T.Sakurai and T.Kuroda,"Cross Talk Countermeasures in Inductive Inter-Chip Wireless Superconnect", in Proc. IEEE Custom Integrated Circuits Conference(CICC'04),pp.99-102,Oct.2004

非特許文献１の場合、複数の方形状コイルが、各コイルの配線方向に沿って所定のピッチで格子状に配列されている。コイルの配置数に応じてデータ通信速度は比例的に増大するので、年々高くなる通信速度の要求に応えるためには、コイルの実装密度を高めることが必要である。

しかしながら、コイルの配線方向に沿ってコイルを配置する非特許文献１の技術では、コイルの配線方向のピッチを小さくしてコイルの実装密度を高めると、隣り合うコイル間のクロストークが増大するため、コイルの実装密度を高めることに限界がある。

そこで、隣り合うコイル間のクロストークを抑え、且つ、コイルの実装密度を高くできる、集積回路及びそれを備える積層回路の提供を目的とする。

一つの案によれば、
互いに直交するように互いに異なる層に形成された第１配線と第２配線とが交互に接続された、方形状のコイルを複数備え、
前記コイルは、前記コイルの対角を結ぶ対角方向で互いに部分的に重複し、
前記コイルのうちの一つである自コイルを通信に使用し、且つ、前記自コイルの対角を結ぶ対角方向で前記自コイルに重複しない位置に配置された他コイルを通信に使用する第１モードと、
前記自コイルを通信に使用せず、且つ、前記自コイルの辺に対向する対向辺を有する他コイルを通信に使用する第３モードとが、位相タイミングに応じて切り替わり、
前記自コイルから得られる受信信号を受信する受信器の前記第３モードでの受信感度が、前記第１モードでの受信感度よりも下がる、集積回路が提供される。

一態様によれば、隣り合うコイル間のクロストークを抑え、且つ、コイルの実装密度を高くできる。

集積回路の一構成例を示す図 コイルの一構成例を示す図 通信に使用するコイルの切り替え方法の一例を説明するための図 メモリチップの一構成例を示す図 複数の集積回路が積層する積層回路の一構成例を示す図 コイルから得られる受信信号の検出閾値を制御する閾値制御回路の一構成例を示す図 閾値制御回路による検出閾値の制御動作の一例を説明するための図

以下、本発明の実施形態を図面に従って説明する。

図１は、半導体集積回路１０１の一構成例を示す図である。半導体集積回路１０１は、集積回路の一例であり、基板６０と、基板６０上に形成された複数のコイルとを備えている。図１には、１２個のコイル１−１〜１−１２が例示されている。なお、基板６０の外形形状や面積は、任意である。

コイル１−１〜１−１２は、互いに直交するように互いに異なる層に形成された第１配線と第２配線とが交互に接続されて形成された正方形状のコイルである。図１において、例えば、第１層に形成された第１配線は、黒実線で描かれ、第１配線と直交するように第１配線と異なる第２層に形成された第２配線は、梨地の実線で描かれている。

例えば、第１配線が形成される第１層は、第２配線が形成される第２層よりも下方の層である。また、例えば、第１層が奇数層であれば、第２層は偶数層であり、第２層が偶数層であれば、第１層は奇数層である。第１層と第２層は、互いに隣り合う層であってもよいし、一又は複数の層を挟んで離れた層であってもよい。

コイル１−１〜１−１２の構造は、互いに同一であるので、コイル１−１〜１−１２のうちの一つのコイルを例に挙げて各コイルの構造について図２に従って説明する。

図２は、コイル１−１〜１−１２のうちの一つであるコイル１の一構成例を示す図である。図２において、例えば、上記の第１配線は、ＸＹ平面に平行な第１配線層４１に形成された配線２１，２２，２３，２４が相当し、上記の第２配線は、ＸＹ平面に平行な第２配線層４２に形成された配線１１，１２，１３，１４，１５に相当する。対辺の配線は、同一の配線層に形成されている。また、ビア３１〜３８は、第１配線の片方の端部と第２配線の片方の端部とを接続する導線である。

なお、図２において、各配線又はビアの延在方向に平行な複数の細線４０は、コイル１の層構造を見えやすくするための仮想線である。

コイル１は、コイル端５１とコイル端５２を両端とする一本の巻き線構成を有する。コイル端５１を一端とする配線１１の他端は、ビア３１を介して配線２１の一端に接続される。配線２１の他端は、ビア３２を介して配線１２の一端に接続される。配線１２の他端は、ビア３３を介して配線２２の一端に接続される。配線２２の他端は、ビア３４を介して配線１３の一端に接続される。配線１３の他端は、ビア３５を介して配線２３の一端に接続される。配線２３の一端は、ビア３６を介して配線１４の一端に接続される。配線１４の他端は、ビア３７を介して配線２４の一端に接続される。配線２４の他端は、ビア３８を介して配線１５の一端に接続される。配線１５の他端は、コイル端５２である。このように、コイル１は、第１配線と第２配線とが交互に接続されて形成されている。

このようなコイル１であれば、第１配線層４１をＸＹ平面視で見ると、第２配線層４２に形成されたＸ方向に延在する配線１１〜１５の少なくとも一つをＹ方向に横切るように見える配線を、第１配線層４１に形成できる。同様に、第２配線層４２をＸＹ平面視で見ると、第１配線層４１に形成されたＹ方向に延在する配線２１〜２４の少なくとも一つをＸ方向に横切るように見える配線を、第２配線層４２に形成できる。

したがって、図１に示されるように、コイルの対角を結ぶ対角方向で互いに部分的に重複する複数のコイルを基板６０上に形成できる。例えば、コイル１−１とコイル１−７は、コイル１−１又はコイル１−７の対角に位置するビア３２とビア３４とを結ぶ対角方向で互いに部分的に重複している。例えば、コイル１−２とコイル１−７は、コイル１−２又はコイル１−７の対角に位置するビア３１とビア３３とを結ぶ対角方向で互いに部分的に重複している。他のコイルの組み合わせも、同様に、対角方向で互いに部分的に重複している。

このように、コイルの対角を結ぶ対角方向で互いに部分的に重複する複数のコイルを基板６０上に形成できるので、基板６０の単位面積当たりのコイルの実装密度を高くできる。その結果、上下方向（Ｚ方向）に配置された複数の半導体集積回路１０１の間で、互いのコイル間の誘導結合を利用したデータ通信の通信速度を上げることができる。

また、正方形状コイルの一辺に位置している配線の両側角部は、その一辺に位置している配線の中央部よりも磁界の強さが小さい。そのため、対角方向で隣り合うコイルが互いに部分的に重複していても、対角方向で互いに部分的に重複して隣り合うコイル間（例えば、コイル１−１とコイル１−７との間など）のクロストークを抑制できる。

また、基板６０上に形成された各コイルの構造（例えば、配線の寸法及び層構成など）は、互いに同一であることにより、各コイルを基板６０上に効率的に配置できるため、コイルの実装密度の増大効果を上げることができる。

例えば、コイル１−７を自コイルとし、コイル１−１，１−２，１−４，１−５を他コイルとすると、コイル１−７の対角を結ぶ２つの対角方向で、コイル１−７は、４つのコイル１−１，１−２，１−４，１−５のそれぞれと部分的に重複している。コイル１−７の対角を結ぶ２つの対角方向とは、コイル１−７におけるビア３２とビア３４とを結ぶ第１対角方向、及び、コイル１−７におけるビア３１とビア３３とを結ぶ第２対角方向である。

同様に、コイル１−５を自コイルとし、コイル１−７，１−８，１−１０，１−１１を他コイルとすると、コイル１−５の対角を結ぶ２つの対角方向で、コイル１−５は、４つのコイル１−７，１−８，１−１０，１−１１のそれぞれと部分的に重複している。コイル１−５の対角を結ぶ２つの対角方向とは、コイル１−５におけるビア３２とビア３４とを結ぶ第１対角方向、及び、コイル１−５におけるビア３１とビア３３とを結ぶ第２対角方向である。

自コイルと他コイルとの対角方向の重複関係は、他のコイルでも同様である。

また、図３に示されるように、各位相タイミングθで、各コイルを、通信に使用するアクティブコイル（Active Channel）と通信に使用しない非アクティブコイル（Inactive Channel）とに切り替えることで、少なくともアクティブコイル間のクロストークを抑えることができる。図３には、４つの位相タイミングθで、通信に使用するコイルを切り替えることが例示されている。

図３において、各位相タイミングθで描かれた３２個の正方形は、それぞれ、図１，２に示した一つのコイル１を簡略して表したものであり、対角方向で部分的に重複して配列されたコイルを表したものである。アクティブコイルが各位相タイミングで８個選択されている。

例えば、３２個のコイル１のうちの一つであるコイル１ａを自コイルとして注目して説明する。第１位相タイミング（θ＝０）では、コイル１ａを通信に使用し、且つ、コイル１ａの対角を結ぶ対角方向でコイル１ａに重複しない位置に配置された他コイル１ｂ，１ｃを通信に使用する第１モードが実行される。第２位相タイミング（θ＝π／２）では、コイル１ａを通信に使用せず、且つ、コイル１ａの一方の対角を結ぶ対角方向でコイル１ａと部分的に重複する位置に配置された他コイル１ｄ，１ｅを通信に使用する第２モードが実行される。第３位相タイミング（θ＝π）では、コイル１ａを通信に使用せず、且つ、コイル１ａの辺に対向する対向辺を有する他コイル１ｆ，１ｇ，１ｈを通信に使用する第３モードが実行される。第４位相タイミング（θ＝３π／２）では、コイル１ａを通信に使用せず、且つ、コイル１ａの他方の対角を結ぶ対角方向でコイル１ａと部分的に重複する位置に配置された他コイル１ｉ，１ｊを通信に使用する第４モードが実行される。

また、コイルの対角を結ぶ対角方向で互いに部分的に重複する複数のコイルを基板６０上に形成できるので、比較的狭い領域にできるだけ多くのコイルを配置できる。例えば、メモリチップにおいて、メモリアレイ領域周辺の比較的狭い領域（例えば、メモリアレイとの間で信号を入出力する入出力回路が配置される周辺領域）に、対角方向に部分的に重複して配列された複数のコイルを配置できる。

図４は、メモリチップの一例であるＤＲＡＭチップの一構成例を示す図である。ＤＲＡＭチップ中央の周辺領域７１に、対角方向に部分的に重複して配列された複数のコイル（図４の場合、１００個のコイル）を配置できる。図４において、周辺領域７１内に描かれた１００個の正方形は、それぞれ、図１，２に示したコイル１を簡略して表したものである。

周辺領域７１には、データ伝送用の９２個のコイルと、クロックＣＬＫ伝送用の８個のコイルとが配置されている。データ伝送用の９２個のコイルの内訳は、データ信号（ＤＱ信号）伝送用の６４個のコイルと、ＤＭＩ用の８個のコイルと、データストローブ信号（ＤＱＳ信号）伝送用の８個のコイルと、ＣＡ用の１２個のコイルである。Quadrant A,B,C,Dは、メモリセル領域を表す。

図５は、複数のチップが積層されて構成された積層回路２０１の一構成例を示す図である。積層回路２０１は、制御チップ８１と、メモリチップ８２，８３とが積層されて構成されている。これらのチップ間で、これらのチップにそれぞれ構成されているコイル１（図２参照）による誘導結合によって、チップ間通信が行われる。制御チップ８１及びメモリチップ８２，８３は、それぞれ、半導体集積回路の一例である。

制御チップ８１は、受信コイル９２と、受信コイル９２の内側に配置された送信コイル９１とを有している。送信コイル９１は、受信コイル９２の内側に配置されるように、受信コイル９２と所定の縮小比で相似する。受信コイル９２が図１に示した或る一つのコイルであるとすると、図１には示されていないが、送信コイル９１は、その或る一つのコイルの内側に配置されるコイルである。メモリチップ８２，８３それぞれの送信コイル９１及び受信コイル９２についても同様である。

制御チップ８１の送信コイル９１、制御チップ８１の受信コイル９２、メモリチップ８２の送信コイル９１、メモリチップ８２の受信コイル９２、メモリチップ８３の送信コイル９１及びメモリチップ８３の受信コイル９２が、互いに誘導結合可能な距離に配置されている。

また、制御チップ８１は、クロックＣＬＫ伝送用の送信コイル１１１を有する。メモリチップ８２，８３のそれぞれは、クロックＣＬＫ伝送用の受信コイル１１３を有する。制御チップ８１の送信コイル１１１、メモリチップ８２の受信コイル１１３及びメモリチップ８３の受信コイル１１３が互いに誘導結合可能な距離に配置されている。送信コイル１１１又は受信コイル１１３は、図１のような多層で形成された配線構造を有するコイルでもよいし、単一層で形成された配線構造を有するコイルでもよい。

例えば、各ＤＲＡＭ１１２から取り出されるパラレルデータは、Ｓｅｒ／Ｄｅｓ回路９５によって８：１でシリアルデータに変換される。送信器９３は、変換されたシリアルデータを、送信コイル９１によって、自チップとは別のチップが有する受信コイル９２に転送する。

データ転送用の４相のクロックＣＬＫは、制御チップ８１のＣＰＵ９６及びクロック回路９７によって生成される。送信器１１４は、制御チップ８１で生成されたクロックＣＬＫを、制御チップ８１の送信コイル１１１によって、メモリチップ８２，８３それぞれの受信コイル１１３に転送する。メモリチップ８２，８３それぞれの受信コイル１１３に転送されたクロックＣＬＫは、受信器９９を介してＳｅｒ／Ｄｅｓ回路９５に伝送される。したがって、メモリチップ８２，８３内でのクロックＣＬＫの生成が不要となる。

ところで、通信中のコイル間のクロストークは図３に示した位相分割多重方式で使用コイルを切り替えることによって抑制できる。しかしながら、自コイルが送信又は受信していないときに、自コイルの周りの他コイルから受けるクロストークによって、自コイルに接続される受信器９４（図５参照）に受信エラーが発生する可能性も考えられる。位相θに合わせて受信器９４をパワーオフすると、受信したデータを保持できない。データを保持しながら、自コイルが通信していないときのクロストークによる受信エラーを防ぐためには、受信器９４の受信感度（受信コイルから得られる受信信号の検出閾値）を位相θに応じて調整する閾値コントローラ９８が設けられるとよい。閾値コントローラ９８は、制御チップ８１及びメモリチップ８２，８３のそれぞれに設けられている。

図６には、位相θに応じて受信器９４の検出閾値Ｖ_ＴＨのヒステリシスを調整する閾値コントローラ９８の一構成例が示されている。閾値コントローラ９８は、受信コイルの通信への使用が終了及び開始するタイミングに応じて、通信への使用が終了及び開始する該受信コイルから得られる受信信号の検出閾値Ｖ_ＴＨを制御する閾値制御回路の一例である。

図７は、閾値コントローラ９８による検出閾値Ｖ_ＴＨの制御動作の一例を説明するための図である。検出閾値Ｖ_ＴＨの制御動作の説明にあたり、まず、位相θ＝０で通信をする一つのコイル（Noise Victim）に注目する。一つのコイル（Noise Victim）がθ＝０のときに、同じ位相タイミングで（すなわち、θ＝０で）通信している周りのコイル（Noise Aggressor）からクロストークによって受けるノイズ振幅Ｖnoiseは、検出閾値Ｖ_ＴＨに比べて十分に小さい。なぜならば、θ＝０のときのコイル（Noise Aggressor）は、コイル（Noise Victim）の対角方向に隣接するコイルであるため、その磁界強度が比較的小さいからである。この点は、θ＝π／２，３π／２のときも同様である。

一方、θ＝πでは、ノイズ振幅Ｖnoiseの絶対値は最大となる。なぜならば、θ＝πのときのコイル（Noise Aggressor）は、コイル（Noise Victim）の配線の延在方向に隣接するコイルであるため、その磁界強度が比較的大きいからである。

そこで、閾値コントローラ９８は、コイル（Noise Victim）に接続される受信器９４の受信エラーを防ぐため、検出閾値Ｖ_ＴＨの絶対値を大きくして、受信器９４の受信感度を下げる。

例えば、閾値コントローラ９８は、上記の、第１モード、第２モード、第３モード、第４モードが、この順番で繰り返されるように、各モードを制御する。これにより、ノイズ振幅Ｖnoiseの絶対値は最大となるタイミングを、一つのコイル（Noise Victim）が信号を受信するタイミングからできるだけ離すことができる。その結果、一つのコイル（Noise Victim）に接続される受信器の受信エラーを確実に防止できる。

閾値コントローラ９８は、位相θが異なる３つのクロックＣＬＫ_π／２，ＣＬＫ_π，ＣＬＫ_３π／２に基づいて生成された図６の制御信号Ｖ_ＰＤＭがハイレベルに固定されている期間（図７参照）、検出閾値Ｖ_ＴＨの絶対値を大きくして、受信器９４の受信感度を下げる。ＮＯＲ回路１２１，１２４、ＡＮＤ回路１２２及び遅延回路１２３とを合わせた論理回路が、３つのクロックＣＬＫ_π／２，ＣＬＫ_π，ＣＬＫ_３π／２に基づいて、制御信号Ｖ_ＰＤＭを生成する。

受信器９４は、図６に示されるように、クロスカップルされたＮＭＯＳトランジスタと、ＰＭＯＳトランジスタＭｐによるヒステリシスを持ったコンパレータである。閾値コントローラ９８は、受信器９４の出力に接続され、受信器９４の出力データを保持する。ＰＭＯＳトランジスタＭｃに入力される位相θ（＝π／２）に同期して、保持された出力データがＰＭＯＳトランジスタＭｐのゲート電位を決定する。θ＝π／２〜３π／２における期間では、受信器９４の出力データを保持したままヒステリシスが強くなるため、受信器９４の出力データをノイズ振幅Ｖnoiseから保護できる。θ＝２π（θ＝０）のタイミングで、閾値コントローラ９８は、検出閾値Ｖ_ＴＨを元の値に戻す。

以上、集積回路及びそれを備える積層回路を実施例により説明したが、本発明は上記実施例に限定されるものではない。他の実施例の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。

例えば、コイルの巻き数は、単数でも複数でもよい。また、コイルの端部であるコイル端の位置は、任意である。また、コイルの形状は、正方形でも長方形でも平行四辺形でもよい。また、自コイルに対角方向で部分的に重複する角部を有する他コイルの個数は、１，２，３，４のいずれの数でもよいし、５以上の数でもよい。

また、上述の実施形態では、第１乃至第４の４つのモードを例示しているが、モードの種類は、この４つのモードに限られない。また、モードの数は、自コイルに対角方向で部分的に重複する角部を有する他コイルの個数に応じて決められてよい。

１，１−１〜１−１２ コイル
１１，１２，１３，１４，１５ 第１配線
２１，２２，２３，２４ 第２配線
３１，３２，３３，３４，３５，３６，３７ ビア
４０ 仮想線
４１ 第１配線層
４２ 第２配線層
５１，５２ コイル端
６０ 基板
７１ 周辺領域
８１ 制御チップ
８２，８３ チップ
９８ 閾値コントローラ
１０１ 半導体集積回路
１２１，１２４ ＮＯＲ回路
１２２ ＡＮＤ回路
１２３ 遅延回路
２０１ 積層回路

Claims (9)

1. 互いに直交するように互いに異なる層に形成された第１配線と第２配線とが交互に接続された、方形状のコイルを複数備え、
   前記コイルは、前記コイルの対角を結ぶ対角方向で互いに部分的に重複し、
   前記コイルのうちの一つである自コイルを通信に使用し、且つ、前記自コイルの対角を結ぶ対角方向で前記自コイルに重複しない位置に配置された他コイルを通信に使用する第１モードと、
   前記自コイルを通信に使用せず、且つ、前記自コイルの辺に対向する対向辺を有する他コイルを通信に使用する第３モードとが、位相タイミングに応じて切り替わり、
   前記自コイルから得られる受信信号を受信する受信器の前記第３モードでの受信感度が、前記第１モードでの受信感度よりも下がる、集積回路。
2. 前記コイルの構造は、互いに同一である、請求項１に記載の集積回路。
3. 前記コイルのうちの一つである自コイルは、前記自コイルの対角を結ぶ２つの対角方向で、前記コイルのうちの他コイルと部分的に重複する、請求項１又は２に記載の集積回路。
4. 前記第１モードと、
   前記自コイルを通信に使用せず、且つ、前記自コイルの対角を結ぶ対角方向で前記自コイルと部分的に重複する位置に配置された他コイルを通信に使用する第２モードと、
   前記第３モードとが、位相タイミングに応じて切り替わる、請求項１から３のいずれか一項に記載の集積回路。
5. 前記第１モードと、
   前記第２モードと、
   前記第３モードと、
   前記自コイルを通信に使用せず、且つ、前記自コイルの他方の対角を結ぶ対角方向で前記自コイルと部分的に重複する位置に配置された他コイルを通信に使用する第４モードとが、位相タイミングに応じて切り替わる、請求項４に記載の集積回路。
6. 前記第１モード、前記第２モード、前記第３モード、前記第４モードが、この順番で繰り返される、請求項５に記載の集積回路。
7. 前記コイルの通信への使用が終了及び開始するタイミングに応じて、通信への使用が終了及び開始する該コイルから得られる受信信号の検出閾値を制御する閾値制御回路を備える、請求項１から６のいずれか一項に記載の集積回路。
8. 前記受信器は、クロスカップルされたＮＭＯＳトランジスタとＰＭＯＳトランジスタによるヒステリシスを持ったコンパレータであり、
   前記閾値制御回路は、前記受信器の出力データを保持し、
   保持された前記出力データが、前記ＰＭＯＳトランジスタのゲート電位を決定する、請求項７に記載の集積回路。
9. 請求項１から８のいずれか一項に記載の集積回路が複数積層され、
   前記集積回路の一方が有する前記コイルと、前記集積回路の他方が有する前記コイルとの間の誘導結合によって、前記集積回路の一方と前記集積回路の他方との間の通信が行われる、積層回路。

Images