JP6124609B2 - 起動回路、半導体装置、及び半導体装置の起動方法 - Google Patents

Description

本発明は、起動回路、半導体装置、及び半導体装置の起動方法に関するものである。

従来から、システム（マイコンやＬＳＩ等）では、基準電流発生回路（以下、バイアス回路という。）が用いられている。このようはバイアス回路の具体的例としては、例えば、図６及び図７に示すバイアス回路が挙げられる。

システムの外部から起動信号が入力可能な場合は、当該起動信号によってバイアス回路を起動させる回路手法を用いることができるが、使用環境や諸条件等によっては、動作不発を起こす場合がある。

また例えば、バイアス回路がシステムのメイン電源回路等に用いられた場合は、メイン電源回路が起動しなければシステムからの信号を得ることが出来ない。

そのため、一般的に、バイアス回路において、電源投入時若しくは、当該電源投入後にバイアス回路の動作不発を防ぐために起動回路を搭載することが行われている。また、起動回路を搭載することは、近年の低消費電流化の傾向からもその需要性を帯びている。

また、今後、多電源から単電源化が進むにつれて、システムと外部インターフェースとの電圧レベルが異なることにより、外部から起動信号を得ることが難しくなることが懸念される。また、システムにおいても、単電源化の影響により、電源回路を内蔵することが求められる。

そのため、バイアス回路には、自動起動法式の起動回路が必要とされており、このような起動回路をバイアス回路に搭載した自動起動方式の半導体装置として、例えば、特許文献１に記載の技術が知られている。

特開２０１１−１１８５３２号公報

しかしながら、自動起動方式の起動回路を用いた場合でも、上記と同様に、動作不発を起こす場合がある。例えば、起動回路やバイアス回路の素子のバラツキ等の影響により、動作不発を起こす場合がある。

また、起動完了後もバイアス回路の起動に用いられた起動電流が流れ続けてしまい、不要な電流が流れる可能性がある。

本発明は、自動起動方式において確実に定電流発生回路の起動を行うと共に、起動完了後に不要な電流が流れるのを抑制することができる、起動回路、半導体装置、及び半導体装置の起動方法を提供することを目的とする。

上記目的を達成するために、本発明の起動回路は、制御端子を備え、該制御端子に印加された電圧に応じて定電流発生回路に起動電流を供給する第１導電型のトランジスタである供給素子と、前記供給素子の制御端子に接続される制御ノードと第１電位部分との間に接続された第１導電型のトランジスタである第１素子、及び前記制御ノードと前記第１電位部分と異なる第２電位部分との間に接続された、前記制御ノードに近い方から順に、直列に接続された第２導電型のトランジスタ、及び少なくとも１つの第１導電型のトランジスタである複数の第２素子を備え、前記供給素子による前記起動電流の供給を制御する制御部と、を備え、前記制御部は、前記定電流発生回路が第１の電源状態の場合は、前記第１素子の素子抵抗が、前記複数の第２素子の各素子抵抗の和よりも大きく、また、前記定電流発生回路が第２の電源状態の場合は、前記第１素子の素子抵抗が、前記複数の第２素子の各素子抵抗の和よりも小さい。

また、本発明の半導体装置は、定電流発生回路と、本発明の起動回路と、を備える。

また、本発明の半導体装置の起動方法は、制御端子に印加された電圧に応じて定電流発生回路に起動電流を供給する第１導電型のトランジスタである供給素子と、前記供給素子の制御端子に接続される制御ノードと第１電位部分との間に接続された第１導電型のトランジスタである第１素子、及び前記制御ノードと前記第１電位部分と異なる第２電位部分との間に接続された、前記制御ノードに近い方から順に、直列に接続された第２導電型のトランジスタ、及び少なくとも１つの第１導電型のトランジスタである複数の第２素子を備え、前記供給素子による前記起動電流の供給を制御する制御部と、を備えた半導体装置の起動方法であって、前記定電流発生回路が第１の電源状態の場合は、前記第１素子の素子抵抗を、前記複数の第２素子の各素子抵抗の和よりも大きくし、前記供給素子により前記定電流発生回路に前記起動電流を供給する工程と、前記定電流発生回路が第２の電源状態の場合は、前記第１素子の素子抵抗を、前記複数の第２素子の各素子抵抗の和よりも小さくし、前記供給素子による前記起動電流の供給を停止する工程と、を備える。

本発明によれば、自動起動方式において確実に定電流発生回路の起動を行うと共に、起動完了後に不要な電流が流れるのを抑制することができるという効果を奏する。

第１の実施例の半導体装置の一例を示す回路図である。 第２の実施例の半導体装置の一例を示す回路図である。 第３の実施例の半導体装置の一例を示す回路図である。 第４の実施例の半導体装置の一例を示す回路図である。 半導体装置のその他の一例を示す回路図である。 バイアス回路の一例を示す回路図である。 バイアス回路のその他の一例を示す回路図である。 図６に示したバイアス回路に従来の起動回路を適用した比較例の半導体装置の一例を示す回路図である。 図７に示したバイアス回路に従来の起動回路を適用した比較例の半導体装置の一例を示す回路図である。

以下では、図面を参照して、本実施の形態に係る実施例を詳細に説明する。
（第１の実施例）
まず、本実施例の半導体装置の構成について説明する。図１には、本実施例の半導体装置の一例の回路図を示す。図１に示すように本実施例の半導体装置１０は、バイアス回路１２及び起動回路１４を備えている。

本実施例のバイアス回路１２は、ＰＭＯＳトランジスタＰ１、ＰＭＯＳトランジスタＰ２、ＮＭＯＳトランジスタＮ１、ＮＭＯＳトランジスタＮ２、及び抵抗Ｒ１を備えている。

ＰＭＯＳトランジスタＰ１のソースは電源Ｖｄｄに接続されており、ドレインはＮＭＯＳトランジスタＮ１のドレインに接続されている。また、ＰＭＯＳトランジスタＰ２のソースは電源Ｖｄｄに接続されており、ドレインはＮＭＯＳトランジスタＮ２のドレインに接続されている。ＰＭＯＳトランジスタＰ１のゲート及びＰＭＯＳトランジスタＰ２のゲートは、互いに接続されている。また、各ゲートは、検出ノードとして機能するノードｖｐにより、ＰＭＯＳトランジスタＰ１とＮＭＯＳトランジスタＮ１との間に接続されている。

ＮＭＯＳトランジスタＮ１のソースは抵抗Ｒ１を介してグランドＧＮＤに接続されており、ドレインはＰＭＯＳトランジスタＰ１のドレインに接続されている。また、ＮＭＯＳトランジスタＮ２のソースはグランドＧＮＤに接続されており、ドレインはＰＭＯＳトランジスタＰ２のドレインに接続されている。ＮＭＯＳトランジスタＮ１のゲート及びＮＭＯＳトランジスタＮ２のゲートは、互いに接続されている。また、各ゲートは、検出ノードとして機能するノードｖｎにより、ＰＭＯＳトランジスタＰ２とＮＭＯＳトランジスタＮ２との間に接続されている。

バイアス回路１２は、ＮＭＯＳトランジスタＮ１及びＮＭＯＳトランジスタＮ２のソース−ゲート間電位差と抵抗Ｒ１とによって、基準電流Ｉｒｅｆ１と基準電流Ｉｒｅｆ２とが等しくなるような基準電流を発生する。

バイアス回路１２は、このような状態を動作安定点とした基準電流Ｉｒｅｆ１及び基準電流Ｉｒｅｆ２を発生する。しかしながらバイアス回路１２は、Ｉｒｅｆ１＝Ｉｒｅｆ２＝０の状態（基準電流が流れない状態）での動作安定点も持っている。具体的には、ＮＭＯＳトランジスタＮ１及びＮＭＯＳトランジスタＮ２のゲート−ソース間電圧の差が無い状態において、基準電流が発生しない、Ｉｒｅｆ１＝Ｉｒｅｆ２＝０の動作安定点となってしまう。

一方、起動回路１４は、検知回路２０及び供給素子２２を含んでいる。

供給素子２２は、バイアス回路１２へ起動電流を流す機能を有する素子であり、本実施例では、ＰＭＯＳトランジスタＰ３を用いている。ＰＭＯＳトランジスタＰ３のソースは、電源Ｖｄｄに接続されており、ドレインは、バイアス回路１２のノードｖｎに接続されている。また、ＰＭＯＳトランジスタＰ３のゲートは、ノードｖｓにより、検知回路２０に接続されている。本実施例では、当該ノードｖｓが、供給素子２２による起動電流の流入を制御する制御ノードとして機能する。

検知回路２０は、バイアス回路１２の電源状態（電位）状態を検知して、検知した電圧に応じて供給素子２２による起動電流の流入を制御する機能を有している。本実施例の検知回路２０は、電源ＶｄｄとグランドＧＮＤとの間に、ＰＭＯＳトランジスタＰ４、ＮＭＯＳトランジスタＮ３、ＰＭＯＳトランジスタＰ５、及びＰＭＯＳトランジスタＰ６が直列に接続されている。ＰＭＯＳトランジスタＰ４は、ソースが電源電圧Ｖｄｄに接続されており、ドレインがノードｖｓに接続されている。また、ＰＭＯＳトランジスタＰ４のドレインは、ＮＭＯＳトランジスタＮ３のドレインに接続されている。

ＮＭＯＳトランジスタＮ３のドレインは、ノードｖｓに接続されており、ソースは、ＰＭＯＳトランジスタＰ５のソースに接続されている。ＰＭＯＳトランジスタＰ４のゲート、及びＮＭＯＳトランジスタＮ３のゲートは、バイアス回路１２のノードｖｐに接続されている。

ＰＭＯＳトランジスタＰ５のソースはＮＭＯＳトランジスタＮ３のソースに接続されている。ＰＭＯＳトランジスタＰ６のドレインはグランドＧＮＤに接続されている。ＰＭＯＳトランジスタＰ５のドレインとＰＭＯＳトランジスタＰ６のソースとは、ノードｖｓを介して接続されている。また、ＰＭＯＳトランジスタＰ５のゲートは、バイアス回路１２のノードｖｎに接続されている。ＰＭＯＳトランジスタＰ６のゲートは、ノードｖｓ２により、ＮＭＯＳトランジスタＮ３とＰＭＯＳトランジスタＰ５との間に接続されている。

バイアス回路１２のノードｖｐに接続された上記各ゲート、及びノードｖｎに接続されたゲートがバイアス回路１２の電源状態（電位）を検知するための起動検知端子として機能する。

次に本実施例の半導体装置１０の動作について説明する。

まず、起動時に動作不発である、基準電流Ｉｒｅｆ＝基準電流Ｉｒｅｆ２＝０の状態での動作安定点となってしまう場合について説明する。なお、本実施例では、バイアス回路１２が動作せず、基準電流Ｉｒｅｆ＝基準電流Ｉｒｅｆ２＝０の状態を「動作不発」という。

この場合は、ノードｖｐの電位は、電源レベル（Ｖｄｄ）となる。ノードｖｎの電位は、グランドレベル（ＧＮＤ）となる。

ノードｖｐが電源レベル（Ｖｄｄ）であるため、ＰＭＯＳトランジスタＰ４はオフ状態となり、非常に大きなオフ抵抗となる。

ノードｖｐが電源レベル（Ｖｄｄ）であるため、ＮＭＯＳトランジスタＮ３はオン状態となる。また、ノードｖｎはグランドレベル（ＧＮＤ）であるため、ＰＭＯＳトランジスタＰ５はオン状態となる。ＮＭＯＳトランジスタＮ３及びＰＭＯＳトランジスタＰ５は、小さいオン抵抗となる。

ＭＯＳトランジスタＮ３及びＰＭＯＳトランジスタＰ５がオン状態であるため、ＰＭＯＳトランジスタＰ６はオフ状態である。ゲートが接続されたノードｖｓ２の電位と、ソースが接続されたノードｖｓ３の電位とは、ほとんどグランドレベル（ＧＮＤ）である。そのため、ＰＭＯＳトランジスタＰ６では、ゲート電圧Ｖｇ≒ソース電圧Ｖｓ≒ドレイン電圧Ｖｄ≒ＧＮＤとなる。従って、ＰＭＯＳトランジスタＰ６のオフ抵抗は、ＰＭＯＳトランジスタＰ４のオフ抵抗よりも小さい。

ここで、ＰＭＯＳトランジスタＰ４の素子抵抗、ＰＭＯＳトランジスタＰ５の素子抵抗、ＰＭＯＳトランジスタＰ６の素子抵抗、及びＮＭＯＳトランジスタＮ３の素子抵抗をそれぞれ、Ｒ_Ｐ４、Ｒ_Ｐ５、Ｒ_Ｐ６、及びＲ_Ｎ３とすると、素子抵抗の関係はＲ_Ｐ４＞Ｒ_Ｎ３＋Ｒ_Ｐ５＋Ｒ_Ｐ６となる。なお、本実施例では、トランジスタ素子のオン抵抗及びオフ抵抗を総称して「素子抵抗」という。

ノードｖｓの電位は、ＮＭＯＳトランジスタＮ３及びＰＭＯＳトランジスタＰ５がオン状態であるため、グランドレベル（ＧＮＤ）に引き下げられる。ノードｖｓがＰＭＯＳトランジスタＰ３の閾値まで引き下げられると、ＰＭＯＳトランジスタＰ３がオン状態となり、起動電流がバイアス回路１２に流れる。

このようにして供給素子２２により供給された起動電流によりバイアス回路１２が起動を始めると、ノードｖｐの電位及びノードｖｎの電位は、動作安定点の電位に近づく。ノードｖｐの動作安定点の電位は、ＰＭＯＳトランジスタＰ１の閾値電圧Ｖｔｐに依存しており、ｖｐ＝Ｖｄｄ−Ｖｔｐである。ノードｖｎの動作安定点の電位は、ＮＭＯＳトランジスタＮ２１の閾値電圧Ｖｔｎに依存しており、ｖｎ＝ＧＮＤ−Ｖｔｎである。

ノードｖｐの電位が引き下げられるため、ＰＭＯＳトランジスタＰ４はオフ状態からオン状態となり、非常に大きなオフ抵抗からオン抵抗に変化する。

これに応じて、ＮＭＯＳトランジスタＮ３のオン抵抗及びＰＭＯＳトランジスタＰ５のオン抵抗は徐々に大きくなり、ノードｖｓの電位は、徐々に電源レベル（Ｖｄｄ）に引き上げられていく。

ＮＭＯＳトランジスタＮ３も、ＰＭＯＳトランジスタＰ５のオン抵抗が大きくなることによって、ゲート電圧Ｖｇが高くなり、かつ、ノードｖｓ２の電位もＰＭＯＳトランジスタＰ４によって電源レベル（Ｖｄｄ）に引き上げられる。これにより、ＰＭＯＳトランジスタＰ６のオフ抵抗が非常に大きなオフ抵抗となる。

ここで、素子抵抗の関係はＲ_Ｐ４＜Ｒ_Ｎ３＋Ｒ_Ｐ５＋Ｒ_Ｐ６となる。これにより、ノードｖｐ及びノードｖｎの電位が上述した動作安定点の電位（ｖｐ＝Ｖｄｄ−Ｖｔｐ、ｖｎ＝ＧＮＤ−Ｖｔｎ）になると、ノードｖｓの電位が電源レベル（Ｖｄｄ）となり、ＰＭＯＳトランジスタＰ３はオフ状態になる。ＰＭＯＳトランジスタＰ３がオフ状態になるため、バイアス回路１２には、起動電流が流れなくなる。従って、バイアス回路１２の起動後、ノードｖｐ及びノードｖｎが動作安定点の電位である場合は、バイアス回路１２に起動電流が流れる、リーク電流の発生を抑制することができる。

従って、本実施例のバイアス回路１２では、バイアス回路１２が確実に起動すると共に、起動完了後に不要な電流が流れるのを抑制し、バイアス回路１２を正常に動作させることができる。

なお、ノードｖｐ及びノードｖｎのいずれか一方のみが上述の動作安定点の電位になり、他方が動作安定点の電位にならない場合は、ＮＭＯＳトランジスタＮ３及びＰＭＯＳトランジスタＰ５のオン抵抗はいずれか一方しか大きくならない。このことから、ノードｖｓ２の電位は、中間電位のハイインピーダンス（Ｈｉｚ）が維持されて、ノードｖｓの電位は、電源レベル（Ｖｄｄ）に引き上げられることがないため、起動電流が流れ続ける。その後、ノードｖｐ及びノードｖｎの両方が動作安定点の電位となると、上述したように、起動電流が流れなくなりバイアス回路１２は正常に動作する。

このように本実施例の半導体装置１０の起動回路１４は、検知回路２０でバイアス回路１２の動作不発を検知した際に、ＰＭＯＳトランジスタＰ４のオフ抵抗と、ＮＭＯＳトランジスタＮ３のオン抵抗、ＰＭＯＳトランジスタＰ５のオン抵抗、及びＰＭＯＳトランジスタＰ６のオフ抵抗との和と、に応じて、供給素子２２のＰＭＯＳトランジスタＰ３のゲートの電位を制御する。これにより、起動回路１４は、バイアス回路１２が動作不発の際に、ＰＭＯＳトランジスタＰ３のオン及びオフを制御して、バイアス回路１２に起動電流を供給することができ、バイアス回路１２を確実に起動させることができる。

また、バイアス回路１２が起動を完了し、ｖｐ＝Ｖｄｄ−Ｖｔｐ、及びｖｎ＝ＧＮＤ−Ｖｔｎの動作安定点に至ると、ＰＭＯＳトランジスタＰ４により、ノードｖｓの電位を引き上げて、起動電流の供給を停止させる。これにより、起動回路１４は、バイアス回路１２の起動後に、余分な起動電流が流れるのを抑制することができる。

さらに、起動回路１４は、動作安定点であるｖｐ＝Ｖｄｄ−Ｖｔｐ、及びｖｎ＝ＧＮＤ−Ｖｔｎを検知回路２０で検知しているため、バイアス回路１２が完全に起動して安定状態となるまでは、起動電流は停止しない。そのため、バイアス回路１２の動作不発を抑制することができる。

なお、ＰＭＯＳトランジスタＰ６のゲートは、回路に要求される特性や製造プロセスによっては、ノードｖｓ２ではなく、ノードｖｓに接続されていてもよい。

また、バイアス回路１２の電源状態（電位）を検知するための起動検知端子のバイアス回路１２における接続先は、本実施例に限らず、バイアス回路１２の電源状態（電位）を検知できる箇所であればよい。

また、上記では、バイアス回路１２の供給素子２２であるＰＭＯＳトランジスタＰ３のドレインが、バイアス回路１２のノードｖｎに接続されているが、バイアス回路１２に起動電流を流せる箇所であればノードｖｎ以外に接続されていてもよい。
（第２の実施例）
第１の実施例と異なるバイアス回路に、第１の実施例で説明した検知回路２０を適用した場合について説明する。本実施例では、具体的一例として、図７に示したバイアス回路１２Ａに適用した場合について説明する。図２には、図６に示したバイアス回路１２Ａを自動起動させる半導体装置１０Ａの一例の回路図を示す。

図２に示すように、このバイアス回路１２Ａは、図１に示した場合と同様に、ＰＭＯＳトランジスタＰ１、ＰＭＯＳトランジスタＰ２、ＮＭＯＳトランジスタＮ１、ＮＭＯＳトランジスタＮ２、及び抵抗Ｒ１を備えている。

ＰＭＯＳトランジスタＰ１及びＰＭＯＳトランジスタＰ２は、図１に示したバイアス回路１２と同様に接続されている。一方、ＮＭＯＳトランジスタＮ１のゲートは、ノードｖｎとＮＭＯＳトランジスタＮ２のドレインとの間に接続されている。また、ＮＭＯＳトランジスタＮ２のゲートは、ノードｖｒにより、ＮＭＯＳトランジスタＮ１のソースと抵抗Ｒ１との間に接続されている。

バイアス回路１２Ａは、ＮＭＯＳトランジスタＮ２のゲート−ソース間電圧と抵抗Ｒ１に発生する電圧（基準電流Ｉｒｅｆ１×Ｒ１）とが等しくなることによって、基準電流Ｉｒｅｆ１と基準電流Ｉｒｅｆ２とが等しくなるような基準電流を発生する。

バイアス回路１２Ａは、バイアス回路１２と同様に、Ｉｒｅｆ１＝Ｉｒｅｆ２＝０の状態（基準電流が流れない状態）での動作安定点も持っている。具体的には、ＮＭＯＳトランジスタＮ２のゲート−ソース間電圧と抵抗Ｒ１に発生する電圧（基準電流Ｉｒｅｆ１×Ｒ１）とが０Ｖの時に安定してしまうと、回路電流（バイアス電流）である、基準電流Ｉｒｅｆ１及び基準電流Ｉｒｅｆ２が発生しない、Ｉｒｅｆ１＝Ｉｒｅｆ２＝０の動作安定点となってしまう。

図２に示した半導体装置１０Ａでは、このようなバイアス回路１２Ａに対して、上述したのと同様の起動回路１４を設けることにより、上述と同様にして、バイアス回路１２Ａを確実に起動させると共に、起動完了後に不要な電流が流れるのを抑制し、バイアス回路１２Ａを正常に動作させることができる。

このように、本発明におけるバイアス回路の構成は、本実施例に限定されるものではなく、適切な２箇所以上の検出ノードを持ち、かつ起動回路１４から起動電流を流せる適切なノードを持つものであればよい。
（第３の実施例）
本実施例では、第１の実施例で説明した半導体装置１０に、ＰＭＯＳトランジスタＰ４が動作安定点の電位に至るまでの時間を遅延させる遅延回路を備えた場合について説明する。

図３には、遅延回路を有する起動回路を備えた半導体装置の一例の回路図を示す。

本実施例の半導体装置１０Ｂは、起動回路１４Ｂを備える。本実施例の起動回路１４Ｂは、検知回路２０、供給素子２２、及び遅延回路２４を備える。遅延回路２４は、ＰＭＯＳトランジスタＰ７及びＮＭＯＳトランジスタＮ４からなる折り返し電流ミラー回路（カレントミラー回路）と、容量素子Ｃ１とを備える。

ＰＭＯＳトランジスタＰ７のソースは電源電圧Ｖｄｄに接続され、ＮＭＯＳトランジスタＮ４のソースはグランドＧＮＤに接続されている。ＰＭＯＳトランジスタＰ７のゲートは、検知回路２０のＰＭＯＳトランジスタＰ４のゲートに接続されており、ＮＭＯＳトランジスタＮ４のゲートは、バイアス回路１２のノードｖｎに接続されている。ＰＭＯＳトランジスタＭＰ７のドレイン及びＮＭＯＳトランジスタＮ４のドレインは接続されている。

容量素子Ｃ１の一端は電源電圧Ｖｄｄに接続されており、他端は、ＰＭＯＳトランジスタＰ７とＮＭＯＳトランジスタＮ４との間に接続されると共に、さらに、ＰＭＯＳトランジスタＰ４とＰＭＯＳトランジスタＰ７との間に接続されている。

本実施例では、ＰＭＯＳトランジスタＰ４のゲートの電位は、遅延回路２４に応じて変動する。従って、遅延回路２４により、ＰＭＯＳトランジスタＰ４のゲートの電位の上昇を抑えることができる。これにより、ＰＭＯＳトランジスタＰ４のゲートの電位が動作安定点の電位に至るまでの時間を遅延させることができる。

従って、本実施例では、上述の各実施例と同様に、バイアス回路１２を確実に起動させることができると共に、起動電流がバイアス回路１２に過渡的に流れる時間を長くすることができる。

本実施例においても、ノードｖｎの電位が動作安定点の電位となると、ＮＭＯＳトランジスタＮ４がオン状態、ＰＭＯＳトランジスタＰ７がオン状態になり、ＰＭＯＳトランジスタＰ４がオン状態を維持するため、上述の各実施例と同様に、起動完了後に不要な電流が流れるのを抑制することができる。

なお、容量素子Ｃ１の容量は、回路の特性や所望の遅延時間に応じて定めればよい。
（第４の実施例）
本実施例では、遅延回路のその他の一例について説明する。

図４には、第３の実施例で示した遅延回路２４と異なる遅延回路を有する起動回路を備えた半導体装置の一例の回路図を示す。

本実施例の半導体装置１０ＢＣ、起動回路１４Ｃを備える。本実施例の起動回路１４Ｃは、検知回路２０、供給素子２２、及び遅延回路２４Ｃを備える。

遅延回路２４Ｃは、複数段のＰＭＯＳトランジスタ及びＮＭＯＳトランジスタからなる折り返し電流ミラー回路（カレントミラー回路）を備える。図４では、Ｘ−７＋１＝Ｙ４＋１段の折り返しミラー回路を備えた遅延回路２４Ｃを示している。

各段の折り返しミラー回路においてＰＭＯＳトランジスタＰ（Ｐ７、Ｐ８、Ｐ９・・・ＰＸ）のソースは電源電圧Ｖｄｄに接続され、ＮＭＯＳトランジスタＮ（Ｎ４、Ｎ５、Ｎ６・・・ＮＹ）のソースはグランドＧＮＤに接続されている。ＰＭＯＳトランジスタＰ（Ｐ７、Ｐ８、Ｐ９・・・ＰＸ）のドレインとＮＭＯＳトランジスタＮ（Ｎ４、Ｎ５、Ｎ６・・・ＮＹ）のドレインとは接続されている。

１段目のＰＭＯＳトランジスタＰ７のゲートは、バイアス回路１２のノードｖｐに接続されている。ｎを偶数として、ｎ段目のＰＭＯＳトランジスタＰのゲートと、ｎ＋１段目のＰＭＯＳトランジスタＰのゲートとは接続されている。また、ｎ−１段目のＮＭＯＳトランジスタＮのゲートとｎ段目のＮＭＯＳトランジスタＮのゲートとは接続されている。

検知回路２０のＰＭＯＳトランジスタＰ４のゲートは、最終段目のＰＭＯＳトランジスタＰＸとＮＭＯＳトランジスタＮＹとの間に接続されている。

これにより、最終段目のＮＭＯＳトランジスタＮＹのオン及びオフは、折り返しミラー回路の段数に応じて遅延するため、ＰＭＯＳトランジスタＰ４のゲートの電位の上昇を抑えることができる。これにより、ＰＭＯＳトランジスタＰ４のゲートの電位が動作安定点の電位に至るまでの時間を遅延させることができる。

従って、本実施例では、上述の各実施例と同様に、バイアス回路１２を確実に起動させることができると共に、起動電流がバイアス回路１２に過渡的に流れる時間を長くすることができる。

なお、遅延回路２４Ｃの各段は、半導体装置１０Ｃ内に分散して配置してもよい。

また、遅延回路２４Ｃの段数は、回路の特性や所望の遅延時間に応じて定めればよい。さらに、回路の特性や所望の遅延時間に応じて、遅延回路２４Ｃの段数を切り替えるようにしてもよい。

また、上記第３の実施例及び第４の実施例では、遅延回路を起動回路内に設けたが、半導体装置内に設けられた折り返しミラー回路を共用させてもよい。バイアス回路から半導体装置内の各ブロックの回路へ適切な電流を供給する為にミラー比（入力電流に対して出力電流を調整することができる比率）を変えた折り返しミラー回路が複数段接続された半導体装置が、一般的に用いられる場合がある。このような場合では、これらの折り返しミラー回路を遅延回路として共用させてもよい。
（比較例１）
比較例として、バイアス回路１２、及びバイアス回路１２Ａに対して外部から起動信号を入力する方式について説明する。

外部から起動信号を入力する方式の場合は、各々バイアス回路１２、及びバイアス回路１２Ａのノード電圧を検知していない為に、使用環境や諸条件等によって、起こり得る不足の動作不発があっても再度起動信号を入力させることがないため、再起動することがない。従って、バイアス回路１２、及びバイアス回路１２Ａを確実に起動させられず、安定動作させられない場合がある。

また、バイアス回路１２、及びバイアス回路１２Ａを起動させるためには、確実に起動して動作安定点の電位に達するまで、起動信号を入力しつづけねばならない。
（比較例２）
比較例としてバイアス回路１２、及びバイアス回路１２Ａに対して、従来の自動起動方式の起動回路を適用した場合について説明する。図８には、図６に示したバイアス回路１２に従来の起動回路を適用した場合の一例の回路図を示す。図９には、図７に示したバイアス回路１２Ａに従来の起動回路を適用した場合の一例の回路図を示す。

図８に示した半導体装置１００の起動回路１１４は、検知回路１２０及び供給素子１２２を備えている。供給素子１２２は、ＰＭＯＳトランジスタＰ３を備えている。検知回路１２０は、ＰＭＯＳトランジスタＰ４及びＮＭＯＳトランジスタＮ３を備えている。

図９に示した半導体装置１００Ａの起動回路１１４Ａは、検知回路１２０Ａ及び供給素子１２２Ａを備えている。供給素子１２２Ａは、ＮＭＯＳトランジスタＮ３を備えている。検知回路１２０Ａは、ＰＭＯＳトランジスタＰ３及びＮＭＯＳトランジスタＮ４を備えている。

起動回路１１４及び起動回路１１４Ａは、それぞれバイアス回路１２及びバイアス回路１２Ａへ強制的に起動電流を流して基準電流Ｉｒｅｆ１＝基準電流Ｉｒｅｆ＝０となる状態を防ぎ、基準電流を発生させる機能を有している。

起動回路１１４及び起動回路１１４Ａでは、回路構成自身に問題があり、各々起動回路１１４及び起動回路１１４Ａ自身に電流が流れ続けてしまい、素子バラツキ等によっては、大電流が流れて消費電流を増加させてしまう場合がある。

また、それぞれ、バイアス回路１２及びバイアス回路１２Ａに起動電流が流れ続けてしまう場合もある。このような場合、上述と同様に、素子バラツキ等によっては、大電流の起動電流が流れ続けてしまい、バイアス回路１２及びバイアス回路１２Ａが異常動作してしまう。

これに対して、回路素子サイズのマッチングを図ることが行われているが、完全には、素子バラツキ等を解消することは困難である。

さらに、近年の低消費電流化の傾向では、バイアス電流も数ｕＡ〜数ｎＡオーダーの非常に小さい電流レベルとなってきている。そのため、バイアス回路１２及びバイアス回路１２Ａの動作不発がますます起こり易くなっている。

以上説明したように、本実施の形態における上記各実施例の各半導体装置（以下、各実施例を総称する場合は各部の符号を省略する）によれば、検知回路でバイアス回路の動作不発を検知した際に、ＰＭＯＳトランジスタＰ４のオフ抵抗と、ＮＭＯＳトランジスタＮ３のオン抵抗、ＰＭＯＳトランジスタＰ５のオン抵抗、及びＰＭＯＳトランジスタＰ６のオフ抵抗との和と、に応じて、供給素子２２のＰＭＯＳトランジスタＰ３のゲートの電位を制御する。

これにより、起動回路は、バイアス回路が動作不発の際に、ＰＭＯＳトランジスタＰ３をオン状態にして、バイアス回路に起動電流を供給することができ、バイアス回路を確実に起動させることができる。

また、バイアス回路が起動を完了し、ｖｐ＝Ｖｄｄ−Ｖｔｐ、及びｖｎ＝ＧＮＤ−Ｖｔｎの動作安定点に至ると、ＰＭＯＳトランジスタＰ４により、ノードｖｓの電位を引き上げて、起動電流の供給を停止させる。これにより、起動回路は、バイアス回路の起動後に、余分な起動電流が流れるのを抑制することができる。

さらに、起動回路は、動作安定点であるｖｐ＝Ｖｄｄ−Ｖｔｐ、及びｖｎ＝ＧＮＤ−Ｖｔｎを検知回路で検知しているため、バイアス回路が完全に起動して安定状態となるまでは、起動電流は停止しない。そのため、バイアス回路の動作不発を抑制することができる。

またさらに、上記各実施例では、検知回路には、ノードｖｓとグランドＧＮＤとの間に複数の素子（ＮＭＯＳトランジスタＮ３、ＰＭＯＳトランジスタＰ５、及びＰＭＯＳトランジスタＰ６）が設けられている。これにより、ノードｖｓと電源電圧Ｖｄｄとの間に設けられたＰＭＯＳトランジスタＰ４の素子抵抗と、ノードｖｓとグランドＧＮＤとの間の複数の素子の素子抵抗の和との差を大きくすることができるため、安定してバイアス回路を起動させることができる。

従って、上記各実施例の各半導体装置では、特別なプロセス等を用いずとも、自動起動方式において確実にバイアス回路の起動を行うと共に、起動完了後に不要な電流が流れるのを抑制することができる。

なお、上記各実施例では、バイアス回路の抵抗Ｒ１は、グランドＧＮＤに接続されていたが、電源電圧Ｖｄｄに接続されるように構成してもよい。このような半導体装置１０の一例の回路図を図５に示す。このような半導体装置１０Ｄであっても、上記各実施例と同様に、バイアス回路１２を起動させることができる。

また、その他の上記各実施例で説明した各半導体装置、バイアス回路、起動回路、供給素子、及び検知回路等の構成、及び動作等は一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることはいうまでもない。

１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ 半導体装置
１２、１２Ａ バイアス回路 （定電流発生回路）
１４、１４Ｂ、１４Ｃ、１４Ｄ 起動回路
２０、２０Ｄ 検知回路 （制御部）
２２、２２Ｄ 供給素子
２４、２４Ｃ 遅延回路

Claims (7)

1. 制御端子を備え、該制御端子に印加された電圧に応じて定電流発生回路に起動電流を供給する第１導電型のトランジスタである供給素子と、
   前記供給素子の制御端子に接続される制御ノードと第１電位部分との間に接続された第１導電型のトランジスタである第１素子、及び前記制御ノードと前記第１電位部分と異なる第２電位部分との間に接続された、前記制御ノードに近い方から順に、直列に接続された第２導電型のトランジスタ、及び少なくとも１つの第１導電型のトランジスタである複数の第２素子を備え、前記供給素子による前記起動電流の供給を制御する制御部と、
   を備え、
   前記制御部は、前記定電流発生回路が第１の電源状態の場合は、前記第１素子の素子抵抗が、前記複数の第２素子の各素子抵抗の和よりも大きく、また、前記定電流発生回路が第２の電源状態の場合は、前記第１素子の素子抵抗が、前記複数の第２素子の各素子抵抗の和よりも小さい、
   起動回路。
2. 前記制御部は、前記第１素子及び前記複数の第２素子が、前記定電流発生回路の所定の検知ノードと接続されており、前記検知ノードの電位に応じて、前記第１の電源状態及び前記第２の電源状態のいずれであるかを検知する、
   請求項１に記載の起動回路。
3. 前記第１素子が前記第１の電源状態に応じた電位から前記第２の電源状態に応じた電位に至るまでの時間を遅延させる遅延回路を備えた、
   請求項１または請求項２に記載の起動回路。
4. 前記遅延回路は、カレントミラー回路、及び前記第１素子の制御端子に接続された容量素子を備える、
   請求項３に記載の起動回路。
5. 前記遅延回路は、遅延時間に応じた複数段のカレントミラー回路を備える、
   請求項３に記載の起動回路。
6. 定電流発生回路と、
   前記請求項１から前記請求項５のいずれか１項に記載の起動回路と、
   を備えた半導体装置。
7. 制御端子に印加された電圧に応じて定電流発生回路に起動電流を供給する第１導電型のトランジスタである供給素子と、前記供給素子の制御端子に接続される制御ノードと第１電位部分との間に接続された第１導電型のトランジスタである第１素子、及び前記制御ノードと前記第１電位部分と異なる第２電位部分との間に接続された、前記制御ノードに近い方から順に、直列に接続された第２導電型のトランジスタ、及び少なくとも１つの第１導電型のトランジスタである複数の第２素子を備え、前記供給素子による前記起動電流の供給を制御する制御部と、を備えた半導体装置の起動方法であって、
   前記定電流発生回路が第１の電源状態の場合は、前記第１素子の素子抵抗を、前記複数の第２素子の各素子抵抗の和よりも大きくし、前記供給素子により前記定電流発生回路に前記起動電流を供給する工程と、
   前記定電流発生回路が第２の電源状態の場合は、前記第１素子の素子抵抗を、前記複数の第２素子の各素子抵抗の和よりも小さくし、前記供給素子による前記起動電流の供給を停止する工程と、
   を備えた半導体装置の起動方法。