JP6116768B2 - スモールフォームファクタまたはウェアラブルデバイスのための集積回路パッケージ技術および構成 - Google Patents

スモールフォームファクタまたはウェアラブルデバイスのための集積回路パッケージ技術および構成 Download PDF

Info

Publication number
JP6116768B2
JP6116768B2 JP2016559146A JP2016559146A JP6116768B2 JP 6116768 B2 JP6116768 B2 JP 6116768B2 JP 2016559146 A JP2016559146 A JP 2016559146A JP 2016559146 A JP2016559146 A JP 2016559146A JP 6116768 B2 JP6116768 B2 JP 6116768B2
Authority
JP
Japan
Prior art keywords
dies
die
substrate
sidewall
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016559146A
Other languages
English (en)
Other versions
JP2017504977A (ja
Inventor
チュン ペン コン、ジャクソン
チュン ペン コン、ジャクソン
エン チア、ボク
エン チア、ボク
チ ウーイ、クーイ
チ ウーイ、クーイ
ぺリアマン、シャンガー
スキナー、マイケル、ピー．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2017504977A publication Critical patent/JP2017504977A/ja
Application granted granted Critical
Publication of JP6116768B2 publication Critical patent/JP6116768B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • A—HUMAN NECESSITIES
    • A44—HABERDASHERY; JEWELLERY
    • A44B—BUTTONS, PINS, BUCKLES, SLIDE FASTENERS, OR THE LIKE
    • A44B1/00—Buttons
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45C—PURSES; LUGGAGE; HAND CARRIED BAGS
    • A45C1/00—Purses; Money-bags; Wallets
    • A45C1/06—Wallets; Notecases
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43K—IMPLEMENTS FOR WRITING OR DRAWING
    • B43K29/00—Combinations of writing implements with other articles
    • G—PHYSICS
    • G02—OPTICS
    • G02C—SPECTACLES; SUNGLASSES OR GOGGLES INSOFAR AS THEY HAVE THE SAME FEATURES AS SPECTACLES; CONTACT LENSES
    • G02C11/00—Non-optical adjuncts; Attachment thereof
    • G02C11/10—Electronic devices other than hearing aids
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/163—Wearable computers, e.g. on a belt
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Theoretical Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Optics & Photonics (AREA)
  • Ophthalmology & Optometry (AREA)
  • Otolaryngology (AREA)
  • Geometry (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本開示の複数の実施形態は、概して、集積回路の分野に関し、より具体的には、スモールフォームファクタのウェアラブルデバイスのための、集積回路（ＩＣ）パッケージ技術および構成に関する。
例えば、複数のダイおよびセンサなどの複数の集積回路（ＩＣ）コンポーネントを有する、複数のウェアラブルかつスモールフォームファクタのデバイスが現れている。しかしながら、複数のウェアラブルデバイスまたはスモールフォームファクタデバイス内の、そのようなＩＣコンポーネントからの熱除去は、いまだ課題のままである。さらに、従来のパッケージは、大き過ぎて、そのようなＩＣコンポーネントが、ともに、複数のスモールフォームファクタデバイス内に集積され、電気的に結合されることは可能となり得ない。
複数の実施形態が、複数の添付の図面と共に、以下の詳細な説明によって、容易に理解されるであろう。この説明を容易にするにすべく、同様の参照番号は同様の構造的要素を示す。複数の実施形態は、添付の図面の複数の図において、例示目的で示され、限定目的で示されるものではない。
いくつかの実施形態に係る、集積回路（ＩＣ）パッケージアセンブリ例の図を概略的に示す。 いくつかの実施形態に係る、集積回路（ＩＣ）パッケージアセンブリ例の図を概略的に示す。 いくつかの実施形態に係る、集積回路（ＩＣ）パッケージアセンブリ例の図を概略的に示す。 いくつかの実施形態に係る、電力面またはグラウンド面を備える、集積回路（ＩＣ）パッケージアセンブリ例の図を概略的に示す。 いくつかの実施形態に係る、電力面またはグラウンド面を備える、集積回路（ＩＣ）パッケージアセンブリ例の図を概略的に示す。 いくつかの実施形態に係る、側壁に複数の電気配線特徴部を備える、集積回路（ＩＣ）パッケージアセンブリ例の図を概略的に示す。 いくつかの実施形態に係る、側壁に複数の電気配線特徴部を備える、集積回路（ＩＣ）パッケージアセンブリ例の図を概略的に示す。 いくつかの実施形態に係る、側壁に複数の電気配線特徴部を備える、集積回路（ＩＣ）パッケージアセンブリ例の図を概略的に示す。 いくつかの実施形態に係る、様々な製造段階中の、集積回路（ＩＣ）パッケージアセンブリ例の図を概略的に示す。 いくつかの実施形態に係る、様々な製造段階中の、集積回路（ＩＣ）パッケージアセンブリ例の図を概略的に示す。 いくつかの実施形態に係る、様々な製造段階中の、集積回路（ＩＣ）パッケージアセンブリ例の図を概略的に示す。 いくつかの実施形態に係る、様々な製造段階中の、集積回路（ＩＣ）パッケージアセンブリ例の図を概略的に示す。 いくつかの実施形態に係る、様々な製造段階中の、集積回路（ＩＣ）パッケージアセンブリ例の図を概略的に示す。 いくつかの実施形態に係る、様々な製造段階中の、集積回路（ＩＣ）パッケージアセンブリ例の図を概略的に示す。 いくつかの実施形態に係る、様々な製造段階中の、集積回路（ＩＣ）パッケージアセンブリ例の図を概略的に示す。 いくつかの実施形態に係る、様々な製造段階中の、集積回路（ＩＣ）パッケージアセンブリ例の図を概略的に示す。 いくつかの実施形態に係る、様々な製造段階中の、集積回路（ＩＣ）パッケージアセンブリ例の図を概略的に示す。 いくつかの実施形態に係る、様々な製造段階中の、集積回路（ＩＣ）パッケージアセンブリ例の図を概略的に示す。 いくつかの実施形態に係る、様々な製造段階中の、集積回路（ＩＣ）パッケージアセンブリ例の図を概略的に示す。 いくつかの実施形態に係る、ＩＣパッケージアセンブリを製造する方法のフロー図を概略的に示す。 いくつかの実施形態に係る、ＩＣパッケージアセンブリを製造する別の方法のフロー図を概略的に示す。 いくつかの実施形態に係る、本明細書に説明される集積回路（ＩＣ）パッケージアセンブリを組み込み得る、製造物品の例を概略的に示す。 いくつかの実施形態に係る、本明細書に説明される集積回路（ＩＣ）パッケージアセンブリを組み込み得る、製造物品の例を概略的に示す。 いくつかの実施形態に係る、本明細書に説明されるＩＣパッケージアセンブリを備える、コンピューティングデバイスを概略的に示す。
本開示の複数の実施形態は、スモールフォームファクタまたは複数のウェアラブルデバイスのための、複数の集積回路（ＩＣ）パッケージ技術および構成を説明する。以下の説明において、複数の例示的な実装の様々な態様は、当業者が他の当業者に研究の本質を伝達すべく、一般に用いられる用語を用いて説明されるであろう。しかしながら、本開示の複数の実施形態は、説明する複数の態様のうちのいくつかのみを用いて実施され得ることが、当業者には明らかであろう。複数の例示的な実装の完全な理解を提供すべく、説明目的のため、複数の特定の番号、材料、および構成が記載される。しかしながら、本開示の複数の実施形態は、複数の具体的な詳細がなくても実施され得ることが、当業者には明らかであろう。他の複数の例において、複数の例示的な実装を曖昧にしないようにすべく、周知の特徴は省略または簡略化されている。
以下の詳細な説明において、本明細書の一部を形成する複数の添付の図面に対して、参照が成され、全体にわたって同様の参照番号は同様の部分を示し、および、そうした中で、本開示の主題が実施され得る複数の例示的な実施形態として、参照が示される。複数の他の実施形態が用いられてよく、構造的または論理的な複数の変更が、本開示の範囲を逸脱することなく成されうることが理解されるべきである。従って、以下の詳細な説明は、限定的な意味に解釈されるべきではなく、複数の実施形態の範囲は、添付の特許請求の範囲およびそれらの均等物によって定義される。
本開示の目的のため、「Ａおよび／またはＢ」という表現は、（Ａ）、（Ｂ）または（ＡおよびＢ）を意味する。本開示の目的のため、「Ａ、Ｂ、および／またはＣ」という表現は、（Ａ）、（Ｂ）、（Ｃ）、（ＡおよびＢ）、（ＡおよびＣ）、（ＢおよびＣ）、または（Ａ、Ｂ、およびＣ）を意味する。
本説明は、上／下、内／外、上方／下方などの視点に基づく説明を使用する場合がある。そのような説明は、ただ議論を容易にする目的で使用されるに過ぎず、本明細書に記載の複数の実施形態の用途を、任意の特定の方向に限定することは意図されていない。
本説明は、「一実施形態において」または「複数の実施形態において」という表現を使用する場合があり、これらはそれぞれ同じまたは異なる実施形態のうち１または複数を指す場合がある。さらに、本開示の複数の実施形態に関して使用される「備える」、「含む」、「有する」などの用語は、同義語である。
「結合された」という用語は、その派生語とともに、本明細書で使用され得る。「結合された」は、以下のうち１または複数を意味し得る。「結合された」は、２つまたはそれより多くの要素が、直接物理的にまたは電気的に接触していることを意味し得る。しかしながら、「結合された」は、２つまたはそれより多くの要素が、互いに間接的に接触するが、それでもなお互いに協働または相互作用することを意味し得る、および、１または複数の他の要素が、互いに結合されているとされた複数の要素の間で結合し、または接続されることを意味し得る。「直接結合された」という用語は、２つまたはそれより多くの要素が直接接触していることを意味し得る。
様々な実施形態において、「第２の特徴部上に、形成され、堆積され、またはさもなければ配置された第１の特徴部」という表現は、第１の特徴部が第２の特徴部にわたって形成され、堆積され、または配置され、および第１の特徴部の少なくとも一部は、第２の特徴部の少なくとも一部と、直接接触（例えば、直接物理的におよび／または電気的に接触）、または間接的に接触（例えば、第１の特徴部および第２の特徴部の間の１または複数の他の特徴部を有する）することを意味してよい。
本明細書に使用されるように、「モジュール」という用語は、１または複数のソフトウェアまたはファームウェアプログラム、組み合わせロジック回路、および／または説明される機能を提供する複数の他の適切なコンポーネントを実行する、特定用途向け集積回路（ＡＳＩＣ）、電子回路、システムオンチップ（ＳｏＣ）、プロセッサ（共有、専用、または群）および／またはメモリ（共有、専用、または群）の一部を指す、またはこれらを含む。
図１ＡからＣは、いくつかの実施形態に係る、集積回路（ＩＣ）パッケージアセンブリの例１００の複数の図を概略的に示す。図１Ａは、ＩＣパッケージアセンブリ１００の上面図を概略的に示す。図１Ｂは、ＩＣパッケージアセンブリ１００の斜視図を概略的に示す。図１Ｃは、ＩＣパッケージアセンブリ１００の部分的に透視した斜視図を概略的に示す。図１Ｃには、基板１０２および誘電体層１０２ａ、１０２ｂが、透けて示される。
様々な実施形態に係る、図１ＡからＣのＩＣパッケージアセンブリ１００は、基板１０２を含み得る。いくつかの実施形態において、基板１０２は、半導体材料またはガラスから構成され得る。例えば、いくつかの実施形態において、基板１０２は、シリコンブリッジ／インターポーザであってよい。他の複数の実施形態において、基板１０２上に電気回路を形成する相補的金属酸化物半導体（ＣＭＯＳ）製造技術と互換性がある複数の他の適切な材料から、基板１０２は構成され得る。
図に示されるように、第１の面Ｓ１、および第１の面Ｓ１に対向して配置される第２の面Ｓ２を、基板１０２は有し得る。いくつかの実施形態において、例えば、シリコン貫通ビアなどの、１または複数の基板貫通ビア（以下、「ＴＳＶ１０４」）が、第１の面Ｓ１および第２の面Ｓ２の間の基板１０２を貫通して形成され得る。ＴＳＶ１０４は、例えば、銅などの導電性材料で埋め込まれた複数の導電管路を備え、任意の適切な処理によって形成され得る。
いくつかの実施形態において、複数のＴＳＶ１０４のうち１または複数は、基板１０２と結合される１または複数のダイ（例えば、以下、「ダイ１１０」）の複数の電気信号を送信するように構成され得る、または複数のダイ１１０のうち２つまたはそれよりも多くの間で、電気信号を送信するように構成され得る。例えば、いくつかの実施形態において、ＴＳＶ１０４は、入力／出力（Ｉ／Ｏ）信号および／または電力／グラウンド信号を送信するように構成され得る。いくつかの実施形態において、複数のＴＳＶ１０４のうち１または複数は、基板１０２から放熱するように構成される、複数のサーマルＴＳＶであり得る。例えば、複数のサーマルＴＳＶは、複数のサーマルＴＳＶの縦方向の長さに沿った方向に、熱を伝導する。いくつかの実施形態において、複数のサーマルＴＳＶは、電気信号を送信するように構成されなくてもよい。いくつかの実施形態において、複数のサーマルＴＳＶおよび信号ＴＳＶの組み合わせが、基板１０２に実装され得る。
いくつかの実施形態において、第１の誘電体層１０２ａが、基板１０２の第１の面Ｓ１上に形成され、第２の誘電体層１０２ｂが、基板１０２の第２の面Ｓ２上に形成され得る。第１の誘電体層１０２ａおよび第２の誘電体層１０２ｂのそれぞれは、（例えば、複数のダイ１１０の）電気信号を送信すべく、それらの誘電体層中に形成される複数の電気配線特徴部１０６を備える。いくつかの実施形態において、複数の電気配線特徴部１０６は、第１の誘電体層１０２ａまたは第２の誘電体層１０２ｂの面内に（例えば、水平方向に）電気信号を送信するように構成され得る。いくつかの実施形態において、誘電体層１０２ａ、１０２ｂは、複数の保護層として機能し得る。
いくつかの実施形態において、複数の電気配線特徴部１０６は、例えば、複数のトレースなどの複数の再分配配線を含み得る。他の複数の実施形態において、複数の電気配線特徴部１０６は、複数のトレンチおよび／またはビアを含み得る。例えば、いくつかの実施形態において、誘電体層１０２ａ、１０２ｂの一方または両方は、ともに積層された複数の誘電体層を表し得る。そのような実施形態において、複数の電気配線特徴部１０６は、第１の誘電体層１０２ａまたは第２の誘電体層１０２ｂの面内で水平方向に複数の電気信号を送信するように構成される複数のトレンチ、および積層された誘電体層間で鉛直方向に複数の電気信号を送信する複数のビアを含み得る。
いくつかの実施形態において、複数の電気配線特徴部１０６は、複数のＴＳＶ１０４のうち２つまたはそれより多くのＴＳＶを、図１ＡからＣに示される例の図に示されるように結合する。いくつかの実施形態において、複数の電気配線特徴部１０６は、複数のＴＳＶ１０４のうち１または複数のＴＳＶを複数のダイ１１０のダイと、誘電体層１０２ａ、１０２ｂの終端周辺端部において、図１ＡからＣに示される例の図に示されるように結合し得る。複数の電気配線特徴部１０６は、例えば、銅などの導電性材料から構成され得る。他の複数の実施形態において、複数の電気配線特徴部１０６は、複数の他の適切な材料から構成され得る。
いくつかの実施形態において、誘電体層１０２ａ、１０２ｂは、酸化シリコン（ＳｉＯ２）または窒化シリコン（ＳｉＮ）から構成され得る。他の複数の実施形態において、誘電体層１０２ａ、１０２ｂは、複数の他の適切な誘電体材料から構成され得る。誘電体層１０２ａ、１０２ｂは、ダイ上に複数のバックエンド層を形成する複数の適切な技術、例えば、ＣＭＯＳ製造技術などを用いて形成され得る。
基板１０２は、図に示されるように、基板１０２の第１の面Ｓ１および第２の面Ｓ２の間に配置された側壁ＳＷを備える。いくつかの実施形態において、側壁ＳＷは、実質的に第１の面Ｓ１および第２の面Ｓ２に垂直であり得る。側壁は、基板１０２の周囲（例えば、終端部）を画定し得る。いくつかの実施形態において、複数のダイ１１０を取り付けるより前に、側壁ＳＷのそれぞれの表面上に複数のダイ１１０の取り付けを受け入れるように、側壁ＳＷが構成され得る。例えば、それぞれの表面は、複数のダイ１１０を受け入れる大きさ合わせて作られ得る。
様々な実施形態に係る、複数のダイ１１０は、側壁ＳＷのそれぞれの表面に結合され得る。例えば、複数のダイ１１０は、例えば、複数のバンプ、複数のピラー、または複数のダイ１１０を複数の電気配線特徴部１０６および／または複数のＴＳＶ１０４と電気的に結合する複数の他の類似の特徴部などの、ダイレベルの複数の相互接続（第１レベルの相互接続（ＦＬＩ）と称される場合もある）を含み得る。いくつかの実施形態において、複数のダイ１１０のアクティブ面は、側壁ＳＷと結合され得る。いくつかの実施形態において、図に示されるように、複数のダイ１１０は、誘電体層１０２ａ、１０２ｂのうち一方または両方と実質的に同一平面であってよく、またはさもなければ、複数のダイ１１０は、少なくとも誘電体層１０２ａ、１０２ｂの一部と重なり合って、複数のダイ１１０および複数の電気配線特徴部１０６の間の電気的結合を容易にし得る。いくつかの実施形態において、複数のダイ１１０は、埋め込まれ積層された複数のダイであり得る（例えば、図１Ａの左側の側壁に示されるように）。いくつかの実施形態において、複数のダイ１１０は、プロセッサ、メモリ、ＳｏＣまたはＡＳＩＣを含み得る、またはこれらの一部であり得る。
いくつかの実施形態において、側壁ＳＷは３つまたはそれより多くの面を有し得る。示された例において、側壁ＳＷは、正方形の外形に４つ面を有し、複数のダイ１１０が異なる面に結合されている。しかしながら、他の複数の実施形態において、側壁ＳＷは、三角形の外形に３つの面、または多角形の外形に５つまたはそれより多くの面を有し得る。輪郭形状は、対称でも、非対称でもよい。例えば、いくつかの実施形態において、側壁ＳＷは、異なる長さの少なくとも２つの辺を有する長方形の形状の、４つの面を有してもよい。複数の面は、ＩＣパッケージアセンブリ１００を所望のウェアラブルデバイスまたはスモールフォームファクタ製品に実装可能な、外形形状を有するように構成され得る。複数の面のいくつかは、複数のダイ１１０のうち１または複数を取り付けられてもよく、複数の他の面はそうでなくてもよい。
いくつかの実施形態において、複数のダイ１１０は、封止剤１０８によって、少なくとも一部において封止され得る。封止剤１０８は、複数のダイ１１０を複数の有害な環境要因、例えば、水分または酸化などから保護し得る、および／または、いくつかの実施形態において、側壁ＳＷへの接着を促進し得る。いくつかの実施形態において、封止剤１０８を硬化／結合する熱処理の前に、封止剤１０８は、基板１０２を包み込むことが可能な柔軟な封止剤であり得る。いくつかの実施形態において、熱スプレッダフィルム１１２が、複数のダイ１１０の非アクティブ面と熱的接触を行うことを可能にすべく、封止剤１０８は、複数のダイ１１０の非アクティブ面と実質的に同一平面を成し得る。他の複数の実施形態において、封止剤１０８は、複数のダイ１１０を完全に封止し得る。
いくつかの実施形態において、封止剤１０８は、ポリシロキサン、エポキシ樹脂、アクリレート（例えば、ポリメチルメタクリレート）、ポリウレタン、ベンゾシクロブテン（ＢＣＢ）、ポリイミド、ポリアミド、高密度ポリエチレン（ＨＤＰＥ）、ビスマレイミドトリアジン（ＢＴ）樹脂、液晶ポリマー、（ＬＣＰ）、アラミド、ポリジメチルシロキサン（ＰＤＭＳ）、またはそれらの適切な組み合わせから構成され得る。他の複数の実施形態において、封止剤１０８は、複数の他の適切な材料から構成され得る。
いくつかの実施形態において、図に示されるように、熱スプレッダフィルム１１２は、封止剤１０８上に配置され得る、および複数のダイ１１０の非アクティブ面と結合され得る。熱スプレッダフィルム１１２は、金属（例えば、銅）などの熱伝導材料から構成され得る。いくつかの実施形態において、熱スプレッダフィルム１１２は、ＩＣパッケージアセンブリ１００の外面を提供し得る。
様々な実施形態に係る、デバイス層（不図示）は、基板１０２上に形成され得る。例えば、デバイス層は、ＣＭＯＳ製造技術などの従来の半導体製造技術を用いて形成されるトランジスタなどの、１または複数の能動デバイスを含み得る。いくつかの実施形態において、デバイス層は、例えば、基板１０２および第１の誘電体層１０２ａの間、または基板１０２と第２の誘電体層１０２ｂの間に配置され得る。いくつかの実施形態において、基板１０２は、アクティブダイの基板であり得る。いくつかの実施形態に係る、デバイス層の複数の能動デバイスは、誘電体層１０２ａ、１０２ｂの一方または両方の複数の電気配線特徴部１０６、複数のＴＳＶ１０４のうち１または複数、または複数のダイ１１０のうち１または複数と、電気的に結合され得る。
いくつかの実施形態において、ＩＣパッケージアセンブリ１００の長さＬは、１センチメータ（ｃｍ）より小さくてよく、またはこれと等しくてもよい。いくつかの実施形態において、長さＬは、０．５ミリメータ（ｍｍ）より小さくてよい。他の複数の実施形態において、ＩＣパッケージアセンブリ１００は、他の適切な寸法を有し得る。
ＩＣパッケージアセンブリ１００は、顧客のニーズおよび要件ごとに、複数の機能デバイス（例えば、複数のダイ１１０）を容易に集積可能な、モジュール型のスモールフォームファクタアセンブリを提供し得る。いくつかの実施形態において、ＩＣパッケージアセンブリ１００は、パワーマネージメントおよび各機能デバイス間のＩ／Ｏ通信を向上させる目的で、鉛直方向の複数の相互接続（例えば、複数のＴＳＶ１０４）を含み得る。ＩＣパッケージアセンブリ１００は、複数のＴＳＶ１０４の複数のサーマルＴＳＶおよび／または熱スプレッダフィルム１１２によって、有効な放熱解決策をさらに提供し得る。
図２ＡからＢは、いくつかの実施形態に係る、電力面またはグラウンド面を備える、集積回路（ＩＣ）パッケージアセンブリ例２００の複数の図を概略的に示す。ＩＣパッケージアセンブリ２００は、図１ＡからＣのＩＣパッケージアセンブリ１００に関連して説明される複数の実施形態に適合し得る。図２Ａは、ＩＣパッケージアセンブリ２００の上面図を概略的に示す。図２Ｂは、ＩＣパッケージアセンブリ２００の斜視図を概略的に示す。基本機能を不明瞭にすることを回避すべく、図２ＡからＢでは、熱スプレッダフィルム１１２および封止剤１０８の一部が切り取られて、基板１０２が透けて見えている。
いくつかの実施形態において、ＩＣパッケージアセンブリ２００は、電力面またはグラウンド面２１４を含み得る。電力面またはグラウンド面２１４は、基板１０２上に配置され得る。例えば、いくつかの実施形態において、電力面またはグラウンド面２１４は、図１ＡからＣの第１の誘電体層１０２ａと結合され得る、またはこれらの上に配置され得る。
電力面またはグラウンド面２１４は、複数のダイ１１０の動作用のグラウンド信号（例えば、Ｖｓｓ）または電力信号を送信するように構成され得る。電力面またはグラウンド面２１４は、ノイズ遮蔽を増し、かつ電磁干渉（ＥＭＩ）または高速信号のクロストークカップリングを減らし得る。電力面またはグラウンド面２１４は、電力／グラウンドＴＳＶ１０４ａと電気的に結合される導電性材料から構成される。電力／グラウンドＴＳＶ１０４ａは、電力面またはグラウンド面２１４と、直接物理的にかつ電気的に接触し得る。図に示されないが、電力面またはグラウンド面２１４は、複数の信号ＴＳＶ１０４ｂから、および図に示されるように複数の信号ＴＳＶ１０４ｂをともに結合する、または複数の信号ＴＳＶ１０４ｂを複数のダイ１１０と結合する複数の電気配線特徴部１０６から、電気的に絶縁され得る。例えば、酸化シリコンなどの誘電体材料が、信号特徴部（例えば、複数の信号ＴＳＶ１０４ｂおよび対応する複数の電気配線特徴部１０６）および電力面またはグラウンド面２１４の間に、配置され得る。
図に示されるように、ＩＣパッケージアセンブリ２００は、基板１０２上に層２０２ｂを含み得る。様々な実施形態に係る、層２０２ｂは、図１ＡからＣの第２の誘電体層１０２ｂを表し得る。他の複数の実施形態において、層２０２ｂは、基板１０２上に形成されるデバイス層（例えば、トランジスタなどの能動デバイスを有する）を表し得る。
いくつかの実施形態において、ＩＣパッケージアセンブリ２００は、複数のダイ１１０間に複数の電気信号を送信すべく、側壁ＳＷ上に配置される電気配線特徴部２０６を含み得る。電気配線特徴部２０６が、図３ＡからＣに関連して、さらに説明される。
図３ＡからＣは、いくつかの実施形態に係る、側壁ＳＷ上に電気配線特徴部２０６、２０６ａ、２０６ｂを含む、集積回路（ＩＣ）パッケージアセンブリ例３００の複数の図を概略的に示す。図３Ａは、ＩＣパッケージアセンブリ３００の上面図を概略的に示す。図３Ｂは、ＩＣパッケージアセンブリ３００の斜視図を概略的に示す。図３Ｃは、ＩＣパッケージアセンブリ３００の側面図を概略的に示す。基本機能を不明瞭にすることを回避すべく、図３ＡからＣでは、熱スプレッダフィルム１１２および封止剤１０８の一部が切り取られている。基本機能を不明瞭にすることを回避すべく、図３ＢからＣでは、封止剤１０８は、透けて示される。
ＩＣパッケージアセンブリ３００は、図に示されるように、基板１０２の側壁ＳＷと結合された複数のダイ１１０ａ、１１０ｂ、１１０ｃ、１１０ｄを含む。ダイ１１０ａ、１１０ｂ、１１０ｃ、１１０ｄは、図１ＡからＣおよび２ＡからＢの複数のダイ１１０に関連して説明される複数の実施形態に適合し得る。
様々な実施形態に係る、複数の電気配線特徴部２０６が、複数のダイのうち２つまたはそれよりも多くの間（例えば、図３ＡからＣに示される例において、ダイ１１０ａおよび１１０ｂの間）に電気信号を送信すべく、側壁ＳＷ上に形成され得る。電気配線特徴部２０６は、図に示されるように、側壁ＳＷの同じ面上に配置されたダイ１１０ａおよび１１０ｂの間に電気信号を送り得る。いくつかの実施形態において、側壁の複数の異なる面上に配置された複数のダイ間（例えば、図３ＢからＣに示される例において、ダイ１１０ｂおよび１１０ｃの間）に電気信号を送信すべく、複数の電気配線特徴部２０６ａが、形成され得る。複数の電気配線特徴部２０６ａは、側壁ＳＷの複数の面の間の複数のコーナー部また複数の他の端部を包み込み得る。いくつかの実施形態において、ダイ１１０ａ、１１０ｂ、１１０ｃ、１１０ｄのうち１または複数と、第１の誘電体層１０２ａまたは第２の誘電体層１０２ｂの複数の電気配線特徴部１０６との間（例えば、図３Ｃに示される例において、ダイ１１０ｂと、第２の誘電体層１０２ｂの複数の電気配線特徴部１０６との間）に電気信号を送信すべく、複数の電気配線特徴部２０６ｂが、形成され得る。誘電体層１０２ａ、１０２ｂの端部において、複数の電気配線特徴部１０６は、「エッジパッド」と称され得る。
図４ＡからＫは、いくつかの実施形態に係る、様々な製造段階中の集積回路（ＩＣ）パッケージアセンブリ例（例えば、本明細書に説明されるＩＣパッケージアセンブリ１００、２００または３００）の複数の図を概略的に示す。図４Ａを参照すると、複数のダイ１１０をキャリア４４０と結合した後の、ＩＣパッケージアセンブリが示される。いくつかの実施形態において、キャリア４４０は金属面を有し得て、その金属面上にダイ１１０が配置される。複数のダイのアクティブ面は、キャリア４４０上で下向きになり得る。
図４Ｂを参照すると、複数のダイを少なくとも部分的に封止すべく、封止剤１０８を堆積した後の、ＩＣパッケージアセンブリが示される。いくつかの実施形態において、薄膜ラミネーション処理を用いて、封止剤１０８が堆積され得る。封止剤１０８は、次の処理中に、基板を包み込むことが可能となる柔軟な材料から構成され得る。
図４Ｃを参照すると、キャリア４４０から封止剤１０８およびダイ１１０を取り外した後の、ＩＣパッケージアセンブリが示される。キャリア４４０は、例えば、エッチングまたは熱処理を含む、任意の適切な技術を用いて、取り外され得る。複数のダイ１１０のアクティブ面は、図４Ｃにおいて上向きに示される。
図４Ｄを参照すると、複数の電気配線特徴部（例えば、図３Ｃの電気配線特徴部２０６、２０６ａ、２０６ｂ）を形成する材料を提供すべく、複数のダイのアクティブ面および封止剤１０８上に金属シート４０６を結合し、かつ熱スプレッダフィルム１１２を提供すべく、複数のダイの非アクティブ面上には別の金属シート４１２を結合することを示す、ＩＣパッケージアセンブリが示される。様々な実施形態に係る、金属シート４０６および／または金属シート４１２の結合は、金属箔ラミネーションおよびボンディング（例えば、熱／圧力）処理を用いて、実行され得る。
図４Ｅを参照すると、金属シート４０６上への感光性材料４４２の堆積を示す、ＩＣパッケージアセンブリが示される。例えば、感光性材料４４２は、ドライフィルムレジスト（ＤＦＲ）またはパターニング用の別の適切なマスキング材料を含み得る。感光性材料４４２は、例えば、ＤＦＲラミネーション処理、回転塗布処理などを含む、任意の適切な処理を用いて、堆積され得る。
図４Ｆを参照すると、感光性材料４４２の露出された複数の部分の除去を容易にすべく、マスク４４６の複数の開口を通る光４４４によって、パターニングされた感光性材料４４２の露出部を示す、ＩＣパッケージアセンブリが示される。パターニングされた感光性材料４４２は、複数の電気配線特徴部（例えば、図３Ｃの電気配線特徴部２０６、２０６ａ、２０６ｂ）およびダイパッド２１０が、金属シート４０６に形成される領域を画定し得る。いくつかの実施形態において、感光性材料４４２は、フォトリソグラフィと現像の処理を用いて、パターニングされ得る。ダイパッド２１０は、複数のダイ１１０上の複数のデバイスアクティブ層、および基板１０２上の複数の電気配線構造部１０６の間の電気接続を容易にし得る。
図４Ｇを参照すると、金属シート４０６の複数の部分を除去すべく、エッチング処理を実行し、電気配線特徴部２０６ａ、２０６ｂ（例えば、図３Ｃの電気配線特徴部２０６、２０６ａ、２０６ｂ）およびダイパッド２１０を、複数のダイ１１０および／または封止剤１０８上に形成した後の、ＩＣパッケージアセンブリが示される。
図４Ｈを参照すると、電気配線特徴部２０６ｂおよびダイパッド２１０を、基板１０２上の対応する複数の電気配線特徴部（例えば、複数のパッドまたは複数の他の適切な接触部）と結合することを可能とすべく、１０６半田マスク層４４８を堆積し、かつ複数の開口４４９を形成した後の、ＩＣパッケージアセンブリが示される。半田マスク層４４８は、ラミネーション処理によって形成され得る。複数の開口４４９は、パターニング処理および／または現像処理を用いて、形成され得る。いくつかの実施形態において、半田マスク層４４８は、電気配線特徴部２０６ａ、２０６ｂ（例えば、図３Ｃの電気配線特徴部２０６、２０６ａ、２０６ｂ）およびダイパッド２１０を、絶縁し保護し得る。
図４Ｉを参照すると、電気配線特徴部２０６ｂまたはダイパッド２１０、および基板１０２上の対応する複数の電気配線特徴部１０６の間の電気接続を形成する、複数の半田バンプ４５０を形成すべく、半田ペースト印刷またはマイクロバンプ配置処理を実行した後の、ＩＣパッケージアセンブリが示される。他の複数の実施形態において、電気配線特徴部２０６ｂまたはダイパッド２１０と、電気配線特徴部１０６を結合すべく、複数の半田バンプ４５０以外の複数の他の適切なダイ相互接続構造が、用いられ得る。
図４Ｊを参照すると、複数の電気配線特徴部１０６が形成された、第１の誘電体層１０２ａおよび／または第２の誘電体層１０２ｂを有する基板１０２を提供した後の、ＩＣパッケージアセンブリが示される。
図４Ｋを参照すると、基板１０２とともに複数のダイ１１０を含むアセンブリを取り付けた後の、ＩＣパッケージアセンブリが示される。例えば、ダイパッド２１０および／または電気配線特徴部２０６ａ、２０６ｂは、基板１０２上の複数の電気配線特徴部１０６と位置合わせされ、封止剤１０８および複数のダイ１１０は、薄膜ローリング／ラッピング処理を用いて、基板１０２を取り囲むように包み込まれ得る、または巻かれ得る。電気配線特徴部２０６ｂまたはダイパッド２１０と、複数の電気配線特徴部１０６との間の複数の半田接合を形成する、および／または封止剤１０８または半田マスク層４４８を硬化すべく、ボンディングおよび／または硬化処理が適用され得る。いくつかの実施形態において、封止剤１０８を硬化させることで、封止剤は包み込まれた形状で強固になる。
他の複数の実施形態において、ダイ１１０は、示されるよりも多いまたは少ない基板の面を、包み込み得る。例えば、いくつかの実施形態において、複数のダイ１１０とともに封止剤１０８は、基板１０２のすべての周囲を包み込み得る。
いくつかの実施形態において、金属シート４０６を用いた電気配線特徴部２０６ａ、２０６ｂの形成、および／または半田マスク層４４８の形成は、図４ＡからＫに関連して説明される製造方法から、完全に省略されてもよい。ＩＣパッケージアセンブリを製造する複数の他の適切な技術が、他の複数の実施形態において、用いられ得る。
図５は、いくつかの実施形態に係る、ＩＣパッケージアセンブリ（例えば、図１Ａから４Ｋに関連して説明されるＩＣパッケージアセンブリ）を製造する方法５００のフロー図を概略的に示す。方法５００は、図１Ａから４Ｋに関連して説明される複数の実施形態に適合してよく、またその逆も同様である。
５０２において、方法５００は、第１の面（例えば、図１Ｂの第１の面Ｓ１）と、第１の面に対向して配置された第２の面（例えば、図１Ｂの第２の面Ｓ２）と、第１の面および第２の面の間に配置された側壁（例えば、図１Ｂの側壁ＳＷ）とを有する基板（例えば、図１Ｂまたは４Ｊの基板１０２）を提供する段階を含み、側壁は基板の周囲を画定する。側壁は、側壁のそれぞれの表面に１または複数のダイの取り付けを受け入れるように、構成され得る。
５０４において、方法５００は、基板の第１の面と第２の面との間に、複数の基板貫通ビア（例えば、図１Ｂの複数のＴＳＶ１０４）を形成する段階を含み得る。複数のＴＳＶは、例えば、基板を貫通する複数の導電管路を形成する機械式またはレーザ式穴あけ、および導電管路を金属で埋める金属堆積処理を含む、任意の適切な技術を用いて形成され得る。
５０６において、方法５００は、第１の面上に第１の誘電体層（例えば、図１Ｂの第１の誘電体層１０２ａ）を形成する段階を含み得て、第１の誘電体層は、第１の誘電体層の面内の１または複数のダイの電気信号を送信すべく、複数の電気配線特徴部（例えば、図１Ｂの複数の電気配線特徴部１０６）を含む。第１の誘電体層は、例えば、基板上に酸化膜を形成する、酸化膜をパターニングする、およびパターニングされた酸化膜の複数の開口を埋めるべく金属を堆積することを含む、多種多様な適切な技術によって、形成され得る。そのような技術は、水平方向および／または鉛直方向の複数の電気配線特徴部を有する、積層した誘電体層を提供すべく、実行され得る。
５０８において、方法５００は、第２の面上に配置された第２の誘電体層（例えば、図１Ｂの第２の誘電体層１０２ｂ）を形成する段階を含み得て、第２の誘電体層は、第２の誘電体層の面内の１または複数のダイの電気信号を送信すべく、複数の電気配線特徴部を含む。第２の誘電体層は、第１の誘電体層を形成するのに用いられる複数の類似技術によって、形成され得る。
５１０において、方法５００は、１または複数のダイ（例えば、図１Ｂまたは図４ＪからＫの複数のダイ１１０）を、側壁のそれぞれの表面と結合する段階を含む。複数のダイと基板の複数の電気配線特徴部との間の電気接続を形成すべく、任意の適切な技術を用いて、複数のダイが取り付けられ得る。例えば、複数の電気配線特徴部は、複数のダイ上に配置された、対応する複数のダイ相互接続（例えば、複数のバンプまたはピラー）を受け入れるように構成される、複数のエッジパッドを含み得る。いくつかの実施形態において、複数のダイと複数の電気配線特徴部との間の半田接合を形成すべく、半田リフロー処理が、実行され得る。他の複数の実施形態において、複数のダイを基板と結合する、複数の他の適切な技術が、用いられ得る。
図６は、いくつかの実施形態に係る、ＩＣパッケージアセンブリ（例えば、図１Ａから４Ｋに関連して説明されるＩＣパッケージアセンブリ）を製造する、別の方法６００のフロー図を概略的に示す。方法６００は、図１Ａから５に関連して説明される複数の実施形態に適合してよく、またその逆も同様である。
６０２において、方法６００は、複数のダイ（例えば、図４ＡからＣの複数のダイ１１０）を、柔軟な封止剤で封止する段階を含み得る。複数のダイは、例えば、図４ＡからＣに関連して説明される複数の技術によって、封止され得る。複数のダイのアクティブ面は、キャリア（例えば、図４ＡからＢのキャリア４４０）に結合され得る。柔軟な封止剤が、複数のダイ上に堆積され、複数のダイは、キャリアから分離され得る。
６０４において、方法６００は、熱スプレッダフィルム（例えば、図４Ｅの熱スプレッダフィルム１１２）を複数のダイの非アクティブ面と結合する段階を含み得る。熱スプレッダフィルムは、例えば、図４ＤからＥに関連して説明される複数の技術によって、複数のダイと結合され得る。いくつかの実施形態において、６０８において、複数のダイを側壁のそれぞれの表面に結合するより前に、熱スプレッダフィルムが、複数のダイの非アクティブ面と結合され得る。
６０６において、方法６００は、複数の電気配線特徴部（例えば、図３Ｃの電気配線特徴部２０６、２０６ａ、２０６ｂ、または図４Ｇの電気配線特徴部２０６ａ、２０６ｂ）を、複数のダイ上に形成する段階を含み得る。複数の電気配線特徴部は、例えば、図４Ｄから４Ｉに関連して説明される複数の技術によって、形成され得る。金属箔は、複数のダイのアクティブ面上に、堆積され得る。金属箔は、複数のパッドまたはトレースを形成すべく、パターニングされ得る。半田マスク層（例えば、図４Ｈの半田マスク層４４８）は、複数のパッドまたはトレース上に堆積され得る。
６０８において、方法６００は、複数のダイを基板（例えば、図４ＪからＫの基板１０２）の側壁のそれぞれの表面に結合する段階を含み得て、基板は、第１の面と、第１の面に対向して配置された第２の面とを有し、側壁は第１の面と第２の面との間に配置されて基板の周囲を画定し、複数の基板貫通ビア（ＴＳＶ）は、基板の第１の面と第２の面との間に配置される。いくつかの実施形態において、複数のダイは、例えば、図４ＪからＫに関連して説明される複数の技術によって、側壁に結合され得る。複数のダイとともに柔軟な封止剤が、基板の側壁を包み込み得る。柔軟な封止剤を硬化すべく、熱処理が適用され得る。いくつかの実施形態において、熱処理は、複数のダイと基板上の複数の電気配線特徴部との間に、半田結合を形成する半田リフロー処理であってよい。
様々な動作が、特許請求される主題を理解するのに最も有用な様式で、複数の別個の動作として順に説明される。しかしながら、説明の順序は、これらの動作が必ず順序に依存することを含意するものとして、解釈されるべきではない。
図７〜８は、いくつかの実施形態に係る、本明細書に説明される集積回路（ＩＣ）パッケージアセンブリ（例えば、ＩＣパッケージアセンブリ１００、２００または３００）を組み込み得る、製造物品の例を概略的に示す。製造物品は、多種多様な適切なスモールフォームファクタおよび／またはウェアラブルデバイスを含み得る。例えば、いくつかの実施形態において、ＩＣパッケージアセンブリ１００は、１または複数のボタン７００の一部であってよい。いくつかの実施形態において、ＩＣパッケージアセンブリは、図示されるように、眼鏡フレーム８８０、スマートペン８８２、または財布８８４に組み込まれ得る。
いくつかの実施形態において、複数のＩＣパッケージアセンブリ１００は、ともに積層され得て、結果として、隣接する複数のＩＣパッケージアセンブリの複数の電気配線特徴部が、任意の適切な技術（例えば、複数のダイを取り付けられたフリップチップ用のダイ相互接続構造）を用いて、ともに結合される。積層された複数のＩＣパッケージアセンブリ１００は、例えば、図７〜８に示されるようなものを含む、多種多様な物品のいずれにも組み込まれ得る。例えば、いくつかの実施形態において、複数のＩＣパッケージアセンブリ１００のうち１または複数は、眼鏡フレーム８８０、スマートペン８８２、財布８８４のそれぞれに示される、破線領域に配置され得る。
本開示の複数の実施形態は、所望されるように構成すべく、任意の適切なハードウェアおよび／またはソフトウェアを用いて、システムに実装され得る。図９は、いくつかの実施形態に係る、本明細書に説明されるＩＣパッケージアセンブリ（例えば、図１Ａから３ＣのＩＣパッケージアセンブリ１００、２００、３００、または図４ＡからＫのＩＣパッケージアセンブリ）を含む、コンピューティングデバイス９００を概略的に示す。コンピューティングデバイス９００は、マザーボード９０２などのボードを収容し得る（例えば、ハウジング９０８内に）。ハウジング９０８は、例えば、ウェアラブルデバイスまたはスモールフォームファクタデバイスの保護材料を含む、多種多様な適切な物品のいずれであってよい。マザーボード９０２は、限定されないが、プロセッサ９０４および少なくとも１つの通信チップ９０６を含む、複数のコンポーネントを含み得る。プロセッサ９０４は、物理的および電気的に、マザーボード９０２に結合され得る。いくつかの実装において、少なくとも１つの通信チップ９０６も、物理的および電気的に、マザーボード９０２に結合され得る。複数の更なる実装において、通信チップ９０６は、プロセッサ９０４の一部であってよい。
コンピューティングデバイス９００は、その複数の用途に応じて、物理的および電気的にマザーボード９０２に結合され得る、または結合され得ない、複数の他のコンポーネントを含み得る。これらの他のコンポーネントは、限定されないが、揮発性メモリ（例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ））、不揮発性メモリ（例えば、リードオンリメモリ（ＲＯＭ））、フラッシュメモリ、グラフィクスプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、カメラおよび大容量記憶装置（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多目的ディスク（ＤＶＤ）など）を含んでよい。
通信チップ９０６は、コンピューティングデバイス９００への、およびコンピューティングデバイス９００からのデータ転送用の複数の無線通信を可能にし得る。「無線」という用語およびその複数の派生語は、非固体の媒体を介した変調された電磁放射の使用によりデータを通信し得る、複数の回路、デバイス、システム、方法、技術、通信チャネルなどを説明すべく、用いられ得る。用語は、関連するデバイスが有線を含まないことを含意するものではないが、いくつかの実施形態において、含まないことがある。通信チップ９０６は、限定されないが、ＷｉＦｉ（登録商標）（ＩＥＥＥ８０２．１１系統）、ＩＥＥＥ８０２．１６標準規格（例えば、ＩＥＥＥ８０２．１６−２００５修正）、任意の修正、更新、および／または改訂（例えば、アドバンストＬＴＥプロジェクト、ウルトラモバイルブロードバンド（ＵＭＢ）プロジェクト（「３ＧＰＰ２」とも称される）、など）を伴うロングタームエボリューション（ＬＴＥ）プロジェクトを含む米国電気電子技術者協会（ＩＥＥＥ）規格を含む、複数の無線規格またはプロトコルのうちのいずれかを実装してよい。ＩＥＥＥ８０２．１６と互換性があるブロードバンド無線アクセス（ＢＷＡ）ネットワークは、概して、ＷｉＭＡＸ（Ｗｏｒｌｄｗｉｄｅ Ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ ｆｏｒ Ｍｉｃｒｏｗａｖｅ Ａｃｃｅｓｓを表す頭字語）ネットワークと称され、これはＩＥＥＥ８０２．１６標準規格に対する適合性と相互運用性のテストに合格した製品用の認証マークである。通信チップ９０６は、移動通信用のグローバルシステム（ＧＳＭ（登録商標））、汎用パケット無線サービス（ＧＰＲＳ）、ユニバーサル移動通信システム（ＵＭＴＳ）、高速パケットアクセス（ＨＳＰＡ）、進化型ＨＳＰＡ（Ｅ−ＨＳＰＡ）、またはＬＴＥネットワークに従って動作してよい。通信チップ９０６は、ＧＳＭ（登録商標）エボリューション用エンハンストデータ（ＥＤＧＥ）、ＧＳＭ（登録商標）ＥＤＧＥ無線アクセスネットワーク（ＧＥＲＡＮ）、ユニバーサルテレストリアル無線アクセスネットワーク（ＵＴＲＡＮ）、または進化型ＵＴＲＡＮ（Ｅ−ＵＴＲＡＮ）に従って動作してよい。通信チップ９０６は、符号分割多元接続（ＣＤＭＡ）、時分割多元接続（ＴＤＭＡ）、デジタルエンハンストコードレス遠距離通信（ＤＥＣＴ）、エボリューション−データ最適化（ＥＶ−ＤＯ）、それらの派生、また３Ｇ、４Ｇ、５Ｇおよびこれらを超えたものとして指定された任意の他の無線プロトコルに従って動作してよい。他の複数の実施形態において、通信チップ９０６は、複数の他の無線プロトコルに従って動作してよい。
コンピューティングデバイス９００は、複数の通信チップ９０６を含んでよい。例えば、第１の通信チップ９０６は、ＷｉＦｉ（登録商標）及びブルートゥースなどの短距離の無線通信専用であってよく、第２の通信チップ９０６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ（登録商標）、ＬＴＥ、ＥＶ−ＤＯおよびその他のような長距離の無線通信専用であってよい。
コンピューティングデバイス９００のプロセッサ９０４は、本明細書に説明されるように、ＩＣパッケージアセンブリ（例えば、図１Ａから３ＣのＩＣパッケージアセンブリ１００、２００、３００、または図４ＡからＫのＩＣパッケージアセンブリ）にパッケージングされ得る。例えば、本明細書に説明されるように、封止剤（例えば、図１Ａから３ＣのＩＣパッケージアセンブリ１００、２００、３００、または図４ＡからＫのＩＣパッケージアセンブリの封止剤１０８）は、マザーボード９０２として機能してよく、またプロセッサ９０４は複数のダイ（例えば、図１Ａから３ＣのＩＣパッケージアセンブリ１００、２００、３００、または図４ＡからＫのＩＣパッケージアセンブリの複数のダイ１１０）のうち１つのダイであってよい。本明細書に説明される複数の実施形態に係る、複数の他の適切な構成が実装され得る。「プロセッサ」という用語は、複数のレジスタおよび／またはメモリからの電子データを処理して、当該電子データを複数のレジスタおよび／またはメモリに格納され得る他の電子データに変換する任意のデバイス、またはデバイスの一部を指し得る。
通信チップ９０６は、本明細書に説明されるように、ＩＣパッケージアセンブリ（例えば図１Ａから３ＣのＩＣパッケージアセンブリ１００、２００、３００、または図４ＡからＫのＩＣパッケージアセンブリ）にパッケージングされ得るダイも含んでよい。複数の更なる実装において、本明細書に説明されるように、コンピューティングデバイス９００内に収納された別のコンポーネント（例えば、メモリデバイスまたは他の集積回路デバイス）は、ＩＣパッケージアセンブリ（例えば、図１Ａから３ＣのＩＣパッケージアセンブリ１００、２００、３００、または図４ＡからＫのＩＣパッケージアセンブリ）内にパッケージングされ得るダイを含んでよい。
様々な実装において、コンピューティングデバイス９００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、パーソナルデジタルアシスタント（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテイメントコントロールユニット、デジタルカメラ、携帯音楽プレーヤ、またはデジタルビデオレコーダであってよい。いくつかの実施形態において、コンピューティングデバイス９００は、モバイルコンピューティングデバイスであってよい。複数の更なる実装において、コンピューティングデバイス９００は、データを処理する任意の他の電子デバイスであってよい。
実施例様々な実施形態に係る、本開示は装置について説明する。例１に記載の装置は、第１の面と、第１の面に対向して配置された第２の面と、第１の面および第２の面の間に配置され基板の周囲を画定する側壁とを有する基板と、基板の第１の面および第２の面の間に配置された複数の基板貫通ビア（ＴＳＶ）と、第１の面上に配置され、第１の誘電体層の面内の１または複数のダイの複数の電気信号を送信する複数の電気配線特徴部を含む、第１の誘電体層と、第２の面上に配置され、第２の誘電体層の面内の１または複数のダイの複数の電気信号を送信する複数の電気配線特徴部を含む、第２の誘電体層とを備え、側壁は、側壁のそれぞれの表面上の１または複数のダイの取り付けを受け入れるように構成され得る。例２は、例１に記載の装置を含み、複数のＴＳＶのうち１または複数のＴＳＶは、１または複数のダイのうち第１のダイと第２のダイとの間で、電気信号を送信するように構成され得る。例３は、例１に記載の装置を含み、複数のＴＳＶのうち１または複数のＴＳＶは、基板から放熱するように構成される、サーマルＴＳＶであり得る。例４は、例１に記載の装置を含み、側壁上に配置され、１または複数のダイのうち第１のダイと第２のダイとの間で電気信号を送信するように構成される、複数の電気配線特徴部をさらに備え得る。例５は、例１から４のいずれかに記載の装置を含み、側壁に取り付けられた１または複数のダイのうち第１のダイと、側壁に取り付けられた１または複数のダイのうち第２のダイとをさらに備え、第１のダイおよび第２のダイは、ともに電気的に結合され得る。例６は、例５に記載の装置を含み、側壁は、３つまたはそれより多くの面を有し、第１のダイは、３つまたはそれより多くの面のうち第１の面と結合され、第２のダイは、３つまたはそれより多くの面のうち第２の面と結合され得る。例７は、例５に記載の装置を含み、第１のダイは、第１の誘電体層および／または第２の誘電体層の複数の電気配線特徴部によって、第２のダイと電気的に結合され得る。例８は、例５に記載の装置を含み、側壁に配置された複数の電気配線特徴部によって、第１のダイは、第２のダイと電気的に結合され得る。例９は、例５に記載の装置を含み、第１のダイおよび第２のダイを少なくとも部分的に封止する、封止剤をさらに備え得る。例１０は、例９に記載の装置を含み、第１のダイ、第２のダイ、および封止剤上に配置された熱スプレッダフィルムを、さらに備え得る。例１１は、例１から４のいずれかに記載の装置を含み、第２の誘電体層と結合された電力面またはグラウンド面を、さらに備え得る。例１２は、例１から４のいずれかに記載の装置を含み、基板と第１の誘電体層との間の、基板の第１の面上に配置されたデバイス層をさらに備え、デバイス層は、１または複数の能動デバイスを含み得る。例１３は、例１から４のいずれかに記載の装置を含み、基板は、半導体材料またはガラスを含み得る。
様々な実施形態に係る、本開示はアセンブリについて説明する。アセンブリの例１４は、ウェアラブルアーティクル、スマートペン、または財布を含み、ウェアラブルアーティクル、スマートペン、または財布は、例１から１３のいずれかの装置を備え得る。例１５は、例１４に記載のアセンブリを含み、ウェアラブルアーティクルは、ボタンまたは眼鏡フレームを備え得る。
様々な実施形態に係る、本開示は方法について説明する。例１６の方法は、第１の面と、第１の面に対向して配置された第２の面と、第１の面および第２の面の間に配置され基板の周囲を画定する側壁とを有する基板を提供する段階と、基板の第１の面および第２の面の間に、複数の基板貫通ビア（ＴＳＶ）を形成する段階と、第１の面上に、第１の誘電体層の面内の１または複数のダイの複数の電気信号を送信する複数の電気配線特徴部を含む、第１の誘電体層を形成する段階と、第２の面上に配置され、第２の誘電体層の面内の１または複数のダイの複数の電気信号を送信する複数の電気配線特徴部を含む、第２の誘電体層を形成する段階とを備え、側壁は、側壁のそれぞれの表面上の１または複数のダイの取り付けを受け入れるように構成され得る。例１７は、例１６に記載の方法を含み、１または複数のダイのうち第１のダイを側壁に取り付ける段階と、１または複数のダイのうち第２のダイを側壁に取り付ける段階とをさらに備え、第１のダイおよび第２のダイは、第１の誘電体層および／または第２の誘電体層の複数の電気配線特徴部と、電気的に結合され得る。
様々な実施形態に係る、本開示は別の方法について説明する。例１８の方法は、複数のダイを柔軟な封止剤に封止する段階と、複数のダイ上に複数の電気配線特徴部を形成する段階と、複数のダイを基板の側壁のそれぞれの表面に結合する段階とを備え、基板は第１の面と、第１の面に対向して配置された第２の面とを有し、側壁は、第１の面および第２の面の間に配置され基板の周囲を画定し、複数の基板貫通ビア（ＴＳＶ）は、基板の第１の面および第２の面の間に配置され得る。例１９は、例１８に記載の方法を含み、複数のダイを柔軟な封止剤に封止する段階は、複数のダイのアクティブ面をキャリアに結合する段階と、複数のダイ上に柔軟な封止剤を堆積する段階と、複数のダイをキャリアから分離する段階とを含み得る。例２０は、例１８に記載の方法を含み、複数の電気配線特徴部を形成する段階は、金属箔を複数のダイのアクティブ面上に堆積する段階と、複数のパッドまたはトレースを形成すべく金属箔をパターニングする段階と、半田マスク層を複数のパッドまたはトレース上に堆積する段階を含み得る。例２１は、例１８から２０のいずれかに記載の方法を含み、複数のダイを基板の側壁のそれぞれの表面に結合する段階は、柔軟な封止剤を基板の側壁を囲む複数のダイで包み込む段階と、柔軟な封止剤を硬化すべく熱処理を適用する段階を含み得る。例２２は、例１８から２０のいずれかに記載の方法を含み、複数のダイを側壁のそれぞれの表面に結合するより前に、熱スプレッダフィルムを複数のダイの非アクティブ面に結合する段階をさらに含み得る。
様々な実施形態は、上述の接続形（および）（例えば、「および」は、「および／または」であってよい）に説明された複数の実施形態の代替的な（または）複数の実施形態を含む、複数の上述の実施形態の任意の適切な組み合わせを含んでよい。さらに、いくつかの実施形態は、１または複数の製造物品（例えば、非一時的なコンピュータ可読媒体）を含んでよく、製造物品は、そこに格納された複数の命令を有し、命令が実行されるとき、結果的に複数の上述の実施形態のいずれかの動作になる。その上、いくつかの実施形態は、複数の上述の実施形態の様々な動作を実行する任意の適切な手段を有する、複数の装置またはシステムを含んでよい。
要約書に記載されたものを含めて、図示された複数の実装の上記説明は、網羅的であることも、本開示の複数の実施形態を開示された厳密な形態に限定することも、意図されていない。複数の特定の実装および例が、例示を目的に本明細書に説明される一方で、当業者が認めるであろうように、本開示の範囲内で、様々な同等の変形が可能である。
上記の詳細な説明を考慮すると、これらの変形は、本開示の複数の実施形態に対して行われてよい。以下の特許請求の範囲において使用される複数の用語は、本開示の様々な実施形態を、明細書および特許請求の範囲に開示される特定の実装に限定して解釈されるべきでない。むしろ、範囲は、以下の特許請求の範囲によって完全に決定され、クレーム解釈の確立された原則に従い解釈されるべきである。

Claims (22)

  1. 第１の面と、前記第１の面に対向して配置された第２の面と、前記第１の面および前記第２の面の間に配置され基板の周囲を画定する側壁と、を有する前記基板と、
    前記基板の前記第１の面および前記第２の面の間に配置された複数の基板貫通ビア（ＴＳＶ）と、
    前記第１の面上に配置され、第１の誘電体層の面内の１または複数のダイの複数の電気信号を送信する複数の電気配線特徴部を含む、前記第１の誘電体層と、
    前記第２の面上に配置され、第２の誘電体層の面内の前記１または複数のダイの複数の電気信号を送信する複数の電気配線特徴部を含む、前記第２の誘電体層とを備え、
    前記側壁は、前記側壁のそれぞれの表面上の前記１または複数のダイの取り付けを受け入れる、装置。
  2. 前記複数のＴＳＶのうち１または複数のＴＳＶは、前記１または複数のダイのうち、第１のダイおよび第２のダイの間で、複数の電気信号を送信する、請求項１に記載の装置。
  3. 前記複数のＴＳＶのうち１または複数のＴＳＶは、前記基板から放熱するサーマルＴＳＶである、請求項１に記載の装置。
  4. 前記側壁上に配置され、前記１または複数のダイのうち、第１のダイおよび第２のダイの間で複数の電気信号を送信する、複数の電気配線特徴部をさらに備える、請求項１に記載の装置。
  5. 前記側壁に取り付けられた前記１または複数のダイのうち、第１のダイと、
    前記側壁に取り付けられた前記１または複数のダイのうち、第２のダイと、をさらに備え、
    前記第１のダイおよび前記第２のダイは、電気的にともに結合される、請求項１から４のいずれか一項に記載の装置。
  6. 前記側壁は、３つまたはそれより多くの面を有し、
    前記第１のダイは、前記３つまたはそれより多くの面のうち第１の面と結合され、
    前記第２のダイは、前記３つまたはそれより多くの面のうち第２の面と結合される、請求項５に記載の装置。
  7. 前記第１のダイは、前記第１の誘電体層および／または前記第２の誘電体層の複数の電気配線特徴部によって、前記第２のダイと電気的に結合される、請求項５に記載の装置。
  8. 前記第１のダイは、前記側壁上に配置された複数の電気配線特徴部によって、前記第２のダイと電気的に結合される、請求項５に記載の装置。
  9. 前記第１のダイおよび前記第２のダイを、少なくとも部分的に封止する封止剤をさらに備える、請求項５に記載の装置。
  10. 前記第１のダイと、前記第２のダイと、前記封止剤との上に配置された熱スプレッダフィルムをさらに備える、請求項９に記載の装置。
  11. 前記第２の誘電体層と結合された、電力面またはグラウンド面をさらに備える、請求項１から４のいずれか一項に記載の装置。
  12. 前記基板および前記第１の誘電体層の間の、前記基板の前記第１の面上に配置されたデバイス層をさらに備え、前記デバイス層は１または複数の能動デバイスを含む、請求項１から４のいずれか一項に記載の装置。
  13. 前記基板は、半導体材料またはガラスを含む、請求項１から４のいずれか一項に記載の装置。
  14. ウェアラブルアーティクル、スマートペン、または財布を含み、
    前記ウェアラブルアーティクル、前記スマートペン、前記財布は、請求項１から１３のいずれか一項に記載の装置を備える、アセンブリ。
  15. 前記ウェアラブルアーティクルは、ボタンまたは眼鏡フレームを備える、請求項１４に記載のアセンブリ。
  16. 第１の面と、前記第１の面に対向して配置された第２の面と、前記第１の面および第２の面の間に配置され基板の周囲を画定する側壁と、を有する基板を提供する段階と、
    前記基板の前記第１の面および前記第２の面の間に複数の基板貫通ビア（ＴＳＶ）を形成する段階と、
    前記第１の面上に、第１の誘電体層の面内の１または複数のダイの複数の電気信号を送信する複数の電気配線特徴部を含む、前記第１の誘電体層を形成する段階と、
    前記第２の面上に配置され、第２の誘電体層の面内の前記１または複数のダイの複数の電気信号を送信する複数の電気配線特徴部を含む、前記第２の誘電体層を形成する段階とを備え、
    前記側壁は、前記側壁のそれぞれの表面上の前記１または複数のダイの取り付けを受け入れる、方法。
  17. 前記１または複数のダイのうち第１のダイを前記側壁に取り付ける段階と、
    前記１または複数のダイのうち第２のダイを前記側壁に取り付ける段階とをさらに備え、
    前記第１のダイおよび前記第２のダイは、前記第１の誘電体層および／または前記第２の誘電体層の前記複数の電気配線特徴部と、電気的に結合される、請求項１６に記載の方法。
  18. 複数のダイを柔軟な封止剤に封止する段階と、
    前記複数のダイ上に複数の電気配線特徴部を形成する段階と、
    前記複数のダイを基板の側壁のそれぞれの表面に結合する段階とを備え、
    前記基板は第１の面と、前記第１の面に対向して配置された第２の面とを有し、
    前記側壁は、前記第１の面および前記第２の面の間に配置され前記基板の周囲を画定し、
    複数の基板貫通ビア（ＴＳＶ）は、前記基板の前記第１の面および前記第２の面の間に配置される、方法。
  19. 前記複数のダイを前記柔軟な封止剤に封止する段階は、
    前記複数のダイのアクティブ面をキャリアに結合する段階と、
    前記複数のダイ上に前記柔軟な封止剤を堆積する段階と、
    前記複数のダイを前記キャリアから分離する段階とを含む、請求項１８に記載の方法。
  20. 前記複数の電気配線特徴部を形成する段階は、
    金属箔を前記複数のダイのアクティブ面上に堆積する段階と、
    複数のパッドまたはトレースを形成すべく前記金属箔をパターニングする段階と、
    半田マスク層を前記複数のパッドまたはトレース上に堆積する段階とを含む、請求項１８に記載の方法。
  21. 前記複数のダイを前記基板の前記側壁のそれぞれの表面に結合する段階は、
    前記柔軟な封止剤を前記基板の前記側壁を囲む前記複数のダイで包み込む段階と、
    前記柔軟な封止剤を硬化すべく熱処理を適用する段階を含む、請求項１８から２０のいずれか一項に記載の方法。
  22. 前記複数のダイを前記側壁のそれぞれの表面に結合するより前に、熱スプレッダフィルムを前記複数のダイの非アクティブ面に結合する段階をさらに含む、請求項１８から２０のいずれか一項に記載の方法。
JP2016559146A 2014-11-12 2014-11-12 スモールフォームファクタまたはウェアラブルデバイスのための集積回路パッケージ技術および構成 Active JP6116768B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/065313 WO2016076865A1 (en) 2014-11-12 2014-11-12 Integrated circuit packaging techniques and configurations for small form-factor or wearable devices

Publications (2)

Publication Number Publication Date
JP2017504977A JP2017504977A (ja) 2017-02-09
JP6116768B2 true JP6116768B2 (ja) 2017-04-19

Family

ID=55930373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016559146A Active JP6116768B2 (ja) 2014-11-12 2014-11-12 スモールフォームファクタまたはウェアラブルデバイスのための集積回路パッケージ技術および構成

Country Status (8)

Country Link
US (1) US9646953B2 (ja)
EP (1) EP3117459A4 (ja)
JP (1) JP6116768B2 (ja)
KR (1) KR101726241B1 (ja)
CN (1) CN105590908B (ja)
BR (1) BR112015025990A2 (ja)
TW (1) TWI582927B (ja)
WO (1) WO2016076865A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10566268B1 (en) 2018-09-26 2020-02-18 Nxp Usa, Inc. Package to die connection system and method therefor
KR102651124B1 (ko) * 2019-06-17 2024-03-25 삼성전자주식회사 반도체 패키지 및 반도체 장치
CN114093770A (zh) 2021-10-27 2022-02-25 珠海越亚半导体股份有限公司 埋嵌封装结构及其制作方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621193A (en) * 1995-05-23 1997-04-15 Northrop Grumman Corporation Ceramic edge connect process
JP3012555B2 (ja) * 1997-05-29 2000-02-21 神戸日本電気ソフトウェア株式会社 多面体ｉｃパッケージ
US6433431B1 (en) * 2000-08-30 2002-08-13 Micron Technology, Inc. Coating of copper and silver air bridge structures
JP4401037B2 (ja) * 2001-04-03 2010-01-20 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6433413B1 (en) * 2001-08-17 2002-08-13 Micron Technology, Inc. Three-dimensional multichip module
DE10329143B4 (de) * 2003-06-27 2005-09-01 Infineon Technologies Ag Elektronisches Modul und Verfahren zur Herstellung desselben
JP2006140771A (ja) * 2004-11-12 2006-06-01 Seiko Epson Corp 電子デバイス、パッケージ型電気回路装置、及び電子デバイスの製造方法
KR100655218B1 (ko) * 2005-07-01 2006-12-08 삼성전자주식회사 다각기둥 형상의 접지 블록을 갖는 3차원 반도체 모듈
US7536909B2 (en) 2006-01-20 2009-05-26 Memsic, Inc. Three-dimensional multi-chips and tri-axial sensors and methods of manufacturing the same
US7646082B2 (en) 2007-05-22 2010-01-12 International Business Machines Corporation Multi-layer circuit substrate and method having improved transmission line integrity and increased routing density
US20090307646A1 (en) * 2008-06-06 2009-12-10 Winter Bradley J Systems, devices, and methods for semiconductor device temperature management
US8143717B2 (en) * 2008-06-16 2012-03-27 Hcc Aegis, Inc. Surface mount package with ceramic sidewalls
KR101013562B1 (ko) * 2009-01-23 2011-02-14 주식회사 하이닉스반도체 큐브 반도체 패키지
JP5584011B2 (ja) 2010-05-10 2014-09-03 新光電気工業株式会社 半導体パッケージの製造方法
US9190371B2 (en) * 2010-12-21 2015-11-17 Moon J. Kim Self-organizing network with chip package having multiple interconnection configurations
US20120168956A1 (en) * 2011-01-04 2012-07-05 International Business Machines Corporation Controlling density of particles within underfill surrounding solder bump contacts
US8587088B2 (en) * 2011-02-17 2013-11-19 Apple Inc. Side-mounted controller and methods for making the same
EP2760058B1 (en) * 2011-09-20 2018-01-03 Citizen Watch Co., Ltd. Led module and led lamp employing same
KR101353184B1 (ko) * 2011-11-22 2014-01-17 삼성전기주식회사 인쇄회로기판 및 그의 제조방법
DE112012006625B4 (de) * 2012-06-25 2023-09-28 Intel Corporation Mehrchiplagenhalbleiterstruktur mit vertikalem Zwischenseitenchip und Halbleiterpaket dafür
JP2014120612A (ja) * 2012-12-17 2014-06-30 Toshiba Corp 半導体装置、およびそれを用いた半導体モジュール
JP5784775B2 (ja) * 2014-03-19 2015-09-24 新光電気工業株式会社 半導体パッケージ及びその製造方法
US10283492B2 (en) * 2015-06-23 2019-05-07 Invensas Corporation Laminated interposers and packages with embedded trace interconnects

Also Published As

Publication number Publication date
CN105590908B (zh) 2018-09-21
EP3117459A1 (en) 2017-01-18
EP3117459A4 (en) 2017-05-24
JP2017504977A (ja) 2017-02-09
BR112015025990A2 (pt) 2017-07-25
TWI582927B (zh) 2017-05-11
KR20160074439A (ko) 2016-06-28
US9646953B2 (en) 2017-05-09
KR101726241B1 (ko) 2017-04-12
US20160343686A1 (en) 2016-11-24
CN105590908A (zh) 2016-05-18
WO2016076865A1 (en) 2016-05-19
TW201630140A (zh) 2016-08-16

Similar Documents

Publication Publication Date Title
US10068852B2 (en) Integrated circuit package with embedded bridge
TWI657557B (zh) 具有打線結合的多晶粒堆疊的積體電路封裝
JP6435556B2 (ja) 改善された相互接続の帯域幅を有する積層半導体デバイスパッケージ
KR101651897B1 (ko) 패키지 조립체, 패키지 기판, 패키지 조립체 제조 방법, 및 패키지 조립체를 포함하는 컴퓨팅 디바이스
US10790231B2 (en) Microelectronic structures having multiple microelectronic devices connected with a microelectronic bridge embedded in a microelectronic substrate
US10580758B2 (en) Scalable package architecture and associated techniques and configurations
TW201705401A (zh) 多層封裝技術
JP6116768B2 (ja) スモールフォームファクタまたはウェアラブルデバイスのための集積回路パッケージ技術および構成
KR20150007990A (ko) 복수의 다이를 위한 패키지 어셈블리 구성 및 연관 기법
WO2017052852A1 (en) Package topside ball grid array for ultra low z-height

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170117

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170216

R155 Notification before disposition of declining of application

Free format text: JAPANESE INTERMEDIATE CODE: R155

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170321

R150 Certificate of patent or registration of utility model

Ref document number: 6116768

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250