JP2006140771A - 電子デバイス、パッケージ型電気回路装置、及び電子デバイスの製造方法 - Google Patents

Abstract

【課題】 電気回路素子の占めていた基板平面の面積を減らし、小型化を図ることができる電子デバイス、パッケージ型電気回路装置、及び電子デバイスの製造方法を提供する。
【解決手段】 本発明の電子デバイス１０は、基板１１、絶縁層１２，２２、接続電極１４、外部接続電極１５、接続部である配線層１６ａ，１６ｂ、電気回路素子の一例としての電源バイパスコンデンサ１８およびＤＣカットコンデンサ１９、回路２０および接続配線２１から構成されている。この電子デバイス１０の電源バイパスコンデンサ１８およびＤＣカットコンデンサ１９などの電気回路素子は、基板１１の側面１７上に形成されている。
【選択図】 図１

Description

本発明は、同一基板上に電気回路および電気回路素子を備えた電子デバイス、電子デバイスを用いたパッケージ型電気回路装置、及び電子デバイスの製造方法に関する。

従来の電子デバイスの一例として、薄膜弾性表面波デバイスを用い図面に沿って説明する。図１２は、従来の弾性表面波デバイスの部分正断面図である。図１２によれば、シリコンなどの基板１１０１の表面に酸化膜などの絶縁層１１０２が設けられている。その上には、スパッタリング法、フォトエッチングなどによって、電気回路素子の一例としてのコンデンサ１１０６を構成する下部電極１１０３、誘電体１１０４、上部電極１１０５が形成されている。回路電極１１１２は、下部電極１１０３、上部電極１１０５などから形成されている。さらに、絶縁層１１０２上には、櫛形電極１１０７、ボンディングパッド１１０８が形成された弾性表面波素子１１０９が接着剤１１１０により固着されている。ボンディングパッド１１０８と下部電極１１０３とは、金（Ａｕ）、銅（Ｃｕ）などのワイヤー１１１１によって接続されている（例えば、特許文献１）。

特開平９−９３０７７号公報

しかしながら、前述のように、基板１１０１上に弾性表面波素子１１０９を載置し、その周辺の基板１１０１上に、回路電極１１１２、コンデンサ１１０６を形成した構成の弾性表面波デバイスでは、弾性表面波素子１１０９の載置箇所以外の基板１１０１平面部分に回路電極１１１２、コンデンサ１１０６などの電気回路素子を設けなければならず、弾性表面波デバイスの平面の面積が大きくなってしまうという問題点があった。

本発明は、上記問題に鑑みてなされたものであり、その目的とするところは、電気回路素子の占めていた基板平面の面積を減らすことによって、小型化を図ることができる電子デバイス、パッケージ型電気回路装置、及び電子デバイスの製造方法を提供することにある。

かかる問題を解決するために、本発明の電子デバイスは、少なくとも一方の表層部に回路部が形成された基板と、前記回路部と接続部によって接続され、前記基板の側面に形成された電気回路素子と、を有することを特徴とする。

本発明の電子デバイスによれば、従来、基板の表面に形成されていた、例えばコンデンサなどの電気回路素子が当該基板の側面に形成され、当該基板の一方の表層部（基板の表面に近い領域或いは基板の表面上）に形成された回路部と接続部により接続されている。従って、従来、電気回路素子が占有していた基板表面の領域が不要となり、その占有領域を無くすことができる。即ち、基板の面積を小さくすることが可能となり、小型の電子デバイスを提供することが可能となる。

また、さらに、前記基板の少なくとも一方の表面に形成された絶縁層と、前記絶縁層の表面に形成された圧電体薄膜と、前記圧電体薄膜の表裏の少なくとも一面に形成された電極層と、を有し、前記圧電体薄膜と前記電極層とによって、薄膜弾性表面波素子が形成されていることが望ましい。

このようにすれば、従来は基板上に設けられている薄膜弾性表面波素子以外の電気回路素子の少なくとも一つが、基板の側面に設けられている。従って、従来、電気回路素子が占有していた基板表面の領域が不要となり、その占有領域を無くすことができるため基板の面積を小さくすることが可能となり、小型の薄膜弾性表面波素子を有した電子デバイスを提供することが可能となる。

また、前記電気回路素子は、前記薄膜弾性表面波素子の駆動回路を構成していることとしてもよい。

このようにすれば、特に薄膜弾性表面波素子の駆動回路の構成要素としての電源バイパスコンデンサなど大きな占有面積を必要とする電気回路素子の形成を基板の側面に行うことから、さらに大きな面積を減らすことが可能となる。このことにより、薄膜弾性表面波素子を有する、さらに小型な電子デバイスを提供することが可能となる。

また、前記薄膜弾性表面波素子は、前記回路部が形成された側の前記基板の表面と表裏の関係にある該基板の裏面に形成されていることが望ましい。

このようにすれば、回路部と薄膜弾性表面波素子とを、平面構造を重ねて形成することができるため、薄膜弾性表面波素子を有する電子デバイスの平面の面積をさらに小さくすることが可能となる。

また、前記電気回路素子と前記基板との間には、絶縁層が形成されていることが望ましい。

このようにすれば、電気回路素子と基板との間の絶縁性を確保することができるため、電気的短絡を防止することができる。

本発明のパッケージ型電気回路装置は、保持器と、前記保持器に実装された前述の電子デバイスと、を有することを特徴とする。

本発明のパッケージ型電気回路装置によれば、前述した平面面積の小さな電子デバイスを保持器の中に収納しているため、従来のパッケージ型電気回路装置より平面面積の小さな、小型のパッケージ型電気回路装置を提供することが可能となる。

本発明の電子デバイスの製造方法は、基板の少なくとも一方の表層部に回路部が形成された電子デバイスの製造方法であって、前記基板の少なくとも一方の表層部に回路部を形成する工程と、前記基板の側面に電気回路素子を形成する工程と、前記基板の表面及び側面に、前記回路部と前記電気回路素子とを接続する接続部を形成する工程と、を有することを特徴とする。

本発明の電子デバイスの製造方法によれば、従来、基板の表面に形成されていた、例えばコンデンサなどの電気回路素子を当該基板の側面に形成することができるため、電気回路素子の占有領域を無くした電子デバイスを製造することができる。よって、従来と比較して平面の面積を小さくしたより小型の電子デバイスの製造が可能となる。なお、それぞれの工程の工順は問わない。

また、前記電気回路素子、または／および前記接続部の形成は、それぞれの材料を含む液滴を吐出ノズルから吐出し、前記基板に着弾した前記材料を所望の形状に描画させる液滴吐出法を用いて行うことが望ましい。

このようにすれば、電気回路素子、または／および接続部のそれぞれを形成する材料を含む液滴を必要な箇所に必要な量だけ吐出することにより、電気回路素子、または／および接続部を形成することが可能となる。よって、廃棄材料を生じることなく電気回路素子、または／および接続部の形成を行うことができる。

本発明に係る電子デバイスの最良の形態について、以下に図面を用いて説明する。なお、本発明は、後述の実施形態に限定されるものではない。

（第一実施形態）
本発明に係る電子デバイスの第一実施形態を図１、図２、及び図３を用いて説明する。図１は、第一実施形態の電子デバイスの概略構造を示す斜視図である。図２は、第一実施形態の電子デバイスの概略を示すＰ−Ｐ´断面図である。図３は、第一実施形態の電子デバイスの概略を示すＱ−Ｑ´断面図である。

図１に示すように、電子デバイス１０は、基板１１、絶縁層１２，２２、接続電極１４、外部接続電極１５、接続部である配線層１６ａ，１６ｂ、電気回路素子の一例としての電源バイパスコンデンサ１８およびＤＣカットコンデンサ１９、回路２０（図２参照）、および接続配線２１（図２参照）から構成されている。なお、回路２０、接続電極１４、外部接続電極１５、接続配線２１などにより回路部が構成されている。

基板１１は、シリコン（Ｓｉ）や化合物半導体（ＧａＡｓ，ＧａＰ，ＩｎＰ，ＳｉＧｅ，ＺｎＳなど）などで構成される半導体基板、ガラス基板、石英基板、セラミック基板などによって形成される。本第一実施形態では、一例としてシリコン（Ｓｉ）基板が用いられている。

図２に示すように、基板１１の上面の表層部（基板１１の表面、或いは表面に近い部分）には、回路２０が形成されている。回路２０は、モノリシック集積回路や表面上に構成されたハイブリッド集積回路やそれらの回路を結ぶ配線などで構成されている。回路２０は、前述のように種々の回路、配線などで形成されており図では表現しきれないため、図１には二点鎖線で回路２０の形成領域１３を示している。図１に示す形成領域１３は、一例としての領域であり、例えば、接続電極１４或いは外部接続電極１５などの下層に回路２０が形成されていてもよい。

複数設けられた回路２０と回路２０との間、および回路２０と接続電極１４、外部接続電極１５などとの間の接続は、接続配線２１により行われている。接続配線２１は、アルミニウム、アルミニウム合金、Ｃｕ、Ｃｕ合金、Ａｕ、Ａｕ合金、Ｃｒ、Ｃｒ合金などの導電材料で形成される。本第一実施形態では、一例としてアルミニウムが用いられている。

絶縁層１２，２２は、基板１１の表面および側面１７に形成されている。絶縁層１２は、基板１１の表面に設けられ、基板１１とその表層部に形成された回路２０、接続配線２１などを覆い、それらと接続電極１４、外部接続電極１５、配線層１６ａ，１６ｂなどとの間を絶縁する。絶縁層２２は、基板１１の側面１７に設けられ、基板１１の側面１７に形成される電源バイパスコンデンサ１８、ＤＣカットコンデンサ１９、配線層１６ａ，１６ｂなどと基板１１とを絶縁する。絶縁層１２，２２は、ＳｉＯ₂、ＰＳＧ（リンドープガラス）、ＴｉＯ₂、Ｔａ₂Ｏ₅などの金属酸化物、Ｓｉ₃Ｎ₄などの窒化シリコン、アクリル樹脂などの合成樹脂などによって形成される。本第一実施形態では、一例としてＳｉＯ₂が用いられている。絶縁層１２，２２は、基板１１が導電体基板である場合や半導体基板であるときに、基板１１と、その上層の導電体との間を絶縁するためのものである。従って、基板１１が導電体、或いは半導体であって、或る程度の導電性を有する場合は絶縁層１２，２２が必要となる。また、基板１１が絶縁性を有する場合には、絶縁層１２，２２は必ずしも必要ないが、基板１１の表面上に配線パターンなどの導電膜が形成されている場合には、上層との絶縁を確保するために絶縁層１２，２２が必要となる場合がある。

接続電極１４は、基板１１の側面１７に形成される電源バイパスコンデンサ１８、ＤＣカットコンデンサ１９などと回路２０とを接続するために、絶縁層１２の上面に形成されている。接続電極１４は、一方が回路２０と接続され、他方が配線層１６ａ，１６ｂと接続されている。

配線層１６ａ，１６ｂは、基板１１の表面側から側面側にわたり形成されている。図２および図３に示すように、配線層１６ａは、一端が接続電極１４に接続され、他端が電源バイパスコンデンサ１８を構成する上電極２５ａ、あるいは下電極２３ａと接続されている。配線層１６ｂは、一端が接続電極１４に接続され、他端がＤＣカットコンデンサ１９を構成する上電極２５ｂ、あるいは下電極２３ｂと接続されている。配線層１６ａ，１６ｂは、アルミニウム、アルミニウム合金、Ｃｕ、Ｃｕ合金、Ａｕ、Ａｕ合金、Ｃｒ、Ｃｒ合金などの導電材料を用いて形成することができる。本第一実施形態における配線層１６ａ，１６ｂは、一例としてアルミニウム層で形成されている。

電源バイパスコンデンサ１８、ＤＣカットコンデンサ１９は、所謂、薄膜コンデンサであり、基板１１の側面１７に設けられた絶縁層２２の上面に形成されている。電源バイパスコンデンサ１８は、下電極２３ａ上電極２５ａ、および双方の電極に挟まれた誘電体２４ａによって構成されている。基板１１の側面１７上に形成された絶縁層２２の上面に下電極２３ａが形成され、下電極２３ａの上面に誘電体２４ａが形成される。さらに誘電体２４ａの上面に上電極２５ａが形成されて、電源バイパスコンデンサ１８が構成されている。ＤＣカットコンデンサ１９は、下電極２３ｂ、上電極２５ｂ、および双方の電極に挟まれた誘電体２４ｂによって構成されている。基板１１の側面１７上に形成された絶縁層２２の上面に下電極２３ｂが形成され、下電極２３ｂの上面に誘電体２４ｂが形成される。さらに誘電体２４ｂの上面に上電極２５ｂが形成されて、ＤＣカットコンデンサ１９が構成されている。

下電極２３ａ，２３ｂは、その一部が誘電体２４ａ，２４ｂ、および上電極２５ａ，２５ｂに覆われず露出している。その露出した部分で配線層１６ａ，１６ｂと接続されている。下電極２３ａ，２３ｂおよび上電極２５ａ，２５ｂは、アルミニウム、アルミニウム合金、Ｃｕ、Ｃｕ合金、Ａｕ、Ａｕ合金、Ｃｒ、Ｃｒ合金、Ａｇ、Ａｇ合金などの導電材料を用いて形成することができる。本第一実施形態における下電極２３ａ，２３ｂおよび上電極２５ａ，２５ｂは、一例としてアルミニウムを用いて形成されている。誘電体２４ａ，２４ｂは、表１に示すような圧電材料を用いる。本第一実施形態における誘電体２４ａ，２４ｂは、一例としてＳｉＯ₂を用いて形成されている。

薄膜コンデンサの容量は、式（１）によって設定される。式（１）によれば、薄膜コンデンサの容量Ｃは、下電極２３ａ，２３ｂおよび上電極２５ａ，２５ｂに挟まれる誘電体２４ａ，２４ｂの誘電率ε及び電極の面積Ｓに比例し、下電極２３ａ，２３ｂおよび上電極２５ａ，２５ｂに挟まれる誘電体２４ａ，２４ｂの厚みに反比例の関係にある。即ち、誘電体２４ａ，２４ｂに誘電率の高い材料を用いる、又は、誘電体２４ａ，２４ｂの厚みを薄くすることによって、薄膜コンデンサを構成する電極面積を小さくすることができる。誘電体２４ａ，２４ｂとして用いることが可能な誘電材料の誘電率εを表１に示す。表１によれば、例えば、水晶（比誘電率４．６３）を用いる場合と比べれば、ＺｎＯ（比誘電率１０．２０）を用いた場合の方が、電極面積は約１／２とすることができる。さらに、ＬｉＴａＯ₃（比誘電率４２．８）を用いれば、電極面積は約１／９とすることも可能である。

Ｓ：面積、ｄ：膜厚、ε：誘電率。

外部接続電極１５は、回路２０と外部に構成される電源、電気回路などとの接続を行うために設けたものであり、例えば、外部接続電極１５と外部の電源、電気回路などとワイヤーボンディングなどを用いて接続を行う（図示せず）。なお、外部接続電極１５と回路２０とは、接続電極１４と同じように接続配線２１により接続されている。

図４に、本実施形態の概略の回路構成図を示す。図４では、図２および図３に示す基板１１の表層部に形成されている回路２０などを括り形成領域１３として一点鎖線で示している。他の電気回路素子であるＣ１、Ｃ２、Ｌ、Ｒ（Ｌ、Ｒについては、後述する）などは、図１に示す基板１１の側面上に設けられた絶縁層２２の上面に形成される。ここで、ＶｄｄとＧＮＤ（グランド）間に設けられたＣ１は、電源バイパスコンデンサ１８であり、回路２０を構成する電源部分に接続されて電源のノイズをＧＮＤへ逃がす機能を有している。また、ＯＵＴ（出力）部分に設けられたＣ２は、ＤＣカットコンデンサ１９であり、回路２０からの直流出力をカットする機能を有している。

ここで、図４に示したＬ（チョークコイル）、およびＲ（抵抗）について図５を用いて説明する。図５は、基板１１の側面上に設けられた絶縁層２２の上面に形成することができる電気回路素子の一例を示し、（ａ）は、チョークコイル、（ｂ）は、抵抗の概略を示す正面図である。

図５（ａ）に示すように、チョークコイル２６は、基板１１の側面上に形成された絶縁層２２の上面に形成されている。チョークコイル２６は、矩形クロック波形様のジグザグ形状をなしており、導電材料の一例としてのアルミニウムで形成されている。なお、導電材料として、アルミニウム合金、Ｃｕ、Ｃｕ合金、Ａｕ、Ａｕ合金、Ｃｒ、Ｃｒ合金、Ａｇ、Ａｇ合金などを用いることも可能である。チョークコイル２６の両端は、配線層１６と接続されており、配線層１６によって図２に示す接続電極１４を介し回路２０、接続配線２１などと接続されている。チョークコイル２６は、ノイズの侵入を阻止する機能を有している。

図５（ｂ）に示す抵抗２７は、基板１１の側面上に形成された絶縁層２２の上面に形成された、所謂、薄膜抵抗である。抵抗２７は、薄膜抵抗材料、例えば、Ｎｉ合金、Ｃｒ合金、Ｔａ合金などを用いて形成される。抵抗２７の両端は、配線層１６と接続されており、配線層１６によって図２に示す接続電極１４を介し回路２０、接続配線２１などと接続されている。抵抗２７は、回路のバイアス電圧を作成するなどに用いられるが、特にＣＭＯＳトランジスタなどは入力インピーダンスが高く、バイアス電圧を作成する際に高い抵抗値が必要となる。このため、大きな抵抗値を持つ抵抗が必要であり、換言すれば形状の大きな抵抗が必要となる。

第一実施形態によれば、電気回路素子の一例としての電源バイパスコンデンサ１８、ＤＣカットコンデンサ１９が基板１１の側面１７に形成されている。電源バイパスコンデンサ１８、およびＤＣカットコンデンサ１９は、基板１１の一方の表層部（基板の表面に近い領域或いは基板の表面上）に形成された回路２０と、接続電極１４、接続配線２１、および配線層１６ａ，１６ｂを介して接続されている。電源バイパスコンデンサ１８、ＤＣカットコンデンサ１９などの電気回路素子を、従来使用されていなかった基板１１の側面に設けることで、従来基板平面に並べて載置されていた電気回路素子が占有していた領域が不要となり、その占有領域を無くすことができる。即ち、基板平面の面積を小さくすることが可能となり、小型の電子デバイス１０を提供することが可能となる。

（第二実施形態）
本発明に係る電子デバイスの一例としての薄膜弾性表面波装置を第二実施形態として、図６及び図７を用いて説明する。図６は、第二実施形態の薄膜弾性表面波装置の概略構造を示す斜視図である。図７は、第二実施形態の薄膜弾性表面波装置の概略を示すＡ−Ａ´断面図である。

図６、および図７に示すように、薄膜弾性表面波装置３０は、基板３１、絶縁層３２，４２ａ，４２ｂ、接続電極３４、外部接続電極３５、接続部である配線層３６ａ，３６ｂ、電気回路素子の一例としての電源バイパスコンデンサ３８および抵抗３９、回路４０、接続配線４１，５１、圧電体薄膜５２、電極層としての励振電極４６ａ，４６ｂと反射電極４７ａ，４７ｂ、およびスルーホール４８などから構成されている。

詳述すると、基板３１の表面（上面）に形成された絶縁層３２の上面に圧電体薄膜５２が形成され、その上面に励振電極４６ａ，４６ｂ、および反射電極４７ａ，４７ｂが形成されている。基板３１の表層部（基板３１の表面、或いは表面に近い部分）には複数の回路４０が形成されている。それぞれの回路４０間、および回路４０と接続電極３４、外部接続電極３５などとの間の接続は、接続配線４１，５１により接続が行われている。励振電極４６ａ，４６ｂ、および反射電極４７ａ，４７ｂは、スルーホール４８を介して接続配線５１と接続されている。基板３１の側面３７に形成された絶縁層４２ａの上面には下電極４３ａ、上電極４５ａ、および双方の電極に挟まれた誘電体４４ａによって構成される電源バイパスコンデンサ３８が形成されている。また、基板３１の電源バイパスコンデンサ３８の形成されていない側面３７に絶縁層４２ｂが形成され、その絶縁層４２ｂの上面には、抵抗３９が形成されている。電源バイパスコンデンサ３８および抵抗３９は、接続電極３４と配線層３６ａ，３６ｂとによって接続されている。

以下に第二実施形態の構成要素について詳細に説明するが、第一実施形態と同様である構成要素の説明は省略する。説明を省略する構成要素は、基板３１、絶縁層３２，４２ａ，４２ｂ、接続電極３４、外部接続電極３５、接続部である配線層３６ａ，３６ｂ、電気回路素子の一例としての電源バイパスコンデンサ３８および抵抗３９、回路４０、および接続配線４１，５１である。

先ず、基板３１上面の絶縁層３２の上面に形成されている圧電体薄膜５２について説明する。圧電体薄膜５２は、ＺｎＯ、ＡｌＮ、ＰＺＴ（Ｐｂ−Ｚｒ−Ｔｉ）、ＣｄＳ、ＺｎＳ、Ｂｉ−Ｐｂ−Ｏ、ＬｉＴａＯ₃、ＬｉＮｂＯ₃、ＴａＮｂＯ₃、ＫＮｂＯ₃などの、弾性表面波を励振可能な圧電体で形成される。本第二実施形態では、ＺｎＯが用いられており、ＭＯＣＶＤ法（有機金属原料を用いたＣＶＤ法）などのＣＶＤ法、ＲＦスパッタリング法（ＲＦ高周波電界を印加して行うもの）などのスパッタリング法などによって成膜することができる。

圧電体薄膜５２は、その材質や結晶性に応じて適宜の厚さとされる。例えば、一般的には０．１〜５μｍ程度の厚さであり、特に、０．５〜１．５μｍ程度の厚さであることが好ましい。圧電体薄膜５２が薄すぎると弾性表面波の伝播態様が下層の影響を受けやすくなるとともに、圧電体薄膜５２の表面（図示例では上面）の結晶性が不十分となる場合がある。通常、圧電体薄膜５２の厚さは励起される弾性表面波の１波長以上の厚さとされることが望ましい。逆に、圧電体薄膜５２が厚すぎると、製造工程に時間がかかり、製造コストが増大するため、薄膜弾性表面波素子としたメリットが薄くなる。

励振電極４６ａ，４６ｂ、および反射電極４７ａ，４７ｂは、圧電体薄膜５２の表面（上面）に形成されている。励振電極４６ａ，４６ｂ、および反射電極４７ａ，４７ｂは、蒸着法やスパッタリング法などにより成膜された、例えば、アルミニウム、アルミニウム合金などの電極膜を、フォトリソグラフィ法などによってパターニングすることにより形成する。励振電極４６ａ，４６ｂは、それぞれが複数設けられて櫛歯状に構成されるとともに、互いに接続されている。励振電極４６ａと励振電極４６ｂは、交互に一定間隔で弾性表面波の伝播方向（基板３１の長辺方向）に配列されている。なお、励振電極４６ａ，４６ｂは、ＩＤＴ（インタディジタル電極）とも呼ばれ弾性表面波を励振するための電極である。反射電極４７ａ，４７ｂは、反射器を構成するための電極である。複数の反射電極４７ａ，４７ｂが上記伝播方向に一定間隔にて配列され、それぞれの反射電極４７ａ，４７ｂが接続されることにより反射器（いわゆるグレーティング反射器）が構成されている。これらの反射電極４７ａ，４７ｂは、励振電極４６ａ，４６ｂの配列領域の上記伝播方向両側にそれぞれ配置されている。励振電極４６ａ，４６ｂ、および反射電極４７ａ，４７ｂは、スルーホール４８によって接続配線５１を介して回路４０と接続されている。

なお、前述の圧電体薄膜５２と励振電極４６ａ，４６ｂ、および反射電極４７ａ，４７ｂとによって、薄膜弾性表面波素子が構成される。

第二実施形態の薄膜弾性表面波装置３０によれば、電気回路素子の一例としての電源バイパスコンデンサ３８、抵抗３９が基板３１の側面３７に形成されている。電源バイパスコンデンサ３８、抵抗３９と回路４０とが接続電極３４および接続配線４１を介し、配線層３６ａ，３６ｂにより接続されている。従来基板の側面は使用されておらず、この側面に電源バイパスコンデンサ３８などの電気回路素子を設けることで、従来基板平面に並べて載置されていた電気回路素子が占有していた領域が不要となり、その占有領域を無くすことができる。即ち、基板平面の面積を小さくすることが可能となり、小型の薄膜弾性表面波装置３０を提供することが可能となる。なお、薄膜弾性表面波装置３０に用いられる電源バイパスコンデンサ３８、抵抗３９は、容量、抵抗値の大きなものが用いられることから、従来の基板平面に並べて載置する形態では、平面面積がより大きくなっており、削減効果をより大きくすることができる。

（第三実施形態）
本発明に係る電子デバイスの一例としての薄膜弾性表面波装置を第三実施形態として、図８を用いて説明する。図８は、第三実施形態の薄膜弾性表面波装置の概略を示す正断面図である。

図８に示すように、薄膜弾性表面波装置３０は、基板３１、絶縁層３２，４２ａ，４２ｂ，５０、接続電極３４、外部接続電極３５、接続部である配線層３６ａ，３６ｂ、電気回路素子の一例としての電源バイパスコンデンサ３８および抵抗３９（図８では図示しないが、図６に示すように電源バイパスコンデンサ３８が設けられた側面と異なる側面に形成されている。）、回路４０、接続配線５１、圧電体薄膜５２、電極層としての励振電極４６ａ，４６ｂと反射電極４７ａ，４７ｂ、およびスルーホール４８，４９などから構成されている。

詳述すると、基板３１の表面（上面）に形成された絶縁層３２の上面に圧電体薄膜５２が形成され、その上面に励振電極４６ａ，４６ｂ、および反射電極４７ａ，４７ｂが形成されている。基板３１の下面（すなわち、圧電体薄膜５２が形成されている側とは反対側の面）の表層部には、複数の回路４０が形成されている。それぞれの回路４０間は、回路４０と同じ下面の表層部に形成された接続配線５１により接続が行われている。回路４０と接続電極３４などとの間の接続は、スルーホール４９により行われている。絶縁層５０は、基板３１の下面を覆う状態で形成されている。この絶縁層５０により回路４０および接続配線５１も覆われる。励振電極４６ａ，４６ｂ、および反射電極４７ａ，４７ｂは、スルーホール４８を介して回路４０と接続されている。基板３１の側面に形成された絶縁層４２ａの上面には下電極４３ａ、上電極４５ａ、および双方の電極に挟まれた誘電体４４ａによって構成される電源バイパスコンデンサ３８が形成されている。電源バイパスコンデンサ３８は、接続電極３４と配線層３６ａ，３６ｂによって接続されている。

第三実施形態のそれぞれの構成要素については、前述の第一実施形態、および第二実施形態と同様であるため詳細な説明は省略する。

第三実施形態の薄膜弾性表面波装置３０によれば、電気回路素子の一例としての電源バイパスコンデンサ３８などの電気回路素子が基板３１の側面３７に形成されている。この電気回路素子と当該基板３１の一方の表層部に形成された回路４０とが接続電極３４、スルーホール４９、および配線層３６ａ，３６ｂを介して接続されている。従来基板の側面は使用されておらず、この側面に電源バイパスコンデンサ３８などの電気回路素子を設けることで、従来基板平面に並べて載置されていた電気回路素子が占有していた領域が不要となり、その占有領域を無くすことができる。即ち、基板平面の面積を小さくすることが可能となり、小型の薄膜弾性表面波装置３０を提供することが可能となる。

また、圧電体薄膜５２および電極層としての励振電極４６ａ，４６ｂと反射電極４７ａ，４７ｂからなる薄膜弾性表面波素子と回路４０が基板３１を挟み表裏に設けられている。このことから、薄膜弾性表面波素子と回路４０とを、平面構造を重ねて形成することができるため、電気回路装置の平面の面積をさらに小さくすることが可能となる。さらに、弾性表面波素子と回路４０の互いの形成による互いの特性への影響を受けにくくする効果も有している。

なお、前述の実施形態では、複数の回路を用いた構成で説明したが、回路の数は、複数でなくてもよく、一つの回路で構成されていてもよい。

また、図９の電子デバイスの概略構造を示す斜視図では、電気回路素子の形成の応用例を示している。図９に示すように、電子デバイス１０を構成する基板１１の側面２２ａ，２２ｂに跨り電源バイパスコンデンサ１８などの電気回路素子が形成されている。この電気回路素子が、接続電極１４ａ，１４ｂと配線層１６ａ，１６ｂを介して接続されている。このように、電気回路素子は、本例のように２つの側面２２ａ，２２ｂに跨って形成されてもよく、さらには、側面２２ａ，２２ｂ，２２ｃ，２２ｄのいずれの側面に跨った形状で形成されてもよい。

（第四実施形態）
図１０を用いて第四実施形態について説明する。図１０は、本発明に係るパッケージ型電気回路装置の一例としてのパッケージ型薄膜弾性表面波装置の概略構造を示す正断面図である。

図１０に示すように、本発明のパッケージ型薄膜弾性表面波装置６０は、保持器としてのパッケージ６１の凹部内に電子デバイスの一例としての薄膜弾性表面波装置３０が収納されている。パッケージ６１の開口部は、接合材７４を介して蓋板７５を固着させることによって封止されている。なお、薄膜弾性表面波装置３０とパッケージ６１とは、接続材としての金バンプ７３によって接続されている。

セラミック等で形成されたパッケージ６１の凹部底面に、パッケージ電極７６が形成されている。パッケージ電極７６は少なくとも表面に金層が設けられており、金バンプ７３により薄膜弾性表面波装置３０の外部接続電極７２と接合されている。薄膜弾性表面波装置３０は、基板の一例としてのＳｉ（シリコン）基板６２、Ｓｉ基板６２の表面に形成された絶縁層６３、絶縁層６３上に形成された圧電体薄膜の一例としてのＺｎＯ（酸化亜鉛）薄膜６５、ＺｎＯ薄膜６５の表面に形成された励振電極６６と反射電極６７などから形成されている。さらに薄膜弾性表面波装置３０の側面には、絶縁層６９が形成され、その上面に電気回路素子の一例としての抵抗７０，７０ａが形成されている。抵抗７０は、配線層７１により基板上面に形成されている接続電極６８に接続されている。抵抗７０ａは、配線層７１ａによりＺｎＯ（酸化亜鉛）薄膜６５の上面に形成されている接続電極（図示せず）と接続されている。励振電極６６と反射電極６７は、例えばＡｌ（アルミ）薄膜で形成されている。なお、パッケージ電極７６は、パッケージ６１の外側に設けられた図示しない外部端子に接続されている。パッケージ６１の凹部の開口部には、接合材７４を介して載置された蓋板７５が、例えばシーム溶接、金属加熱融着などを用いて封止されている。

第四実施形態によれば、電気回路素子の一例としての抵抗７０，７０ａなどの電気回路素子が基板６２の側面に形成することにより小型化された薄膜弾性表面波装置３０をパッケージ６１に収納している。従って、パッケージ６１の形状を小さくすることが可能となることから、小型のパッケージ型薄膜弾性表面波装置６０を提供することが可能となる。

なお、前述ではパッケージ６１のパッケージ電極７６と薄膜弾性表面波装置３０との接続に金バンプ７３を用いて接続する方法で説明したが、接続方法はこれに限らない。例えば、金バンプ７３に替わり、図６に示すような薄膜弾性表面波装置３０の表面に形成された外部接続電極３５を用い、ワイヤボンディングなどによってパッケージ６１のパッケージ電極７６と接続してもよい。

また、本発明の薄膜弾性表面波装置３０は、前述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記実施形態のＩＤＴ（インタディジタル電極）は、シングル電極構造として描いてあるが、ダブル（スプリット）電極構造を有するものなど、種々の電極構造を用いることができる。また、上記実施形態では、１端子対形共振子構造やトランスバーサル型フィルタ構造を有するものとして説明してあるが、２端子対形共振子構造などの種々の弾性表面波デバイスの構造を採用することができる。

＜電気回路装置の製造方法＞
次に、本発明に係る電子デバイスの製造方法について説明する。図１１（ａ）〜（ｅ）は、先述した第一実施形態の電子デバイスにおける概略の製造工程を示す工程説明図である。

先ず、図１１（ａ）に示すように、基板１１の一方の表層部に回路２０、絶縁層１２、および接続電極１４を形成する。この回路２０は、通常のモノリシック半導体回路の製造プロセス技術やハイブリッド回路の製造プロセス技術を用いて容易に形成することができる。回路２０の表面には絶縁層１２を形成し、この絶縁層１２上に接続電極１４を形成する。絶縁層１２には、絶縁層１２を貫通するようにアルミニウムなどの接続配線２１を形成し、回路２０と接続電極１４とを導電接続する。絶縁層１２、および接続電極１４は、回路２０と同様に通常のモノリシック半導体回路の製造プロセス技術やハイブリッド回路の製造プロセス技術を用いて容易に形成することができる。

次に、基板１１の側面に、絶縁層２２を液滴吐出法（例えば、インクジェット法）を用いて形成する。吐出ノズルを液滴の着弾面である基板１１の側面に対向させた吐出ヘッド８０を、絶縁層２２の領域に対して図示のＸ軸方向、Ｙ軸方向に随意に移動させながら絶縁材料である、例えばエポキシ系樹脂８１を図示のＺ軸方向に向けて隙間なく吐出する。着弾したエポキシ系樹脂を高温処理、紫外線照射などによって硬化させ絶縁層２２を形成する。

次に、図１１（ｂ）に示すように、絶縁層２２の上面に下電極２３を形成する。下電極２３の形成は、液滴吐出法を用いる。詳述すると、吐出ノズルを液滴の着弾面である基板１１の側面に対向させた吐出ヘッド８０を、下電極２３の領域に対して図示のＸ軸方向、Ｙ軸方向に随意に移動させながら吐出ノズルから導電材料８２を吐出して所望の形状にパターニングする。着弾した導電材料８２を高温処理、紫外線照射などによって硬化を行い下電極２３を形成する。下電極２３を形成するための導電材料８２には、例えば、溶媒に粒径５ｎｍ程度の銀粒を混在させた真空冶金（株）製：商品名パーフェクトシルバー、ハリマ化成（株）製：商品名ナノペースト（インクジェット用）などを用いることができる。

次に、図１１（ｃ）に示すように、下電極２３を覆うように誘電体２４を形成する。誘電体２４は、液滴吐出法を用いて形成する。詳述すると、吐出ノズルを液滴の着弾面である基板１１の側面に対向させた吐出ヘッド８０を、誘電体２４の領域に対して図示のＸ軸方向、Ｙ軸方向に随意に移動させながら吐出ノズルから誘電体材料８３を吐出して所望の形状にパターニングする。誘電体材料８３としては、例えば、ＳｉＯ₂などの細粒が溶媒に混合されたものがある。着弾した誘電体材料８３を高温処理、紫外線照射などによって硬化を行い誘電体２４を形成する。

次に、図１１（ｄ）に示すように、誘電体２４の上面に上電極２５を形成する。上電極２５の形成は、下電極２３と同様に液滴吐出法を用いる。詳述すると、吐出ノズルを液滴の着弾面である基板１１の側面に対向させた吐出ヘッド８０を、上電極２５の領域に対して図示のＸ軸方向、Ｙ軸方向に随意に移動させながら吐出ノズルから導電材料８２を吐出して所望の形状にパターニングする。着弾した導電材料８２を高温処理、紫外線照射などによって硬化を行い上電極２５を形成する。

図１１（ｂ）から（ｄ）に示す、下電極２３と誘電体２４と上電極２５とによって電気回路素子の一例としての電源バイパスコンデンサ（薄膜コンデンサ）が形成される。なお、電源バイパスコンデンサと同じく、他の電気回路素子、例えば、ＤＣカットコンデンサ、抵抗、チョークコイルなども液滴吐出法により形成することが可能である。

次に、図１１（ｅ）に示すように、接続電極１４と上電極２５とを接続する配線層１６を形成する。配線層１６の形成は、液滴吐出法を用いる。詳述すると、液滴の着弾面が基板１１の上面と側面に跨るため、吐出ヘッド８０を、図示のＹ軸方向回りに任意の角度回転させて位置させる。吐出ヘッド８０は、Ｚ´軸方向、Ｙ軸方向に随意に移動させながら吐出ノズルから導電材料８２を吐出して所望の形状にパターニングする。着弾した導電材料８２を高温処理、紫外線照射などによって硬化を行い配線層１６を形成する。

本実施形態の電子デバイスの製造方法によれば、電源バイパスコンデンサなどの電気回路素子および配線層１６を液滴吐出法により形成する。液滴吐出法によれば、液滴の着弾部と吐出ノズルとの間に空隙を持って所望の形状を描画することができるため凹凸のある部分や垂直方向に曲がる部分を有する配線も簡単に形成することができる。

さらに、液滴吐出法は、必要な部分にのみ吐出を行って所望の形状を形成することから、形成の際に廃棄処理の必要な材料、例えばフォトリソグラフィではエッチングにより溶解された金属などを発生させることなく所望の形状を形成することができる。従って、廃棄処理などによる環境への影響を防止することが可能となり、環境を保全するという効果も併せて有している。

なお、絶縁層１２，２２は、基板１１が半導体或いは導電体である場合に、基板１１と配線層１６、下電極２３、誘電体２４、および上電極２５などとの短絡を防ぐために設ける。従って、基板１１が絶縁性の材料である場合には、絶縁層１２，２２は設けなくともよい場合もある。

なお、図１１（ｅ）においては、接続電極１４と上電極２５との接続を説明したが、同時に接続電極１４と下電極２３との接続も行うことができる。また、接続電極１４と他の電気回路素子、例えば、抵抗、チョークコイルなどとの接続も行うことが可能である。

また、図１１（ｅ）の説明では、吐出ヘッド８０を任意の角度傾けて移動させる方法で説明したが、吐出ノズルを、着弾面である基板１１の上面と側面にそれぞれ向けて個別（片方ずつ）に導電材料８２を吐出してもよい。

また、電気回路素子は、例えば、電源バイパスコンデンサと抵抗などを、基板１１，３１の一つの側面に複数設けてもよい。

第一実施形態の電子デバイスの概略構造を示す斜視図。 電子デバイスの概略を示すＰ−Ｐ´断面図。 電子デバイスの概略を示すＱ−Ｑ´断面図。 電子デバイスの概略の回路構成図。 基板の側面に形成される他の電気回路素子の概略を示し、（ａ）は、チョークコイル、（ｂ）は、抵抗を示す正面図。 第二実施形態の薄膜弾性表面波装置の概略構造を示す斜視図。 薄膜弾性表面波装置の概略を示すＡ−Ａ´断面図。 第三実施形態の薄膜弾性表面波装置の概略を示す正断面図。 電子デバイスの側面に形成される電気回路素子の応用例を示す斜視図。 第四実施形態のパッケージ型薄膜弾性表面波装置の概略構造を示す正断面図。 （ａ）〜（ｅ）は、第一実施形態の電子デバイスにおける概略の製造工程を示す工程説明図。 従来の電子デバイスの一例としての薄膜弾性表面波デバイスの部分正断面図。

符号の説明

１０…電子デバイス、１１，３１…基板、１２，２２，３２，２２ａ，２２ｂ，４２ａ，４２ｂ，５０，６３，６９…絶縁層、１３，３３…回路の形成領域、１４，１４ａ，１４ｂ，３４，６８…回路部としての接続電極、１５，３５，７２…回路部としての外部接続電極、１６，１６ａ，１６ｂ，３６ａ，３６ｂ，７１，７１ａ，７１ｂ…接続部としての配線層、１７，３７…基板側面、１８，３８…電気回路素子の一例としての電源バイパスコンデンサ、１９…電気回路素子の一例としてのＤＣカットコンデンサ、２０，４０…回路部としての回路、２１，４１，５１…回路部としての接続配線、２３ａ，２３ｂ，４３ａ…下電極、２４ａ，２４ｂ，４４ａ…誘電体、２５ａ，２５ｂ，４５ａ…上電極、２６…電気回路素子の一例としてのチョークコイル、２７，７０，７０ａ…電気回路素子の一例としての抵抗、３０…電子デバイスの一例としての薄膜弾性表面波装置、３９…薄膜抵抗、４６ａ，４６ｂ，６６…励振電極、４７ａ，４７ｂ，６７…反射電極、４８，４９…スルーホール、５２…圧電体薄膜、６０…パッケージ型電気回路装置の一例としてのパッケージ型薄膜弾性表面波装置、６１…パッケージ、６２…基板の一例としてのＳｉ（シリコン）基板、６５…圧電体薄膜の一例としてのＺｎＯ（酸化亜鉛）薄膜、７３…金バンプ、７４…接合材、７５…蓋板、７６…パッケージ電極、８０…吐出ヘッド、８１…エポキシ系樹脂、８２…導電材料、８３…誘電体材料。

Claims (8)

1. 少なくとも一方の表層部に回路部が形成された基板と、
   前記回路部と接続部によって接続され、前記基板の側面に形成された電気回路素子と、を有することを特徴とする電子デバイス。
2. 請求項１に記載の電子デバイスにおいて、
   さらに、前記基板の少なくとも一方の表面に形成された絶縁層と、
   前記絶縁層の表面に形成された圧電体薄膜と、
   前記圧電体薄膜の表裏の少なくとも一面に形成された電極層と、を有し、
   前記圧電体薄膜と前記電極層とによって、薄膜弾性表面波素子が形成されていることを特徴とする電子デバイス。
3. 請求項２に記載の電子デバイスにおいて、
   前記電気回路素子は、前記薄膜弾性表面波素子の駆動回路を構成していることを特徴とする電子デバイス。
4. 請求項２又は請求項３に記載の電子デバイスにおいて、
   前記薄膜弾性表面波素子は、前記回路部が形成された側の前記基板の表面と表裏の関係にある該基板の裏面に形成されていることを特徴とする電子デバイス。
5. 請求項１乃至請求項４のいずれか一項に記載の電子デバイスにおいて、
   前記電気回路素子と前記基板との間には、絶縁層が形成されていることを特徴とする電子デバイス。
6. 保持器と、
   前記保持器に実装された請求項１乃至請求項５のいずれか一項に記載の電子デバイスと、を有することを特徴とするパッケージ型電気回路装置。
7. 基板の少なくとも一方の表層部に回路部が形成された電子デバイスの製造方法であって、
   前記基板の少なくとも一方の表層部に回路部を形成する工程と、
   前記基板の側面に電気回路素子を形成する工程と、
   前記基板の表面及び側面に、前記回路部と前記電気回路素子とを接続する接続部を形成する工程と、を有することを特徴とする電子デバイスの製造方法。
8. 請求項７に記載の電子デバイスの製造方法において、
   前記電気回路素子、または／および前記接続部の形成は、それぞれの材料を含む液滴を吐出ノズルから吐出し、前記基板に着弾した前記材料を所望の形状に描画させる液滴吐出法を用いて行うことを特徴とする電子デバイスの製造方法。
   

Images