JP6081239B2 - 制御装置の異常監視装置および異常監視方法 - Google Patents

制御装置の異常監視装置および異常監視方法 Download PDF

Info

Publication number
JP6081239B2
JP6081239B2 JP2013050515A JP2013050515A JP6081239B2 JP 6081239 B2 JP6081239 B2 JP 6081239B2 JP 2013050515 A JP2013050515 A JP 2013050515A JP 2013050515 A JP2013050515 A JP 2013050515A JP 6081239 B2 JP6081239 B2 JP 6081239B2
Authority
JP
Japan
Prior art keywords
microcomputer
sub
trigger signal
main
main microcomputer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013050515A
Other languages
English (en)
Other versions
JP2014178730A (ja
Inventor
吉田 毅
毅 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2013050515A priority Critical patent/JP6081239B2/ja
Publication of JP2014178730A publication Critical patent/JP2014178730A/ja
Application granted granted Critical
Publication of JP6081239B2 publication Critical patent/JP6081239B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)

Description

本発明は、マイクロコンピュータを有する制御装置の異常監視方法及びその構成に関する。
自動車の電子化が進むに伴い、マイクロコンピュータ(以下、マイコンと称することもある)の採用が増加する傾向にある。特に、ハイブリッド自動車や電気自動車においてはモータ駆動制御のためにインバータが必要であり、このインバータにはマイコンが搭載される。
自動車には、急加減速、感電、出火などの故障時における措置に対して厳しい安全基準が要求されるが、マイクロコンピュータに関しては、マイクロコンピュータの異常を起因とした安全侵害に至ることを防ぐためにその健全性を監視するための措置、つまり監視機能が必要である。
マイコンを用いたシステムにおいては、マイコンを監視するための監視機能として、メインマイクロコンピュータ(以下、メインマイコンと称することもある)の他にサブマイクロコンピュータ(以下、サブマイコンと称することもある)が備えられた2つのマイコンを有する構成がある。
メインマイコンの暴走が生じたときにサブマイコンはリセット信号を出力し、メインマイコンをリセットしてその作動を停止する方法や、メインマイコンの他にウォッチドッグタイマが備えられ、ウォッチドッグタイマはメインマイコンから出力されるプログラムラン信号の周期が正常範囲外となった場合にウォッチドッグタイマはリセット信号を出力し、メインマイコンをリセットしてその動作を停止する方法がある。
2つのマイコンを有する制御装置におけるマイコンの監視方法として、例えば特許文献1、2に記載の方法が存在する。
特許文献1では、2つのマイコンを平行して作動させ、メインマイコンはサブマイコンから出力される信号の周期を計測し、サブマイコンの発振回路に異常が発生して信号の周期が正常範囲外となった場合にウォッチドッグタイマへ出力している信号を停止してウォッチドッグタイマからリセット信号を出力させてメインマイコン及びサブマイコンをリセットして動作を停止する。あるいは、メインマイコンは自身の発振回路に異常が発生して動作が異常となった場合、サブマイコンから出力される信号を計測して算定した周期が正常範囲外となることを使用して、ウォッチドッグタイマへ出力している信号を停止してウォッチドッグタイマからリセット信号を出力させてメインマイコン及びサブマイコンをリセットして動作を停止する。このように、各マイコンにより計時処理を行う計時装置における各マイコンの動作サイクルの異常検知を行う方法が開示されている。
また特許文献2では、メインマイコンとサブマイコンそれぞれに暴走監視回路を備え、メインマイコンから出力するプログラムラン信号の周期が異常時、暴走監視回路はリセット信号を出力して、メインマイコンとサブマイコンをリセットして動作を停止する方法や、サブマイコンから出力するプログラムラン信号の周期が異常時、暴走監視回路はリセット信号を出力して、サブマイコンをリセットして動作を停止するとともに、メインマイコンはリセット信号が出力されたことを検知してサブマイコンとの通信を停止する方法が開示されている。
特許第4248963号公報 特公平8−10439号公報
しかしながら、特許文献1に開示された方法は、発振回路に供給される電源電圧の異常や、発振回路自体の不良を考慮したものであって、メインマイコン自身及びサブマイコン自身の異常は考慮されておらず、上記発振回路に供給される電源電圧の異常や、発振回路自体の不良が検出できるかどうか不明である。また、メインマイコンの発振回路の異常は、サブマイコンから出力される信号を使用して間接的に診断しており、確実に異常を検出できるかどうかは不明である。
また、特許文献2に開示された方法では、メインマイコン及びサブマイコンはそれぞれに備えている暴走監視回路により監視される。しかしながら、監視機能は1重であるため安全の観点から措置としては十分とは言えない。また、暴走監視回路がマイコンの数だけ必要な構成となっており、コストもアップしてしまう。
本発明は、このような問題を解決するためになされたものであり、その目的は、メインマイコンおよびサブマイコンの監視機能を、コストを抑制しながら実現することができる制御装置の異常監視装置および異常監視方法を提供することにある。
本発明による制御装置の異常監視装置は、トリガ信号を出力する機能を有したサブマイクロコンピュータと、前記トリガ信号をトリガとして特定の演算処理を実施し、その演算結果を前記サブマイクロコンピュータに送信するメインマイクロコンピュータと、前記トリガ信号が入力されるコンピュータ監視手段とを備えた制御装置において、前記サブマイクロコンピュータが出力したトリガ信号に基づいて、前記サブマイクロコンピュータは前記メインマイクロコンピュータを監視し、前記コンピュータ監視手段は、前記サブマイクロコンピュータから入力された前記トリガ信号の周期が正常範囲内であるか否かによって前記サブマイクロコンピュータの状態を診断し、前記メインマイクロコンピュータは、前記サブマイクロコンピュータから入力された前記トリガ信号の周期が正常範囲内であるか否かを診断し、前記トリガ信号の周期が正常範囲内でない場合に自身の動作を停止することを特徴とする。
本発明による制御装置の異常監視方法は、サブマイクロコンピュータと、メインマイクロコンピュータと、コンピュータ監視手段とを備えた制御装置において、前記サブマイクロコンピュータがトリガ信号を出力するステップと、前記サブマイクロコンピュータが、前記トリガ信号に基づいて前記メインマイクロコンピュータを監視するステップと、前記コンピュータ監視手段が、前記サブマイクロコンピュータから入力された前記トリガ信号の周期が正常範囲内であるか否かによって前記サブマイクロコンピュータの状態を診断するステップと、前記メインマイクロコンピュータが、前記サブマイクロコンピュータから入力された前記トリガ信号の周期が正常範囲内であるか否かを診断し、前記トリガ信号の周期が正常範囲内でない場合に自身の動作を停止するステップとを備えたことを特徴とする。
本発明によれば、トリガ信号を基にして、サブマイコンはメインマイコンを監視し、コンピュータ監視手段はサブマイコンを監視する構成が可能となり、コストを抑制しつつ安全措置の効果を向上することができる。
上記した以外の構成及び効果は以下の実施形態の説明により明らかにされる。
本発明の実施形態に従うマイコン監視のための代表例として示される構成図である。 本発明の実施形態に従う実施例1を表し、(a)はサブマイコンによるメインマイコン監視のための構成図、(b)はサブマイコンによるメインマイコン監視手段を説明するフローチャートである。 本発明の実施形態に従う実施例2を表し、(a)はウォッチドッグタイマによるサブマイコン監視のための構成を説明する図、(b)はウォッチドッグタイマによるサブマイコン監視手段を説明するフローチャートである。 本発明の実施形態に従う実施例3を表し(a)はウォッチドッグタイマによるサブマイコン監視、メインマイコンによるサブマイコン状態監視及びメインマイコン停止のための構成図、(b)はウォッチドッグタイマによるサブマイコン監視、メインマイコンによるサブマイコン状態監視及びメインマイコン停止手段を説明するフローチャートである。 本発明の実施形態に従う実施例4を表し、(a)はウォッチドッグタイマによるサブマイコン監視、サブマイコン異常時のサブマイコン及びメインマイコンの停止のための構成図、(b)はウォッチドッグタイマによるサブマイコン監視、サブマイコン異常時のサブマイコン及びメインマイコンの停止手段を説明するフローチャートである。
以下、図面を参照しながら本発明の実施形態について説明するが、本発明は下記の実施形態例に限定されるものではない。図1は、本発明の実施形態に従うマイコン監視のための代表例として示される構成を説明する図である。
本実施形態による制御装置の異常監視装置は、メインマイコンMC1、サブマイコンMC2、コンピュータ監視手段、例えばウォッチドッグタイマWDT1より構成される。サブマイコンMC2はトリガ信号TRGを出力する機能を有する。トリガ信号TRGはメインマイコンMC1及びウォッチドッグタイマWDT1の両方に送信される。
メインマイコンMC1は受信したトリガ信号TRGをトリガとして、所定の演算処理、例えばプログラムにおける特定の演算処理を実施する機能を有する。ここで、所定の演算処理は割り込み処理でもよい。前記演算結果(データ)はサブマイコンMC2へ送信される。
サブマイコンMC2は、前記送信された演算結果を用いてメインマイコンMC1を監視する機能を有し、その演算結果が異常である場合、リセット信号Res1を出力し、メインマイコンMC1をリセットすることが可能である。
メインマイコンMC1はサブマイコンMC2から出力されたトリガ信号TRGの周期を監視する機能を有し、トリガ信号TRGの周期が正常範囲内でない場合にはメインマイコンMC1自身の動作を停止する機能を有する。ウォッチドッグタイマWDT1はトリガ信号TRGを受信して、タイマカウンタをクリアする機能を有する。ウォッチドッグタイマWDT1はトリガ信号TRGが所定期間受信できずタイマカウンタがクリアされない場合、リセット信号Res2を出力する機能を有する。リセット信号Res2はサブマイコンMC2へ送信される。
以上のように、本実施形態(図1)の構成によれば、メインマイコンとサブマイコンとウォッチドッグタイマを備え、サブマイコンから出力されるトリガ信号をもとに、サブマイコンはメインマイコンを監視し、さらには、ウォッチドッグタイマはサブマイコンを監視することができるため、従来の構成から大きな変更をすることなく、サブマイコンから出力するトリガ信号の信号ラインを設けることで監視機能を監視するといった安全措置がコストを抑制しながら実現できる。
図2(a)は、本発明の実施形態に従う実施例1の、サブマイコンMC2によるメインマイコンMC1監視のための構成を説明する図である。実施例1は、メインマイコンMC1、サブマイコンMC2、ウォッチドッグタイマWDT1より構成される。
サブマイコンMC2はトリガ信号TRGを出力する機能を有する。トリガ信号TRGはメインマイコンMC1及びウォッチドッグタイマWDT1の両方に送信される。
メインマイコンMC1は受信したトリガ信号TRGをトリガとして、所定の演算処理、例えばプログラムにおける特定の演算処理を実施する機能を有する。ここで、所定の演算処理は割り込み処理でもよい。前記演算結果(データ)はサブマイコンMC2へ送信される。
サブマイコンMC2は、前記送信された演算結果を用いてメインマイコンMC1を監視する機能を有し、その演算結果が異常である場合、リセット信号Res1を出力し、メインマイコンMC1をリセットすることが可能である。
ウォッチドッグタイマWDT1はトリガ信号TRGを受信して、タイマカウンタをクリアする機能を有する。
図2(b)は、本発明の実施例1のサブマイコンMC2によるメインマイコンMC1監視手段を説明するフローチャートである。図2(b)において、STEP21にてサブマイコンMC2はトリガ信号TRGを出力する。
STEP22にてメインマイコンMC1はサブマイコンMC2から出力されるトリガ信号TRGをトリガとして所定の演算処理を実施し、サブマイコンMC2へ演算結果を送信する。
STEP23にてサブマイコンMC2はメインマイコンMC1から受信した演算結果と期待値を照合する。
STEP24にて、サブマイコンMC2は前記照合した結果が正常の場合、処理を終了する。照合した結果が異常の場合、STEP25に進む。
STEP25にてサブマイコンMC2はリセット信号Res1を出力する。
STEP26にてメインマイコンMC1はリセットされて動作が停止する。
上記のように実施例1によれば、サブマイコンMC2がメインマイコンMC1の演算結果と期待値を照合することで、メインマイコンMC1の健全性を診断することができる。
図3(a)は、本発明の実施形態に従う実施例2の、ウォッチドッグタイマWDT1によるサブマイコンMC2監視のための構成を説明する図である。実施例2は、メインマイコンMC1、サブマイコンMC2、ウォッチドッグタイマWDT1より構成される。
サブマイコンMC2はトリガ信号TRGを出力する機能を有する。トリガ信号TRGはメインマイコンMC1及びウォッチドッグタイマWDT1の両方に送信される。
メインマイコンMC1は受信したトリガ信号TRGをトリガとして、所定の演算処理、例えばプログラムにおける特定の演算処理を実施する機能を有する。ここで、所定の演算処理は割り込み処理でもよい。前記演算結果(データ)はサブマイコンMC2へ送信される。サブマイコンMC2は前記送信された演算結果を用いてメインマイコンMC1を監視する機能を有する。
ウォッチドッグタイマWDT1はトリガ信号TRGを受信して、タイマカウンタをクリアする機能を有する。ウォッチドッグタイマWDT1はトリガ信号TRGが所定期間受信できずタイマカウンタがクリアされない場合、リセット信号Res2を出力する機能を有する。リセット信号Res2はサブマイコンMC2へ送信される。
図3(b)は、本発明の実施例2のウォッチドッグタイマWDT1によるサブマイコンMC2監視手段を説明するフローチャートである。尚、実施例2において、サブマイコンMC2がトリガ信号TRGを出力するステップは図2(b)のSTEP21と同様であり、メインマイコンMC1が所定演算処理を行うステップは図2(b)のSTEP22と同様である。
まず、STEP31にてウォッチドッグタイマWDT1はトリガ信号TRGを受信する。
STEP32にてトリガ信号TRGの周期が正常範囲内の場合、STEP33に進む。トリガ信号TRGの周期が正常範囲外の場合、STEP34に進む。
STEP33に進んだ場合、ウォッチドッグタイマWDT1のタイマカウンタはクリアされ、処理は終了する。
STEP34に進んだ場合、ウォッチドッグタイマWDT1のタイマカウンタはインクリメントされる。
STEP35にてウォッチドッグタイマWDT1のタイマカウンタはオーバフローしてしまい、ウォッチドッグタイマWDT1はリセット信号Res2を出力する。
STEP36にてサブマイコンMC2はリセットされて動作が停止する。
ここで、前記所定期間、トリガ信号TRGを受信することができずオーバフローとなる場合に限らず、正常であっても、所定期間より短い周期で受信した場合もサブマイコンMC2に何らかの異常が発生していることが考えられる。この場合にも対処できるように、ウォッチドッグタイマWDT1はウィンドウを持つタイプであればさらに良い。すなわちトリガ信号TRGが周期的に動作していることが担保されることが望ましい。
以上のように実施例2によれば、サブマイコンMC2がメインマイコンMC1を監視し、ウォッチドッグタイマWDT1がサブマイコンMC2を監視することができ、コストを抑制しつつ安全措置の効果を向上することができる。
図4(a)は、本発明の実施形態に従う実施例3の、ウォッチドッグタイマWDT1によるサブマイコンMC2監視、メインマイコンMC1によるサブマイコンMC2状態監視及びメインマイコンMC1停止のための構成を説明する図である。
図4(a)において、実施例2の図3(a)と同一部分は同一符号をもって示している。図4(a)において図3(a)と異なるのは、メインマイコンMC1がサブマイコンMC2を監視している機能を有する点であり、その他の部分は図3(a)と同一に構成されている。
メインマイコンMC1はサブマイコンMC2から出力されたトリガ信号TRGの周期を監視する機能を有し、トリガ信号TRGの周期が正常範囲内でない場合にはメインマイコンMC1自身の動作を停止する機能を有する。
図4(b)は、本発明の実施例3のウォッチドッグタイマWDT1によるサブマイコンMC2監視、メインマイコンMC1によるサブマイコンMC2状態監視及びメインマイコンMC1停止手段を説明するフローチャートである。
尚、実施例3において、サブマイコンMC2がトリガ信号TRGを出力するステップは図2(b)のSTEP21と同様であり、メインマイコンMC1が所定演算処理を行うステップは図2(b)のSTEP22と同様である。
また図4(b)において、ウォッチドッグタイマによるサブマイコン監視の処理を示すSTEP41〜STEP46は、図3(b)のSTEP31〜STEP36と同一の処理が行われるものである。
次にSTEP47では、前記STEP41にてウォッチドッグタイマWDT1がサブマイコンMC2から出力されたトリガ信号TRGを受信するのと同様に、メインマイコンMC1はサブマイコンMC2から出力されたトリガ信号TRGを受信する。
次にSTEP48にて、メインマイコンMC1はトリガ信号TRGの周期が正常範囲内か否かを診断する。トリガ信号TRGの周期が正常範囲内の場合、処理は終了する。トリガ信号TRGの周期が正常範囲外の場合、STEP49に進む。
STEP49にて、メインマイコンMC1は、サブマイコンMC2が異常であると判定し、メインマイコンMC1自身の動作を停止する。
前記トリガ信号TRGの周期の異常によって、メインマイコンMC1がサブマイコンMC2の異常を判定してメインマイコンMC1自身の動作を停止する機能を備える場合、サブマイコンMC2が異常な状態にあってメインマイコンMC1が動作を停止したことが検出できずに異常時の措置が取れない場合を考慮して、メインマイコンMC1が動作を停止してしまってもサブマイコンMC2はウォッチドッグタイマWDT1によりリセットされて動作が停止するように、ウォッチドッグタイマWDT1のタイマカウンタをクリアする条件とメインマイコンMC1がサブマイコンMC2の異常を判定する条件を適切に設定しておくことが望ましい。
上記のように実施例3によれば、サブマイコンMC2が出力するトリガ信号に基づいて、メインマイコンMC1がサブマイコンMC2の異常を監視し、メインマイコンMC1自身の動作を停止することができる。
図5(a)は、本発明の実施例4の、ウォッチドッグタイマWDT1によるサブマイコンMC2監視、サブマイコンMC2異常時のサブマイコンMC2及びメインマイコンMC1の停止のための構成を説明する図である。
実施例4は、メインマイコンMC1、サブマイコンMC2、ウォッチドッグタイマWDT1およびOR回路OR1より構成される。図5(a)において、図2(a)、図3(a)と同一部分は同一符号をもって示している。
図5(a)において図2(a)と異なるのは、ウォッチドッグタイマWDT1がリセット信号Res2を出力して、サブマイコンMC2及びメインマイコンMC1をリセットしてそれぞれの動作を停止する機能を有する点であり、以下に説明する。
ウォッチドッグタイマWDT1はトリガ信号TRGが所定期間受信できずタイマカウンタがクリアされない場合、リセット信号Res2を出力する機能を有する。リセット信号Res2はサブマイコンMC2及びメインマイコンMC1へ送信される。また、サブマイコンMC2が出力するリセット信号Res1と、ウォッチドッグタイマが出力するリセット信号Res2はOR回路OR1を通じてメインマイコンMC1へ送信される。サブマイコンMC2が出力するリセット信号Res1と、ウォッチドッグタイマWDT1が出力するリセット信号Res2をOR回路OR1を通じてメインマイコンMC1へ送信するのは、サブマイコンMC2がメインマイコンMC1の異常を検出した場合と、ウォッチドッグタイマWDT1がサブマイコンMC2の異常を検出した場合のいずれにも対応できるようにするためである。
図5(b)は、本発明の実施例4のウォッチドッグタイマWDT1によるサブマイコンMC2監視、サブマイコンMC2異常時のサブマイコンMC2及びメインマイコンMC1の停止手段を説明するフローチャートである。
図5(b)において、サブマイコンによるメインマイコン監視の処理を示すSTEP51〜STEP56は、図2(b)のSTEP21〜STEP26と同一の処理が行われるものである。
そして前記STEP51にて、サブマイコンMC2から出力されたトリガ信号TRGは、メインマイコンMC1への送信(STEP52)と同じようにウォッチドッグタイマWDT1(STEP57)へ送信される。
次にSTEP57にて、トリガ信号TRGの周期が正常範囲内の場合STEP58に進む。トリガ信号TRGの周期が正常範囲外の場合STEP59に進む。
STEP58に進んだ場合、ウォッチドッグタイマWDT1のタイマカウンタはクリアされ、処理は終了する。
STEP59に進んだ場合、ウォッチドッグタイマWDT1のタイマカウンタはインクリメントされる。
次にSTEP60にて、ウォッチドッグタイマWDT1のタイマカウンタはオーバフローしてしまい、ウォッチドッグタイマWDT1はリセット信号Res2を出力する。
次にSTEP61にてサブマイコンMC2はリセットされて動作が停止する。
また、STEP62にてメインマイコンMC1はリセットされて動作が停止する。
上述したように、図5(a),(b)の実施例4は、サブマイコンMC2に異常が発生した場合にもメインマイコンMC1の動作を停止してしまうものであるが、メインマイコンMC1のみで動作を保持するように構成することも可能である。これは縮退運転制御などには有効である。
一方で、実施例4のように、サブマイコンMC2に異常が発生した場合にもメインマイコンMC1の動作を停止してしまう方法は、主機能側(メインマイコンMC1側)を監視している監視機能(サブマイコンMC2側)の健全性が確保されない状態を安全上容認できないようなシステムが対象である場合には有効である。
上述した実施例1〜実施例4では特に言及はしていないが、ウォッチドッグタイマWDT1の機能の健全性はサブマイコンMC2から出力するトリガ信号TRGを停止した場合のウォッチドッグタイマWDT1の挙動をテストすることで診断可能である。
例えば、システムの起動時、サブマイコンMC2から出力するトリガ信号TRGを停止した状態において、ウォッチドッグタイマWDT1からリセット信号Res2が出力されるかどうかをテストすることが可能である。このウォッチドッグタイマWDT1の健全性の確認は、ウォッチドッグタイマWDT1の故障が直接的に安全を侵害するわけではないため、システムの起動時に診断するといった診断サイクルで問題ない。
メインマイコンMC1、サブマイコンMC2、ウォッチドッグタイマWDT1を有する構成において、上述した実施例を備えた制御装置は、従来の構成から大きな変更はないためコストを抑制でき、それ自身以外のいずれかによってその健全性が監視されている構成が実現されるため、安全措置としては非常に有効である。
MC1…メインマイクロコンピュータ
MC2…サブマイクロコンピュータ
WDT1…ウォッチドッグタイマ
TRG…トリガ信号
Data…演算結果データ
Res1、Res2…リセット信号
OR1…OR回路

Claims (6)

  1. トリガ信号を出力する機能を有したサブマイクロコンピュータと、前記トリガ信号をトリガとして特定の演算処理を実施し、その演算結果を前記サブマイクロコンピュータに送信するメインマイクロコンピュータと、前記トリガ信号が入力されるコンピュータ監視手段とを備えた制御装置において、
    前記サブマイクロコンピュータが出力したトリガ信号に基づいて、
    前記サブマイクロコンピュータは前記メインマイクロコンピュータを監視し、
    前記コンピュータ監視手段は、前記サブマイクロコンピュータから入力された前記トリガ信号の周期が正常範囲内であるか否かによって前記サブマイクロコンピュータの状態を診断し、
    前記メインマイクロコンピュータは、前記サブマイクロコンピュータから入力された前記トリガ信号の周期が正常範囲内であるか否かを診断し、前記トリガ信号の周期が正常範囲内でない場合に自身の動作を停止する
    ことを特徴とする制御装置の異常監視装置。
  2. 請求項1記載の制御装置の異常監視装置において、
    前記サブマイクロコンピュータは、前記メインマイクロコンピュータから送信された演算結果と期待値を照合して前記メインマイクロコンピュータの状態を診断することを特徴とする制御装置の異常監視装置。
  3. 請求項又は2に記載の制御装置の異常監視装置において、
    前記コンピュータ監視手段は、前記サブマイクロコンピュータの状態を診断した結果、前記トリガ信号の周期が正常範囲内でない場合に前記サブマイクロコンピュータ及びメインマイクロコンピュータをリセットさせることを特徴とする制御装置の異常監視装置。
  4. サブマイクロコンピュータと、メインマイクロコンピュータと、コンピュータ監視手段とを備えた制御装置において、
    前記サブマイクロコンピュータがトリガ信号を出力するステップと、
    前記サブマイクロコンピュータが、前記トリガ信号に基づいて前記メインマイクロコンピュータを監視するステップと、
    前記コンピュータ監視手段が、前記サブマイクロコンピュータから入力された前記トリガ信号の周期が正常範囲内であるか否かによって前記サブマイクロコンピュータの状態を診断するステップと、
    前記メインマイクロコンピュータが、前記サブマイクロコンピュータから入力された前記トリガ信号の周期が正常範囲内であるか否かを診断し、前記トリガ信号の周期が正常範囲内でない場合に自身の動作を停止するステップと
    を備えたことを特徴とする制御装置の異常監視方法。
  5. 請求項4に記載の制御装置の異常監視方法において、
    前記メインマイクロコンピュータを監視するステップは、前記メインマイクロコンピュータから送信された演算結果と期待値を照合して前記メインマイクロコンピュータの状態を診断することを含んでいることを特徴とする制御装置の異常監視方法。
  6. 請求項又は5に記載の制御装置の異常監視方法において、
    前記サブマイクロコンピュータを監視するステップは、前記サブマイクロコンピュータの状態を診断した結果、前記トリガ信号の周期が正常範囲内でない場合に前記サブマイクロコンピュータ及びメインマイクロコンピュータをリセットさせるステップを含んでいることを特徴とする制御装置の異常監視方法。
JP2013050515A 2013-03-13 2013-03-13 制御装置の異常監視装置および異常監視方法 Active JP6081239B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013050515A JP6081239B2 (ja) 2013-03-13 2013-03-13 制御装置の異常監視装置および異常監視方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013050515A JP6081239B2 (ja) 2013-03-13 2013-03-13 制御装置の異常監視装置および異常監視方法

Publications (2)

Publication Number Publication Date
JP2014178730A JP2014178730A (ja) 2014-09-25
JP6081239B2 true JP6081239B2 (ja) 2017-02-15

Family

ID=51698652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013050515A Active JP6081239B2 (ja) 2013-03-13 2013-03-13 制御装置の異常監視装置および異常監視方法

Country Status (1)

Country Link
JP (1) JP6081239B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11481226B2 (en) 2019-02-25 2022-10-25 Toyota Jidosha Kabushiki Kaisha Control apparatus and reset method of control apparatus

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6683041B2 (ja) * 2016-07-05 2020-04-15 トヨタ自動車株式会社 電気自動車
JP6895373B2 (ja) * 2017-12-19 2021-06-30 日立Astemo株式会社 自動車用電子制御装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09212388A (ja) * 1996-01-31 1997-08-15 Hitachi Cable Ltd Cpuの動作監視方法
JPH1139032A (ja) * 1997-07-18 1999-02-12 Fuji Electric Co Ltd マルチcpu型集中監視装置
JP4003420B2 (ja) * 2001-07-30 2007-11-07 株式会社ジェイテクト 演算装置
JP5582748B2 (ja) * 2009-09-17 2014-09-03 株式会社ケーヒン 車両用電子制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11481226B2 (en) 2019-02-25 2022-10-25 Toyota Jidosha Kabushiki Kaisha Control apparatus and reset method of control apparatus

Also Published As

Publication number Publication date
JP2014178730A (ja) 2014-09-25

Similar Documents

Publication Publication Date Title
US10006455B2 (en) Drive control apparatus
JP5739290B2 (ja) 電子制御装置
JP5126393B2 (ja) 車載電子制御装置
JP5987997B2 (ja) 中途故障診断システム及びそれを搭載した電動パワーステアリング装置
US8495433B2 (en) Microcomputer mutual monitoring system and a microcomputer mutual monitoring method
JP6166473B2 (ja) モータ制御装置
JP6140448B2 (ja) 制御装置内の監視構想
KR101646210B1 (ko) 기능 안전성을 고려한 모터 제어 시스템
JP6081239B2 (ja) 制御装置の異常監視装置および異常監視方法
JP2013514497A5 (ja)
JP5071340B2 (ja) ゲートウェイ装置、車両用ネットワーク、片側断線検出方法
JP5496257B2 (ja) 電動パワーステアリング制御装置
CN108146250A (zh) 一种基于多核cpu的汽车扭矩安全控制方法
JP6230729B2 (ja) エレベータ安全制御装置およびエレベータ安全制御方法
JP5459370B2 (ja) 車載電子制御装置
JP4820679B2 (ja) 車両用電子制御装置
JP6302852B2 (ja) 車両用電子制御装置
JP2015112962A (ja) 情報処理装置
JP2006195739A (ja) 電子制御装置
JP2016213970A (ja) 組電池制御装置
WO2023223940A1 (ja) 車載装置、プログラム及び情報処理方法
JP2018080710A (ja) 変速機制御装置
JP5561329B2 (ja) 車載電子制御装置
JP7003456B2 (ja) 診断装置
WO2011142015A1 (ja) 演算器異常判定装置及び方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160720

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170118

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170126

R150 Certificate of patent or registration of utility model

Ref document number: 6081239

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170927

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350