JP6076612B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6076612B2
JP6076612B2 JP2012093513A JP2012093513A JP6076612B2 JP 6076612 B2 JP6076612 B2 JP 6076612B2 JP 2012093513 A JP2012093513 A JP 2012093513A JP 2012093513 A JP2012093513 A JP 2012093513A JP 6076612 B2 JP6076612 B2 JP 6076612B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor film
film
transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012093513A
Other languages
English (en)
Other versions
JP2013222819A (ja
Inventor
雅俊 横山
雅俊 横山
努 村川
努 村川
岡崎　健一
健一 岡崎
坂倉　真之
真之 坂倉
拓哉 松尾
拓哉 松尾
庸輔 神崎
庸輔 神崎
広志 松木薗
広志 松木薗
山元　良高
良高 山元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, Sharp Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012093513A priority Critical patent/JP6076612B2/ja
Priority to US13/860,879 priority patent/US8785926B2/en
Publication of JP2013222819A publication Critical patent/JP2013222819A/ja
Application granted granted Critical
Publication of JP6076612B2 publication Critical patent/JP6076612B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、酸化物半導体を用いた半導体装置に関する。なお、本明細書において、半導体装置とは、半導体素子自体または半導体素子を含むものをいい、このような半導体素子として、例えばトランジスタ（薄膜トランジスタなど）が挙げられる。また、液晶表示装置、ＥＬ表示装置などの表示装置も半導体装置に含まれる。
基板上に半導体薄膜を形成することによって、トランジスタを構成する技術が注目されている。当該トランジスタは、液晶表示装置のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜として、これまでシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
図１２は、酸化物半導体としてＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）を用いたボトムゲート構造のトランジスタの例を示す上面図である。このトランジスタは、ゲート電極１００１上に形成されたゲート絶縁膜（図示せず）と、このゲート絶縁膜上に形成されたＩＧＺＯを用いた酸化物半導体膜１００２と、この酸化物半導体膜１００２上に形成されたソース電極１００３及びドレイン電極１００４を有する（例えば特許文献１参照）。
図１３は、図１２に示すトランジスタにおいて、ＧＢＴ（Gate Bias Temperature）ストレス試験の前後におけるＩｄ（ドレイン電流）−Ｖｇ（ゲート電圧）曲線を示している。破線は、ＧＢＴストレス試験前のＩｄ−Ｖｇ曲線を示し、実線は、ＧＢＴストレス試験後のＩｄ−Ｖｇ曲線を示す。
図１２に示すようなトランジスタでは、ＧＢＴストレス試験を行うと、酸化物半導体膜１００２の端領域の全てがゲート電極１００１と重畳しているため、ゲート電極１００１に負の電圧が印加されることにより酸化物半導体膜１００２の端領域に電界によるストレスが生じて、酸化物半導体膜１００２の端領域のｎ型化が促進される。それにより、酸化物半導体膜１００２の端領域に寄生チャネルが発生し、ソース電極１００３とドレイン電極１００４の間にリークパスが繋がることで、図１３に示すようにＩｄ−Ｖｇ曲線にコブが発生する。そして、このコブが発生すると、上記のトランジスタを用いた回路では、回路内の電圧が保持できないことや消費電流が増すこと等の悪影響が生じてしまう。なお、コブとは、Ｉｄ−Ｖｇ曲線においてＩｄの上昇が段階的であることをいう。
酸化物半導体膜１００２の端領域がｎ型化する理由は次のとおりである。酸化物半導体膜１００２に電界ストレスが生じることによって酸化物半導体膜１００２が活性化し、反応性が高まる。特に、トランジスタを製造する際にフォトリソグラフィ工程及びエッチング工程を用いて酸化物半導体膜１００２を形成する時において、酸化物半導体膜１００２の上面はフォトレジスト層により保護されているのに対して、酸化物半導体膜１００２の端領域の側面は直接プラズマなどのエッチング雰囲気に曝される。このため、酸化物半導体膜１００２の側面は、プロセスダメージをうけ、また不純物によって汚染されやすい。その結果、酸化物半導体膜１００２の端領域は、それ以外の酸化物半導体膜１００２の部分と比べて活性化しやすく、ＧＢＴストレス試験によってｎ型化しやすい。
特開２００７−２９９９１３号公報
本発明の一態様は、活性層である酸化物半導体膜の側面に寄生チャネルが発生するのを抑制した半導体装置を提供することを課題とする。
本発明の一態様は、ゲート電極と、酸化物半導体膜と、ソース電極及びドレイン電極と、前記酸化物半導体膜に形成されるチャネル領域と、を具備し、前記チャネル領域は、前記ソース電極の第１の側面と、前記第１の側面に対向する前記ドレイン電極の第２の側面との間に形成され、前記酸化物半導体膜は、前記ゲート電極と重畳する側面を有し、前記重畳する側面は、前記第１の側面の一方端から最も近い第１の領域と、前記第２の側面の一方端から最も近い第２の領域との間に位置する第１の高抵抗領域を有し、前記第１の高抵抗領域は、波打っている側面、うねりのある側面、ギザギザな側面、凸凹が交互に並んでいる側面の少なくとも一つを有することにより前記重畳する側面の長さを長くした領域であることを特徴とする半導体装置である。
上記本発明の一態様によれば、酸化物半導体膜は、前記ゲート電極と重畳する酸化物半導体膜の側面を有し、その側面は、前記第１の側面の一方端から最も近い第１の領域と、前記第２の側面の一方端から最も近い第２の領域との間に位置する第１の高抵抗領域を有することにより、ゲート電極に電圧が印加されても、酸化物半導体膜の側面に寄生チャネルが発生するのを抑制できる。
本発明の一態様は、ゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された酸化物半導体膜と、前記酸化物半導体膜に接して形成されたソース電極及びドレイン電極と、前記酸化物半導体膜に形成されるチャネル領域と、を具備し、前記チャネル領域は、前記ソース電極の第１の側面と、前記第１の側面に対向する前記ドレイン電極の第２の側面との間に形成され、前記酸化物半導体膜は、前記ゲート電極と重畳する側面を有し、前記重畳する側面は、前記第１の側面の一方端から最も近い第１の領域と、前記第２の側面の一方端から最も近い第２の領域との間に位置する第１の高抵抗領域を有し、前記第１の高抵抗領域は、波打っている側面、うねりのある側面、ギザギザな側面、凸凹が交互に並んでいる側面の少なくとも一つを有することにより前記重畳する側面の長さを長くした領域であることを特徴とする半導体装置である。
また、本発明の一態様において、前記重畳する側面は、前記第１の側面の他方端から最も近い第３の領域と、前記第２の側面の他方端から最も近い第４の領域との間に位置する第２の高抵抗領域を有し、前記第２の高抵抗領域は、波打っている側面、うねりのある側面、ギザギザな側面、凸凹が交互に並んでいる側面の少なくとも一つを有することにより前記重畳する側面の長さを長くした領域であるとよい。
また、本発明の一態様において、前記第１の高抵抗領域は、前記第１の領域から前記第２の領域まで連続した領域であるとよい。
また、本発明の一態様において、前記第２の高抵抗領域は、前記第３の領域から前記第４の領域まで連続した領域であるとよい。
また、本発明の一態様において、前記重畳する側面のすべては高抵抗領域であり、前記高抵抗領域は、波打っている側面、うねりのある側面、ギザギザな側面、凸凹が交互に並んでいる側面の少なくとも一つを有することにより前記重畳する側面の長さを長くした領域であるとよい。
また、本発明の一態様において、前記酸化物半導体膜は、インジウム、亜鉛、ガリウム、及びスズから選ばれた一種以上の元素の酸化物を含む膜であるとよい。
また、本発明の一態様において、前記酸化物半導体膜は、結晶部を含み、
前記結晶部は、ｃ軸が前記酸化物半導体膜の被形成面の法線ベクトルに平行な方向に揃うとよい。
本発明の一態様を適用することで、活性層である酸化物半導体膜の側面に寄生チャネルが発生するのを抑制した半導体装置を提供することができる。
（Ａ）は本発明の一態様に係る半導体装置を示す平面図、（Ｂ）は（Ａ）に示すＡ−Ｂ線に沿った断面図。 図１（Ａ）に示す半導体装置を矢印１４９の方向から視た斜視図。 （Ａ）〜（Ｃ）は図１に示す半導体装置の作製方法を説明する断面図。 （Ａ）は本発明の一態様に係る半導体装置を示す平面図、（Ｂ）は（Ａ）に示すＡ−Ｂ線に沿った断面図。 （Ａ）は本発明の一態様に係る半導体装置を示す平面図、（Ｂ）は（Ａ）に示すＡ−Ｂ線に沿った断面図。 （Ａ）はシミュレーションの対象としたトランジスタを示す平面図、（Ｂ）は（Ａ）に示すＡ−Ａ'線に沿った断面図、（Ｃ）は（Ａ）に示すＣ−Ｃ'線に沿った断面図。 （Ａ）は第１のシミュレーションの結果を示す図、（Ｂ）は第２のシミュレーションの結果を示す図。 本発明の一態様に係る液晶表示装置の画素を示す上面図。 図８に示す液晶表示装置の画素の回路図。 本発明の一態様に係るＥＬ表示装置の画素を示す上面図。 図１０に示すＥＬ表示装置の画素の回路図。 酸化物半導体としてＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）を用いたボトムゲート構造のトランジスタを示す上面図。 図１２に示すトランジスタにＧＢＴストレス試験を行った結果であるＩｄ−Ｖｇ曲線を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、トランジスタにおけるソース電極とドレイン電極は、いずれも酸化物半導体膜に接続するものであり、ゲート電極に電圧が印加された時にソース電極及びドレイン電極の間に電位差に応じて電流を流すため、ソース電極及びドレイン電極は動作によって入れ替わることがあり、場所による特定が困難なケースがある。そこで、トランジスタの構造を説明において、ソース電極とドレイン電極とを入れ替えても良い。
＜実施の形態１：ボトムゲートトップコンタクト−チャネルエッチ構造＞
図１（Ａ）は、本発明の一態様に係る半導体装置を示す平面図であり、図１（Ｂ）は、図１（Ａ）に示すＡ−Ｂ線に沿った断面図である。図２は、図１（Ａ）に示す半導体装置を矢印１４９の方向から視た斜視図である。
この半導体装置はボトムゲート構造（逆スタガ型構造ともいう）のトランジスタ１５０を有している。なお、図１（Ａ）では、煩雑になることを避けるため、トランジスタ１５０の構成要素の一部（例えば、ゲート絶縁膜１０８など）を省略して図示している。
図１（Ｂ）に示すように、基板１０２上には下地絶縁膜１０４が形成されており、下地絶縁膜１０４上にはゲート電極１０６が形成されている。下地絶縁膜１０４及びゲート電極１０６の上にはゲート絶縁膜１０８が形成されており、ゲート絶縁膜１０８上にはチャネル領域を有する酸化物半導体膜１１０が形成されている。本実施の形態１では、酸化物半導体膜１１０はＩＧＺＯを用いた酸化物半導体膜である。
酸化物半導体膜１１０は、ゲート絶縁膜１０８と接し、ゲート電極１０６と重畳する位置に設けられている。酸化物半導体膜１１０上及びゲート絶縁膜１０８上にはソース電極１１４ａ及びドレイン電極１１４ｂが形成されており、ソース電極１１４ａ及びドレイン電極１１４ｂは酸化物半導体膜１１０と電気的に接続されている。なお、酸化物半導体膜１１０及びゲート絶縁膜１０８の間において、酸化物半導体膜１１０と電気的に接続されたソース電極１１４ａ及びドレイン電極１１４ｂが設けられてもよい。
図１（Ａ）に示すように、酸化物半導体膜１１０のチャネル領域は、ソース電極１１４ａの第１の側面２１４ａと、その第１の側面２１４ａに対向するドレイン電極１１４ｂの第２の側面２１４ｂとの間に形成されている。
酸化物半導体膜１１０は、ゲート電極１０６と重畳する側面とゲート電極１０６と重畳しない側面を有している。なお、本明細書において酸化物半導体膜の側面とは、酸化物半導体膜の周囲の側面であって、酸化物半導体膜のエッチング加工時におけるプロセスダメージや不純物汚染等が生じている側面を意味する。
上記のゲート電極１０６と重畳する酸化物半導体膜１１０の側面は、平面形状が四角形である酸化物半導体膜１１０が、その四角形の一辺側からその一辺と対向する対向辺へ伸びるように配置されたゲート電極１０６と重畳する側面であり、その四角形の二辺（即ち上記の一辺及び対向辺）に形成された側面である（図１（Ａ）参照）。
上記のゲート電極１０６と重畳する酸化物半導体膜１１０の側面には第１及び第２の高抵抗領域が形成されている。第１及び第２の高抵抗領域それぞれは、波打っている側面、うねりのある側面、ギザギザな側面、凸凹が交互に並んでいる側面の少なくとも一つを有することにより側面の長さを長くした領域である。
第１の高抵抗領域は、第１の側面２１４ａの一方端３１４ａから最も近い第１の領域２０６ａと、第２の側面２１４ｂの一方端３１４ｂから最も近い第２の領域２０６ｂとの間に位置する側面を含む（図１（Ａ）及び図２参照）。なお、第１の高抵抗領域は、第１の領域２０６ａから第２の領域２０６ｂまで連続した領域であることが好ましい。
第２の高抵抗領域は、第１の側面２１４ａの他方端４１４ａから最も近い第３の領域２０６ｃと、第２の側面２１４ｂの他方端４１４ｂから最も近い第４の領域２０６ｄとの間に位置する側面を含む。なお、第２の高抵抗領域は、第３の領域２０６ｃから第４の領域２０６ｄまで連続した領域であることが好ましい。
このように基板１０２上にはボトムゲート構造のトランジスタ１５０が形成されている。トランジスタ１５０上には、さらに層間絶縁膜１１６、及び平坦化絶縁膜（図示せず）が設けられる構成としてもよい。詳細には、ソース電極１１４ａ及びドレイン電極１１４ｂの上には層間絶縁膜１１６が設けられており、層間絶縁膜１１６上には平坦化絶縁膜が設けられている。
本実施の形態によれば、ゲート電極１０６に電圧が印加され、ゲート電極１０６と重畳する酸化物半導体膜１１０の側面に寄生チャネルが発生しても、その側面に第１及び第２の高抵抗領域を形成することでチャネル抵抗を高くしているため、その寄生チャネルに電流が流れにくくなる。その結果、酸化物半導体膜１１０の側面に寄生チャネルが発生するのを抑制でき、その側面で生じる寄生トランジスタの電気特性をほとんど無視することが可能となる。従って、上記のトランジスタを用いることによって、回路内の電圧が保持出来ないことや消費電流が増すこと等を低減させることができる。
［酸化物半導体膜１１０の詳細な説明］
酸化物半導体膜１１０は、非晶質構造、または多結晶構造であってもよい。また、酸化物半導体膜１１０は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜であってもよい。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書等において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。
なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射によるトランジスタの電気特性の変動を低減することが可能である。また、しきい値の変動、及びバラツキを抑制できる。よって、当該トランジスタは信頼性が高い。
また、結晶部または結晶性を有する酸化物半導体膜では、よりバルク内欠陥を低減することができる。さらに、結晶部または結晶性を有する酸化物半導体膜表面の平坦性を高めることによって、該酸化物半導体膜を用いたトランジスタは、アモルファス状態の酸化物半導体膜を用いたトランジスタ以上の電界効果移動度を得ることができる。酸化物半導体膜表面の平坦性を高めるためには、平坦な表面上に酸化物半導体膜を形成することが好ましく、具体的には、平坦面粗さ（Ｒａ）が０．１５ｎｍ以下、好ましくは０．１ｎｍ以下の表面上に形成するとよい。
なお、Ｒａは、日本工業規格ＪＩＳ Ｂ０６０１で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義される。
Figure 0006076612
なお、上記において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１）（ｘ２，ｙ２）で表される４点によって囲まれる長方形の領域）の面積を指し、Ｚ０は測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
また、酸化物半導体膜は、シリコンの１．１ｅＶよりも大きい禁制帯幅を持つ酸化物半導体を適用することが好ましく、例えば、禁制帯幅が約３．１５ｅＶであるＩｎ−Ｇａ−Ｚｎ系金属酸化物、禁制帯幅が約３．０ｅＶである酸化インジウム、禁制帯幅が約３．０ｅＶであるインジウム錫酸化物、禁制帯幅が約３．３ｅＶであるインジウムガリウム酸化物、禁制帯幅が約２．７ｅＶであるインジウム亜鉛酸化物、禁制帯幅が約３．３ｅＶである酸化錫、禁制帯幅が約３．３７ｅＶである酸化亜鉛などを好ましく用いることができる。このような材料を用いることにより、トランジスタのオフ電流を極めて低く保つことが可能である。
また、酸化物半導体膜に用いる酸化物半導体としては、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、及びガリウム（Ｇａ）の群から選ばれた少なくとも一つを含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとしてスズ（Ｓｎ）を有することが好ましい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属酸化物であるＩｎ−Ｚｎ系金属酸化物、Ｓｎ−Ｚｎ系金属酸化物、Ｉｎ−Ｇａ系金属酸化物、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ系金属酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ系金属酸化物、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系金属酸化物を用いることができる。
ここで、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物とは、ＩｎとＧａとＺｎを主成分として有する金属酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素もしくは複数の金属元素、または上記のスタビライザーとしての元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、あるいはＩｎ：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ−Ｇａ−Ｚｎ系金属酸化物やその組成の近傍の酸化物を用いるとよい。
また、酸化物半導体膜の成膜工程において、酸化物半導体膜に水素、水などの不純物がなるべく含まれないことが好ましい。例えば、酸化物半導体膜の成膜工程の前処理として、スパッタリング装置の予備加熱室で基板を予備加熱し、基板に吸着した水素、水などの不純物を脱離し排気することが好ましい。また、酸化物半導体膜の成膜時、残留する水が排気された成膜室（成膜チャンバーともいう）で行うことが好ましい。
なお、予備加熱室、及び成膜室の水を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段は、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した、予備加熱室、及び成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、酸化物半導体膜に含まれる水素、水などの不純物の濃度を低減できる。
なお、酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ系金属酸化物をスパッタリング法により成膜する。また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下においてスパッタリング法により形成することができる。
酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物をスパッタリング法で作製するためのターゲットとしては、例えば、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットや、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２の金属酸化物ターゲットや、原子数比がＩｎ：Ｇａ：Ｚｎ＝２：１：３の金属酸化物ターゲットを用いることができる。ただし、酸化物半導体膜に用いることのできるターゲットは、これらのターゲットの材料、及び組成に限定されるものではない。
また、酸化物半導体膜を上述した金属酸化物ターゲットを用いて形成した場合、ターゲットの組成と、基板上に形成される薄膜の組成とが異なる場合がある。例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］の金属酸化物ターゲットを用いた場合、成膜条件にも依存するが、薄膜である酸化物半導体膜の組成比は、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：０．６〜０．８［ｍｏｌ比］となる場合がある。これは、酸化物半導体膜の成膜中において、ＺｎＯが昇華する、またはＩｎ２Ｏ３、Ｇａ２Ｏ３、ＺｎＯの各成分のスパッタリングレートが異なるためであると考えられる。
したがって、所望の組成比の薄膜を形成したい場合においては、予め金属酸化物ターゲットの組成比を調整する必要がある。例えば、薄膜である酸化物半導体膜の組成比を、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］とする場合においては、金属酸化物ターゲットの組成比を、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１．５［ｍｏｌ比］とすればよい。すなわち、金属酸化物ターゲットのＺｎＯの含有量を予め多くすればよい。ただし、ターゲットの組成比は、上記数値に限定されず、成膜条件や、形成される薄膜の組成により適宜調整することができる。また、金属酸化物ターゲットのＺｎＯの含有量を多くすることにより、得られる薄膜の結晶性が向上するため好ましい。
また、金属酸化物ターゲットの相対密度は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜とすることができる。
また、酸化物半導体膜を成膜する際に用いるスパッタリングガスとしては、水素、水などの不純物が除去された高純度ガスを用いることが好ましい。
酸化物半導体膜として、ＣＡＡＣ−ＯＳ膜を適用する場合、該ＣＡＡＣ−ＯＳ膜を形成する方法としては、例えば三つ挙げられる。一つめは、成膜温度を２００℃以上４５０℃以下として酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。二つめは、酸化物半導体膜を薄い膜厚で成膜した後、２００℃以上７００℃以下の熱処理を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。三つめは、一層目の酸化物半導体膜を薄く成膜した後、２００℃以上７００℃以下の熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
また、基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる水素、水などの不純物の濃度を低減することができる。また、スパッタリングによる損傷が軽減されるため好ましい。また、酸化物半導体膜を、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、蒸着法、塗布法などで成膜してもよい。
なお、酸化物半導体膜として、ＣＡＡＣ−ＯＳ膜以外の結晶性を有する酸化物半導体膜（単結晶または微結晶）を成膜する場合には、成膜温度は特に限定されない。
また、酸化物半導体膜の加工方法としては、ウエットエッチング法、またはドライエッチング法により酸化物半導体膜のエッチングを行うことができる。ドライエッチング法のエッチングガスには、ＢＣｌ３、Ｃｌ２、Ｏ２等を用いることができる。エッチング速度の向上にはＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｒｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）やＩＣＰ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）などの高密度プラズマ源を用いたドライエッチング装置を用いることができる。
また、酸化物半導体膜の形成後、酸化物半導体膜に対して、熱処理を行ってもよい。当該熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。当該熱処理を行うことで、酸化物半導体膜に含まれる過剰な水素、水などを除去することが可能である。なお、当該熱処理は、本明細書等において、脱水化処理（脱水素化処理）と記す場合がある。
当該熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体膜は大気に触れさせず、水素、水などの混入が生じないようにする。
熱処理装置は、電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、当該熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素を含むガスに切り替えても良い。
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水素、水などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物の濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
また、上述の脱水化処理（脱水素化処理）を行うと、酸化物半導体膜を構成する主成分材料である酸素が同時に脱離して減少してしまうおそれがある。酸化物半導体膜において、酸素が脱離した箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招くドナー準位が生じてしまう。よって、脱水化処理（脱水素化処理）を行った場合、酸化物半導体膜中に、酸素を供給することが好ましい。酸化物半導体膜中に酸素を供給することにより、膜中の酸素欠損を補填することができる。
酸化物半導体膜中の酸素欠損を補填する方法の一例としては、酸化物半導体膜に対して脱水化処理（脱水素化処理）を行った後、同じ炉に高純度の酸素ガス、二窒化酸素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｍ以下の空気）を導入すればよい。酸素ガス、または二窒化酸素ガスに、水素、水などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガス、または二窒化酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（即ち、酸素ガスまたは二窒化酸素ガス中の不純物の濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、酸化物半導体膜中に酸素を供給する方法の一例としては、酸化物半導体膜に酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を添加することで、酸化物半導体膜中に酸素を供給してもよい。酸素の添加方法としては、イオン注入法、イオンドーピング法、プラズマ処理などを用いることができる。
また、酸化物半導体膜中に酸素を供給する方法の一例としては、下地絶縁膜、またはゲート絶縁膜等を加熱することにより、酸素の一部を脱離させ、酸化物半導体膜に酸素を供給してもよい。
上述のように、酸化物半導体膜の形成後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜から、水素、水などを除去して不純物が極力含まれないように高純度化すると共に、脱水化処理（脱水素化処理）によって減少してしまった酸素を酸化物半導体に加える、または過剰な酸素を供給し酸化物半導体膜の酸素欠損を補填することが好ましい。また、酸化物半導体膜に酸素を供給する場合を、加酸素化処理、または過酸素化処理と記す場合がある。
このように、酸化物半導体膜は、脱水化処理（脱水素化処理）により、水素、水などが除去され、加酸素化処理により酸素欠損を補填することによって、電気的にｉ型（真性）化または実質的にｉ型化された酸化物半導体膜とすることができる。具体的には、酸化物半導体膜中の水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体膜中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で測定されるものである。
このように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠乏に起因する禁制帯幅中の欠陥準位が低減された酸化物半導体膜では、ドナーに由来するキャリアが極めて少なく（ゼロに近い）、キャリア濃度が１×１０１２／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは、１．４５×１０１０／ｃｍ３未満となる。このような酸化物半導体膜を用いたトランジスタにおいて、例えば、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は、１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、好ましくは１０ｚＡ以下、さらに好ましくは１００ｙＡ（１ｙＡ（ヨクトアンペア）は１×１０−２４Ａ）以下となる。このように、ｉ型化または実質的にｉ型化された酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタとすることができる。
＜実施の形態１：トランジスタの作製方法＞
図１に示した半導体装置の作製方法について、図３（Ａ）〜（Ｃ）を用いて説明する。なお、図１で示した符号については、同様の符号を用い、その繰り返しの説明は省略する。
まず、基板１０２上に下地絶縁膜１０４を形成する。次に、下地絶縁膜１０４上に、導電膜を形成した後、フォトリソグラフィ工程、及びエッチング工程によりゲート電極１０６を形成する（図３（Ａ）参照）。
基板１０２としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いる。量産する上では、基板１０２は、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のマザーガラスを用いることが好ましい。マザーガラスは、処理温度が高く、処理時間が長いと大幅に収縮するため、マザーガラスを使用して量産を行う場合、作製工程の加熱処理は、好ましくは６００℃以下、さらに好ましくは４５０℃以下、さらに好ましくは３５０℃以下とすることが望ましい。
下地絶縁膜１０４としては、例えば、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、または窒化酸化シリコン等を用いることができる。上記下地絶縁膜１０４は、ＣＶＤ法またはスパッタリング法等により形成することができる。下地絶縁膜１０４として、上述した窒化シリコン膜や酸化アルミニウム膜を用いることで、基板１０２からトランジスタ１５０中に拡散する不純物を防止することができる。なお、下地絶縁膜１０４は必要に応じて設ければよい。
ゲート電極１０６としては、スパッタリング法等により、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、及びスカンジウム等の金属材料、または、これらの少なくとも一つを含む合金材料を用いて、単層、または積層して形成することができる。
その後、下地絶縁膜１０４及びゲート電極１０６上にゲート絶縁膜１０８を形成する（図３（Ｂ）参照）。
ゲート絶縁膜１０８としては、例えば、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、または窒化酸化シリコン等を用いることができる。また、ゲート絶縁膜１０８の膜厚としては、例えば、１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上３００ｎｍ以下とすることができる。
また、ゲート絶縁膜１０８は、のちに形成される酸化物半導体膜１１０と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁膜１０８は、膜中に少なくとも化学量論的組成比を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁膜１０８として、酸化シリコンを用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とすることが好ましい。本実施の形態では、ゲート絶縁膜１０８として、ＳｉＯ２＋α（ただし、α＞０）である酸化シリコンを用いる。この酸化シリコンをゲート絶縁膜１０８として用いることで、のちに形成される酸化物半導体膜１１０に酸素を供給することができ、酸化物半導体膜１１０の電気特性を良好にすることができる。
また、ゲート絶縁膜１０８のその他の材料としては、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることができる。このような材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁膜１０８は、単層構造としても良いし、積層構造としても良い。
次に、ゲート絶縁膜１０８が形成された基板１０２に対して、加熱処理を行っても良い。
例えば、加熱処理としては、電気炉、もしくは抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いることができ、［酸化物半導体膜１１０の詳細な説明］の欄に記載した加熱処理装置を適宜用いることができる。なお、ＧＲＴＡ装置などに用いる高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。また、高温のガスのその他の一例としては、酸素を用いてもよい。酸素を用いることにより、ゲート絶縁膜１０８からの酸素の脱離を抑制、またはゲート絶縁膜１０８へ酸素の供給を行うことができる。
加熱処理の処理温度としては、基板１０２として、マザーガラスを用いた場合、処理温度が高く、処理時間が長いと大幅に収縮するため、好ましくは、２００℃以上４５０℃以下、さらに好ましくは、２５０℃以上３５０℃以下である。
なお、上記加熱処理を行うことで、ゲート絶縁膜１０８の膜中に含まれる水素、水などの不純物を除去することができる。また、当該加熱処理により、ゲート絶縁膜１０８の膜中の欠陥密度を低減することができる。ゲート絶縁膜１０８の膜中に含まれる水素、水などの不純物、または膜中の欠陥密度が低減することにより、半導体装置の信頼性が向上する。例えば、半導体装置の信頼性試験の一つである光負バイアスストレス試験における半導体装置の劣化を抑制させることができる。
また、上記加熱処理は、のちに形成される酸化物半導体膜１１０の成膜前処理として、行ってもよい。例えば、ゲート絶縁膜１０８を形成した後、スパッタリング装置の予備加熱室にて、真空中で加熱処理を行った後、酸化物半導体膜１１０を形成してもよい。
また、上記加熱処理は、複数回行ってもよい。例えば、ゲート絶縁膜１０８の形成後、電気炉等により窒素雰囲気中で加熱処理を行い、その後、スパッタリング装置の予備加熱室にて、真空中で加熱処理を行った後、酸化物半導体膜１１０を形成してもよい。
次に、ゲート絶縁膜１０８上に、酸化物半導体膜を成膜し、フォトリソグラフィ工程、及びエッチング工程を行い、素子分離された酸化物半導体膜１１０を形成する（図３（Ｂ）参照）。この際、ゲート電極１０６と重畳する酸化物半導体膜１１０の側面に、波打っている側面、うねりのある側面、ギザギザな側面、凸凹が交互に並んでいる側面の少なくとも一つを形成する。このような側面を形成するには、エッチング加工後の側面がこのような側面となるようにフォトレジスト膜の形状を制御すればよい。このようにして、ゲート電極１０６と重畳する酸化物半導体膜１１０の側面に第１及び第２の高抵抗領域を形成する。
なお、酸化物半導体膜１１０の詳細な内容及び作製方法等については、［酸化物半導体膜１１０の詳細な説明］の欄に記載してあるため省略する。
次に、ゲート絶縁膜１０８及び酸化物半導体膜１１０の上に導電膜を形成し、当該導電膜にフォトリソグラフィ工程、及びエッチング工程を行い、酸化物半導体膜１１０に電気的に接続されたソース電極１１４ａ及びドレイン電極１１４ｂを形成する。なお、この段階でトランジスタ１５０が形成される（図３（Ｂ）参照）。
ソース電極１１４ａ及びドレイン電極１１４ｂに用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いて、単層、または積層させて形成することができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜、またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。
次に、トランジスタ１５０上に、層間絶縁膜１１６及び平坦化絶縁膜（図示せず）を形成する（図３（Ｃ）参照）。
層間絶縁膜１１６としては、ゲート絶縁膜１０８に用いた材料及び方法と、同様な材料及び方法により形成することができる。
平坦化絶縁膜としては、例えば、ポリイミド、アクリル、ベンゾシクロブテン等の有機樹脂材料を用いることができる。平坦化絶縁膜により、トランジスタ１５０の凹凸を低減させることができる。
また、平坦化絶縁膜上に導電膜を形成してもよい（図示しない）。導電膜としては、例えば、酸化インジウム−酸化スズ（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、酸化インジウム−酸化亜鉛などの透光性を有する導電材料を用いることができる。ただし、導電膜として用いることのできる材料は、上記材料に限定されない。例えば、金属膜（アルミニウム、チタンなど）を用いることもできる。このような金属膜を用いることにより、トランジスタ１５０を外光から遮光することができるので、好適である。
なお、上述した導電膜は、外部からの静電気（所謂、ＥＳＤ：Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）に対して、トランジスタ１５０を保護する機能も有する。トランジスタ１５０上に導電膜を有することで、外部からの静電気放電等の電荷を当該導電膜により、逃がすことができる。
＜実施の形態２＞
図４（Ａ）は、本発明の一態様に係る半導体装置を示す平面図であり、図４（Ｂ）は、図４（Ａ）に示すＡ−Ｂ線に沿った断面図である。
本実施の形態による半導体装置は、以下の点を除いて実施の形態１による半導体装置と同様の構造を有する。
実施の形態１のトランジスタ１５０は、酸化物半導体膜１１０の側面の一部がゲート電極１０６と重畳し、その一部の側面に第１及び第２の高抵抗領域を形成するのに対し、本実施の形態のトランジスタ１５１は、酸化物半導体膜１１０の側面の全部がゲート電極１０６と重畳し、その側面全部に高抵抗領域を形成する。つまり、ゲート電極１０６と重畳しない酸化物半導体膜１１０の側面はなく、酸化物半導体膜１１０の側面に高抵抗領域が形成されない領域がない。
本実施の形態においても実施の形態１と同様の効果を得ることができる。
図４（Ａ）に示すように、ゲート電極１０６に電圧が印加されても、ソース電極１１４ａの第１の側面２１４ａの一方端３１４ａ、そこから最も近い酸化物半導体膜１１０の側面の第１の領域２０６ａ、ドレイン電極１１４ｂの第２の側面２１４ｂの一方端３１４ｂ、そこから最も近い酸化物半導体膜１１０の側面の第２の領域２０６ｂの間に電流が流れにくくなる。これと同様に、ソース電極１１４ａの第１の側面２１４ａの他方端４１４ａ、そこから最も近い酸化物半導体膜１１０の側面の第３の領域２０６ｃ、ドレイン電極１１４ｂの第２の側面２１４ｂの他方端４１４ｂ、そこから最も近い酸化物半導体膜１１０の側面の第４の領域２０６ｄの間に電流が流れにくくなる。よって、酸化物半導体膜１１０の側面に寄生チャネルが発生するのを抑制でき、寄生トランジスタが形成されるのを抑制できる。
図４に示す半導体装置の作製方法は、実施の形態１のそれと同様であるので、説明を省略する。
＜実施の形態３＞
図５（Ａ）は、本発明の一態様に係る半導体装置を示す平面図であり、図５（Ｂ）は、図５（Ａ）に示すＡ−Ｂ線に沿った断面図である。
本実施の形態による半導体装置は、以下の点を除いて実施の形態１による半導体装置と同様の構造を有する。
実施の形態１のトランジスタ１５０は、ソース電極１１４ａ及びドレイン電極１１４ｂそれぞれの幅より広い幅を有する酸化物半導体膜１１０を形成するのに対し、本実施の形態のトランジスタ１５２は、ソース電極１１４ａ及びドレイン電極１１４ｂそれぞれの幅より狭い幅を有する酸化物半導体膜１１０を形成する。
本実施の形態においても実施の形態１と同様の効果を得ることができる。
つまり、図５（Ａ）に示すように、ソース電極１１４ａの第１の側面２１４ａの一方端３１４ａ、そこから最も近い（言い換えると第１の側面２１４ａから最も近い）酸化物半導体膜１１０の側面の第１の領域２０６ａ、ドレイン電極１１４ｂの第２の側面２１４ｂの一方端３１４ｂ、そこから最も近い（言い換えると第２の側面２１４ｂから最も近い）酸化物半導体膜１１０の側面の第２の領域２０６ｂの間に電流が流れにくくなる。これと同様に、ソース電極１１４ａの第１の側面２１４ａの他方端４１４ａ、そこから最も近い（言い換えると第１の側面２１４ａから最も近い）酸化物半導体膜１１０の側面の第３の領域２０６ｃ、ドレイン電極１１４ｂの第２の側面２１４ｂの他方端４１４ｂ、そこから最も近い（言い換えると第１の側面２１４ｂから最も近い）酸化物半導体膜１１０の側面の第４の領域２０６ｄの間に電流が流れにくくなる。よって、酸化物半導体膜１１０の側面に寄生チャネルが発生するのを抑制でき、寄生トランジスタが形成されるのを抑制できる。
図５に示す半導体装置の作製方法は、実施の形態１のそれと同様であるので、説明を省略する。
＜シミュレーション結果＞
酸化物半導体膜の端領域がｎ型化した際のトランジスタ特性についてシミュレーションを行ったので、それについて説明する。
図６（Ａ）は、シミュレーションの対象としたトランジスタを示す平面図であり、図６（Ｂ）は、図６（Ａ）に示すＡ−Ａ'線に沿った断面図であり、図６（Ｃ）は、図６（Ａ）に示すＣ−Ｃ'線に沿った断面図である。
図６（Ａ）〜（Ｃ）に示すように、ゲート電極１０６ａ上にはゲート絶縁膜１０８ａが形成されており、ゲート絶縁膜１０８ａ上には活性層としてＩＧＺＯを用いた酸化物半導体膜１１０ａが形成されている。酸化物半導体膜１１０ａ上にはソース電極１１４ｃ及びドレイン電極１１４ｄが形成されている。
酸化物半導体膜１１０ａがソース電極１１４ｃまたはドレイン電極１１４ｄからはみ出しているはみ出し幅をｄとし、酸化物半導体膜１１０ａの厚さを２０ｎｍとし、ゲート絶縁膜１０８ａの厚さを１００ｎｍとした。
図７（Ａ）は、第１のシミュレーションの結果を示す図である。第１のシミュレーションは、ゲート長Ｌを６μｍとし、ゲート幅Ｗを５０μｍとし、はみ出し幅ｄを１μｍで固定し、酸化物半導体膜１１０ａの全ての端領域のキャリア密度を１×１０１７ｃｍ−３〜１×１０１９ｃｍ−３の間で振り、ドレイン電圧Ｖｄを１Ｖとして行った。図７（Ａ）において、破線は、端領域のキャリア密度が１×１０１７ｃｍ−３、細実線は、端領域のキャリア密度が１×１０１８ｃｍ−３、太実線は、端領域のキャリア密度が１×１０１９ｃｍ−３、のときのＩｄ−Ｖｇ曲線を示す。
図７（Ｂ）は、第２のシミュレーションの結果を示す図である。第２のシミュレーションは、ゲート長Ｌを６μｍとし、ゲート幅Ｗを５０μｍとし、酸化物半導体膜１１０ａのキャリア密度の条件を１×１０１７ｃｍ−３で固定し、はみ出し幅ｄを０〜３μｍの間で振り、ドレイン電圧Ｖｄを１Ｖとして行った。図７（Ｂ）において、破線は、はみ出し幅ｄが３μｍ、細実線は、はみ出し幅ｄが１μｍ、太実線は、はみ出し幅ｄが０μｍ、のときのＩｄ−Ｖｇ曲線を示す。
図７（Ａ）に示すように、酸化物半導体膜１１０ａの端領域でのキャリア密度が高いほどＩｄ−Ｖｇ曲線に発生するコブが大きくなる傾向があった。また、図７（Ｂ）に示すように、はみ出し幅ｄが大きいほどＩｄ−Ｖｇ曲線に発生するコブが小さくなる傾向があった。
＜実施の形態４：液晶表示装置＞
図８は、本発明の一態様に係る液晶表示装置の画素を示す上面図である。図９は、図８に示す液晶表示装置の画素の回路図である。
図８及び図９に示すように、液晶表示装置は画素１６０を有し、画素１６０は図１に示すトランジスタ１５０を有している。なお、本実施の形態では、図１に示すトランジスタ１５０を用いているが、図４に示すトランジスタ１５１または図５に示すトランジスタ１５２を用いてもよい。
図８に示す液晶表示装置の画素１６０の回路図について、図９を用いて説明する。トランジスタ１５０のゲート電極は走査線１６１と接続され、トランジスタ１５０のソース電極またはドレイン電極の一方が信号線１６２と接続され、他方は容量素子１６６及び液晶素子１６７に接続される。
次に、図８を用いて画素１６０について詳細に説明する。トランジスタ１５０のゲート電極１０６は走査線１６１と接続されており、トランジスタ１５０のソース電極１１４ａは信号線１６２と接続されている。トランジスタ１５０のドレイン電極１１４ｂは、液晶素子及び容量素子１６６と接続されている。具体的には、トランジスタ１５０のドレイン電極１１４ｂは、容量配線１６３と接続されており、また、コンタクトホール１６５において、容量配線１６３を介して画素電極１６４と電気的に接続されている。図９に示す液晶素子１６７は、画素電極１６４、図示しない液晶材料及び対向電極によって構成される。なお、図８においては、ゲート電極１０６及び走査線１６１、ソース電極１１４ａ及び信号線１６２、ドレイン電極１１４ｂ及び容量配線１６３は、それぞれ同一の層で形成され接続されているが、異なる層で接続されていてもよい。
次に、図８を用いて画素１６０について詳細に説明する。トランジスタ１５０のゲート電極１０６は走査線１６１と接続されており、トランジスタ１５０のソース電極１１４ａは信号線１６２と接続されている。トランジスタ１５０のドレイン電極１１４ｂは、液晶素子１６７及び容量素子１６６と接続されている。具体的には、トランジスタ１５０のドレイン電極１１４ｂは、容量配線１６３と接続されており、また、容量配線１６３を介して、画素電極１６４電気的に接続されている。図９に示す液晶素子１６７は、画素電極１６４、図示しない液晶材料及び対向電極によって構成される。
なお、図８においては、ゲート電極１０６及び走査線１６１、ソース電極１１４ａ及び信号線１６２、ドレイン電極１１４ｂ及び容量電極１６３は、それぞれ同一の層で形成され接続されているが、異なる層で接続されていてもよい。
本実施の形態によれば、図１に示すトランジスタ１５０を用いることにより、液晶表示装置の画素１６０内の電圧が保持出来ないことや消費電流が増すこと等を低減させることができる。
＜実施の形態５：ＥＬ表示装置＞
図１０は、本発明の一態様に係るＥＬ表示装置の画素を示す上面図である。図１１は、図１０に示すＥＬ表示装置の画素の回路図である。
図１０及び図１１に示すように、ＥＬ表示装置は画素１７０を有し、画素１７０は選択用トランジスタ１５０ａ及び駆動用トランジスタ１５０ｂを有している。選択用トランジスタ１５０ａ及び駆動用トランジスタ１５０ｂそれぞれには、図１に示すトランジスタ１５０が用いられる。なお、本実施の形態では、選択用トランジスタ１５０ａ及び駆動用トランジスタ１５０ｂそれぞれに図１に示すトランジスタ１５０を用いているが、図４に示すトランジスタ１５１または図５に示すトランジスタ１５２を用いてもよい。
図１０に示すＥＬ表示装置の画素１７０の回路図について、図１１を用いて説明する。スイッチング用トランジスタ１５０ａのゲート電極は走査線１７１と接続され、スイッチング用トランジスタ１５０ａのソース電極またはドレイン電極の一方は信号線１７２と接続され、他方は駆動用トランジスタ１５０ｂのゲート電極及び容量素子１７６の一方の電極と接続する。駆動用トランジスタ１５０ｂのソース電極またはドレイン電極の一方は電源線１７４と接続され、他方は発光素子１７８と接続する。容量素子１７６の他方の電極は電源線１７４と接続する。
次に、図１０を用いて画素１７０について詳細に説明する。選択用トランジスタ１５０ａのゲート電極１０６は走査線１７１と接続されており、選択用トランジスタ１５０ａのソース電極１１４ａは信号線１７２と接続されている。選択用トランジスタ１５０ａのドレイン電極１１４ｂはコンタクトホール１７５を介して容量素子１７６の一方の容量電極１７３ａに電気的に接続されており、この容量電極１７３ａは駆動用トランジスタ１５０ｂのゲート電極２０６と接続されている。電源線１７４の一部が容量素子１７６の他方の容量電極として機能しており、電源線１７４は駆動用トランジスタ１５０ｂのドレイン電極２０４ｂに接続されている。駆動用トランジスタ１５０ｂのソース電極２０４ａはコンタクトホール１７９を介して、発光素子の第１の電極１７７に電気的に接続している。図１１に示す発光素子１７８は、第１の電極１７７、図示しない発光層及び第２の電極によって構成される。
なお、図１０においては、ゲート電極１０６及び走査線１７１、ソース電極１１４ａ及び信号線１７２、容量電極１７３ａ及びゲート電極２０６は、それぞれ同一の層で形成され接続されているが、異なる層で接続されていてもよい。
本実施の形態によれば、図１に示すトランジスタ１５０を用いることにより、ＥＬ表示装置の画素１７０内の電圧が保持出来ないことや消費電流が増すこと等を低減させることができる。
１０２ 基板
１０４ 下地絶縁膜
１０６，１０６ａ，２０６ ゲート電極
１０８，１０８ａ ゲート絶縁膜
１１０，１１０ａ，２１０ 酸化物半導体膜
１１１ 絶縁膜
１１４ａ，１１４ｃ ソース電極
１１４ｂ，１１４ｄ ドレイン電極
１１６ 層間絶縁膜
１５０〜１５２ ボトムゲート構造のトランジスタ
１５０ａ 選択用トランジスタ
１５０ｂ 駆動用トランジスタ
１６０，１７０ 画素
１６１，１７１ 走査線
１６２，１７２ 信号線
１６３ 容量配線
１６４ 画素電極
１６５，１７５，１７６ コンタクトホール
１６６ 容量素子
１６７ 液晶素子
１７３ 容量素子
１７３ａ 容量電極
１７４ 電源線
１７７ 電極
１７８ 発光素子
２０４ａ ソース電極
２０４ｂ ドレイン電極
２０６ａ 第１の領域
２０６ｂ 第２の領域
２０６ｃ 第３の領域
２０６ｄ 第４の領域
２１４ａ 第１の側面
２１４ｂ 第２の側面
３１４ａ 第１の側面の一方端
３１４ｂ 第２の側面の一方端
４１４ａ 第１の側面の他方端
４１４ｂ 第２の側面の他方端
１００１ ゲート電極
１００２ 酸化物半導体膜
１００３ ソース電極
１００４ ドレイン電極
１００５ 寄生チャネル

Claims (4)

  1. ゲート電極と、酸化物半導体膜と、ソース電極及びドレイン電極と、前記酸化物半導体膜に形成されるチャネル領域と、を具備し、
    前記チャネル領域は、前記ソース電極の第１の側面と、前記第１の側面に対向する前記ドレイン電極の第２の側面との間に形成され、
    前記酸化物半導体膜は、前記ゲート電極と重畳する側面を有し、
    前記重畳する側面のすべては高抵抗領域であり、
    前記高抵抗領域は、波打っている側面、うねりのある側面、ギザギザな側面、凸凹が交互に並んでいる側面の少なくとも一つを有することにより前記重畳する側面の長さを長くした領域であることを特徴とする半導体装置。
  2. ゲート電極と、
    前記ゲート電極上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された酸化物半導体膜と、
    前記酸化物半導体膜に接して形成されたソース電極及びドレイン電極と、
    前記酸化物半導体膜に形成されるチャネル領域と、
    を具備し、
    前記チャネル領域は、前記ソース電極の第１の側面と、前記第１の側面に対向する前記ドレイン電極の第２の側面との間に形成され、
    前記酸化物半導体膜は、前記ゲート電極と重畳する側面を有し、
    前記重畳する側面のすべては高抵抗領域であり、
    前記高抵抗領域は、波打っている側面、うねりのある側面、ギザギザな側面、凸凹が交互に並んでいる側面の少なくとも一つを有することにより前記重畳する側面の長さを長くした領域であることを特徴とする半導体装置。
  3. 請求項１または２において、
    前記酸化物半導体膜は、インジウム、亜鉛、ガリウム、及びスズから選ばれた一種以上の元素の酸化物を含む膜であることを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか一項において、
    前記酸化物半導体膜は、結晶部を含み、
    前記結晶部は、ｃ軸が前記酸化物半導体膜の被形成面の法線ベクトルに平行な方向に揃うことを特徴とする半導体装置。
JP2012093513A 2012-04-17 2012-04-17 半導体装置 Expired - Fee Related JP6076612B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012093513A JP6076612B2 (ja) 2012-04-17 2012-04-17 半導体装置
US13/860,879 US8785926B2 (en) 2012-04-17 2013-04-11 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012093513A JP6076612B2 (ja) 2012-04-17 2012-04-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2013222819A JP2013222819A (ja) 2013-10-28
JP6076612B2 true JP6076612B2 (ja) 2017-02-08

Family

ID=49324276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012093513A Expired - Fee Related JP6076612B2 (ja) 2012-04-17 2012-04-17 半導体装置

Country Status (2)

Country Link
US (1) US8785926B2 (ja)
JP (1) JP6076612B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6001308B2 (ja) 2012-04-17 2016-10-05 株式会社半導体エネルギー研究所 半導体装置
JP6277356B2 (ja) * 2013-11-06 2018-02-14 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法
CN109256418A (zh) * 2017-07-14 2019-01-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US20220230878A1 (en) * 2019-09-05 2022-07-21 Hewlett-Packard Development Company, L.P. Semiconductor composite layers

Family Cites Families (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4221314B2 (ja) * 2004-02-10 2009-02-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102153034B1 (ko) * 2009-12-04 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8921948B2 (en) 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8912080B2 (en) 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI570809B (zh) 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5888990B2 (ja) 2011-01-12 2016-03-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9362417B2 (en) * 2012-02-03 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20130270554A1 (en) 2013-10-17
JP2013222819A (ja) 2013-10-28
US8785926B2 (en) 2014-07-22

Similar Documents

Publication Publication Date Title
JP6982638B2 (ja) 半導体装置
JP6006558B2 (ja) 半導体装置及びその製造方法
JP5839554B2 (ja) 半導体装置
US9196690B2 (en) Oxide semiconductor film and semiconductor device
JP2025137606A (ja) 表示装置
TWI809474B (zh) 半導體裝置
TWI802017B (zh) 半導體裝置
US9401407B2 (en) Transistor
US8643007B2 (en) Semiconductor device
JP2012129511A (ja) 半導体装置及びその作製方法
JP2014212309A (ja) 半導体装置
JP6001308B2 (ja) 半導体装置
JP6143423B2 (ja) 半導体装置の製造方法
JP6076612B2 (ja) 半導体装置
JP2013183001A (ja) 半導体装置
JP6087668B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160517

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161019

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170111

R150 Certificate of patent or registration of utility model

Ref document number: 6076612

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees