JP6072482B2

JP6072482B2 - 半導体ホールセンサ

Info

Publication number: JP6072482B2
Application number: JP2012209889A
Authority: JP
Inventors: 孝明飛岡; 嘉胤廣瀬
Original assignee: Ablic Inc
Current assignee: Ablic Inc
Priority date: 2012-09-24
Filing date: 2012-09-24
Publication date: 2017-02-01
Anticipated expiration: 2032-09-24
Also published as: JP2014066522A

Description

本発明は、スピニングカレント法によって動作する半導体ホールセンサに関する。

半導体ホールセンサとして、特許文献１に開示される技術を例に説明する。
特許文献１に開示された半導体ホールセンサにおいては、ホール素子に発生するホール電圧は、ホール素子の固有のオフセット電圧を含んでいる。そこで、特許文献１に開示される技術は、そこの図３に示されるように、スピニングカレント法を用いることにより、オフセット電圧を少なくしている。

特開２０１２−０３２３８３号公報

ここで、半導体ホールセンサがボルテージレギュレータを搭載することがある。この時、半導体ホールセンサの内部回路は、電源電圧でなく、ボルテージレギュレータが電源電圧を降圧して生成した内部電源電圧を使用する。この時、このボルテージレギュレータは発熱するので、この発熱の影響により、ホール素子が有するオフセット電圧が大きくなる可能性がある。

本発明は、上記課題に鑑みてなされ、高温時においてもオフセット電圧が大きくならない半導体ホールセンサを提供する。

本発明は、上記課題を解決するため、スピニングカレント法によって動作する半導体ホールセンサにおいて、電源電圧から内部電源電圧を生成する出力トランジスタを備えるボルテージレギュレータと、平面図で正方形であり、前記内部電源電圧が前記スピニングカレント法によって順次印加される第一端子及び第三端子を備え、接地電圧が前記スピニングカレント法によって順次印加される第二端子及び第四端子を備えるホール素子と、を備え、前記第一ないし第四端子は前記ホール素子の四隅にそれぞれ設けられ、前記第一および第二端子は対向し、前記第三および第四端子は対向し、前記ホール素子及び前記出力トランジスタは、前記第一端子と前記第三端子との中心と、前記第二端子と前記第四端子との中心と、をつなぐ中心線で、対称になるようレイアウトされる、ことを特徴とする半導体ホールセンサを提供する。

本発明によれば、出力トランジスタが発する熱は、ホール素子の中心線を基準にして、対称にホール素子に伝播するので、この発熱によって温度上昇したホール素子において、ホール電圧に含まれるオフセット電圧が大きくならない。

半導体ホールセンサを示す回路図である。半導体ホールセンサを示すレイアウト図である。半導体ホールセンサを示すレイアウト図である。

以下、本発明の実施形態について、図面を参照して説明する。
＜半導体ホールセンサの要素＞
図１に示すように、半導体ホールセンサ１０は、ホール素子１１、アンプ１２、容量１３〜１４、スイッチ１５〜１８、スイッチ２１〜２８、及び、ボルテージレギュレータ３０を備えている。

ホール素子１１は、平面図で正方形である。ホール素子１１は、内部電源電圧がスピニングカレント法によって順次印加される第一端子１１Ａおよび第三端子１１Ｃを備え、接地電圧がスピニングカレント法によって順次印加される第二端子１１Ｂおよび第四端子１１Ｄを備える。第一ないし第四端子１１Ａ〜１１Ｄはホール素子の四隅にそれぞれ設けられ、第一および第二端子１１Ａ〜１１Ｂは対向し、第三および第四端子１１Ｃ〜１１Ｄは対向する。

＜半導体ホールセンサの接続関係＞
ホール素子１１の第一端子１１Ａは、スイッチ１５を介し、内部電源ノード１９に接続され、スイッチ２３を介し、アンプ１２の第一入力端子に接続される。ホール素子１１の第三端子１１Ｃは、スイッチ１７を介し、内部電源ノード１９に接続され、スイッチ２１を介し、アンプ１２の第一入力端子に接続される。

ホール素子１１の第二端子１１Ｂは、スイッチ１６を介し、接地端子に接続され、スイッチ２４を介し、アンプ１２の第二入力端子に接続される。ホール素子１１の第二端子１１Ｄは、スイッチ１８を介し、接地端子に接続され、スイッチ２２を介し、アンプ１２の第二入力端子に接続される。

ボルテージレギュレータ３０は、電源端子と接地端子との間の電圧で動作する。ボルテージレギュレータ３０の出力端子は、内部電源ノード１９に接続される。アンプ１２は、内部電源ノード１９と接地端子との間の電圧で動作する。

容量１３の一端は、接地端子に接続される。容量１３の多端は、スイッチ２５を介し、アンプ１２の出力端子に接続され、スイッチ２７を介し、半導体ホールセンサ１０の出力端子に接続される。容量１４の一端は、接地端子に接続される。容量１４の多端は、スイッチ２６を介し、アンプ１２の出力端子に接続され、スイッチ２８を介し、半導体ホールセンサ１０の出力端子に接続される。

＜ボルテージレギュレータの動作＞
ボルテージレギュレータ３０は、半導体ホールセンサ１０の電源端子の電源電圧を降圧することにより、電源電圧から一定の所望電圧（内部電源電圧）を生成し、ボルテージレギュレータ３０の出力端子（内部電源ノード１９）から出力する。この時、制御回路３１が出力トランジスタ３２のゲート電圧を適宜制御することにより、出力トランジスタ３２のドレイン電圧が一定の所望電圧（内部電源電圧）になる。つまり、ボルテージレギュレータ３０の出力端子の電圧が、一定の所望電圧（内部電源電圧）になる。ここで、出力トランジスタ３２には、出力電流が流れるので、降圧した電圧と出力電流の積である消費電力の分だけ発熱する。この発熱により、半導体ホールセンサ１０の温度は高くなる。

＜半導体ホールセンサの動作（期間Φ１）＞
スイッチ１５〜１６がオンし、スイッチ１７〜１８がオフし、スイッチ２１〜２２がオンし、スイッチ２３〜２４がオフし、スイッチ２５がオンし、スイッチ２６がオフし、スイッチ２７〜２８がオフする。

ボルテージレギュレータ３０の出力端子（内部電源ノード１９）により、内部電源電圧が、ホール素子１１の第一端子１１Ａと第二端子１１Ｂとの間に印加される。この内部電源電圧に基づき、第一端子１１Ａから第二端子１１Ｂに電流が流れる。この時、ホール素子１１の平面に対して垂直に磁界が印加されると、電流及び磁界の双方に対して垂直にホール電圧Ｖｈが発生する。つまり、第三端子１１Ｃと第四端子１１Ｄとの間に、ホール電圧Ｖｈが発生する。ホール電圧Ｖｈは、ホール素子１１の固有のオフセット電圧（＋Ｖｏ）を含んでいる。このホール電圧Ｖｈは、アンプ１２及びスイッチ２５を介し、容量１３にサンプルされる。

＜半導体ホールセンサの動作（期間Φ２）＞
スイッチ１５〜１６がオフし、スイッチ１７〜１８がオンし、スイッチ２１〜２２がオフし、スイッチ２３〜２４がオンし、スイッチ２５がオフし、スイッチ２６がオンし、スイッチ２７〜２８がオフする。

ボルテージレギュレータ３０の出力端子（内部電源ノード１９）により、内部電源電圧が、ホール素子１１の第三端子１１Ｃと第四端子１１Ｄとの間に印加される。この内部電源電圧に基づき、第三端子１１Ｃから第四端子１１Ｄに電流が流れる。この時、ホール素子１１の平面に対して垂直に磁界が印加されると、電流及び磁界の双方に対して垂直にホール電圧Ｖｈが発生する。つまり、第一端子１１Ａと第二端子１１Ｂとの間に、ホール電圧Ｖｈが発生する。ホール電圧Ｖｈは、ホール素子１１の固有のオフセット電圧（−Ｖｏ）を含んでいる。このホール電圧Ｖｈは、アンプ１２及びスイッチ２６を介し、容量１４にサンプルされる。

＜半導体ホールセンサの動作（期間Φ３）＞
スイッチ２５〜２６がオフし、スイッチ２７〜２８がオンする。
半導体ホールセンサ１０の出力端子で、期間Φ１のホール電圧Ｖｈと期間Φ２のホール電圧Ｖｈとは平均化される。すると、期間Φ１のオフセット電圧（＋Ｖｏ）と期間Φ２のオフセット電圧（−Ｖｏ）とは相殺されるので、半導体ホールセンサ１０の出力端子でのホール電圧Ｖｈにオフセット成分は無い（スピニングカレント法）。

＜半導体ホールセンサのレイアウト＞
ボルテージレギュレータ３０の出力トランジスタ３２は、図２に示すように、第一端子１１Ａ及び第三端子１１Ｃの側にレイアウトされる。内部電源電圧が印加される第一端子１１Ａと第三端子１１Ｃとの中心と、接地電圧が印加される第二端子１１Ｂと第四端子１１Ｄとの中心と、をつなぐ中心線は、ホール素子１１の中心線であるとする。ホール素子１１及び出力トランジスタ３２は、その中心線で、対称になるようレイアウトされる。つまり、ホール素子１１の中心線は、出力トランジスタ３２の中心線と一致する。

なお、出力トランジスタ３２は、図３に示すように、第二端子１１Ｂ及び第四端子１１Ｄの側にレイアウトしても良い。
このようにすると、出力トランジスタ３２から発生する熱は、ホール素子１１の中心線を基準にして、対称にホール素子１１に伝播する。熱の加わり方が対称で均等になるため、この発熱によって温度が上昇したホール素子１１においてはホール電圧Ｖｈに含まれるオフセット電圧は相殺し、温度が上昇してもオフセット電圧は大きくならない。

１０半導体ホールセンサ
１１ホール素子
１２アンプ
１３〜１４容量
１５〜１８、２１〜２８スイッチ
１９内部電源ノード
３０ボルテージレギュレータ
３１制御回路
３２出力トランジスタ

Claims

電源電圧から内部電源電圧を生成する出力トランジスタを備えるボルテージレギュレータと、
平面図で正方形であり、前記内部電源電圧が前記ボルテージレギュレータの前記出力トランジスタから順次印加される第一端子及び第三端子と、接地電圧が順次印加される第二端子及び第四端子と、を備えるホール素子と、
を備え、
前記第一ないし第四端子は前記ホール素子の四隅にそれぞれ設けられ、前記第一および第二端子は対向し、前記第三および第四端子は対向しており、
前記ホール素子及び前記出力トランジスタは、前記第一端子と前記第三端子との中心と、前記第二端子と前記第四端子との中心と、をつなぐ中心線で、対称になるようレイアウトされ、前記第一および前記第三端子は前記出力トランジスタから第一の距離に配置され、前記第二および第四端子は前記出力トランジスタから第二の距離に配置されている、
ことを特徴とする半導体ホールセンサ。
前記出力トランジスタは、前記第一端子及び前記第三端子の側にレイアウトされていることを特徴とする請求項１記載の半導体ホールセンサ。
前記出力トランジスタは、前記第二端子及び前記第四端子の側にレイアウトされていることを特徴とする請求項１記載の半導体ホールセンサ。