JP6070430B2 - 直列多重インバータ制御装置の2段変化防止方法とその装置 - Google Patents
直列多重インバータ制御装置の2段変化防止方法とその装置 Download PDFInfo
- Publication number
- JP6070430B2 JP6070430B2 JP2013127086A JP2013127086A JP6070430B2 JP 6070430 B2 JP6070430 B2 JP 6070430B2 JP 2013127086 A JP2013127086 A JP 2013127086A JP 2013127086 A JP2013127086 A JP 2013127086A JP 6070430 B2 JP6070430 B2 JP 6070430B2
- Authority
- JP
- Japan
- Prior art keywords
- forbidden band
- phase
- voltage
- voltage command
- avoidance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
Vu=Vu1+Vu2+Vu3
ここで、Vu1,Vu2,Vu3はU1,U2,U3の出力電圧である。
ここで、2段変化とは単相インバータ1ユニットの直流リンク電圧Vdcの幅を1レベルとしたときの出力線間電圧に発生する2レベル分の変化のことである。
PWM変調した電圧指令はパルスとして出力される。そのパルスの型には2つの型がある。デッドタイムを考えずに搬送波と指令値を比較した場合に得られる出力電圧のパルスの型について図13に示す。搬送波は三角波を用いる。指令値が搬送波より大きい場合にはVdcを出力し小さい場合には0を出力することとする。V*は電圧指令を表している。
単相インバータに使用するスイッチング素子をIGBTとした場合、IGBTのスイッチングの遅れ時間には次の要素がある。IGBTのデッドタイムとIGBTのゲートにスイッチのON/OFFの指令を実際に加えるゲート回路の遅延時間とIGBTのゲートにスイッチングの指令が加わってから実際にON/OFFするまでの時間が要素となる。よって、境界に対して片側分の禁止帯幅Hfbは以下の式で設定できる。
禁止帯幅[s] =IGBTデッドタイム[s] + ゲート回路遅延[s] +IGBTスイッチング遅延[s]
この禁止帯幅HfbにはU,V,W相のすべての相の電圧指令が入らないように生成する。3相すべてを禁止帯外に回避する方法を図17に示す。図17は一例であり、U,V,W相の関係は一意ではない。ここで、B1はV相の電圧指令値からE2までの距離、E1は下側の禁止帯縁、E2は上側の禁止帯縁とする。
(1)まずU相電圧指令を禁止帯の外に移動する。その際、U相の電圧指令値からE1までの距離とE2までの距離を比較し、E1までの距離の方が近いのでE1の方向に禁止帯回避する。このときの禁止帯の回避量はA1(=u1−E1)となる。この回避量は他の相にも同時に行う。このため、U相電圧指令が禁止帯の外に移動したことによりV相電圧指令が禁止帯の内に入ってしまうが、W相の電圧指令は禁止帯の外である。この状態を示したものが図17(b)である。
ここで、図17の状態でW相電圧指令値に対して上下の禁止帯までの距離がどの程度あれば必ず禁止帯に入らないかを説明すると、上側までの距離は回避量A2以上、下側までの距離は回避量A3以上あれば禁止帯の内側に入らないことが分る。よってW相電圧指令値の領域の上下の禁止帯幅の距離はA2+A3あればW相電圧指令値が禁止帯の内側に入らないことが分る。A3の値はB1+2×Hfbとなる。
CPS制御部とデットタイム生成部との間に禁止帯回避処理部を設け、
高周波制動時に、前記3相電圧指令のうち何れか2相の電圧指令値を等しく与え、禁止帯の回避処理を禁止帯回避処理部で行うことを特徴としたものである。
高周波制動時に、前記3相電圧指令のうち何れか2相の電圧指令値を等しく与えると共に、
キャリアフェイズセレクト制御部とデットタイム生成部との間に禁止帯回避処理部を設け、
禁止帯回避処理部は、相電圧指令値領域の上側Di-pと領域の下側Di-Nを算出する算出手段と、
算出された上側Di-pと下側Di-Nが予め定めた禁止帯の内外を判定し、禁止帯外の場合には回避量=0とし、禁止帯内の場合には電圧のシフト量とシフト方向を判定する1回目の電圧シフト量演算手段と、
電圧シフト量演算手段により算出された電圧に基づき相電圧指令値領域の上側Di-pと領域の下側Di-Nを算出し、算出値が禁止帯の内外を判定して禁止帯外のときに回避量A1とし、禁止帯内のときに電圧シフト量を選択して回避量A2とする2回目の電圧シフト量演算手段
を備えたことを特徴としたものである。
1はU,V,Wの相電圧指令とキャリア周波数指令を発生するCPU、2は電圧領域を判定する電圧領域判定部で、相電圧指令に基づきCPS方式における電圧指令の領域とレベルが定義されて例えば領域0〜5に区分された各相の領域を判定する。3はキャリア信号生成部で、キャリア周波数指令に基づいてここでは60度、90度の位相差信号を生成してローテーション制御部4に出力する。ローテーション制御部4にはキャリアローテーションすべき組み合わせが定義されおり、ゲートステートの組み合わせが発生したときキャリアのローテーションを行い、キャリアフェイズセレクト(以下CPSという)制御部5に出力する。
α−β座標系の電圧指令値を三相座標系への電圧指令値の変換は、(2),(3)式で行われる。
図5は、本発明による禁止帯回避処理部10において電圧指令値を加えた場合の禁止帯回避方法の例を示したもので、U,V,W相の関係は一意ではない。ここで、B1はV相、W相の電圧指令値からE2までの距離、E1は下側の禁止帯縁、E2は上側の禁止帯縁とする。
このように回避量を選択することにより図5(c)に示す状態となり禁止帯を回避することができる。
図6に各相電圧指令値と禁止帯縁及び境界までの距離の関係を、図7に3多重方式時の領域と禁止帯を示す。なお、図6,図7で、Di-P:i(=U,V,W)相電圧指令のある領域の上側の境界までの距離、Di-N :i(=U,V,W)相電圧指令値のある領域の下側の境界までの距離、αi1:i(=U,V,W)相の電圧指令値のある領域の近くの禁止帯縁までの距離、αi2:i(=U,V,W)相の電圧指令値からαi1の距離にある禁止帯縁の禁止帯と接している禁止帯縁までの距離とする。
また、電圧指令値が属している領域をFi、電圧指令値が属している領域の上側の領域をFi_P、電圧指令値が属している領域の下側の領域をFi_Nとする。
領域5と領域4の間の境界は、領域5の下側,領域4の上側に存在する。領域4と領域3の間の境界は、領域4の下側,領域3の上側に存在する。領域3と領域2の間の境界は、領域3の下側,領域2の上側に存在する。領域2と領域1の間の境界は、領域2の下側,領域1の上側に存在する。領域1と領域0の間の境界は、領域1の下側,領域0の上側に存在する。すなわち、各領域に対して境界は互いに接する上下に存在する。
まず、各電圧指令値の上下の境界までの距離の最小値を求める。ここで、最小値をDi_minとする。
各相の最小値をさらに比較し最小値を求める。この値をDminとする。この最小値DminとHfbを比較しDminの方が小さければDmin に選択したDi_min のi相は禁止帯に属していることがわかる。DminとHfbを比較しDminの方が大きければすべての相が禁止帯の外にあることは明白であり回避量は0となる。
Dmin に選択したDi_min のi相を禁止帯から回避する相として選択する。これは禁止帯の回避量は境界までの距離が短い方が大きくなるからである。図7と(8)式でこのことについて説明する。図8よりi相電圧指令値が禁止帯の中にあるときは境界までの距離が短い方が電圧指令値が属している領域の禁止帯縁E1までの距離が長いことがわかる。回避量A1をαi1とした式で定量的に禁止帯までの距離を示すと(8)式となる。
ステップ(D)は回避量の補正の正負を判定する。
回避量が正となるのは、電圧指令値が属している領域(例として図7のFi)の下側の禁止帯までの距離が短い場合である。この場合、下側の禁止帯縁までの移動の方が属している領域の下側の領域(例として図7のFi_N)の上側の禁止帯縁まで移動するよりも回避量が少なくて済む。よって下側の禁止帯縁の禁止帯まで移動させることを考えると回避量を正の値として加えることにより移動させることができる。
再度Di_PとDi_Nの算出を行う。この際のDi_PとDi_Nは(9),(10)式で求まる。
ステップ(D)の処理で禁止帯内に電圧指令値が存在していた場合には図3と図8に示す場合が考えられる。回避量A1を加える前の電圧指令値が禁止帯の外にあり回避量A1を加えることにより禁止帯の中に入ってしまう場合と回避量A1を加える前の電圧指令値が禁止帯内にあり回避量A1を加えても依然として禁止帯の中に存在する場合が図9である。図9の場合でも回避量A2を選択することによりすべての相で禁止帯を回避できることがわかる。図5の場合は先にも示したので説明は省略する。
この処理を行うことによりすべての相電圧指令値に対して禁止帯を回避することができる。
はなく一定となる。この時の指令値はそれぞれ60゜,120゜,180゜,240゜,300゜と与える。このように回転基準位相に指令を加えると3相のうち2相分の電圧指令値が等しくなる。各指令値を与えたときの3相電圧指令値は(11)式〜(15)式となる。
位相差を60゜としたときは
と与えた場合に3相のうち2相分の電圧指令値が等しくなる。禁止帯の回避処理の方法は実施例1と同様に行えばキャリア周波数の上限を高くすることができる。
2… 電圧領域判定部
3… キャリア信号生成部
4… ローテーション制御部
5… キャリアフェイズセレクト(CPS)制御部
6… デットタイム生成部
10… 禁止帯回避処理部
11… ゲート信号選択部
Claims (4)
- 複数の単相インバータを多段に接続した直列多重インバータのPWM制御をCPS制御方式を用いて行うPWM制御装置であって、3相電圧指令を複数の電圧領域に区分し、領域間に禁止帯を設けてデットタイムの影響による2段変化発生を防止するPWM制御装置の2段変化発生を防止する方法において、
CPS制御部とデットタイム生成部との間に禁止帯回避処理部を設け、
高周波制動時に、前記3相電圧指令のうち何れか2相の電圧指令値を等しく与え、禁止帯の回避処理を禁止帯回避処理部で行うことを特徴とした直列多重インバータ制御装置の2段変化発生防止方法。 - 前記等しい電圧指令値が与えられる何れか2相の電圧指令値の回転基準位相は、時間による変化がない一定であることを特徴とした請求項1記載の直列多重インバータ制御装置の2段変化発生防止方法。
- 複数の単相インバータを多段に接続した直列多重インバータのPWM制御をCPS制御方式を用いて行うPWM制御装置であって、3相電圧指令を複数の電圧領域に区分し、領域間に禁止帯を設けてデットタイムの影響による2段変化発生を防止するPWM制御装置の2段変化発生を防止するものにおいて、
高周波制動時に、前記3相電圧指令のうち何れか2相の電圧指令値を等しく与えると共に、
キャリアフェイズセレクト制御部とデットタイム生成部との間に禁止帯回避処理部を設け、
禁止帯回避処理部は、相電圧指令値領域の上側Di-pと領域の下側Di-Nを算出する算出手段と、
算出された上側Di-pと下側Di-Nが予め定めた禁止帯の内外を判定し、禁止帯外の場合には回避量=0とし、禁止帯内の場合には電圧のシフト量とシフト方向を判定する1回目の電圧シフト量演算手段と、
電圧シフト量演算手段により算出された電圧に基づき相電圧指令値領域の上側Di-pと領域の下側Di-Nを算出し、算出値が禁止帯の内外を判定して禁止帯外のときに回避量A1とし、禁止帯内のときに電圧シフト量を選択して回避量A2とする2回目の電圧シフト量演算手段
を備えたことを特徴とする直列多重インバータ制御装置の2段変化発生防止装置。 - 前記禁止帯回避処理部の出力側にゲート信号選択部を設け、ゲート信号選択部は、高周波制動の指令が入力された回数をカウントする機能と高周波制動指令の回数によりどの段数のセルを使用するかを禁止帯回避処理後のゲート指令との論理積を得ることで単相インバータの使用決定する機能を備えたことを特徴とする請求項3記載の直列多重インバータ制御装置の2段変化発生防止装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013127086A JP6070430B2 (ja) | 2013-06-18 | 2013-06-18 | 直列多重インバータ制御装置の2段変化防止方法とその装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013127086A JP6070430B2 (ja) | 2013-06-18 | 2013-06-18 | 直列多重インバータ制御装置の2段変化防止方法とその装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015002639A JP2015002639A (ja) | 2015-01-05 |
JP6070430B2 true JP6070430B2 (ja) | 2017-02-01 |
Family
ID=52296860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013127086A Expired - Fee Related JP6070430B2 (ja) | 2013-06-18 | 2013-06-18 | 直列多重インバータ制御装置の2段変化防止方法とその装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6070430B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6493591B1 (ja) * | 2018-03-30 | 2019-04-03 | 株式会社明電舎 | 三相多重インバータの制御方法および制御装置 |
JP6769526B1 (ja) * | 2019-06-18 | 2020-10-14 | 株式会社明電舎 | インバータシステム及びインバータシステムの制御方法 |
JP7318443B2 (ja) * | 2019-09-19 | 2023-08-01 | 株式会社明電舎 | 直列多重インバータおよび直列多重インバータの制御方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3316801B2 (ja) * | 1999-09-16 | 2002-08-19 | 株式会社日立製作所 | 多重電力変換装置の制御方法及び多重電力変換装置 |
JP4529113B2 (ja) * | 2003-08-18 | 2010-08-25 | 株式会社安川電機 | 電圧形インバータ及びその制御方法 |
JP4665602B2 (ja) * | 2004-09-10 | 2011-04-06 | 株式会社明電舎 | 多相直列多重電力変換装置のpwm制御方法 |
CA2620498C (en) * | 2005-09-09 | 2012-03-20 | Siemens Energy & Automation, Inc. | System and method of reducing harmonic effects on a power delivery system |
JP5317812B2 (ja) * | 2009-04-23 | 2013-10-16 | 本田技研工業株式会社 | 電動機の制御装置 |
JP2012175743A (ja) * | 2011-02-18 | 2012-09-10 | Meidensha Corp | Pwm電力変換器の制御装置および制御方法 |
US8619446B2 (en) * | 2012-04-27 | 2013-12-31 | Rockwell Automation Technologies, Inc. | Cascaded H-bridge (CHB) inverter level shift PWM with rotation |
-
2013
- 2013-06-18 JP JP2013127086A patent/JP6070430B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015002639A (ja) | 2015-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5892955B2 (ja) | 電力変換装置 | |
EP2923438B1 (en) | Multilevel converter | |
US9647575B2 (en) | Power converter | |
JP6341165B2 (ja) | 電力変換装置、相電流検出装置および相電流検出方法 | |
US10879816B2 (en) | Inverter control device | |
JP5794274B2 (ja) | マトリクスコンバータ | |
US10374503B2 (en) | Power conversion device | |
JP5900470B2 (ja) | 電流形電力変換装置 | |
US9755551B2 (en) | Power conversion device | |
CN108966683B (zh) | 逆变器控制装置 | |
JP6208089B2 (ja) | 3レベル三相インバータの駆動制御装置 | |
JP6070430B2 (ja) | 直列多重インバータ制御装置の2段変化防止方法とその装置 | |
JP2016226190A (ja) | 回転電機の制御装置 | |
Kamel et al. | Vector control of five-phase permanent magnet synchronous motor drive | |
US20100271853A1 (en) | Controller of power converter | |
JP2016208664A (ja) | インバータの制御装置 | |
JP5459304B2 (ja) | 電流形電力変換装置 | |
EP3771086A1 (en) | Power conversion device and rotary machine driving system | |
JP2013034334A (ja) | 回転機の制御装置 | |
WO2012066914A1 (ja) | 電力変換装置 | |
JP2016042772A (ja) | 3レベルインバータの制御方法及び制御装置 | |
JP6639756B1 (ja) | 回転機の制御装置 | |
JP7040077B2 (ja) | 電力変換装置 | |
JP3580133B2 (ja) | 電動機制御装置 | |
Maragliano et al. | A new N-level space vector modulator for cascaded multilevel converters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6070430 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |