JP6070430B2 - 直列多重インバータ制御装置の2段変化防止方法とその装置 - Google Patents

直列多重インバータ制御装置の2段変化防止方法とその装置 Download PDF

Info

Publication number
JP6070430B2
JP6070430B2 JP2013127086A JP2013127086A JP6070430B2 JP 6070430 B2 JP6070430 B2 JP 6070430B2 JP 2013127086 A JP2013127086 A JP 2013127086A JP 2013127086 A JP2013127086 A JP 2013127086A JP 6070430 B2 JP6070430 B2 JP 6070430B2
Authority
JP
Japan
Prior art keywords
forbidden band
phase
voltage
voltage command
avoidance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013127086A
Other languages
English (en)
Other versions
JP2015002639A (ja
Inventor
信貴 毛塚
信貴 毛塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP2013127086A priority Critical patent/JP6070430B2/ja
Publication of JP2015002639A publication Critical patent/JP2015002639A/ja
Application granted granted Critical
Publication of JP6070430B2 publication Critical patent/JP6070430B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、セル多重電圧形インバータの2段変化防止方法とその装置に係わり、特に、直列多重電圧形インバータ制御装置の2段変化防止手段を施したときにおけるキャリア周波数の上限値の緩和に関するものである。
インバータを構成する回路方式の一つとして、直列多重方式がある。直列多重方式は、従来の2レベルや3レベルなどのように直流リンク部が一つのインバータでなく、入力トランスで絶縁された複数の直流リンク部を持ち、セルユニットと呼ばれる単相インバータを多段に接続することで、接続した段数分の直流電圧の合計を出力することができる。
図11は直列3段の例を示したものである。各セルユニットの直流リンク電圧をVdc、U,V,W相の各セルユニットをそれぞれU1,U2,U3、V1,V2,V3、W1,W2,W3、インバータの負荷をLoadとし、Load端子電圧をVu,Vv,Vwとすると、VuはU1,U2,U3の電圧の和になるので下式となる。
Vu=Vu1+Vu2+Vu3
ここで、Vu1,Vu2,Vu3はU1,U2,U3の出力電圧である。
図12にセルユニットの主回路構成例を示す。Uは上段と接続されるレグの上アームのスイッチング素子、Xは上段と接続されるレグの下アームのスイッチング素子、Vは下段と接続されるレグの上アームのスイッチング素子、Yは下段と接続されるレグの下アームのスイッチング素子である。
上記のように構成される直列多重方式のインバータをモータ端子電圧に発生するサージ電圧を抑制するために2段変化を防止し、かつセルユニットの利用率を均等にしながらパルス幅変調(以下PWMという)する方法として搬送波位相選択方式(以下CPS方式という)が特許文献1により知られている。
ここで、2段変化とは単相インバータ1ユニットの直流リンク電圧Vdcの幅を1レベルとしたときの出力線間電圧に発生する2レベル分の変化のことである。
CPS方式のような多段PWM制御において電圧指令が領域境界付近の場合、2段変化が発生する。本来、相電圧波形はキャリアの頂点に対して凹または凸型のパルスとなる。しかし、電圧指令が領域の境界(キャリア頂点)付近にある場合、デッドタイム等の遅延時間によりこれと異なる極小パルスを発生し、線間電圧では極短い間隔で連続的なパルス変化となり擬似的な2段変化が生じる。これを防止するためにキャリア境界付近に禁止帯を設け、禁止体内でのスイッチングを禁止している。デッドタイムは主回路の上下アームの短絡防止のためにゲート信号のON/OFFを切り替えるときに設けられる時間である。
次に、問題となる2段変化の発生原理について述べる。
PWM変調した電圧指令はパルスとして出力される。そのパルスの型には2つの型がある。デッドタイムを考えずに搬送波と指令値を比較した場合に得られる出力電圧のパルスの型について図13に示す。搬送波は三角波を用いる。指令値が搬送波より大きい場合にはVdcを出力し小さい場合には0を出力することとする。V*は電圧指令を表している。
図13(a)に示すように基準線を引くと基準線間隔で出力相電圧のパルスは凸型となっていることがわかる。図13(b)に示すように基準線を引くと基準線間隔で出力相電圧のパルスは凹型となっていることがわかる。つまり、基準線を定めたときに基準線間の搬送波の頂点が上向きであるか下向きであるかによって出力パルスの型は決まることがわかる。このパルスの型を踏まえて図14に相電圧パルスの型と線間電圧の関係の例を示す。
図14(a)に示してある領域とは、特許文献1で示すように指令電圧から判別する電圧領域の境界となるレベルで区切られた範囲を意味しており、単相インバータ1ユニットの直流リンク電圧Vdcの幅となる。VuはU相出力電圧、VvはV相出力電圧、VuvはU-V間線間出力電圧を示している。他の(b)〜(h)の図も(a)と同様に定義する。
(a),(b)のようにパルスの型が同じ場合は線間電圧が1段変化となる。(c)のように凸型と凹型の組み合わせで凸型パルスの中央の幅と凹型パルスの中央の幅が一致している状態では線間電圧で2段変化が生じる。また、(d)のように凹凸パルスの幅が完全に一致しなくても似通った幅であれば連続的なパルス変化となり擬似的な2段変化が生じる(以下、疑似2段変化という)。したがって、パルス位相の型は線間電圧を形成する2相間で常に一致するようにしなければいけない。
(e)の条件では相電圧は同じ凸型であるが凸部の幅の大小関係が2相間で切り替わるときに線間電圧のパルスの立ち上がり/立ち下がりの間隔が狭くなるときがある。この際、線間電圧で疑似2段変化が生じているのがわかる。(f)(g)(h)は基本的にすべて凸型とし、基準線内の任意の場所でレベル領域移行による相電圧レベル変化を伴う過渡状態の例である。
(f)は、U相電圧が凸の中央より左側で立ち上がり変化を起こした場合である。線間電圧を見ると、このモードでは2段変化を生じないことがわかる。一方、(g)はU相電圧が凸の中央より右側で立ち上がり立変化を起こした場合であるが、V相電圧の立ち下がりタイミングと一致すると線間電圧で2段変化を生じている。(h)は凸の中央より左側の立ち下がりが問題となることを示している。
すなわち、2相間でパルスの立ち上がりと立ち下がりタイミングが同時、もしくは近接する可能性自体をなくすことが2段変化を完全に防止する条件である。また電圧指令自体が2段変化以上の変化率で変化した場合は線間電圧も2段変化以上となることから圧指令自体が2段変化以上の変化率でないことも2段変化防止の条件となる。
特開2006−109688
このような、セル多重方式のインバータに永久磁石同期電動機(以下、PMモータという)の制動停止方法として、特定の空間ベクトル軸上に単振動するような高周波電圧を加える方法を適用する。この際、他の制御方法と同じようにデッドタイムによる禁止帯処理の影響でキャリア周波数の上限が制限されてしまい、その結果として指令周波数が制限されてしまう。指令周波数は制動の自由度を向上させるためにはキャリア周波数の上限より高い周波数のほうが好ましい。
図15はデッドタイムによる影響で発生する2段変化について示したものである。図15に示すとおり、U2電圧が立ち下がってからU3電圧が立ち上がっていることでU相電圧凹型となり、これにより線間電圧U−Vが2段変化している。これは、U1,U2,U3の各出力電圧はデッドタイムを考慮しているためで、電圧の立ち上がりのときに遅れが出てしまっている。この遅れの影響によりU相電圧は本来凸型パルスとなるはずが凹型のパルスとなってしまい、これに伴いV相電圧は凸型のパルスとなることからU相とV相でパルスの型が異なってしまうため、図15に示すような擬似2段変化が発生する。
これを防止するために、キャリアの境界付近にスイッチングをしてはいけない領域(以下、禁止帯という)を設けることにより、デッドタイムによる2段変化及び擬似2段変化を防止する2段変化の発生を防止するものである。
図16は禁止帯を設けたときの2段変化防止の例を示したものである。図16は、直列3多重とし、出力される相電圧のレベル数7(0〜6)としたときのU相電圧の領域4と5の境界近辺を例として示し、Hfbの幅が禁止帯である。この禁止帯Hfbを設けることで、U2電圧が立ち下がるよりも先にU3電圧が立ち上がっていることが分り、これにより、U−V間電圧の2段変化の発生を防ぐことができる。
したがって、特許文献1では、この2段変化又は擬似2段変化を防止する手段が採られているが、デッドタイムによる禁止帯の回避量を考えるときに3相の電圧指令値を考慮しなければならないため、回避量が増えてしまい、その分キャリアの上限値もより制限されてしまう。PMモータの制動量の自由度を向上させるためにはキャリア周波数の上限値はより高周波の方が望ましい。
本発明の説明に先立って、禁止帯の設計について説明する。
単相インバータに使用するスイッチング素子をIGBTとした場合、IGBTのスイッチングの遅れ時間には次の要素がある。IGBTのデッドタイムとIGBTのゲートにスイッチのON/OFFの指令を実際に加えるゲート回路の遅延時間とIGBTのゲートにスイッチングの指令が加わってから実際にON/OFFするまでの時間が要素となる。よって、境界に対して片側分の禁止帯幅Hfbは以下の式で設定できる。
禁止帯幅[s] =IGBTデッドタイム[s] + ゲート回路遅延[s] +IGBTスイッチング遅延[s]
この禁止帯幅HfbにはU,V,W相のすべての相の電圧指令が入らないように生成する。3相すべてを禁止帯外に回避する方法を図17に示す。図17は一例であり、U,V,W相の関係は一意ではない。ここで、B1はV相の電圧指令値からE2までの距離、E1は下側の禁止帯縁、E2は上側の禁止帯縁とする。
図17(a)は禁止帯回避前の状態を示す。この例ではU相電圧指令が禁止帯内で他のV,W相電圧指令が禁止帯外である。禁止帯外への回避は、次の手順で行われる。
(1)まずU相電圧指令を禁止帯の外に移動する。その際、U相の電圧指令値からE1までの距離とE2までの距離を比較し、E1までの距離の方が近いのでE1の方向に禁止帯回避する。このときの禁止帯の回避量はA1(=u1−E1)となる。この回避量は他の相にも同時に行う。このため、U相電圧指令が禁止帯の外に移動したことによりV相電圧指令が禁止帯の内に入ってしまうが、W相の電圧指令は禁止帯の外である。この状態を示したものが図17(b)である。
(2)次に、V相を禁止帯の外に移動させる。移動させる方向は、V相電圧指令にE2の方向に回避量2Hfb を加え、U相電圧指令が再び禁止帯の内に入らないようにする。よって、U相の電圧指令値を図17(b)の状態のように移動させた禁止帯の縁E1ではなく、反対側の禁止帯の縁E2まで移動させるように回避量A2を選択し、A1+A2=2Hfbとする。これらの回避量を加えたことによりW相電圧指令が禁止帯の内に入ってしまう。この状態を示したものが図17(c)である。
(3)次に、W相電圧指令をE2までの距離の近い方向に禁止帯回避するようにする。図17(c)ではE1の方向に回避量を加える。このときはW相電圧指令を禁止帯の外に移動させるが、移動させたことによりU相電圧指令、V相電圧指令が再び禁止帯の内に入らないようにする必要がある。(a)の状態のV相電圧指令から遠くの禁止帯縁E1まで回避するようにすれば3相すべての電圧指令が禁止帯内に入ることはなくなる。この回避量をA3とする。
上記(1)〜(3)のように回避量を選択することにより図17(d)に示す状態となり禁止帯を回避することができる。
ここで、図17の状態でW相電圧指令値に対して上下の禁止帯までの距離がどの程度あれば必ず禁止帯に入らないかを説明すると、上側までの距離は回避量A2以上、下側までの距離は回避量A3以上あれば禁止帯の内側に入らないことが分る。よってW相電圧指令値の領域の上下の禁止帯幅の距離はA2+A3あればW相電圧指令値が禁止帯の内側に入らないことが分る。A3の値はB1+2×Hfbとなる。
次にA2の値は2×Hfb−A1となる。A2+A3は4×Hfb+B1−A1となる。この式から回避量はB1とA1によって決定されることがわかる。次に、A1とB1の関係を示す。U相の電圧指令値の回避量を加えたときにV相の電圧指令値が禁止帯内側に入る場合を考えるとB1≦A1の関係がある。B1がA1よりも大きい場合は禁止帯の内側に入ることはないのは図2からも明白である。A1はU相電圧指令値から近くの禁止帯の縁までの距離なので次の関係がある。0<A1<Hfb。A1とB1の関係から−Hfb<B1−A1<0となる。これらのことからW相電圧指令値が禁止帯の内側に入らないための領域の上下の禁止帯幅の最大距離A2+A3は4×Hfbとなる。
図18に三角波キャリアと禁止帯の関係を示す。ここで、Tはキャリア1周期の時間を示す。上記で説明したように各電圧領域での禁止帯間の距離は4×Hfb あれば禁止帯を回避できる。各電圧領域でキャリアの振幅に対して上下の電圧領域間の境界にそれぞれ禁止帯を設けることより、キャリアの振幅に対して禁止帯は2×Hfb あることがわかる。これらのことからキャリアの振幅が(2+4)×Hfb あればデッドタイム等の影響による2段変化を防止することができる。またキャリア周波数の上限を考える場合はキャリアの振幅は半周期で最小値から最大値まで変化するので、もう半周期も考慮する必要がある。よってキャリアの上限は(1)式で決まる。
上記のように、キャリアの振幅に対して禁止帯を設けることにより2段変化及び擬似2段変化を防止することは可能となるが、キャリア上限が(1)の式で決まり、制動の自由度を向上させるためには、キャリア周波数の上限制限の緩和が要望される。
そこで、本発明が目的とするとこは、禁止帯回避処理の回避量を軽減してキャリア周波数の上限の制限を緩和した直列多重インバータ制御装置を提供することにある。
本発明は、複数の単相インバータを多段に接続した直列多重インバータのPWM制御をCPS制御方式を用いて行うPWM制御装置であって、3相電圧指令を複数の電圧領域に区分し、領域間に禁止帯を設けてデットタイムの影響による2段変化発生を防止するPWM制御装置の2段変化発生を防止する方法において、
CPS制御部とデットタイム生成部との間に禁止帯回避処理部を設け、
高周波制動時に、前記3相電圧指令のうち何れか2相の電圧指令値を等しく与え、禁止帯の回避処理を禁止帯回避処理部で行うことを特徴としたものである。
また、本発明は、等しい電圧指令値が与えられる何れか2相の電圧指令値の回転基準位相は、時間による変化がない一定であることを特徴としたものである。
本発明は、複数の単相インバータを多段に接続した直列多重インバータのPWM制御をCPS制御方式を用いて行うPWM制御装置であって、3相電圧指令を複数の電圧領域に区分し、領域間に禁止帯を設けてデットタイムの影響による2段変化発生を防止するPWM制御装置の2段変化発生を防止するものにおいて、
高周波制動時に、前記3相電圧指令のうち何れか2相の電圧指令値を等しく与えると共に、
キャリアフェイズセレクト制御部とデットタイム生成部との間に禁止帯回避処理部を設け、
禁止帯回避処理部は、相電圧指令値領域の上側Di-pと領域の下側Di-Nを算出する算出手段と、
算出された上側Di-pと下側Di-Nが予め定めた禁止帯の内外を判定し、禁止帯外の場合には回避量=0とし、禁止帯内の場合には電圧のシフト量とシフト方向を判定する1回目の電圧シフト量演算手段と、
電圧シフト量演算手段により算出された電圧に基づき相電圧指令値領域の上側Di-pと領域の下側Di-Nを算出し、算出値が禁止帯の内外を判定して禁止帯外のときに回避量A1とし、禁止帯内のときに電圧シフト量を選択して回避量A2とする2回目の電圧シフト量演算手段
を備えたことを特徴としたものである。
また、本発明は、前記禁止帯回避処理部の出力側にゲート信号選択部を設け、ゲート信号選択部は、高周波制動の指令が入力された回数をカウントする機能と高周波制動指令の回数によりどの段数のセルを使用するかを禁止帯回避処理後のゲート指令との論理積を得ることで単相インバータの使用決定する機能を備えたことを特徴としたものである。
以上のとおり、本発明によれば、キャリア周波数の上限値をより高くすることが可能となったことで指令周波数を高くすることができ、PMモータ制動時の自由度の向上が可能となるものである。
本発明の実施形態を示すCPS方式によるPWM制御装置の部分図。 本発明の禁止帯回避処理のフローチャート。 回転座標変換を利用した3相交流電圧指令発生部の構成図。 座標の説明図。 禁止帯回避説明のための部分波形図。 各相電圧指令値と禁止帯縁及び境界までの距離の波形図。 3多重方式時の領域と禁止帯の説明図。 禁止帯と境界までの距離の波形図。 電圧指令値が禁止帯内の場合の波形図。 ゲート信号選択部の構成図。 直列多重インバータの構成図。 単相インバータ(セルユニット)の構成図。 出力パルス波形図。 相電圧パルス型と線間電圧の波形図。 デッドタイムの影響による2段変化発生図。 禁止帯による2段変化防止図。 禁止帯回避説明図。 三角波キャリアと禁止帯の関係図。
本発明は、CPS制御部とデットタイム生成部との間に禁止帯回避処理部を設け、高周波制動時に、前記3相電圧指令のうち何れか2相の電圧指令値を等しく与え、禁止帯の回避処理を禁止帯回避処理部で行うことで、禁止帯回避処理の回避量を軽減してキャリア周波数の上限の制限を緩和するもので、以下図に基づいて詳述する。
図1は、本発明が適用されるセル多重電圧形インバータ制御装置の部分図で、
1はU,V,Wの相電圧指令とキャリア周波数指令を発生するCPU、2は電圧領域を判定する電圧領域判定部で、相電圧指令に基づきCPS方式における電圧指令の領域とレベルが定義されて例えば領域0〜5に区分された各相の領域を判定する。3はキャリア信号生成部で、キャリア周波数指令に基づいてここでは60度、90度の位相差信号を生成してローテーション制御部4に出力する。ローテーション制御部4にはキャリアローテーションすべき組み合わせが定義されおり、ゲートステートの組み合わせが発生したときキャリアのローテーションを行い、キャリアフェイズセレクト(以下CPSという)制御部5に出力する。
10が本発明による禁止帯回避処理部で、図2に示すような処理機能を有している。
図3は回転座標変換を利用した三相交流の電圧指令発生部において、高周波電圧を重畳する制動方式のブロック図である。この電圧指令発生部を用いて高周波制動を行うために、d軸電圧指令Vd*は電圧指令振幅ΔVと各周波数ωhを有する高周波正弦波ΔV・sin(ωht)を加え、q軸電圧指令には零電圧指令を加える。回転座標変換の基準位相を生成する角周波数指令については、零(ω*=0)のままとしておく。このように電圧指令を加えることで三相電圧指令値は下記のようになる。
固定座標系(α−β座標系)と回転座標系(d−q座標系)を図4のように定義する。ここで、θreはα−β座標系からd−q座標系の位相差である。図1の回転座標基準位相を零(θ=0)とすることはθreを零とすることと等価である。よって、d−q座標系とα−β座標系は一致する。α−β座標系から三相座標系へ変換すれば三相電圧指令を求めることができる。
それぞれの座標系での電圧を次のように定義する。Vdはd軸電圧、Vqはq軸電圧、Vαはα軸電圧、Vβはβ軸電圧、VuはU相電圧、VvはV相電圧、WwをW相電圧とし、*がついているものは指令値とする。d軸電圧指令値とα電圧指令値、q軸電圧指令値とβ軸電圧指令値は一致することは明白である。
α−β座標系の電圧指令値を三相座標系への電圧指令値の変換は、(2),(3)式で行われる。
重畳する相電圧指令値は(4)式となる。
V相電圧指令値とW相電圧指令値を等しくなる。
上記のような電圧指令値における禁止帯回避を考えると図5のようになる。
図5は、本発明による禁止帯回避処理部10において電圧指令値を加えた場合の禁止帯回避方法の例を示したもので、U,V,W相の関係は一意ではない。ここで、B1はV相、W相の電圧指令値からE2までの距離、E1は下側の禁止帯縁、E2は上側の禁止帯縁とする。
図5(a)は禁止帯回避前の状態で、この例ではU相電圧指令が禁止帯内で他のV,W相電圧指令が禁止帯外である。まず、U相を禁止帯の外に移動する。U相の電圧指令値からE1までの距離とE2までの距離ではE1までの距離のほうが近いのでE1の方向に禁止帯回避するようにしている。このときの禁止帯の回避量をA1とする。
次にU相が禁止帯の外に移動したことによりV相、W相が禁止帯の内に入ってしまう。この状態を図5(b)に示す。このときはV相、W相を禁止帯の外に移動させる。移動させる方向は回避量を加えていないV相、W相電圧指令値からE1までの距離とE2までの距離の近い方向に禁止帯回避するようにする。図5(b)ではE2の方向に回避量を加える。この移動をさせたことによりU相が再び禁止帯の内に入らないようにする必要がある。よって、U相の電圧指令値を図5(b)の状態のように移動させた禁止帯の縁E1ではなく、反対側の禁止帯の縁E2まで移動させるように回避量A2を選択する。
このように回避量を選択することにより図5(c)に示す状態となり禁止帯を回避することができる。
ここで、図5の状態でV相、W相電圧指令値に対して上下の禁止帯までの距離がどの程度あれば必ず禁止帯に入らないかを示す。上側までの距離は回避量A2以上、下側までの距離は回避量A1以上あれば禁止帯の内側に入らないことが分る。よってV相、W相電圧指令値の領域の上下の禁止帯幅の距離はA1+A2あればV相、W相電圧指令値が禁止帯の内側に入らないことが分る。A2の値は2×Hfb−A1となる。A1+A2は2×Hfbとなり、V相,W相電圧指令値が禁止帯の内側に入らないための領域の上下の禁止帯幅の最大距離A1+A2は2×Hfbとなることから、キャリアの上限は(5)式で決まる。
禁止帯回避処理を一般化した場合のフローチャートを示したものが図2で、以下に各ステップ(A)〜(F)について説明する。
(1).ステップ(A)のDi-PとDi-Nの算出について
図6に各相電圧指令値と禁止帯縁及び境界までの距離の関係を、図7に3多重方式時の領域と禁止帯を示す。なお、図6,図7で、Di-P:i(=U,V,W)相電圧指令のある領域の上側の境界までの距離、Di-N :i(=U,V,W)相電圧指令値のある領域の下側の境界までの距離、αi1:i(=U,V,W)相の電圧指令値のある領域の近くの禁止帯縁までの距離、αi2:i(=U,V,W)相の電圧指令値からαi1の距離にある禁止帯縁の禁止帯と接している禁止帯縁までの距離とする。
また、電圧指令値が属している領域をFi、電圧指令値が属している領域の上側の領域をFi_P、電圧指令値が属している領域の下側の領域をFi_Nとする。
前述のように、1領域はセル1段分の電圧Vdcで定義されていることから、3多重の場合は領域の数は6つとなる。中間の境界である領域3と領域2の間の境界を値としては0とすると、領域5の上側は値としては3×Vdc、領域0の下側は値としては−3×Vdc の値となり、各境界の値は表1ように表せる。
よって、上記の表1のように境界の位置が決まる。ここで、各領域の上下の境界と表1の境界との関係を記す。
領域5と領域4の間の境界は、領域5の下側,領域4の上側に存在する。領域4と領域3の間の境界は、領域4の下側,領域3の上側に存在する。領域3と領域2の間の境界は、領域3の下側,領域2の上側に存在する。領域2と領域1の間の境界は、領域2の下側,領域1の上側に存在する。領域1と領域0の間の境界は、領域1の下側,領域0の上側に存在する。すなわち、各領域に対して境界は互いに接する上下に存在する。
これより、各電圧指令値の大きさから、まず電圧指令値が属している領域が分る。例として電圧指令値が2.5Vdc とすると、領域5の上側の境界よりも小さく、領域5と領域4の間の境界よりも大きいことから領域5に存在することは明白である。電圧指令値が属する領域が分れば上下の境界との位置と電圧指令値の値から距離を求めればよい。すなわち、(6),(7)式より、Di-PとDi-N が求まる。
ここで、BOj-p:電圧指令値が属する領域j(=0,1,2,3,4,5)の上側の境界の位置、BOj-N:電圧指令値が属する領域j(=0,1,2,3,4,5)の下側の境界の位置とする。
(2).ステップ(B)の禁止帯内外判定について
まず、各電圧指令値の上下の境界までの距離の最小値を求める。ここで、最小値をDi_minとする。
各相の最小値をさらに比較し最小値を求める。この値をDminとする。この最小値DminとHfbを比較しDminの方が小さければDmin に選択したDi_min のi相は禁止帯に属していることがわかる。DminとHfbを比較しDminの方が大きければすべての相が禁止帯の外にあることは明白であり回避量は0となる。
(3).ステップ(C)の電圧シフト量の演算について
Dmin に選択したDi_min のi相を禁止帯から回避する相として選択する。これは禁止帯の回避量は境界までの距離が短い方が大きくなるからである。図7と(8)式でこのことについて説明する。図8よりi相電圧指令値が禁止帯の中にあるときは境界までの距離が短い方が電圧指令値が属している領域の禁止帯縁E1までの距離が長いことがわかる。回避量A1をαi1とした式で定量的に禁止帯までの距離を示すと(8)式となる。
これより禁止帯の回避量は境界までの距離が短い方が大きくなることがわかる。また、電圧指令値が属している領域の上側の禁止帯内の場合を例としているが下側の禁止帯内の場合でも同様である。
(4).ステップ(D)のシフト方向判定について
ステップ(D)は回避量の補正の正負を判定する。
回避量が正となるのは、電圧指令値が属している領域(例として図7のFi)の下側の禁止帯までの距離が短い場合である。この場合、下側の禁止帯縁までの移動の方が属している領域の下側の領域(例として図7のFi_N)の上側の禁止帯縁まで移動するよりも回避量が少なくて済む。よって下側の禁止帯縁の禁止帯まで移動させることを考えると回避量を正の値として加えることにより移動させることができる。
回避量が負となるのは、電圧指令値が属している領域(例として図7のFi)の上側の禁止帯までの距離が短い場合である。この場合は上側の禁止帯縁までの移動の方が属している領域の上側の領域(例として図7のFi_P)の下側の禁止帯縁まで移動するよりも回避量が少なくて済む。よって上側の禁止帯縁の禁止帯まで移動させることを考えると回避量を負の値として加えることにより移動させることができる。
これらの処理を行うことにより回避量の算定ができ、算出した回避量は各相の電圧指令値に加える。加えることにより他の相が禁止帯内に移動してしまう可能性があるが、この場合は禁止帯回避処理を再度行わなければならない。
(5).ステップ(E)の禁止対外判定について
再度Di_PとDi_Nの算出を行う。この際のDi_PとDi_Nは(9),(10)式で求まる。
ステップ(A)の算出と異なる点は、回避量A1を考慮している点にある。考慮することにより(A)〜(C)までの禁止帯回避処理を行ったことにより禁止帯内に移動してしまった相が存在するかどうかを判定できる。この際に禁止帯内に電圧指令値が存在しなければ回避量はA1となる。
(6).ステップ(F)の電圧シフト量の選択について
ステップ(D)の処理で禁止帯内に電圧指令値が存在していた場合には図3と図8に示す場合が考えられる。回避量A1を加える前の電圧指令値が禁止帯の外にあり回避量A1を加えることにより禁止帯の中に入ってしまう場合と回避量A1を加える前の電圧指令値が禁止帯内にあり回避量A1を加えても依然として禁止帯の中に存在する場合が図9である。図9の場合でも回避量A2を選択することによりすべての相で禁止帯を回避できることがわかる。図5の場合は先にも示したので説明は省略する。
図5と図9の例は一例でありここでは回避量を加える前はU相電圧指令値が境界に近い例を示しているがV相,W相電圧指令値が境界に近い場合でも同様に考えることができる。これらを回避するには回避量A1を加えていない電圧指令値にαi2を加えればすべての相が禁止帯の外に移動することがわかる。よって、αi2を回避量A2として選択する。
この処理を行うことによりすべての相電圧指令値に対して禁止帯を回避することができる。
本実施例におけるセル多重電圧形インバータの例は3多重であることから、各段のゲート信号の選択が必要なる。図10は多重段のゲート信号選択部11を示したものである。ゲート信号選択部11は、禁止帯回避処理部5とデットタイム生成部6間に挿入されてカウント機能11aと各相それぞれ6個のアンド回路11bより構成されている。
カウント機能11aは、高周波制動の指令が入力された回数をカウントする機能である。アンド回路11bは、高周波制動指令の回数によりどの段数のセルを使用するかを禁止帯回避処理後のゲート指令との論理積を得ることによりセルの使用を決定する。
この実施例2は、実施例1のd軸電圧指令値と、q軸電圧指令値、角周波数指令の与え方はそのままとして、回転基準位相に直接指令を与えるものである。角周波数指令を与えていないことにより回転基準位相は時間によって変化すること
はなく一定となる。この時の指令値はそれぞれ60゜,120゜,180゜,240゜,300゜と与える。このように回転基準位相に指令を加えると3相のうち2相分の電圧指令値が等しくなる。各指令値を与えたときの3相電圧指令値は(11)式〜(15)式となる。
位相差を60゜としたときは
位相差を120゜としたときは
位相差を180゜としたときは
位相差を240゜としたときは
位相差を300゜としたときは
上記のように回転基準位相の指令値を120゜,180゜,240゜,300゜
と与えた場合に3相のうち2相分の電圧指令値が等しくなる。禁止帯の回避処理の方法は実施例1と同様に行えばキャリア周波数の上限を高くすることができる。
なお、上記各実施例においては制動電圧として多重をする場合についての説明であるが、制動電圧として多重をする必要の無い場合がある。制動電圧として多重不要のときには、図12のU2,U3、V2,V3、W2,W3のスイッチング素子UとYを連続的にオンし、図11のU1,V1,W1をインバータ動作させることで対応する。
1… CPU
2… 電圧領域判定部
3… キャリア信号生成部
4… ローテーション制御部
5… キャリアフェイズセレクト(CPS)制御部
6… デットタイム生成部
10… 禁止帯回避処理部
11… ゲート信号選択部

Claims (4)

  1. 複数の単相インバータを多段に接続した直列多重インバータのPWM制御をCPS制御方式を用いて行うPWM制御装置であって、3相電圧指令を複数の電圧領域に区分し、領域間に禁止帯を設けてデットタイムの影響による2段変化発生を防止するPWM制御装置の2段変化発生を防止する方法において、
    CPS制御部とデットタイム生成部との間に禁止帯回避処理部を設け、
    高周波制動時に、前記3相電圧指令のうち何れか2相の電圧指令値を等しく与え、禁止帯の回避処理を禁止帯回避処理部で行うことを特徴とした直列多重インバータ制御装置の2段変化発生防止方法。
  2. 前記等しい電圧指令値が与えられる何れか2相の電圧指令値の回転基準位相は、時間による変化がない一定であることを特徴とした請求項1記載の直列多重インバータ制御装置の2段変化発生防止方法。
  3. 複数の単相インバータを多段に接続した直列多重インバータのPWM制御をCPS制御方式を用いて行うPWM制御装置であって、3相電圧指令を複数の電圧領域に区分し、領域間に禁止帯を設けてデットタイムの影響による2段変化発生を防止するPWM制御装置の2段変化発生を防止するものにおいて、
    高周波制動時に、前記3相電圧指令のうち何れか2相の電圧指令値を等しく与えると共に、
    キャリアフェイズセレクト制御部とデットタイム生成部との間に禁止帯回避処理部を設け、
    禁止帯回避処理部は、相電圧指令値領域の上側Di-pと領域の下側Di-Nを算出する算出手段と、
    算出された上側Di-pと下側Di-Nが予め定めた禁止帯の内外を判定し、禁止帯外の場合には回避量=0とし、禁止帯内の場合には電圧のシフト量とシフト方向を判定する1回目の電圧シフト量演算手段と、
    電圧シフト量演算手段により算出された電圧に基づき相電圧指令値領域の上側Di-pと領域の下側Di-Nを算出し、算出値が禁止帯の内外を判定して禁止帯外のときに回避量A1とし、禁止帯内のときに電圧シフト量を選択して回避量A2とする2回目の電圧シフト量演算手段
    を備えたことを特徴とする直列多重インバータ制御装置の2段変化発生防止装置。
  4. 前記禁止帯回避処理部の出力側にゲート信号選択部を設け、ゲート信号選択部は、高周波制動の指令が入力された回数をカウントする機能と高周波制動指令の回数によりどの段数のセルを使用するかを禁止帯回避処理後のゲート指令との論理積を得ることで単相インバータの使用決定する機能を備えたことを特徴とする請求項3記載の直列多重インバータ制御装置の2段変化発生防止装置。
JP2013127086A 2013-06-18 2013-06-18 直列多重インバータ制御装置の2段変化防止方法とその装置 Expired - Fee Related JP6070430B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013127086A JP6070430B2 (ja) 2013-06-18 2013-06-18 直列多重インバータ制御装置の2段変化防止方法とその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013127086A JP6070430B2 (ja) 2013-06-18 2013-06-18 直列多重インバータ制御装置の2段変化防止方法とその装置

Publications (2)

Publication Number Publication Date
JP2015002639A JP2015002639A (ja) 2015-01-05
JP6070430B2 true JP6070430B2 (ja) 2017-02-01

Family

ID=52296860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013127086A Expired - Fee Related JP6070430B2 (ja) 2013-06-18 2013-06-18 直列多重インバータ制御装置の2段変化防止方法とその装置

Country Status (1)

Country Link
JP (1) JP6070430B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6493591B1 (ja) * 2018-03-30 2019-04-03 株式会社明電舎 三相多重インバータの制御方法および制御装置
JP6769526B1 (ja) * 2019-06-18 2020-10-14 株式会社明電舎 インバータシステム及びインバータシステムの制御方法
JP7318443B2 (ja) * 2019-09-19 2023-08-01 株式会社明電舎 直列多重インバータおよび直列多重インバータの制御方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3316801B2 (ja) * 1999-09-16 2002-08-19 株式会社日立製作所 多重電力変換装置の制御方法及び多重電力変換装置
JP4529113B2 (ja) * 2003-08-18 2010-08-25 株式会社安川電機 電圧形インバータ及びその制御方法
JP4665602B2 (ja) * 2004-09-10 2011-04-06 株式会社明電舎 多相直列多重電力変換装置のpwm制御方法
CA2620498C (en) * 2005-09-09 2012-03-20 Siemens Energy & Automation, Inc. System and method of reducing harmonic effects on a power delivery system
JP5317812B2 (ja) * 2009-04-23 2013-10-16 本田技研工業株式会社 電動機の制御装置
JP2012175743A (ja) * 2011-02-18 2012-09-10 Meidensha Corp Pwm電力変換器の制御装置および制御方法
US8619446B2 (en) * 2012-04-27 2013-12-31 Rockwell Automation Technologies, Inc. Cascaded H-bridge (CHB) inverter level shift PWM with rotation

Also Published As

Publication number Publication date
JP2015002639A (ja) 2015-01-05

Similar Documents

Publication Publication Date Title
JP5892955B2 (ja) 電力変換装置
EP2923438B1 (en) Multilevel converter
US9647575B2 (en) Power converter
JP6341165B2 (ja) 電力変換装置、相電流検出装置および相電流検出方法
US10879816B2 (en) Inverter control device
JP5794274B2 (ja) マトリクスコンバータ
US10374503B2 (en) Power conversion device
JP5900470B2 (ja) 電流形電力変換装置
US9755551B2 (en) Power conversion device
CN108966683B (zh) 逆变器控制装置
JP6208089B2 (ja) 3レベル三相インバータの駆動制御装置
JP6070430B2 (ja) 直列多重インバータ制御装置の2段変化防止方法とその装置
JP2016226190A (ja) 回転電機の制御装置
Kamel et al. Vector control of five-phase permanent magnet synchronous motor drive
US20100271853A1 (en) Controller of power converter
JP2016208664A (ja) インバータの制御装置
JP5459304B2 (ja) 電流形電力変換装置
EP3771086A1 (en) Power conversion device and rotary machine driving system
JP2013034334A (ja) 回転機の制御装置
WO2012066914A1 (ja) 電力変換装置
JP2016042772A (ja) 3レベルインバータの制御方法及び制御装置
JP6639756B1 (ja) 回転機の制御装置
JP7040077B2 (ja) 電力変換装置
JP3580133B2 (ja) 電動機制御装置
Maragliano et al. A new N-level space vector modulator for cascaded multilevel converters

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161219

R150 Certificate of patent or registration of utility model

Ref document number: 6070430

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees