JP2012175743A - Pwm電力変換器の制御装置および制御方法 - Google Patents

Pwm電力変換器の制御装置および制御方法 Download PDF

Info

Publication number
JP2012175743A
JP2012175743A JP2011032773A JP2011032773A JP2012175743A JP 2012175743 A JP2012175743 A JP 2012175743A JP 2011032773 A JP2011032773 A JP 2011032773A JP 2011032773 A JP2011032773 A JP 2011032773A JP 2012175743 A JP2012175743 A JP 2012175743A
Authority
JP
Japan
Prior art keywords
voltage
pwm
command value
current
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011032773A
Other languages
English (en)
Inventor
Shizunori Hamada
鎮教 濱田
Toshimichi Takahashi
利道 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP2011032773A priority Critical patent/JP2012175743A/ja
Publication of JP2012175743A publication Critical patent/JP2012175743A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Inverter Devices (AREA)

Abstract

【課題】PWM制御におけるパルス欠けを無くし、かつ電圧飽和が起きにくくなる。
【解決手段】制御装置は、電流指令値と電流検出値の電流偏差の比例積分(PI)演算によって電圧指令値を生成するACR部1と、PWMゲート指令を生成するPWM部2と、PWMゲート指令にデッドタイムを付与するデッドタイム部3とを備える。電圧リミッタLIMdは、電流自動制御部1で生成する電圧指令値から電圧飽和回避補償量を減じた電圧飽和回避指令値を、PWMキャリア信号のピーク値から電圧リミット幅だけ低い電圧に制限してPWM部の電圧指令値とする。ラッチ回路Latchは、電圧飽和回避指令値と電圧リミッタLIMで制限した電圧指令値との偏差を電圧飽和回避補償量として求め、この電圧飽和回避補償量を1制御周期(Z-1)保持する。
【選択図】図1

Description

本発明は、PWM電力変換器の制御装置および制御方法に係り、特に電圧指令値が電圧飽和領域に近いときのPWM制御に関する。
図5に従来のPWM電力変換器の制御装置の構成図を示す。図5ではモータMの駆動電流を電流検出器CTで検出し、ロータ位相θをエンコーダencで検出し、電流自動制御部(ACR:Automatic Current Regulator)1で電流自動制御を行っている。検出した各相の電流値をそれぞれIu_det、Iv_det、Iw_detとすると、ACR部1は各相電流検出とdq軸の電流指令Id_cmd、Iq_cmdの偏差のPI(比例積分)演算および検出位相θを用いて三相電圧指令Vcmd_u、Vcmd_v、Vcmd_wを生成する。三相電圧指令はリミッタLIMpでPWM制御でのキャリア振幅値の±1[p.u.]でリミットされる。PWM部2はキャリアCarrierと電圧指令値を比較し、三相PWMゲート指令gate_u、gate_v、gate_wを生成する。デッドタイム(DT)部3はデッドタイムを付与してインバータ(INV)4のゲート指令g_u、g_v、g_w、g_x、g_y、g_zを生成する。これらのゲート指令により、インバータ(INV)4がモータに供給する電圧、電流、トルクなどの電力変換指令とし、電流自動制御とPWM制御を含めた電力変換制御を実現する。
図6はACR部1の詳細な構成を示す。uvw/dq演算部は電流検出値を三相/二相変換し、Id_det、Iq_detを求める。PI演算部は、モータ電流を電流指令値Id_cmd、Iq_cmdに追従させるよう、電流偏差を比例積分演算し、この演算結果として電圧指令値Vd_cmd、Vq_cmdを生成する。dq/uvw演算部は電圧指令値Vd_cmd、Vq_cmdを二相/三相変換し、三相の電圧指令値Vcmd_u、Vcmd_v、Vcmd_wを求める。
図7の(a),(b)にPWM制御のゲート指令生成波形を示し、キャリア信号Carrierと電圧指令値Vcmdとの大小比較により、ゲート指令gateを生成する。PWMを用いた電力変換器では電圧指令値をキャリア信号Carrierの最大値もしくは最小値で制限すると、その区間のその相のゲートは変化しない。そのため、高い電流応答(たとえばキャリア周波数に近い周波数)かつ高い電圧出力を実現させようとすると、ゲートのスイッチング回数が出力周波数に対して少ないので所望の電流応答は得られない。図7の(a)と(b)を比較すると、(a)では電圧指令値がキャリア信号Carrierよりも大きく、キャリア信号Carrierの最大値、最小値に制限すると、その間のゲート変化がなく、スイッチング回数が少ないことがわかる。
以上の条件は電力変換器の出力が電圧飽和している時に起きる現象である。これを防止するためには電圧飽和しない、もしくは電圧飽和を起きにくくした制御法が必要になる。一般的には、電圧指令をキャリア振幅の最大値、最小値でリミット(クランプ)する方法が知られている。
例えば、特許文献1では、PWM変調率が1以上のとき、各相の指令電圧に対して変調率が1以上の部分をクランプする。さらに、特許文献1では、変調率に応じた電圧バイアスを電圧指令値に加えるとともに、電圧飽和処理前と後の電圧指令値の半周期平均値の比が常に1またはその近傍に維持されるよう電圧バイアスを制御する。
この電圧バイアス処理により、指令電圧が電圧飽和状態であっても、インバータゲインが高くなることを防ぎまたは電流のオーバーシュートしない、変調率の最大限までPWMインバータに線形ゲインを与える。
特開平10−341597号公報
特許文献1では電圧指令値を1[p.u.]でリミットしているが、電圧指令値が1[p.u.]に近い値になる電圧飽和近傍では、ゲート指令が非常に細くなるため、デッドタイム生成時にパルス欠けが発生し、出力電圧誤差要因になる。
図8にはデッドタイム生成におけるパルス欠け発生の例を示す。図8においてg_upは電力変換器の上アームゲート指令、g_dnは下アームゲート指令、Tdはデッドタイムである。
さらに、高電流出力の電力変換器では高負荷を取るため、スイッチング素子を並列に配置することがある。この種の電力変換器では、細いパルスを出力する場合、並列接続のスイッチング素子のターンオンおよびターンオフにばらつき(ズレ)があると、これによって片方のみにパルス欠けが発生する可能性がある。
本発明の目的は、PWM制御におけるパルス欠けを無くし、かつ電圧飽和が起きにくくなるPWM電力変換器の制御装置および制御方法を提供することにある。
前記のように、PWM制御において、電圧飽和近傍での電流応答を向上させるには電圧指令を飽和させないように制御する必要がある。また、デッドタイム生成時のパルス欠けを防ぐため、最小幅のPWM信号にデッドタイムを生成してもパルスが残るように電圧リミットを設定する必要がある。しかしながら、電圧リミットを設けた場合、リミット前後で電流誤差が発生し、出力電圧誤差になる。
本発明は、上記の課題を解決するため、PWMキャリア信号のピーク値から予め設定した電圧リミット幅Vlimitだけ低い電圧に電圧指令値Vcmd_u、Vcmd_v、Vcmd_wを制限してPWM信号を生成することでパルス欠けを無くし、さらに電圧指令値Vcmd_u、Vcmd_v、Vcmd_wに電圧飽和回避補償量を重畳させることで電圧飽和が起きにくくなるようにしたもので、以下の装置および方法を特徴とする。
(装置の発明)
(1)電流指令値と電流検出値の電流偏差の比例積分(PI)演算によって電圧指令値を生成する電流自動制御部と、電圧指令値とPWMキャリア信号との比較によりPWMゲート指令を生成するPWM部と、前記PWMゲート指令にデッドタイムを付与して電力変換指令を生成するデッドタイム部とを備えたPWM電力変換器の制御装置であって、
前記電流自動制御部で生成する前記電圧指令値から電圧飽和回避補償量を減じた電圧飽和回避指令値を、前記PWMキャリア信号のピーク値から予め設定した電圧リミット幅だけ低い電圧に制限して前記PWM部の電圧指令値とする電圧リミッタLIMdと、
前記電圧飽和回避指令値と前記電圧リミッタLIMdで制限した電圧指令値との偏差を前記電圧飽和回避補償量として求め、この電圧飽和回避補償量を1制御周期(Z-1)保持するラッチ回路Latchを備えたことを特徴とする。
(2)電流指令値と電流検出値の電流偏差の比例積分(PI)演算によって電圧指令値を生成する電流自動制御部と、電圧指令値とPWMキャリア信号との比較によりPWMゲート指令を生成するPWM部と、前記PWMゲート指令にデッドタイムを付与して電力変換指令を生成するデッドタイム部とを備えたPWM電力変換器の制御装置であって、
前記電流自動制御部で生成する前記電圧指令値を、前記PWMキャリア信号のピーク値から予め設定した電圧リミット幅だけ低い電圧に制限して前記PWM部の電圧指令値とする電圧リミッタLIMdと、
前記電流自動制御部で生成する電圧指令値と前記電圧リミッタLIMdで制限した電圧指令値との偏差を電圧飽和回避補償量として求め、この電圧飽和回避補償量を1制御周期(Z-1)保持するラッチ回路Latchを備え、
前記電流自動制御部は、前記ラッチ回路Latchの出力を前記比例積分(PI)演算の比例ゲイン(Kp)分だけ前記電流偏差から減算し、その減算結果を前記比例積分(PI)演算の積分項(Ki/s)の積分入力とする演算手段を備えたことを特徴とする。
(3)前記電圧リミット幅は、前記PWMキャリアの周波数Fcと前記デッドタイムTdの積に比例した値に設定する手段を備えたことを特徴とする。
(方法の発明)
(4)電流指令値と電流検出値の電流偏差の比例積分(PI)演算によって電圧指令値を生成する電流自動制御部と、電圧指令値とPWMキャリア信号との比較によりPWMゲート指令を生成するPWM部と、前記PWMゲート指令にデッドタイムを付与して電力変換指令を生成するデッドタイム部とを備えたPWM電力変換器の制御方法であって、
電圧リミッタLIMdは、前記電流自動制御部で生成する前記電圧指令値から電圧飽和回避補償量を減じた電圧飽和回避指令値を、前記PWMキャリア信号のピーク値から予め設定した電圧リミット幅だけ低い電圧に制限して前記PWM部の電圧指令値とし、
ラッチ回路Latchは、前記電圧飽和回避指令値と前記電圧リミッタLIMdで制限した電圧指令値との偏差を前記電圧飽和回避補償量として求め、この電圧飽和回避補償量を1制御周期(Z-1)保持することを特徴とする。
(5)電流指令値と電流検出値の電流偏差の比例積分(PI)演算によって電圧指令値を生成する電流自動制御部と、電圧指令値とPWMキャリア信号との比較によりPWMゲート指令を生成するPWM部と、前記PWMゲート指令にデッドタイムを付与して電力変換指令を生成するデッドタイム部とを備えたPWM電力変換器の制御方法であって、
電圧リミッタLIMdは、前記電流自動制御部で生成する前記電圧指令値を、前記PWMキャリア信号のピーク値から予め設定した電圧リミット幅だけ低い電圧に制限して前記PWM部の電圧指令値とし、
ラッチ回路Latchは、前記電流自動制御部で生成する電圧指令値と前記電圧リミッタLIMdで制限した電圧指令値との偏差を電圧飽和回避補償量として求め、この電圧飽和回避補償量を1制御周期(Z-1)保持し、
前記電流自動制御部は、前記ラッチ回路Latchの出力を前記比例積分(PI)演算の比例ゲイン(Kp)分だけ前記電流偏差から減算し、その減算結果を前記比例積分(PI)演算の積分項(Ki/s)の積分入力とすることを特徴とする。
(6)前記電圧リミット幅は、前記PWMキャリアの周波数Fcと前記デッドタイムTdの積に比例した値に設定することを特徴とする。
以上のとおり、本発明によれば、PWMキャリア信号のピーク値から予め設定した電圧リミット幅Vlimitだけ低い電圧に電圧指令値Vcmd_u、Vcmd_v、Vcmd_wを制限してPWM信号を生成するため、電圧飽和付近でも最小オンパルス幅が保持されてパルス欠けを無くすことができる。
さらに、本発明によれば、電圧指令値Vcmd_u、Vcmd_v、Vcmd_wに電圧飽和回避補償量を重畳させるため、電圧飽和が起きにくくなる。
実施形態1のPWM電力変換器の制御装置の構成図。 実施形態1におけるPWM制御のゲート指令生成波形図。 実施形態2のPWM電力変換器の制御装置の構成図。 実施形態2のACR部の詳細な構成図。 従来のPWM電力変換器の制御装置の構成図。 ACR部の詳細な構成図。 PWM制御のゲート指令生成波形図。 デッドタイム生成におけるパルス欠け発生の例。
(実施形態1)
図1に本実施形態によるPWM電力変換器の制御装置の構成図を示す。基本的には図5の構成と同じであるが、大きく2つの箇所に違いがあり、説明簡略化のために相違する部分のみを説明する。
まず、パルス欠けを発生させないための機構について説明する。図5ではACR部からの電圧指令値を±1[p.u.]の電圧リミッタLIMpで制限するが、本実施形態では図2に示すように電圧指令値をPWMキャリア信号のピーク値(最大値、最小値)から予め設定した電圧リミット幅Vlimitだけ低い電圧に制限する電圧リミッタLIMdを設ける。これはデッドタイム生成におけるパルス欠けをも防止するための禁止帯域である。
この電圧リミット幅Vlimitは、下記式で示すように、PWMキャリア周波数Fc[Hz]とデッドタイムTd[s]によって一意にまたは可変設定する。この設定手段は、PWMキャリア周波数Fcが高いほど電圧指令値との比較でゲート指令が細くなってパルス欠けが発生し易いこと、および挿入するデッドタイムTdの時間幅が大きくなるほどゲート指令が細くなってパルス欠けが発生し易いことを比例関係として設定するもので、係数「2」はキャリアの1周期にデッドタイムが2回発生することに合わせた値である。
Vlimit=2×Td[s]×Fc[Hz]
この電圧リミット幅Vlimitの設定により、電圧指令値の制限最大値・制限最小値は次のように決まる。
電圧指令の制限最大値Vmax=+1−Vlimit
電圧指令の制限最小値Vmin=−1+Vlimit
次に、電圧飽和を起きにくくする機構について説明する。図1においてACR出力である電圧指令値Vcmd_u、Vcmd_v、Vcmd_wから電圧飽和回避補償量を減じて電圧飽和回避指令値とし、この電圧飽和回避指令値で上記の電圧指令値の制限最大値Vmaxおよび制限最小値Vminに従った電圧リミットをかける。リミット前の電圧飽和回避指令値をVcmd_u’、Vcmd_v’、Vcmd_w’とし、リミット後の電圧指令値をVcmd_u”、Vcmd_v”、Vcmd_w”とする。そのリミット前後の偏差Vdiff_u、Vdiff_v、Vdiff_wを電圧飽和回避補償量とし、この偏差をラッチ回路Latchで1制御周期(Z-1)保持する。このとき、電圧飽和回避補償量は電圧リミット幅Vlimitに掛かった分に相当する。
ここで、これらの補償をまとめると下式のようになる。ただし、nは任意の自然数である。
Figure 2012175743
したがって、本実施形態では、電圧指令値に電圧リミット幅Vlimitを設け、さらに電圧飽和回避補償量(電圧リミット幅Vlimitに掛かった分)だけ電圧指令値Vcmd_u、Vcmd_v、Vcmd_wを下げることで、最終的にはVcmd_u”、Vcmd_v”、Vcmd_w”をPWM部2の入力にすることで、電圧飽和付近でも最小オンパルス幅を保持してパルス欠けを無くし、かつ電圧飽和を起きにくくした電流制御ができる。
また、パルス欠けを無くすことで、出力電圧誤差要因を減らすことができる。
また、高電流出力を得る電力変換器に適用して並列接続のスイッチング素子のターンオンおよびターンオフにばらつき(ズレ)がある場合にもパルス欠けを防止できる。このスイッチング素子の片方のパルス欠け防止によって、同じアーム間で分担電流の不平衡を無くし、サージ電圧を抑制でき、スイッチング素子の寿命を延ばし、電力変換器の故障停止を抑制できる、などの効果がある。
また、電圧飽和状態になりにくいため、電圧飽和近傍でも所望の電圧指令が得られること、電圧飽和近傍でも所望の出力電流が得られること、負荷が電動機の場合には所望の電流を得て所望のトルクが得られること、などの効果がある。
(実施形態2)
図3に本実施形態におけるPWM電力変換器の制御装置の構成図を示す。本実施形態は、パスル欠けを防ぐための電圧指令値をリミッタLIMdによって電圧リミット幅Vlimitに制限することについては実施形態1と全く同じ機構とするため、その説明を省略する。
本実施形態は、電圧飽和を起きにくくする機構が実施形態1と異なるため、これを説明する。電圧飽和時には電圧指令値Vcmd_u、Vcmd_v、Vcmd_wがリミッタLIMdによってリミットされるため、それらの偏差は一向に縮まらない。しかし、従来のACR部1にもつ積分項は、図6に示すように、電流指令値と電流検出値の偏差を減少させようと積分動作を継続するため、電圧指令値も増大し続ける。結果的に電圧指令値はリミットに掛かり続け、ワインドアップの状態となる。これを防止するため、本実施形態では、アンチワインドアップ処理を行う。
本実施形態では、ACR部1の詳細な構成を図4に示すように、自動整合型のPI制御に変更する。図3のラッチ回路Latchでは電圧リミッタLIMdによる電圧指令値の前後の差分Vdiff_u、Vdiff_v、Vdiff_wを電圧飽和回避補償量として保持しておく。図4におけるuvw/dq演算部は差分Vdiff_u、Vdiff_v、Vdiff_wを三相/二相変換してVdiff_d、Vdiff_qを求め、これらに係数項1/Kpを乗じることで比例ゲインKp分だけ電流偏差から減算し、その減算結果を積分項(Ki/s)の積分入力とする。
以上の構成になる自動整合型PI制御では、電圧飽和時に積分動作を止めることになる(積分項の入力を零にする)。これにより、電圧飽和しても結果的に、電圧指令値が電圧飽和値に張り付かないため、電圧飽和が起きにくい制御を実現する。
なお、本実施形態においても、実施形態1と同様に、電圧指令値を電圧リミット幅Vlimitに制限する電圧リミッタLIMdを設けることで、パルス欠けを防止することができ、これに伴い出力電圧誤差要因を減らすこと、サージ電圧を抑制すること、などの効果がある。
1 電流制御部
2 PWM部
3 デッドタイム(DT)部
4 インバータ(INV)
LIMp 電圧リミッタ
CT 電流検出器
enc エンコーダ
M モータ
LIMd 電圧リミッタ
Latch ラッチ回路

Claims (6)

  1. 電流指令値と電流検出値の電流偏差の比例積分(PI)演算によって電圧指令値を生成する電流自動制御部と、電圧指令値とPWMキャリア信号との比較によりPWMゲート指令を生成するPWM部と、前記PWMゲート指令にデッドタイムを付与して電力変換指令を生成するデッドタイム部とを備えたPWM電力変換器の制御装置であって、
    前記電流自動制御部で生成する前記電圧指令値から電圧飽和回避補償量を減じた電圧飽和回避指令値を、前記PWMキャリア信号のピーク値から予め設定した電圧リミット幅だけ低い電圧に制限して前記PWM部の電圧指令値とする電圧リミッタLIMdと、
    前記電圧飽和回避指令値と前記電圧リミッタLIMdで制限した電圧指令値との偏差を前記電圧飽和回避補償量として求め、この電圧飽和回避補償量を1制御周期(Z-1)保持するラッチ回路Latchを備えたことを特徴とするPWM電力変換器の制御装置。
  2. 電流指令値と電流検出値の電流偏差の比例積分(PI)演算によって電圧指令値を生成する電流自動制御部と、電圧指令値とPWMキャリア信号との比較によりPWMゲート指令を生成するPWM部と、前記PWMゲート指令にデッドタイムを付与して電力変換指令を生成するデッドタイム部とを備えたPWM電力変換器の制御装置であって、
    前記電流自動制御部で生成する前記電圧指令値を、前記PWMキャリア信号のピーク値から予め設定した電圧リミット幅だけ低い電圧に制限して前記PWM部の電圧指令値とする電圧リミッタLIMdと、
    前記電流自動制御部で生成する電圧指令値と前記電圧リミッタLIMdで制限した電圧指令値との偏差を電圧飽和回避補償量として求め、この電圧飽和回避補償量を1制御周期(Z-1)保持するラッチ回路Latchを備え、
    前記電流自動制御部は、前記ラッチ回路Latchの出力を前記比例積分(PI)演算の比例ゲイン(Kp)分だけ前記電流偏差から減算し、その減算結果を前記比例積分(PI)演算の積分項(Ki/s)の積分入力とする演算手段を備えたことを特徴とするPWM電力変換器の制御装置。
  3. 前記電圧リミット幅は、前記PWMキャリアの周波数Fcと前記デッドタイムTdの積に比例した値に設定する手段を備えたことを特徴とする請求項1または2に記載のPWM電力変換器の制御装置。
  4. 電流指令値と電流検出値の電流偏差の比例積分(PI)演算によって電圧指令値を生成する電流自動制御部と、電圧指令値とPWMキャリア信号との比較によりPWMゲート指令を生成するPWM部と、前記PWMゲート指令にデッドタイムを付与して電力変換指令を生成するデッドタイム部とを備えたPWM電力変換器の制御方法であって、
    電圧リミッタLIMdは、前記電流自動制御部で生成する前記電圧指令値から電圧飽和回避補償量を減じた電圧飽和回避指令値を、前記PWMキャリア信号のピーク値から予め設定した電圧リミット幅だけ低い電圧に制限して前記PWM部の電圧指令値とし、
    ラッチ回路Latchは、前記電圧飽和回避指令値と前記電圧リミッタLIMdで制限した電圧指令値との偏差を前記電圧飽和回避補償量として求め、この電圧飽和回避補償量を1制御周期(Z-1)保持することを特徴とするPWM電力変換器の制御方法。
  5. 電流指令値と電流検出値の電流偏差の比例積分(PI)演算によって電圧指令値を生成する電流自動制御部と、電圧指令値とPWMキャリア信号との比較によりPWMゲート指令を生成するPWM部と、前記PWMゲート指令にデッドタイムを付与して電力変換指令を生成するデッドタイム部とを備えたPWM電力変換器の制御方法であって、
    電圧リミッタLIMdは、前記電流自動制御部で生成する前記電圧指令値を、前記PWMキャリア信号のピーク値から予め設定した電圧リミット幅だけ低い電圧に制限して前記PWM部の電圧指令値とし、
    ラッチ回路Latchは、前記電流自動制御部で生成する電圧指令値と前記電圧リミッタLIMdで制限した電圧指令値との偏差を電圧飽和回避補償量として求め、この電圧飽和回避補償量を1制御周期(Z-1)保持し、
    前記電流自動制御部は、前記ラッチ回路Latchの出力を前記比例積分(PI)演算の比例ゲイン(Kp)分だけ前記電流偏差から減算し、その減算結果を前記比例積分(PI)演算の積分項(Ki/s)の積分入力とすることを特徴とするPWM電力変換器の制御方法。
  6. 前記電圧リミット幅は、前記PWMキャリアの周波数Fcと前記デッドタイムTdの積に比例した値に設定することを特徴とする請求項4または5に記載のPWM電力変換器の制御方法。
JP2011032773A 2011-02-18 2011-02-18 Pwm電力変換器の制御装置および制御方法 Withdrawn JP2012175743A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011032773A JP2012175743A (ja) 2011-02-18 2011-02-18 Pwm電力変換器の制御装置および制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011032773A JP2012175743A (ja) 2011-02-18 2011-02-18 Pwm電力変換器の制御装置および制御方法

Publications (1)

Publication Number Publication Date
JP2012175743A true JP2012175743A (ja) 2012-09-10

Family

ID=46978122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011032773A Withdrawn JP2012175743A (ja) 2011-02-18 2011-02-18 Pwm電力変換器の制御装置および制御方法

Country Status (1)

Country Link
JP (1) JP2012175743A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015002639A (ja) * 2013-06-18 2015-01-05 株式会社明電舎 直列多重インバータ制御装置の2段変化防止方法とその装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015002639A (ja) * 2013-06-18 2015-01-05 株式会社明電舎 直列多重インバータ制御装置の2段変化防止方法とその装置

Similar Documents

Publication Publication Date Title
US11139771B2 (en) Control device and control method for AC motor and AC motor drive system
US10236818B2 (en) Drive and control apparatus for multiple-winding motor
KR101027231B1 (ko) 영구 자석 동기 전동기의 벡터 제어 장치
CN108123653B (zh) 马达控制系统的自适应脉宽调制
US20080224649A1 (en) Anti-windup control for a current regulator of a pulse width modulation inverter
JP2015195678A (ja) 電力変換装置、発電システム、制御装置および電力変換方法
JP2013017383A (ja) 埋込型永久磁石同期電動機の駆動装置
US10734917B2 (en) Power conversion device and power conversion method
US10389289B2 (en) Generating motor control reference signal with control voltage budget
US10411615B2 (en) Power converter
JP2015201996A (ja) 電力変換装置、電力変換装置の制御装置および電力変換装置の制御方法
US10608560B2 (en) Motor controller and a motor system
WO2017119214A1 (ja) 電力変換装置
JP2009201248A (ja) クランプ式電力変換装置
JP6449129B2 (ja) 電力変換装置
RU2664591C1 (ru) Способ управления электрической мощностью и устройство управления электрической мощностью
JP5888074B2 (ja) 電力変換装置
JP2009124799A (ja) モータ制御装置
JP2008312372A (ja) 電力変換装置
JP5321622B2 (ja) モータ制御方法およびその装置
JP2015126641A (ja) 電動機の制御装置
JP2012175743A (ja) Pwm電力変換器の制御装置および制御方法
JP6177623B2 (ja) 同期電動機制御装置
JP7111026B2 (ja) 電動機駆動システムおよび電動機駆動システムにおけるインバータ制御方法
JP2013172550A (ja) モータ制御装置及びモータの3相電圧指令生成方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513