JP6059441B2 - 測距システム - Google Patents
測距システム Download PDFInfo
- Publication number
- JP6059441B2 JP6059441B2 JP2012064427A JP2012064427A JP6059441B2 JP 6059441 B2 JP6059441 B2 JP 6059441B2 JP 2012064427 A JP2012064427 A JP 2012064427A JP 2012064427 A JP2012064427 A JP 2012064427A JP 6059441 B2 JP6059441 B2 JP 6059441B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- light
- unit
- light emission
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Radar Systems And Details Thereof (AREA)
Description
前記第1タイミング補正部は、前記シーケンサからの前記第2発光信号Pe2を遅延させた第1オフセット信号Pe5と、前記発光駆動部の前記出力信号(第4発光信号Pe4)との位相比較結果のみに基づいて第1制御信号(第3発光信号Pe3)を生成して、前記発光駆動部に出力する。
前記第2タイミング補正部は、前記シーケンサからの前記第2受光信号Pr2を遅延させた第2オフセット信号Pr5と、前記受光駆動部の前記出力信号(第4受光信号Pr4)との位相比較結果のみに基づいて第2制御信号(第3受光信号Pr3)を生成して、前記受光駆動部に出力する。
この第3の本発明に係る測距システムは、さらに、前記発光部の直接光を受光して、発光タイミング観測信号Skとして出力する受光素子を別途有する。前記制御部は、前記発光部の発光タイミング及び前記受光部の受光タイミングを規定するシーケンサと、基準クロックを生成し、前記シーケンサに前記基準クロックを出力する基準クロック生成部と、前記発光部に出力信号を出力して前記発光部を駆動する発光駆動部と、少なくとも前記シーケンサと共に1つの装置に実装され、前記受光部に出力信号を出力して前記受光部を駆動する受光駆動部と、タイミング補正部とを備える。
そして、前記シーケンサは、前記発光タイミングの基となる第1発光信号Pe1を生成する第1信号生成回路と、前記受光タイミングの基となる第1受光信号Pr1を生成する第2信号生成回路と、前記第1発光信号Pe1を前記基準クロックに同期させた第2発光信号Pe2を生成する第1クロック同期回路と、前記第1受光信号Pr1を前記基準クロックに同期させた第2受光信号Pr2を生成する第2クロック同期回路と、を備える。
前記タイミング補正部は、前記発光部のためのタイミング補正部のみであり、前記シーケンサからの前記第2発光信号Pe2を遅延させたオフセット信号Pe5と、前記受光素子からの前記発光タイミング観測信号Skとの位相比較結果のみに基づいて、前記制御信号(第3発光信号Pe3)を生成して、前記発光駆動部のみに出力する。
MSB LSB
↓ ↓
「0010000000000000」
を時間分解能設定部51から供給する。これにより、出力側から見て14番目の第1セレクタ66aが基準クロックclkを選択し、出力側から見て1番目〜13番目の第1セレクタ66aがそれぞれ1つ前の第1遅延素子74aの出力を選択することになり、14個の第1遅延素子74aによる第1遅延線DL1が構成されることになる。なお、第1遅延線DL1としては、実際には、100個以上の第1遅延素子74aを用いてもよい。
MSB LSB
↓ ↓
「0010000000000000」
が第1タイミング補正制御ロジック回路54Aから供給する。これにより、入力側から見て2番目の第1遅延素子74aから入力側から見て3番目の第2遅延素子74bへの経路が選択され、その結果、第2発光信号Pe2が遅延時間{(2×τ1)+(14×τ2)}だけ遅延された第3発光信号Pe3として出力される。同様に、第1遅延線DL1として3個の第1遅延素子74aを選択し、第2遅延線DL2として13個の第2遅延素子74bを選択した場合は、入力側から見て3番目の第1遅延素子74aから入力側から見て4番目の第2遅延素子74bへの経路が選択され、その結果、第2発光信号Pe2が遅延時間{(3×τ1)+(13×τ2)}だけ遅延された第3発光信号Pe3として出力される。前者と後者の遅延時間の差は、|{(2×τ1)+(14×τ2)}−{(3×τ1)+(13×τ2)}|=|τ2−τ1|となり、第2セレクタ66bによって経路を切り替えることにより、|τ2−τ1|の時間分解能を得ることができる。なお、上述の例では、16個の第1遅延素子74a及び16個の第2遅延素子74bの場合を示したが、実際には、100個以上の第1遅延素子74a及び100個以上の第2遅延素子74bを用いてもよい。
10C…第3測距システム 12…測距対象物
14…放射光 16…発光部
18…反射光 20…受光部
22…制御部 24…距離演算部
28…基準クロック生成部 30…シーケンサ
32…発光駆動部 34…受光駆動部
36A…第1タイミング補正部 36B…第2タイミング補正部
42…固体撮像装置 46a…第1遅延同期ループ回路
46b…第2遅延同期ループ回路
48A〜48D…第1遅延時間制御回路〜第4遅延時間制御回路
52A…第1タイミング補正用位相比較器
52B…第2タイミング補正用位相比較器
54A…第1タイミング補正制御ロジック回路
54B…第2タイミング補正制御ロジック回路
56…直接光 58…受光素子
66a…第1セレクタ 66b…第2セレクタ
74a…第1遅延素子 74b…第2遅延素子
DL1…第1遅延線 DL2…第2遅延線
Claims (3)
- 測距対象物に向けて放射光を放射する発光部と、
前記放射光の前記測距対象物からの反射光を受光し、受光光量に応じた出力を行う受光部と、
前記発光部及び前記受光部を制御する制御部と、
前記受光部の出力を用いてタイム・オブ・フライト法により前記測距対象物までの距離を演算する距離演算部と、を有する測距システムであって、
前記制御部は、前記発光部の発光タイミング及び前記受光部の受光タイミングを規定するシーケンサと、
基準クロックを生成し、前記シーケンサに前記基準クロックを出力する基準クロック生成部と、
前記発光部に出力信号を出力して前記発光部を駆動する発光駆動部と、
前記受光部に出力信号を出力して前記受光部を駆動する受光駆動部と、
第1タイミング補正部と、
第2タイミング補正部と、を備え、
前記シーケンサは、
前記発光タイミングの基となる第1発光信号を生成する第1信号生成回路と、
前記受光タイミングの基となる第1受光信号を生成する第2信号生成回路と、
前記第1発光信号を前記基準クロックに同期させた第2発光信号を生成する第1クロック同期回路と、
前記第1受光信号を前記基準クロックに同期させた第2受光信号を生成する第2クロック同期回路と、を備え、
前記第1タイミング補正部は、
前記シーケンサからの前記第2発光信号を遅延させた第1オフセット信号と、前記発光駆動部の前記出力信号との位相比較結果のみに基づいて第1制御信号を生成して、前記発光駆動部に出力し、
前記第2タイミング補正部は、
前記シーケンサからの前記第2受光信号を遅延させた第2オフセット信号と、前記受光駆動部の前記出力信号との位相比較結果のみに基づいて第2制御信号を生成して、前記受光駆動部に出力し、
前記第1タイミング補正部は、第1遅延時間調整回路と、第2遅延時間調整回路と、第1タイミング補正用位相比較器と、第1タイミング補正制御ロジック回路とを有し、
前記シーケンサからの前記第2発光信号は、前記第1遅延時間調整回路及び前記第2遅延時間調整回路に入力され、
前記第1遅延時間調整回路は、前記第2発光信号を基準として遅延させた信号を前記第1制御信号として前記発光駆動部に出力し、
前記第2遅延時間調整回路は、前記第2発光信号から前記発光駆動部の出力までの遅延時間をオフセットとするように、前記第2発光信号を基準として遅延させた信号を第1オフセット信号として出力し、
前記第1タイミング補正用位相比較器は、前記第1オフセット信号と前記発光駆動部の前記出力信号との位相比較を行って第1位相比較結果として出力し、
前記第1タイミング補正制御ロジック回路は、前記第1位相比較結果に基づいた第1遅延調整信号を出力し、
前記第1遅延時間調整回路は、前記第1遅延調整信号を入力して、前記第2発光信号のタイミングを調整し、
前記第2タイミング補正部は、第3遅延時間調整回路と、第4遅延時間調整回路と、第2タイミング補正用位相比較器と、第2タイミング補正制御ロジック回路とを有し、
前記シーケンサからの前記第2受光信号は、前記第3遅延時間調整回路及び前記第4遅延時間調整回路に入力され、
前記第3遅延時間調整回路は、前記第2受光信号を基準として遅延させた信号を、前記第2制御信号として前記受光駆動部に出力し、
前記第4遅延時間調整回路は、前記第2受光信号から前記受光駆動部の出力までの遅延時間をオフセットとするように、前記第2受光信号を基準として遅延させた信号を第2オフセット信号として出力し、
前記第2タイミング補正用位相比較器は、前記第2オフセット信号と前記受光駆動部の前記出力信号との位相比較を行って第2位相比較結果として出力し、
前記第2タイミング補正制御ロジック回路は、前記第2位相比較結果に基づいた第2遅延調整信号を出力し、
前記第3遅延時間調整回路は、前記第2遅延調整信号を入力して、前記第2受光信号のタイミングを調整することを特徴とする測距システム。 - 測距対象物に向けて放射光を放射する発光部と、
前記放射光の前記測距対象物からの反射光を受光し、受光光量に応じた出力を行う受光部と、
前記発光部及び前記受光部を制御する制御部と、
前記受光部の出力を用いてタイム・オブ・フライト法により前記測距対象物までの距離を演算する距離演算部と、を有する測距システムであって、
前記制御部は、
前記発光部の発光タイミング及び前記受光部の受光タイミングを規定するシーケンサと、
基準クロックを生成し、前記シーケンサに前記基準クロックを出力する基準クロック生成部と、
前記発光部に出力信号を出力して前記発光部を駆動する発光駆動部と、
少なくとも前記シーケンサと共に1つの装置に実装され、前記受光部に出力信号を出力して前記受光部を駆動する受光駆動部と、
タイミング補正部と、を備え、
前記シーケンサは、
前記発光タイミングの基となる第1発光信号を生成する第1信号生成回路と、
前記受光タイミングの基となる第1受光信号を生成する第2信号生成回路と、
前記第1発光信号を前記基準クロックに同期させた第2発光信号を生成する第1クロック同期回路と、
前記第1受光信号を前記基準クロックに同期させた第2受光信号を生成する第2クロック同期回路と、を備え、
前記タイミング補正部は、前記発光部のためのタイミング補正部のみであり、前記シーケンサからの前記第2発光信号を遅延させたオフセット信号と、前記発光駆動部の前記出力信号との位相比較結果のみに基づいて制御信号を生成して、前記発光駆動部のみに出力し、
前記タイミング補正部は、第1遅延時間調整回路と、第2遅延時間調整回路と、タイミング補正用位相比較器と、タイミング補正制御ロジック回路とを有し、
前記シーケンサからの前記第2発光信号は、前記第1遅延時間調整回路及び前記第2遅延時間調整回路に入力され、
前記第1遅延時間調整回路は、前記第2発光信号を基準として遅延させた信号を、前記制御信号として前記発光駆動部に出力し、
前記第2遅延時間調整回路は、前記第2発光信号から前記発光駆動部の出力までの遅延時間をオフセットとするように、前記第2発光信号を基準として遅延させた信号を前記オフセット信号として出力し、
前記タイミング補正用位相比較器は、前記オフセット信号と前記発光駆動部の出力信号との位相比較を行って位相比較結果として出力し、
前記タイミング補正制御ロジック回路は、前記位相比較結果に基づいた遅延調整信号を出力し、
前記第1遅延時間調整回路は、前記遅延調整信号を入力して、前記第2発光信号のタイミングを調整することを特徴とする測距システム。 - 測距対象物に向けて放射光を放射する発光部と、
前記放射光の前記測距対象物からの反射光を受光し、受光光量に応じた出力を行う受光部と、
前記発光部及び前記受光部を制御する制御部と、
前記受光部の出力を用いてタイム・オブ・フライト法により前記測距対象物までの距離を演算する距離演算部と、を有する測距システムであって、
さらに、前記発光部の直接光を受光して、発光タイミング観測信号として出力する受光素子を別途有し、
前記制御部は、
前記発光部の発光タイミング及び前記受光部の受光タイミングを規定するシーケンサと、
基準クロックを生成し、前記シーケンサに前記基準クロックを出力する基準クロック生成部と、
前記発光部に出力信号を出力して前記発光部を駆動する発光駆動部と、
少なくとも前記シーケンサと共に1つの装置に実装され、前記受光部に出力信号を出力して前記受光部を駆動する受光駆動部と、
タイミング補正部と、を備え、
前記シーケンサは、
前記発光タイミングの基となる第1発光信号を生成する第1信号生成回路と、
前記受光タイミングの基となる第1受光信号を生成する第2信号生成回路と、
前記第1発光信号を前記基準クロックに同期させた第2発光信号を生成する第1クロック同期回路と、
前記第1受光信号を前記基準クロックに同期させた第2受光信号を生成する第2クロック同期回路と、を備え、
前記タイミング補正部は、前記発光部のためのタイミング補正部のみであり、前記シーケンサからの前記第2発光信号を遅延させたオフセット信号と、前記受光素子からの前記発光タイミング観測信号との位相比較結果のみに基づいて制御信号を生成して、前記発光駆動部のみに出力し、
前記タイミング補正部は、第1遅延時間調整回路と、第2遅延時間調整回路と、タイミング補正用位相比較器と、タイミング補正制御ロジック回路とを有し、
前記シーケンサからの前記第2発光信号は、前記第1遅延時間調整回路及び前記第2遅延時間調整回路に入力され、
前記第1遅延時間調整回路は、前記第2発光信号を基準として遅延させた信号を、前記制御信号として前記発光駆動部に出力し、
前記第2遅延時間調整回路は、前記第2発光信号から前記発光駆動部の出力までの遅延時間をオフセットとするように、前記第2発光信号を基準として遅延させた信号を前記オフセット信号として出力し、
前記タイミング補正用位相比較器は、前記オフセット信号と前記発光駆動部の出力信号との位相比較を行って位相比較結果として出力し、
前記タイミング補正制御ロジック回路は、前記位相比較結果に基づいた遅延調整信号を出力し、
前記第1遅延時間調整回路は、前記遅延調整信号を入力して、前記第2発光信号のタイミングを調整することを特徴とする測距システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012064427A JP6059441B2 (ja) | 2012-03-21 | 2012-03-21 | 測距システム |
US13/838,053 US9109888B2 (en) | 2012-03-21 | 2013-03-15 | Distance measuring system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012064427A JP6059441B2 (ja) | 2012-03-21 | 2012-03-21 | 測距システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013195306A JP2013195306A (ja) | 2013-09-30 |
JP6059441B2 true JP6059441B2 (ja) | 2017-01-11 |
Family
ID=49394423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012064427A Expired - Fee Related JP6059441B2 (ja) | 2012-03-21 | 2012-03-21 | 測距システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6059441B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10054675B2 (en) | 2014-10-24 | 2018-08-21 | Analog Devices, Inc. | Active compensation for phase alignment errors in time-of-flight cameras |
US10509113B2 (en) * | 2017-04-07 | 2019-12-17 | ActLight SA | Techniques for performing time of flight measurements |
JP7305535B2 (ja) * | 2017-08-28 | 2023-07-10 | ソニーセミコンダクタソリューションズ株式会社 | 測距装置、及び、測距方法 |
US11543497B2 (en) | 2017-12-22 | 2023-01-03 | Sony Semiconductor Solutions Corporation | Sensor chip, electronic equipment, and apparatus |
WO2020129954A1 (ja) * | 2018-12-18 | 2020-06-25 | パナソニックセミコンダクターソリューションズ株式会社 | 測距撮像装置 |
KR102646902B1 (ko) * | 2019-02-12 | 2024-03-12 | 삼성전자주식회사 | 거리 측정을 위한 이미지 센서 |
US11639989B2 (en) * | 2019-05-13 | 2023-05-02 | Analog Devices International Unlimited Company | Time of flight transmitter with self-stabilized optical output phase |
CN114527472A (zh) * | 2021-12-31 | 2022-05-24 | 上海灵昉科技有限公司 | 激光测距控制器及激光测距设备 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2757600B2 (ja) * | 1991-07-30 | 1998-05-25 | 株式会社デンソー | 時間a/d変換回路 |
US6717656B2 (en) * | 2000-01-20 | 2004-04-06 | Asian Optical Co. Ltd. | Method and apparatus of a laser range detector |
JP4971744B2 (ja) * | 2006-10-18 | 2012-07-11 | パナソニック株式会社 | 強度変調光を用いた空間情報検出装置 |
JP2009038517A (ja) * | 2007-07-31 | 2009-02-19 | Panasonic Electric Works Co Ltd | 駆動回路 |
JP5552215B2 (ja) * | 2008-03-27 | 2014-07-16 | パナソニック株式会社 | 発光装置およびそれを用いる空間情報検出装置 |
JP5507053B2 (ja) * | 2008-03-27 | 2014-05-28 | パナソニック株式会社 | 距離測定装置 |
-
2012
- 2012-03-21 JP JP2012064427A patent/JP6059441B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013195306A (ja) | 2013-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6059441B2 (ja) | 測距システム | |
US9109888B2 (en) | Distance measuring system | |
CN109309479B (zh) | 电路装置、物理量测量装置、电子设备和移动体 | |
JP5936405B2 (ja) | 測距システム | |
US7391353B2 (en) | Analog/digital converter | |
US11828850B2 (en) | 3D image sensor and related 3D image sensing module and hand-held device | |
US11275400B2 (en) | Data transmission apparatus and data transmission method | |
US20150015310A1 (en) | Clock delay detecting circuit and semiconductor apparatus using the same | |
CN111033307B (zh) | 传感器装置以及测定方法 | |
US20140118717A1 (en) | Optoelectric Control Apparatus for Satellite Laser Ranging System | |
JP7431924B2 (ja) | 半導体回路及び距離計測装置 | |
JP5936401B2 (ja) | 測距システム | |
JPWO2020129954A1 (ja) | 測距撮像装置 | |
KR102140117B1 (ko) | 클럭 위상 조절 회로 및 이를 포함하는 반도체 장치 | |
US20110169501A1 (en) | Delay circuit | |
JP5577232B2 (ja) | 時間デジタル変換器 | |
US20210389458A1 (en) | Sensor device and detection method | |
JP2013205092A (ja) | 時間測定装置 | |
JP2020008483A (ja) | 撮像装置および撮像装置の制御方法 | |
KR102420037B1 (ko) | 실시간 캘리브레이션을 지원하는 tdc | |
JP2010221456A (ja) | 画像形成装置 | |
JP7288086B2 (ja) | 信号のエッジの時点を検出するための方法及び評価ユニット | |
US20240255619A1 (en) | Sensor device | |
JP2017034383A (ja) | 伝送装置および同期方法 | |
KR101520283B1 (ko) | Iq 신호 발생기의 위상 교정회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150915 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6059441 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |