JP2009038517A - 駆動回路 - Google Patents

Abstract

【課題】負荷のリアクタンス成分の変動によって負荷を駆動するための出力の立上り時間が変動した場合であっても負荷の動作が変動するのを抑制する。
【解決手段】負荷Ａの容量値が変動した場合、駆動回路１の傾き調整回路６は、電流制御回路５０，５１のｐＭＯＳ５２及びｎＭＯＳ５３に印加するゲート電圧を調整し、ｐＭＯＳ５２及びｎＭＯＳ５３の各ソース−ドレイン間に流れる電流を調整する。つまり、出力ドライバ４のＣＭＯＳ回路４０を構成するｐＭＯＳ４１及びｎＭＯＳ４２のそれぞれのオン時にｐＭＯＳ４１及びｎＭＯＳ４２の各ソース−ドレイン間に流れる電流を調整する。これにより、出力ドライバ４と負荷Ａとの間に流れる電流を制御し、負荷Ａの容量成分を充放電させる時間を制御するため、負荷Ａの駆動電圧の立上り及び立下りの傾きを補正し、上記駆動電圧の立上り時間及び立下り時間を一定時間にする。
【選択図】図１

Description

本発明は、リアクタンス成分を有する負荷を駆動する駆動回路に関するものである。

従来の駆動回路９は、図１０に示すように、入力信号（制御信号）Ｖｉｎの振幅レベルを調整する入力回路９０と、入力回路９０からの制御信号の出力タイミング（遅延時間や出力間隔等）を調整する制御回路９１と、直流電源ＤＣから給電され制御回路９１からの制御信号によって制御される出力ドライバ９２とを備えている。制御信号Ｖｉｎは、入力回路９０及び制御回路９１を通り、出力ドライバ９２に入力される。出力ドライバ９２は、この制御信号に基づいて、所望の電圧振幅（電流振幅）、立上り時間及び立下り時間の駆動電圧（駆動電流）を出力して負荷Ａを駆動する。

ところで、上記駆動回路を用いたものの一例として、ＴＯＦ（Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ）方式を用いた距離計測装置がある。このＴＯＦ方式を用いた距離計測装置は計測対象の物体までの距離を計測するものであり、例えばＬＥＤなどであり物体に光を照射する発光素子と、例えばＣＣＤやＣＭＯＳなどであり物体で反射された反射光を受光する受光素子と、受光素子の受光量に基づいて物体までの距離を計測する演算部とを備えるとともに、発光素子や受光素子を駆動するものとして上記駆動回路を備える。この距離計測装置は、発光素子側の駆動回路が発光素子に駆動電流を供給することによって発光素子が光を発光し、この光が物体で反射し、受光素子側の駆動回路が受光素子に駆動電圧を印加することによって受光素子が反射光を１／４周期ごとに所定の時間幅で受光し、演算部が４つの受光量を用いて発光素子からの照射光と反射光の位相差を求め、この位相差から物体までの距離を計測する。

このようなＴＯＦ方式を用いた距離計測装置では、発光素子からの照射光の発光タイミングと反射光を受光する受光素子の受光タイミングとの関係を一定にすることが重要である。発光タイミング及び受光タイミングの変動は計測誤差となるため、正確な距離を計測することが困難になる。発光タイミング及び受光タイミングが変動する原因としては、例えば距離計測装置を構成する部品の加工ばらつき等による特性ばらつきや、温度や湿度等の環境変化による部品の特性ばらつき等がある。

このような発光タイミング及び受光タイミングの変動を抑制するために、従来の駆動回路は、発光タイミングと受光タイミングの位相誤差を補正するための遅延調整回路を備える。これにより、発光タイミングに対する受光タイミングの相対遅延を一定に補正することができる。

なお、従来の駆動回路の他の例として、特許文献１には、発光素子に駆動電流を供給する発光素子ドライバ回路が開示されている。特許文献１の発光素子ドライバ回路（駆動回路）は、入力信号の差動増幅を行う差動増幅回路と、差動増幅回路の出力信号に基づいて発光素子を発光させるための回路（出力ドライバ）とを備える。発光素子を発光させるための回路は、差動増幅回路の出力信号に応じて発光素子に駆動電流を供給し、発光素子を発光させることができる。
特開２００５−２６０００１号公報（段落００１８，００２２及び図１）

ところで、上記計測対象装置において、物体までの距離を精度よく安定に計測するためには、発光タイミング及び受光タイミングの位相誤差を補正するだけでは不十分であり、受光素子の駆動電圧の立上り時間及び発光素子の駆動電流の立上り時間を一定にする必要がある。受光素子の駆動電圧の立上り時間及び発光素子の駆動電流の立上り時間が変動すると、発光素子の点灯期間及び受光素子の受光時間がばらついて、発光素子や受光素子を一定状態で動作させることができなくなり、距離計測の精度が低下するためである。

受光素子の駆動電圧の立上り時間が変動する原因について説明する。受光素子は容量成分を有し、この受光素子の容量成分は、出力ドライバからの駆動電圧の立上り時に充電される。このため、上記駆動電圧は、立上り開始から完全に立ち上がるまで時間（立上り時間）を要する。受光素子の容量成分が一定の場合、この容量成分の充電時間も一定であるため、上記駆動電圧の立上り時間は一定時間となる。

しかし、従来の駆動回路には、受光素子の容量成分が温度特性を持つため、温度が変動して受光素子の容量値が変動すると、上記容量成分の充電時間が変動し、受光素子の駆動電圧の立上り時間が変動してしまう。

誘導成分を有する発光素子の場合も同様であり、従来の駆動回路には、発光素子の誘導成分が温度に対して変動することから、発光素子の駆動電流が立ち上がるまでの立上り時間が温度変化に対して変動してしまう。

つまり、従来の駆動回路は、負荷のリアクタンス成分（受光素子の容量成分や発光素子の誘導成分）が変動した場合、負荷の出力（受光素子の駆動電圧や発光素子の駆動電流）の立上り時間の変動を抑制することができなかった。これにより、負荷の動作が変動してしまうという問題があった。

本発明は上記の点に鑑みて為されたものであり、その目的は、負荷のリアクタンス成分の変動によって負荷を駆動するための出力の立上り時間が変動した場合であっても負荷の動作が変動するのを抑制することができる駆動回路を提供することにある。

請求項１の発明は、直流電源からの給電によって動作し、リアクタンス成分を有する負荷を駆動する駆動回路であって、一端が前記直流電源に接続され他端が前記負荷に接続されるスイッチング素子を有し当該スイッチング素子のオンオフ切替によって前記負荷を駆動する出力ドライバと、前記スイッチング素子の一端と前記直流電源との間に挿入され当該スイッチング素子のオン時に当該スイッチング素子と前記負荷との間に流れる電流を制御する電流制御回路と、前記電流制御回路を制御して前記スイッチング素子と前記負荷との間に流れる電流を制御させることによって少なくとも当該スイッチング素子をオンにしたときの前記出力ドライバの出力の立上りの傾きを調整する傾き調整回路とを備えることを特徴とする。

請求項２の発明は、請求項１の発明において、前記出力ドライバが、前記スイッチング素子として、一端が前記直流電源の一端に接続され他端が前記負荷に接続されるｐＭＯＳと、一端が前記直流電源の他端に接続され他端が前記負荷に接続され前記ｐＭＯＳとＣＭＯＳ回路を構成するｎＭＯＳとを有し、前記ｐＭＯＳ及びｎＭＯＳが交互にオンオフを切り替えることによって前記負荷を駆動し、前記電流制御回路が、前記ｐＭＯＳの一端と前記直流電源の一端との間に挿入され当該ｐＭＯＳのオン時に当該ｐＭＯＳと前記負荷との間に流れる電流を制御する第１の電流制御用スイッチング素子と、前記ｎＭＯＳの一端と前記直流電源の他端との間に挿入され当該ｎＭＯＳのオン時に当該ｎＭＯＳと前記負荷との間に流れる電流を制御する第２の電流制御用スイッチング素子とを有し、前記傾き調整回路が、前記第１の電流制御用スイッチング素子を制御して前記ｐＭＯＳと前記負荷との間に流れる電流を制御させることによって当該ｐＭＯＳをオンにしたときの前記出力の立上りの傾きを調整するとともに、前記第２の電流制御用スイッチング素子を制御して前記ｎＭＯＳと前記負荷との間に流れる電流を制御させることによって当該ｎＭＯＳをオンにしたときの前記出力の立下りの傾きを調整することを特徴とする。

請求項３の発明は、請求項１又は２の発明において、前記電流制御回路が、インピーダンス可変素子からなることを特徴とする。

請求項４の発明は、請求項１又は２の発明において、前記出力ドライバが、互いに並列に設けられそれぞれの一端が前記直流電源に接続され他端が結合されて前記負荷に接続される複数のスイッチング素子を有し当該各スイッチング素子のオンオフ切替によって前記負荷を駆動し、前記電流制御回路が、前記スイッチング素子ごとに当該スイッチング素子の一端と前記直流電源との間に挿入された複数のオンオフスイッチを有し、前記各オンオフスイッチのオンオフの組み合わせによって当該各スイッチング素子の少なくとも一部のオン時に当該各スイッチング素子と前記負荷との間に流れる電流の総和を制御し、前記傾き調整回路が、前記各オンオフスイッチのオンオフの組み合わせを制御して前記各スイッチング素子と前記負荷との間に流れる電流の総和を制御させることを特徴とする。

請求項５の発明は、請求項４の発明において、入力端が前記傾き調整回路に接続され当該傾き調整回路から入力された信号をデジタル信号に変換し当該デジタル信号の大きさに対応した出力信号を前記各オンオフスイッチに出力するＡＤ変換器を備え、前記複数のスイッチング素子が、それぞれ異なるオン抵抗を有し、前記傾き調整回路が、前記各オンオフスイッチのオンオフを制御するための調整信号を前記ＡＤ変換器に出力し、前記ＡＤ変換器に対して前記調整信号をデジタル信号に変換させ当該デジタル信号の大きさに基づいてオンにするオンオフスイッチに出力信号を出力させることによって、前記各オンオフスイッチのオンオフの組み合わせを制御して前記各スイッチング素子と前記負荷との間に流れる電流の総和を制御させることを特徴とする。

請求項６の発明は、請求項１乃至５のいずれか１項の発明において、前記傾き調整回路が、温度センサと、前記電流制御回路を制御するための調整値を温度ごとに予め記憶する記憶手段と、前記温度センサで計測された温度に対応する調整値を前記記憶手段から選択し当該選択した調整値に基づいて前記電流制御回路を制御して前記スイッチング素子と前記負荷との間に流れる電流を制御させる判別手段とを有することを特徴とする。

請求項７の発明は、請求項１乃至５のいずれか１項の発明において、前記傾き調整回路が、前記出力の少なくとも立上りの傾きを求める微分回路と、前記微分回路で求めた前記傾きから最大傾きを検出するピーク検出回路と、前記ピーク検出回路で検出された前記最大傾きに基づいて前記電流制御回路を制御して前記スイッチング素子と前記負荷との間に流れる電流を制御させる判別回路とを有することを特徴とする。

請求項８の発明は、請求項７の発明において、前記傾き調整回路が、温度センサと、前記ピーク検出回路で検出された前記最大傾きを記憶するレジスタと、前記温度センサで計測された温度と当該温度センサで一定時間前に計測された温度との温度差が予め設定された値以上の場合に前記微分回路及び前記ピーク検出回路を起動させる起動回路とを有することを特徴とする。

請求項９の発明は、請求項１乃至８のいずれか１項の発明において、前記出力ドライバの前記スイッチング素子をオンオフ切替するための制御信号と前記出力との位相差を検出する位相比較器と、前記位相差が一定になるように前記制御信号を位相調整し当該位相調整した制御信号を前記出力ドライバに出力する遅延調整回路とを備えることを特徴とする。

請求項１の発明によれば、負荷のリアクタンス成分（容量成分又は誘導成分）の変動（例えば温度変化による変動）によって負荷を駆動するための出力の立上り時間が変動した場合であっても、出力ドライバのスイッチング素子と負荷との間に流れる電流を制御して上記出力の立上りの傾きを調整することによって、上記出力の立上り時間を一定時間に補正することができるので、上記出力によって駆動する負荷の動作が変動するのを抑制することができる。

請求項２の発明によれば、負荷のリアクタンス成分の変動によって、負荷を駆動するための出力の立上り時間及び立下り時間が変動した場合であっても、出力ドライバのｐＭＯＳ及びｎＭＯＳのそれぞれと負荷との間に流れる電流（出力ドライバと負荷との間に流れる電流）を制御して上記出力の立上り及び立下りの傾きをそれぞれ調整することによって、上記出力の立上り時間だけでなく立下り時間も一定時間に補正することができるので、上記出力によって駆動する負荷の動作が変動するのをさらに抑制することができる。

請求項３の発明によれば、傾き調整回路の制御によってインピーダンスを連続的（アナログ的）に可変することができ、出力ドライバのスイッチング素子と負荷との間に流れる電流の大きさを連続的（アナログ的）に調整することができるので、負荷を駆動するための出力の立上りの傾きに対する調整分解能を高くすることができる。

請求項４の発明によれば、出力ドライバの各スイッチング素子に流れる電流はオン抵抗によって制限されるため、負荷を駆動するための出力の立上り時間の変動に応じて電流制御回路の中でオンにするオンオフスイッチを選択することによって、出力ドライバの各スイッチング素子に流れる電流の総和（出力ドライバと負荷との間に流れる電流）を段階的（デジタル的）に調整することができるので、上記出力の立上りの傾きに対する調整分解能をスイッチング素子の分割数に応じて決定することができる。

請求項５の発明によれば、出力ドライバの各スイッチング素子に流れる電流の総和（出力ドライバと負荷との間に流れる電流）を細かい精度で調整する場合、各スイッチング素子が異なるオン抵抗を有すること（各スイッチング素子と負荷との間に流れる電流の大きさに重み付けが行われること）によって、各スイッチング素子のオン抵抗が同じもの（各スイッチング素子に流れる電流の大きさに重み付けが行われていないもの）に比べて、スイッチング素子の数を減らすことができる。

請求項６の発明によれば、負荷のリアクタンス成分の温度変動に基づく調整値を温度ごとに準備しておくことによって、温度センサで計測された温度ごとに負荷を駆動するための出力の少なくとも立上り時間を一定時間に補正することができる。

請求項７の発明によれば、負荷を駆動するための出力の立上りの最大傾きを用いることによって、負荷のリアクタンス成分の変動特性を知らなくても、上記出力の立上り時間を一定時間に補正することができる。

請求項８の発明によれば、温度差が設定値以上になったときにのみ微分回路及びピーク検出回路を起動させることができるので、傾き調整回路の消費電力を低減することができる。

請求項９の発明によれば、負荷を駆動するための出力の立上り時間を一定時間に補正するだけでなく、上記補正を行ったことによって発生する上記出力の遅延時間の変動も調整することができるので、負荷の動作が時間的に変動するのをさらに抑制することができる。

（実施形態１）
まず、実施形態１の駆動回路の構成について図１を用いて説明する。この駆動回路１は、直流電源ＤＣからの給電によって動作し、リアクタンス成分を有する負荷Ａを駆動するものであり、入力信号（制御信号）Ｖｉｎの振幅レベルを調整する入力回路２と、入力回路２からの制御信号Ｖｉｎの出力タイミング（遅延時間や出力間隔等）を調整する制御回路３と、直流電源ＤＣに接続されたＣＭＯＳ回路４０からなり制御回路３からの制御信号Ｖｉｎに基づく駆動電圧を負荷Ａに印加する（駆動電流を負荷Ａに供給する）出力ドライバ４と、出力ドライバ４のＣＭＯＳ回路４０を構成するｐＭＯＳ４１と直流電源ＤＣのプラス側との間に挿入されｐＭＯＳ４１のオン時にｐＭＯＳ４１と負荷Ａとの間に流れる電流を制御する電流制御回路５０と、出力ドライバ４のＣＭＯＳ回路４０を構成するｎＭＯＳ４２と直流電源ＤＣのマイナス側（接地側）との間に挿入されｎＭＯＳ４２のオン時にｎＭＯＳ４２と負荷Ａとの間に流れる電流を制御する電流制御回路５１と、２つの電流制御回路５０，５１を制御することによって負荷Ａの駆動電圧（駆動電流）の立上り及び立下りの傾きをそれぞれ調整する傾き調整回路６とを備えている。

リアクタンス成分を有する負荷Ａとしては、例えばＣＣＤやＣＭＯＳなど容量成分を有する受光素子や、ＬＥＤなど誘導成分を有する発光素子などがある。上記負荷Ａのリアクタンス値は、温度が変化すると変動する。本実施形態では、負荷Ａとして受光素子を用いた場合について説明する。受光素子は容量成分を有するので、駆動電圧の立上り時及び立下り時に容量成分を充放電する。なお、負荷Ａとして発光素子を用いた場合、出力ドライバ４から負荷Ａへの出力として、駆動電圧に代えて、駆動電流とすればよい。

入力回路２は、例えば矩形波の制御信号Ｖｉｎが入力されると、入力された制御信号Ｖｉｎの振幅レベルを調整し、上記調整した制御信号Ｖｉｎを制御回路３に出力する。

制御回路３は、入力回路２から制御信号Ｖｉｎが入力されたとき、出力ドライバ４への出力タイミングを用途などに応じて適宜調整する。

出力ドライバ４のＣＭＯＳ回路４０はインバータ機能を有し、一端が直流電源ＤＣのプラス側に接続され他端が負荷Ａに接続されるｐＭＯＳ４１と、一端が直流電源ＤＣのマイナス側（接地側）に接続され他端が負荷Ａに接続されるｎＭＯＳ４２とで構成されている。この出力ドライバ４では、ｐＭＯＳ４１及びｎＭＯＳ４２の両方が、制御回路３から制御信号Ｖｉｎとしてゲート電圧が印加されると、それぞれ制御回路３からのゲート電圧のオンオフに応じてソース−ドレイン間のオンオフを切り替える。具体的には、ゲート電圧がオンのとき、ｐＭＯＳ４１のソース−ドレイン間がオフになり、ｎＭＯＳ４２のソース−ドレイン間がオンになる。一方、ゲート電圧がオフのとき、ｐＭＯＳ４１のソース−ドレイン間がオンになり、ｎＭＯＳ４２のソース−ドレイン間がオフになる。上記より、出力ドライバ４は、ｐＭＯＳ４１及びｎＭＯＳ４２が交互にオンオフを切り替えることによって、出力端４３を介して負荷Ａに駆動電圧を印加する。

電流制御回路５０はｐＭＯＳ５２であり、電流制御回路５１はｎＭＯＳ５３である。ｐＭＯＳ５２及びｎＭＯＳ５３はインピーダンス可変素子であり、後述のように傾き調整回路６から印加されるゲート電圧（調整信号）の大きさに応じて、各ソース−ドレイン間に流れる電流の大きさを調整することによって、ｐＭＯＳ４１のオン時にｐＭＯＳ４１と負荷Ａとの間に流れる電流を制御し、ｎＭＯＳ４２のオン時にｎＭＯＳ４２と負荷Ａとの間に流れる電流を制御する。つまり、電流制御回路５０，５１は、出力ドライバ４と負荷Ａとの間に流れる電流を制御することになる。

傾き調整回路６は、電流制御回路５０，５１のｐＭＯＳ５２及びｎＭＯＳ５３の各ソース−ドレイン間に流れる電流の大きさを調整するための調整信号を生成し、上記調整信号としてのゲート電圧をｐＭＯＳ５２及びｎＭＯＳ５３の両方に印加する。初期段階でのゲート電圧の大きさは予め初期値として設定された値である。

次に、温度変動によって負荷Ａの容量成分が変動した場合について説明する。この場合、上記容量成分の充放電時間が変動することによって、負荷Ａの駆動電圧の立上り時間及び立下り時間が変動する。具体的には、立上り時間及び立下り時間は、負荷Ａの容量値が小さくなると短くなり、負荷Ａの容量値が大きくなると長くなる。

上記のように負荷Ａの容量値が変動した場合、傾き調整回路６は、上記負荷Ａの容量値の変動に応じて、電流制御回路５０，５１のｐＭＯＳ５２及びｎＭＯＳ５３へのゲート電圧（調整信号）を初期値から変動させて印加する。

具体的には、負荷Ａの容量値が小さくなった場合、傾き調整回路６は、ゲート電圧を初期値より小さくし、ｐＭＯＳ５２及びｎＭＯＳ５３の各ソース−ドレイン間に流れる電流を小さくする。つまり、ｐＭＯＳ４１及びｎＭＯＳ４２のそれぞれのオン時にｐＭＯＳ４１及びｎＭＯＳ４２の各ソース−ドレイン間に流れる電流を小さくする。これにより、出力ドライバ４と負荷Ａとの間に流れる電流を小さくし、負荷Ａの容量成分を充放電させる時間を長くすることができるため、負荷Ａの駆動電圧の立上り及び立下りの傾きが緩やかになり、上記駆動電圧の立上り時間及び立下り時間を長くすることができる。つまり、温度変動によって短くなった立上り時間及び立下り時間を温度変動前の時間にすることができる。

一方、負荷Ａの容量値が大きくなった場合、傾き調整回路６は、ゲート電圧を初期値より大きくし、ｐＭＯＳ５２及びｎＭＯＳ５３の各ソース−ドレイン間に流れる電流を大きくする。つまり、ｐＭＯＳ４１及びｎＭＯＳ４２のそれぞれのオン時にｐＭＯＳ４１及びｎＭＯＳ４２の各ソース−ドレイン間に流れる電流を大きくする。これにより、出力ドライバ４と負荷Ａとの間に流れる電流を大きくし、負荷Ａの容量成分を充放電させる時間を短くすることができるため、負荷Ａの駆動電圧の立上り及び立下りの傾きが急峻になり、上記駆動電圧の立上り時間及び立下り時間を短くすることができる。つまり、温度変動によって長くなった立上り時間及び立下り時間を温度変動前の時間にすることができる。

このように傾き調整回路６から電流制御回路５０，５１のｐＭＯＳ５２及びｎＭＯＳ５３へのゲート電圧を制御することによって、負荷Ａの駆動電圧の立上り時間及び立下り時間が一定時間になるように補正することができる。

また、傾き調整回路６はｐＭＯＳ５２及びｎＭＯＳ５３へのゲート電圧（調整信号）の大きさを連続的に変動させることができる。上記より、ｐＭＯＳ５２及びｎＭＯＳ５３の各ソース−ドレイン間に流れる電流を連続的に調整することができるので、出力ドライバ４と負荷Ａとの間に流れる電流の大きさを連続的に調整することができる。

以上、本実施形態によれば、負荷Ａの容量成分（リアクタンス成分）の変動（例えば温度変化による変動）によって負荷Ａの駆動電圧の立上り時間及び立下り時間が変動した場合であっても、出力ドライバ４のｐＭＯＳ４１及びｎＭＯＳ４２のそれぞれと負荷Ａとの間に流れる電流（出力ドライバ４と負荷Ａとの間に流れる電流）を制御して上記駆動電圧の立上り及び立下りの傾きをそれぞれ調整することによって、上記駆動電圧の立上り時間及び立下り時間をそれぞれ一定時間に補正することができるので、上記駆動電圧によって駆動する負荷Ａの動作が変動するのを抑制することができる。

また、傾き調整回路６から電流制御回路５０，５１のｐＭＯＳ５２及びｎＭＯＳ５３へのゲート電圧（調整信号）の大きさを連続的に変動させることによって、電流制御回路５０，５１のｐＭＯＳ５２及びｎＭＯＳ５３のインピーダンスを連続的（アナログ的）に可変することができ、出力ドライバ４のｐＭＯＳ４１及びｎＭＯＳ４２の各ソース−ドレイン間に流れる電流（出力ドライバ４と負荷Ａとの間に流れる電流）の大きさを連続的（アナログ的）に調整することができるので、負荷Ａの駆動電圧の立上り及び立下りの傾きに対する調整分解能を高くすることができる。

なお、実施形態１では、負荷Ａの容量成分だけではなく出力ドライバ４のｐＭＯＳ４１及びｎＭＯＳ４２の容量成分が変動した場合であっても、負荷Ａの駆動電圧の立上り及び立下りの傾きをそれぞれ調整することによって、上記駆動電圧の立上り時間及び立下り時間をそれぞれ一定時間に補正することができるので、負荷Ａの動作が変動するのを抑制することができる。

（実施形態２）
実施形態２の駆動回路１ａは、図２に示すように、実施形態１の出力ドライバ４（図１参照）に代えて、互いに並列に設けられた複数のＣＭＯＳ回路４０，４０，４０を有する出力ドライバ４ａを備える点で実施形態１と相違している。なお、実施形態１と同様の構成要素については、同一の符号を付して説明を省略する。

各ＣＭＯＳ回路４０は、直流電源ＤＣのプラス側からｐＭＯＳ４１とｎＭＯＳ４２を直列に接続して構成されている。各ＣＭＯＳ回路４０の出力端４３は結合されて負荷Ａに接続されている。

本実施形態の電流制御回路５０ａは、実施形態１のｐＭＯＳ５２（図１参照）に代えて、各ＣＭＯＳ回路４０のｐＭＯＳ４１ごとに上記ｐＭＯＳ４１と直流電源ＤＣのプラス側との間に挿入された複数のオンオフスイッチ５４，５４，５４を備えている。一方、本実施形態の電流制御回路５１ａは、実施形態１のｎＭＯＳ５３（図１参照）に代えて、各ＣＭＯＳ回路４０のｎＭＯＳ４２ごとに上記ｎＭＯＳ４２と直流電源ＤＣのマイナス側（接地側）との間に挿入された複数のオンオフスイッチ５５，５５，５５を備えている。

電流制御回路５０ａ，５１ａは、後述のように傾き調整回路６ａからの調整信号によって各オンオフスイッチ５４，５５のオンオフを切り替えて、各ＣＭＯＳ回路４０のｐＭＯＳ４１及びｎＭＯＳ４２のそれぞれのオン時に各ＣＭＯＳ回路４０に流れる電流の総和を制御する。

本実施形態の傾き調整回路６ａは、電流制御回路５０，５１の各オンオフスイッチ５４，５５のオンオフを切り替えるための調整信号を出力し、各オンオフスイッチ５４，５５のオンオフの組み合わせを制御して、各ｐＭＯＳ４１及びｎＭＯＳ４２と負荷Ａとの間に流れる電流の総和を制御させている。

次に、温度変動によって負荷Ａの容量成分が変動した場合について説明する。この場合、傾き調整回路６ａは、負荷Ａの容量値の変動（負荷Ａの駆動電圧の立上り時間及び立下り時間の変動）に応じて、電流制御回路５０ａ，５１ａのオンオフスイッチ５４，５５のうちオンにするものの個数を調整する。

具体的には、負荷Ａの容量値が小さくなった場合、傾き調整回路６は、オンにするオンオフスイッチ５４，５５の個数を少なくし、出力ドライバ４ａと負荷Ａとの間に流れる電流を小さくする。これにより、負荷Ａの容量成分を充放電させる時間を長くすることができるため、負荷Ａの駆動電圧の立上り及び立下りの傾きが緩やかになり、上記駆動電圧の立上り時間及び立下り時間を長くすることができる。つまり、温度変動によって短くなった立上り時間及び立下り時間を温度変動前の時間にすることができる。

一方、負荷Ａの容量値が大きくなった場合、傾き調整回路６ａは、オンにするオンオフスイッチ５４，５５の個数を多くし、出力ドライバ４ａと負荷Ａとの間に流れる電流を大きくする。これにより、負荷Ａの容量成分を充放電させる時間を短くすることができるため、負荷Ａの駆動電圧の立上り及び立下りの傾きが急峻になり、上記駆動電圧の立上り時間及び立下り時間を短くすることができる。つまり、温度変動によって長くなった立上り時間及び立下り時間を温度変動前の時間にすることができる。

このように傾き調整回路６ａがオンにするオンオフスイッチ５４，５５の個数を制御することによって、負荷Ａの駆動電圧の立上り時間及び立下り時間が一定時間になるように補正することができる。

以上、本実施形態によれば、出力ドライバ４ａの各ＣＭＯＳ回路４０に流れる電流はオン抵抗によって制限されるため、負荷Ａの駆動電圧の立上り時間及び立下り時間の変動に応じて電流制御回路５０ａ，５１ａの中でオンにするオンオフスイッチ５４，５５を選択することによって、出力ドライバ４ａの各ＣＭＯＳ回路４０に流れる電流の総和（出力ドライバ４ａと負荷Ａとの間に流れる電流）を段階的（デジタル的）に調整することができるので、上記駆動電圧の立上り及び立下りの傾きに対する調整分解能をＣＭＯＳ回路４０の分割数に応じて決定することができる。

また、傾き調整回路６ａから各オンオフスイッチ５４，５５への調整信号にノイズが重畳して変動した場合であっても、負荷Ａの駆動電圧の立上り及び立下りの傾きの調整は、上記変動の影響を受けにくい。

なお、実施形態２の変形例として、電流制御回路５０ａ，５１ａのうち、電流制御回路５０ａのみが、各オンオフスイッチ５４のオンオフの組み合わせによって各オンオフスイッチ５４のオン時に各ｐＭＯＳ４１と負荷Ａとの間に流れる電流の総和を制御するものであってもよい。

上記変形例によれば、少なくとも駆動電圧の立上りの傾きに対する調整分解能を、実施形態２と同様にｐＭＯＳ４１の分割数に応じて決定することができる。

（実施形態３）
ところで、実施形態２の駆動回路１ａを用いて出力ドライバ４ａの各ＣＭＯＳ回路４０に流れる電流の総和（出力ドライバ４ａと負荷Ａとの間に流れる電流）を細かい精度で調整しようとした場合、各ＣＭＯＳ回路４０が同じだけの電流を流すものであるため、多数のＣＭＯＳ回路４０を出力ドライバ４ａに備える必要がある。

そこで、実施形態３の駆動回路１ｂは、図３に示すように、実施形態２の出力ドライバ４ａ（図２参照）に代えて、ＣＭＯＳ回路４０ａ，４０ｂ，４０ｃが、異なるオン抵抗を有する出力ドライバ４ｂを備えている。なお、実施形態２と同様の構成要素については、同一の符号を付して説明を省略する。

ＣＭＯＳ回路４０ａ〜４０ｃを構成するｐＭＯＳ４１ａ〜４１ｃのオン抵抗（ソース−ドレイン間に流れる電流）の重み付けは、各ｐＭＯＳ４１ａ〜４１ｃのトランジスタサイズ（ゲート幅／ゲート長）を異ならせることによって実現している。一例として、図３では、ｐＭＯＳ４１ａのトランジスタサイズを（Ｗｐ／Ｌｐ）（Ｗｐ：ｐＭＯＳ４１ａのゲート幅、Ｌｐ：ｐＭＯＳ４１ａのゲート長）とすると、ｐＭＯＳ４１ｂのトランジスタサイズをｐＭＯＳ４１ａの２倍の２（Ｗｐ／Ｌｐ）、ｐＭＯＳ４１ｃのトランジスタサイズをｐＭＯＳ４１ａの４倍の４（Ｗｐ／Ｌｐ）としている。

ｎＭＯＳ４２ａ〜４２ｃのオン抵抗（ソース−ドレイン間に流れる電流）の重み付けも同様に、トランジスタサイズを異ならせることによって実現している。一例として、ｎＭＯＳ４２ａのトランジスタサイズを（Ｗｎ／Ｌｎ）（Ｗｎ：ｎＭＯＳ４２ａのゲート幅、Ｌｎ：ｎＭＯＳ４２ａのゲート長）とすると、ｎＭＯＳ４２ｂのトランジスタサイズをｎＭＯＳ４２ａの２倍の２（Ｗｎ／Ｌｎ）、ｎＭＯＳ４２ｃのトランジスタサイズをｎＭＯＳ４２ａの４倍の４（Ｗｎ／Ｌｎ）としている。

また、駆動回路１ｂは、入力端が傾き調整回路６ｂに接続され上記傾き調整回路６ｂから入力された信号をデジタル信号に変換し上記デジタル信号の大きさに対応した出力信号を電流制御回路５０，５１の各オンオフスイッチ５４ａ〜５４ｃ，５５ａ〜５５ｃに出力するＡＤ変換器７を備えている。

本実施形態の傾き調整回路６ｂは、各オンオフスイッチ５４ａ〜５４ｃ，５５ａ〜５５ｃのオンオフを制御するための調整信号をＡＤ変換器７に出力し、ＡＤ変換器７に対して調整信号をデジタル信号に変換させ上記デジタル信号の大きさに基づいてオンにするオンオフスイッチ５４ａ〜５４ｃ，５５ａ〜５５ｃにオンオフ信号を出力させることによって、各オンオフスイッチ５４ａ〜５４ｃ，５５ａ〜５５ｃのオンオフの組み合わせを制御して各ＣＭＯＳ回路４０ａ〜４０ｃと負荷Ａとの間に流れる電流の総和を制御させる。

ここで、ｐＭＯＳ４１ａ、ｐＭＯＳ４１ｂ、ｐＭＯＳ４１ｃのトランジスタサイズが（Ｗｐ／Ｌｐ）、２（Ｗｐ／Ｌｐ）、４（Ｗｐ／Ｌｐ）であり、ｎＭＯＳ４２ａ、ｎＭＯＳ４２ｂ、ｎＭＯＳ４２ｃのトランジスタサイズが（Ｗｎ／Ｌｎ）、２（Ｗｎ／Ｌｎ）、４（Ｗｎ／Ｌｎ）であることから、傾き調整回路６は、各オンオフスイッチ５４ａ〜５４ｃ，５５ａ〜５５ｃのオンオフの組み合わせを制御することによって、出力ドライバ４ｂと負荷Ａとの間に流れる電流の大きさを８段階で調整することができる。

次に、温度変動によって負荷Ａの容量成分が変動した場合について説明する。この場合、傾き調整回路６ｂは、負荷Ａの容量値の変動に基づく調整信号をＡＤ変換器７に出力し、ＡＤ変換器７からのオンオフ信号によって、電流制御回路５０，５１の複数のオンオフスイッチ５４ａ〜５４ｃ，５５ａ〜５５ｃのうちオンにするものの個数を変更する。

具体的には、負荷Ａの容量値が小さくなった場合、傾き調整回路６ｂは調整信号をＡＤ変換器７に出力する。ＡＤ変換器７では、傾き調整回路６ｂからの調整信号に応じて、出力ドライバ４ｂと負荷Ａとの間に流れる電流が小さくなるように、オンにするオンオフスイッチ５４ａ〜５４ｃ，５５ａ〜５５ｃを選択する。一例として、初期段階においてオンオフスイッチ５４ｂ，５５ｂのみをオンにしてＣＭＯＳ回路４０ｂのｐＭＯＳ４１ｂ及びｎＭＯＳ４２ｂをオンにしている場合、出力ドライバ４ｂと負荷Ａとの間に流れる電流が小さくなるように、ｐＭＯＳ４１ｂ及びｎＭＯＳ４２ｂよりトランジスタサイズの小さいＣＭＯＳ回路４０ａのｐＭＯＳ４１ａ及びｎＭＯＳ４２ａをオンにするために、オンオフスイッチ５４ｂ，５５ｂをオフにし、オンオフスイッチ５４ａ，５５ａをオンにする。これにより、負荷Ａの容量成分を充放電させる時間を長くすることができるため、負荷Ａの駆動電圧の立上り及び立下りの傾きが緩やかになり、上記駆動電圧の立上り時間及び立下り時間を長くすることができる。つまり、温度変動によって短くなった立上り時間及び立下り時間を温度変動前の時間にすることができる。

一方、負荷Ａの容量値が大きくなった場合、傾き調整回路６ｂは調整信号をＡＤ変換器７に出力する。ＡＤ変換器７では、傾き調整回路６ｂからの調整信号に応じて、出力ドライバ４ｂと負荷Ａとの間に流れる電流が大きくなるように、オンにするオンオフスイッチ５４ａ〜５４ｃ，５５ａ〜５５ｃを選択する。一例として、初期段階においてオンオフスイッチ５４ｂ，５５ｂのみをオンにしてＣＭＯＳ回路４０ｂのｐＭＯＳ４１ｂ及びｎＭＯＳ４２ｂをオンにしている場合、出力ドライバ４ｂと負荷Ａとの間に流れる電流が大きくなるように、ｐＭＯＳ４１ｂ及びｎＭＯＳ４２ｂよりトランジスタサイズの大きいＣＭＯＳ回路４０ｃのｐＭＯＳ４１ｃ及びｎＭＯＳ４２ｃをオンにするために、オンオフスイッチ５４ｂ，５５ｂをオフにし、オンオフスイッチ５４ｃ，５５ｃをオンにする。これにより、負荷Ａの容量成分を充放電させる時間を短くすることができるため、負荷Ａの駆動電圧の立上り及び立下りの傾きが急峻になり、上記駆動電圧の立上り時間及び立下り時間を短くすることができる。つまり、温度変動によって長くなった立上り時間及び立下り時間を温度変動前の時間にすることができる。

このように傾き調整回路６ｂからＡＤ変換器７を介して、各オンオフスイッチ５４ａ〜５４ｃ，５５ａ〜５５ｃのオンオフを制御し、出力ドライバ４ｂと負荷Ａとの間に流れる電流の大きさを調整させることによって、負荷Ａの駆動電圧の立上り時間及び立下り時間が一定時間になるように補正することができる。

以上、本実施形態によれば、出力ドライバ４ｂの各ＣＭＯＳ回路４０ａ〜４０ｃに流れる電流の総和（出力ドライバ４ｂと負荷Ａとの間に流れる電流）を細かい精度で調整する場合、各ＣＭＯＳ回路４０ａ〜４０ｃが異なるオン抵抗を有すること（各ＣＭＯＳ回路４０ａ〜４０ｃと負荷Ａとの間に流れる電流の大きさに重み付けが行われること）によって、各ＣＭＯＳ回路のオン抵抗が同じもの（各ＣＭＯＳ回路に流れる電流の大きさに重み付けが行われていないもの）に比べて、ＣＭＯＳ回路４０ａ〜４０ｃの数を減らすことができる。同時に、ＡＤ変換器７から各オンオフスイッチ５４ａ〜５４ｃ，５５ａ〜５５ｃへのオンオフ信号の数も減らすことができる。

なお、実施形態３の変形例として、例えば出力ドライバ４ｂの各ＣＭＯＳ回路４０ａ〜４０ｃに流れる電流の総和（出力ドライバ４ｂと負荷Ａとの間に流れる電流）を１０２４段階の精度で調整する場合、１，２，４，８，１６，３２，６４，１２８，５１２のトランジスタサイズで重み付けされた１０組のＣＭＯＳ回路４０ａ〜４０ｃを用意すればよく、実施形態３と同様に、各ＣＭＯＳ回路に対して重み付けが行われていないものに比べて、ＣＭＯＳ回路４０ａ〜４０ｃの数を減らすことができる。

（実施形態４）
実施形態４の駆動回路１ｃは、図４に示すように、傾き調整回路６ｃに、温度情報を得るための温度センサ６０と、電流制御回路５０，５１を制御するための調整値を温度ごとに予め記憶する記憶素子６１と、温度センサ６０で計測された温度に対応する調整値を記憶素子６１から選択し上記選択した調整値に基づいて電流制御回路５０，５１を制御して出力ドライバ４と負荷Ａとの間に流れる電流を制御させる判別回路６２とを備える点で、実施形態１と相違している。なお、実施形態１と同様の構成要素については、同一の符号を付して説明を省略する。

記憶素子６１は例えばＲＯＭやＲＡＭ、レジスタなどであり、負荷Ａの容量成分の温度特性に応じた温度−調整値特性を記憶している。例えば温度が高くなるほど負荷Ａの容量成分が小さくなる場合、温度が高くなるほど調整値が小さくなるような（温度が低くなるほど調整値が大きくなるような）データを記憶している。逆に、温度が高くなるほど負荷Ａの容量成分が大きくなる場合、温度が高くなると調整値が大きくなるような（温度が低くなるほど調整値が小さくなるような）データを記憶している。

次に、温度が変動した場合について説明する。この場合、傾き調整回路６ｃでは、判別回路６２が温度センサ６０からの温度情報を取得し、取得した温度情報に基づいて記憶素子６１から調整値を読み出す。その後、判別回路６２はこれまでのゲート電圧（調整信号）に代えて、読み出した調整値に基づく大きさのゲート電圧（調整信号）を電流制御回路５０，５１のｐＭＯＳ５２及びｎＭＯＳ５３に印加する。

具体的には、温度が高くなって負荷Ａの容量値が小さくなった場合、傾き調整回路６は、ゲート電圧を初期値より小さくし、ｐＭＯＳ５２及びｎＭＯＳ５３の各ソース−ドレイン間に流れる電流を小さくする。つまり、ｐＭＯＳ４１及びｎＭＯＳ４２のそれぞれのオン時にｐＭＯＳ４１及びｎＭＯＳ４２の各ソース−ドレイン間に流れる電流を小さくする。これにより、出力ドライバ４と負荷Ａとの間に流れる電流を小さくし、負荷Ａの容量成分を充放電させる時間を長くすることができるため、負荷Ａの駆動電圧の立上り及び立下りの傾きが緩やかになり、上記駆動電圧の立上り時間及び立下り時間を長くすることができる。つまり、温度変動によって短くなった立上り時間及び立下り時間を温度変動前の時間にすることができる。

一方、温度が低くなって負荷Ａの容量値が大きくなった場合、傾き調整回路６は、ゲート電圧を初期値より大きくし、ｐＭＯＳ５２及びｎＭＯＳ５３の各ソース−ドレイン間に流れる電流を大きくする。つまり、ｐＭＯＳ４１及びｎＭＯＳ４２のそれぞれのオン時にｐＭＯＳ４１及びｎＭＯＳ４２の各ソース−ドレイン間に流れる電流を大きくする。これにより、出力ドライバ４と負荷Ａとの間に流れる電流を大きくし、負荷Ａの容量成分を充放電させる時間を短くすることができるため、負荷Ａの駆動電圧の立上り及び立下りの傾きが急峻になり、上記駆動電圧の立上り時間及び立下り時間を短くすることができる。つまり、温度変動によって長くなった立上り時間及び立下り時間を温度変動前の時間にすることができる。

以上、本実施形態によれば、負荷Ａの容量成分（リアクタンス成分）の温度変動に基づく調整値を温度ごとに準備しておくことによって、温度センサ６０で計測された温度ごとに負荷Ａの駆動電圧の立上り時間及び立下り時間を一定時間に補正することができる。

なお、実施形態４の変形例として、実施形態２又は３の駆動回路１ａ，１ｂに、実施形態４の傾き調整回路６ｃを備えてもよい。このような構成であっても、実施形態４と同様の効果を奏する。

（実施形態５）
実施形態５の駆動回路１ｄは、図５に示すように、傾き調整回路６ｄに、負荷Ａの駆動電圧の立上り及び立下りの傾きを求める微分回路６３と、微分回路６３で求めた傾きから最大傾きを検出するピーク検出回路６４と、ピーク検出回路６４で検出された最大傾きに基づいて電流制御回路５０，５１を制御して出力ドライバ４と負荷Ａとの間に流れる電流を制御させる判別回路６２ａとを備える点で、実施形態１と相違している。なお、実施形態１と同様の構成要素については、同一の符号を付して説明を省略する。

ここで、負荷Ａの容量成分が変動して駆動電圧の立上り時間及び立下り時間が変動した場合について説明する。この場合、傾き調整回路６ｄでは、微分回路６３が立上り時間及び立下り時間の傾き変動を検出し、ピーク検出回路６４が検出する最大傾きが変動する。判別回路６２ａは、最大傾きの変動に基づいて、電流制御回路５０，５１のｐＭＯＳ５２及びｎＭＯＳ５３へのゲート電圧（調整信号）を初期値から変動させて印加する。

具体的には、負荷Ａの容量値が小さくなって駆動電圧の立上り時間及び立下り時間が短くなった場合、判別回路６２ａは、ゲート電圧を初期値より小さくし、ｐＭＯＳ５２及びｎＭＯＳ５３の各ソース−ドレイン間に流れる電流を小さくする。つまり、ｐＭＯＳ４１及びｎＭＯＳ４２のそれぞれのオン時にｐＭＯＳ４１及びｎＭＯＳ４２の各ソース−ドレイン間に流れる電流を小さくする。これにより、出力ドライバ４と負荷Ａとの間に流れる電流を小さくし、負荷Ａの容量成分を充放電させる時間を長くすることができるため、負荷Ａの駆動電圧の立上り及び立下りの傾きが緩やかになり、上記駆動電圧の立上り時間及び立下り時間を長くすることができる。つまり、温度変動によって短くなった立上り時間及び立下り時間を温度変動前の時間にすることができる。

一方、負荷Ａの容量値が大きくなって駆動電圧の立上り時間及び立下り時間が長くなった場合、判別回路６２ａは、ゲート電圧を初期値より大きくし、ｐＭＯＳ５２及びｎＭＯＳ５３の各ソース−ドレイン間に流れる電流を大きくする。つまり、ｐＭＯＳ４１及びｎＭＯＳ４２のそれぞれのオン時にｐＭＯＳ４１及びｎＭＯＳ４２の各ソース−ドレイン間に流れる電流を大きくする。これにより、出力ドライバ４と負荷Ａとの間に流れる電流を大きくし、負荷Ａの容量成分を充放電させる時間を短くすることができるため、負荷Ａの駆動電圧の立上り及び立下りの傾きが急峻になり、上記駆動電圧の立上り時間及び立下り時間を短くすることができる。つまり、温度変動によって長くなった立上り時間及び立下り時間を温度変動前の時間にすることができる。

以上、本実施形態によれば、負荷Ａの駆動電圧の立上り及び立下りの最大傾きを用いることによって、負荷Ａの容量成分（リアクタンス成分）の温度特性（変動特性）を知らなくても、上記駆動電圧の立上り時間及び立下り時間をそれぞれ一定時間に補正することができる。また、本実施形態では、温度センサが不要である。

なお、実施形態５の変形例として、実施形態２又は３の駆動回路１ａ，１ｂに、実施形態５の傾き調整回路６ｄを備えてもよい。このような構成であっても、実施形態５と同様の効果を奏する。

（実施形態６）
実施形態６の駆動回路１ｅは、図６に示すように、傾き調整回路６ｅに、実施形態５の傾き調整回路６ｄ（図５参照）の構成要素を備えるとともに、温度を検出する温度センサ６０と、ピーク検出回路６４で検出された最大傾きを記憶するレジスタ６５と、温度センサ６０で計測された温度差に基づいて微分回路６３及びピーク検出回路６４を起動させる起動回路６６とを備えている。なお、実施形態５と同様の構成要素については、同一の符号を付して説明を省略する。

傾き調整回路６ｅでは、起動回路６６が、温度センサ６０から温度情報が入力されると、温度センサ６０で計測された温度と上記温度センサ６０で一定時間前に計測された温度との温度差を求め、求めた温度差が予め設定された値以上であると判断した場合、微分回路６３及びピーク検出回路６４を起動する。その後は、実施形態５と同様に、判別回路６２が、最大傾きの変動に基づいて、電流制御回路５０，５１のｐＭＯＳ５２及びｎＭＯＳ５３へのゲート電圧（調整信号）を初期値から変動させて印加する。

一方、起動回路６６が、温度差が設定値より小さいと判断した場合、微分回路６３及びピーク検出回路６４を起動しないため、レジスタ６５には、ピーク検出回路６４で過去に抽出された最大傾きが記憶され、判別回路６２ｂは、その最大傾きに基づくゲート電圧の印加を継続する。

上記より、傾き調整回路６ｅは、温度センサ６０で計測された温度差が設定値以上であった場合のみ、電流制御回路５０，５１を制御し、負荷Ａの駆動電圧の立上り及び立下りの傾きが一定になるように調整させて、負荷Ａの駆動電圧の立上り時間及び立下り時間を一定時間になるように補正する。

以上、本実施形態によれば、温度差が設定値以上になったときにのみ微分回路６３及びピーク検出回路６４を起動させることができるので、傾き調整回路６ｅの消費電力を低減することができる。

（実施形態７）
実施形態７の駆動回路１ｆは、図７に示すように、負荷Ａの駆動電圧の遅延時間を調整する遅延時間調整回路８を備える点で実施形態５と相違している。なお、実施形態５と同様の構成要素については、同一の符号を付して説明を省略する。

本実施形態の遅延時間調整回路８は、制御回路３から出力ドライバ４への制御信号（ゲート電圧）Ｖｉｎと負荷Ａの駆動電圧との位相差を検出し上記位相差に相当する電圧を出力する位相比較器８０と、位相比較器８０の出力電圧に応じて上記位相差が一定になるように制御信号を位相調整し上記位相調整した制御信号を出力ドライバ４に出力する遅延調整回路８１とを備えている。この構成により、遅延調整回路８１に入力された制御信号Ｖｉｎが位相比較器８０の出力電圧に応じて適宜に遅延され、駆動電圧に対して位相差が一定である制御信号を得ることができる。

なお、図７に示すような２重ループの制御を構成する場合、一般的に、互いの応答によって、ループが不安定にならないようにする必要がある。本実施形態において、傾き調整回路６ｄは、負荷Ａの駆動電圧の立上り及び立下りの傾きを検出するため、応答速度が非常に速い。これに対して、位相比較器８０及び遅延調整回路８１には、ＤＬＬ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）やＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）が用いられ、応答速度は、駆動周波数の１０分の１以下であり、傾き調整回路６ｄの応答速度に対し十分に遅いので、ループの安定性が劣化する恐れは少ない。

次に、負荷Ａの容量成分が変動して駆動電圧の立上り時間及び立下り時間が変動した場合について説明する。この場合、傾き調整回路６ｄでは、実施形態６と同様に、判別回路６２ａが、最大傾きの変動に基づいて、電流制御回路５０ｃ，５１ｃの電流源５６，５７の調整信号を初期値から変動させて印加する。

上記とは別に、遅延時間調整回路８によって遅延時間の調整も行われる。図９を用いて具体的に説明する。まず、図９（ａ）に示すような制御信号Ｖｉｎが出力ドライバ４に印加される。負荷Ａの容量成分が変動した場合、負荷Ａの駆動電圧は図９（ｂ）に示すようになる。このとき、上記駆動電圧の立上り時間及び立下り時間が一定時間になるように補正すると、上記駆動電圧は図９（ｃ）に示すように立上り時間及び立下り時間が一定時間になるものの、上記立上り時間及び立下り時間を補正した分だけ、補正前と補正後において遅延時間が変動してしまう。ここで、遅延時間調整回路８を用いると、上記駆動電圧の立上り時間及び立下り時間の補正による遅延時間の変動を補正することができ、上記駆動電圧は図９（ｄ）に示すようになり、補正前と同じ遅延時間とすることができる。

以上、本実施形態によれば、負荷Ａの駆動電圧の立上り時間及び立下り時間を一定時間に補正するだけでなく、上記補正を行ったことによって発生する上記駆動電圧の遅延時間の変動も調整することができるので、負荷Ａの動作が時間的に変動するのをさらに抑制することができる。

なお、実施形態７の変形例として、実施形態１乃至４，６のいずれかの駆動回路１，１ｃ，１ｅに遅延時間調整回路８を備えてもよい。このような構成であっても、実施形態７と同様に、負荷Ａの駆動電圧の遅延時間の変動を調整することができる。

（実施形態８）
図１０には、実施形態７の駆動回路１ｆを用いた距離計測装置Ｂが示されている。なお、実施形態７と同様の構成要素については、同一の符号を付して説明を省略する。

本実施形態の距離計測装置Ｂは、ＴＯＦ方式を用いて計測対象である物体Ｃまでの距離を計測するものであり、物体Ｃに光を照射する発光素子Ａ１と、物体Ｃで反射された反射光を受光する受光素子Ａ２と、受光素子Ａ２の受光量に基づいて物体Ｃまでの距離を計測する演算部Ｄとを備えるとともに、発光素子Ａ１や受光素子Ａ２を駆動するものとして駆動回路１ｆ，１ｆを備える。

この距離計測装置Ｂは、発光素子Ａ１側の駆動回路１ｆが発光素子Ａ１に駆動電流を供給することによって発光素子Ａ１が光を発光し、この光が物体Ｃで反射し、受光素子Ａ２側の駆動回路１ｆが受光素子Ａ２に駆動電圧を印加することによって受光素子Ａ２が反射光を１／４周期ごとに所定の時間幅で受光し、演算部Ｄが４つの受光量Ｌ１，Ｌ２，Ｌ３，Ｌ４を数１に当てはめることによって、発光素子Ａ１からの照射光と反射光の位相差φを求め、この位相差φから物体Ｃまでの距離を計測する。

（数１）φ＝ｔａｎ^−１（Ｌ４−Ｌ２）／（Ｌ１−Ｌ３）
このような距離計測装置Ｂにおいて、発光素子Ａ１の誘導成分が変動した場合又は受光素子Ａ２の容量成分が変動した場合、発光素子Ａ１の駆動電流又は発光素子Ａ２の駆動電圧の立上り時間及び立下り時間は、発光素子Ａ１のインダクタンス値又は受光素子Ａ２の容量値が小さくなると短くなり、発光素子Ａ１のインダクタンス値又は受光素子Ａ２の容量値が大きくなると長くなる。

発光素子Ａ１のインダクタンス値又は受光素子Ａ２の容量値が変動した場合、駆動回路１ｆでは、傾き調整回路６ｄが、上記発光素子Ａ１のインダクタンス値又は受光素子Ａ２の容量値の変動に応じて、電流制御回路５０ｃ，５１ｃの電流源５６，５７への調整信号を初期値から変動させて印加する。これにより、出力ドライバ４と発光素子Ａ１（受光素子Ａ２）との間に流れる電流を制御することができるため、発光素子Ａ１の駆動電流（受光素子Ａ２の駆動電圧）の立上り時間及び立下り時間を一定時間に補正することができる。

以上、本実施形態によれば、距離計測装置Ｂに対して、発光素子Ａ１や受光素子Ａ２を駆動するために駆動回路１ｆ，１ｆを用いた場合、発光素子Ａ１の誘導成分が変動したり、受光素子Ａ２の容量成分が変動したりしても、発光素子Ａ１の点灯時間の総和と受光素子Ａ２の受光時間の総和とが変動してしまうことを抑制することができるので、距離計測の精度の低下を抑制することができ、安定して距離計測特性を得ることができる。

なお、実施形態８の変形例として、実施形態７の駆動回路１ｆに代えて、実施形態１乃至６のいずれかの駆動回路１，１ａ〜１ｅを備えてもよい。このような構成であっても、実施形態８と同様に、安定して距離計測特性を得ることができる。

実施形態１の構成を示すブロック図である。 実施形態２の構成を示すブロック図である。 実施形態３の構成を示すブロック図である。 実施形態４の構成を示すブロック図である。 実施形態５の構成を示すブロック図である。 実施形態６の構成を示すブロック図である。 実施形態７の構成を示すブロック図である。 同上の駆動信号を示す図である。 実施形態８の構成を示すブロック図である。 従来例の構成を示すブロック図である。

符号の説明

１，１ａ〜１ｆ 駆動回路
４，４ａ，４ｂ 出力ドライバ
４０，４０ａ〜４０ｃ ＣＭＯＳ回路
４１，４１ａ〜４１ｃ ｐＭＯＳ
４２，４２ａ〜４２ｃ ｎＭＯＳ
５０，５０ａ〜５０ｃ 電流制御回路
５１，５１ａ〜５１ｃ 電流制御回路
５２ ｐＭＯＳ
５３ ｎＭＯＳ
６，６ａ〜６ｅ 傾き調整回路
６０ 温度センサ
６１ 記憶素子
６２，６２ａ，６２ｂ 判別回路
６３ 微分回路
６４ ピーク検出回路
６５ レジスタ
６６ 起動回路
７ ＡＤ変換器
８ 遅延時間調整回路
８０ 位相比較器
８１ 遅延調整回路
Ａ 負荷
ＤＣ 直流電源

Claims (9)

1. 直流電源からの給電によって動作し、リアクタンス成分を有する負荷を駆動する駆動回路であって、
   一端が前記直流電源に接続され他端が前記負荷に接続されるスイッチング素子を有し当該スイッチング素子のオンオフ切替によって前記負荷を駆動する出力ドライバと、
   前記スイッチング素子の一端と前記直流電源との間に挿入され当該スイッチング素子のオン時に当該スイッチング素子と前記負荷との間に流れる電流を制御する電流制御回路と、
   前記電流制御回路を制御して前記スイッチング素子と前記負荷との間に流れる電流を制御させることによって少なくとも当該スイッチング素子をオンにしたときの前記出力ドライバの出力の立上りの傾きを調整する傾き調整回路と
   を備えることを特徴とする駆動回路。
2. 前記出力ドライバが、前記スイッチング素子として、一端が前記直流電源の一端に接続され他端が前記負荷に接続されるｐＭＯＳと、一端が前記直流電源の他端に接続され他端が前記負荷に接続され前記ｐＭＯＳとＣＭＯＳ回路を構成するｎＭＯＳとを有し、前記ｐＭＯＳ及びｎＭＯＳが交互にオンオフを切り替えることによって前記負荷を駆動し、
   前記電流制御回路が、前記ｐＭＯＳの一端と前記直流電源の一端との間に挿入され当該ｐＭＯＳのオン時に当該ｐＭＯＳと前記負荷との間に流れる電流を制御する第１の電流制御用スイッチング素子と、前記ｎＭＯＳの一端と前記直流電源の他端との間に挿入され当該ｎＭＯＳのオン時に当該ｎＭＯＳと前記負荷との間に流れる電流を制御する第２の電流制御用スイッチング素子とを有し、
   前記傾き調整回路が、前記第１の電流制御用スイッチング素子を制御して前記ｐＭＯＳと前記負荷との間に流れる電流を制御させることによって当該ｐＭＯＳをオンにしたときの前記出力の立上りの傾きを調整するとともに、前記第２の電流制御用スイッチング素子を制御して前記ｎＭＯＳと前記負荷との間に流れる電流を制御させることによって当該ｎＭＯＳをオンにしたときの前記出力の立下りの傾きを調整する
   ことを特徴とする請求項１記載の駆動回路。
3. 前記電流制御回路が、インピーダンス可変素子からなることを特徴とする請求項１又は２記載の駆動回路。
4. 前記出力ドライバが、互いに並列に設けられそれぞれの一端が前記直流電源に接続され他端が結合されて前記負荷に接続される複数のスイッチング素子を有し当該各スイッチング素子のオンオフ切替によって前記負荷を駆動し、
   前記電流制御回路が、前記スイッチング素子ごとに当該スイッチング素子の一端と前記直流電源との間に挿入された複数のオンオフスイッチを有し、前記各オンオフスイッチのオンオフの組み合わせによって当該各スイッチング素子の少なくとも一部のオン時に当該各スイッチング素子と前記負荷との間に流れる電流の総和を制御し、
   前記傾き調整回路が、前記各オンオフスイッチのオンオフの組み合わせを制御して前記各スイッチング素子と前記負荷との間に流れる電流の総和を制御させる
   ことを特徴とする請求項１又は２記載の駆動回路。
5. 入力端が前記傾き調整回路に接続され当該傾き調整回路から入力された信号をデジタル信号に変換し当該デジタル信号の大きさに対応した出力信号を前記各オンオフスイッチに出力するＡＤ変換器を備え、
   前記複数のスイッチング素子が、それぞれ異なるオン抵抗を有し、
   前記傾き調整回路が、前記各オンオフスイッチのオンオフを制御するための調整信号を前記ＡＤ変換器に出力し、前記ＡＤ変換器に対して前記調整信号をデジタル信号に変換させ当該デジタル信号の大きさに基づいてオンにするオンオフスイッチに出力信号を出力させることによって、前記各オンオフスイッチのオンオフの組み合わせを制御して前記各スイッチング素子と前記負荷との間に流れる電流の総和を制御させる
   ことを特徴とする請求項４記載の駆動回路。
6. 前記傾き調整回路が、
   温度センサと、
   前記電流制御回路を制御するための調整値を温度ごとに予め記憶する記憶手段と、
   前記温度センサで計測された温度に対応する調整値を前記記憶手段から選択し当該選択した調整値に基づいて前記電流制御回路を制御して前記スイッチング素子と前記負荷との間に流れる電流を制御させる判別手段と
   を有することを特徴とする請求項１乃至５のいずれか１項に記載の駆動回路。
7. 前記傾き調整回路が、
   前記出力の少なくとも立上りの傾きを求める微分回路と、
   前記微分回路で求めた前記傾きから最大傾きを検出するピーク検出回路と、
   前記ピーク検出回路で検出された前記最大傾きに基づいて前記電流制御回路を制御して前記スイッチング素子と前記負荷との間に流れる電流を制御させる判別回路と
   を有することを特徴とする請求項１乃至５のいずれか１項に記載の駆動回路。
8. 前記傾き調整回路が、
   温度センサと、
   前記ピーク検出回路で検出された前記最大傾きを記憶するレジスタと、
   前記温度センサで計測された温度と当該温度センサで一定時間前に計測された温度との温度差が予め設定された値以上の場合に前記微分回路及び前記ピーク検出回路を起動させる起動回路と
   を有することを特徴とする請求項７記載の駆動回路。
9. 前記出力ドライバの前記スイッチング素子をオンオフ切替するための制御信号と前記出力との位相差を検出する位相比較器と、
   前記位相差が一定になるように前記制御信号を位相調整し当該位相調整した制御信号を前記出力ドライバに出力する遅延調整回路と
   を備えることを特徴とする請求項１乃至８のいずれか１項に記載の駆動回路。

Images