JP6041918B2 - 半導体装置及び電子機器 - Google Patents

半導体装置及び電子機器 Download PDF

Info

Publication number
JP6041918B2
JP6041918B2 JP2015043514A JP2015043514A JP6041918B2 JP 6041918 B2 JP6041918 B2 JP 6041918B2 JP 2015043514 A JP2015043514 A JP 2015043514A JP 2015043514 A JP2015043514 A JP 2015043514A JP 6041918 B2 JP6041918 B2 JP 6041918B2
Authority
JP
Japan
Prior art keywords
layer
conductive layer
organic
region
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015043514A
Other languages
English (en)
Other versions
JP2015159114A5 (ja
JP2015159114A (ja
Inventor
恒徳 鈴木
恒徳 鈴木
野村　亮二
亮二 野村
幹央 湯川
幹央 湯川
信晴 大澤
信晴 大澤
圭恵 森若
圭恵 森若
良信 浅見
良信 浅見
岳尚 佐藤
岳尚 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015043514A priority Critical patent/JP6041918B2/ja
Publication of JP2015159114A publication Critical patent/JP2015159114A/ja
Publication of JP2015159114A5 publication Critical patent/JP2015159114A5/ja
Application granted granted Critical
Publication of JP6041918B2 publication Critical patent/JP6041918B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Semiconductor Memories (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、可撓性を有する基板上に有機化合物を含む層を有する素子を備えた半導体装
置及びその作製方法に関する。
近年、絶縁表面上に複数の回路が集積され、様々な機能を有する半導体装置の開発が進
められている。また、アンテナを設けることにより、無線によるデータの送受信が可能な
半導体装置の開発が進められている。このような半導体装置は、無線チップ（ＩＤタグ、
ＩＣタグ、ＩＣチップ、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）タグ、無線タグ、電子
タグ、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タ
グともよばれる）とよばれ、既に一部の市場で導入されている。
現在実用化されているこれらの半導体装置の多くは、Ｓｉ等の半導体基板を用いた回路
（ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップとも呼ばれる）とアンテナとを
有し、当該ＩＣチップは記憶回路（メモリとも呼ぶ）や制御回路等から構成されている。
特に多くのデータを記憶可能な記憶回路を備えることによって、より高機能で付加価値が
高い半導体装置の提供が可能となる。
また、これらの半導体装置は低コストで作製することが要求されており、近年、制御回
路や記憶回路等に有機化合物を含む層を用いたトランジスタ、メモリ、太陽電池等の素子
の開発が盛んに行われている（例えば特許文献１）。
このような半導体装置を利用したアプリケーションは様々なものが期待されているが、
小型、軽量化を追及し、可撓性を有するプラスチックフィルムを用いることが試みられて
いる。
プラスチックフィルムは耐熱性が低いため、プロセスの最高温度を低くせざるを得ず、
結果的にガラス基板上に形成する時ほど良好な電気特性のＴＦＴを形成できないのが現状
である。
そこで、ガラス基板上に形成した素子を基板から剥離し、他の基材、例えばプラスチッ
クフィルムなどに貼り付ける技術が提案されている（特許文献２参照）。
特開２００４−４７７９１号公報 特開２００３−１７４１５３号公報
しかしながら、特許文献２に示されるような剥離工程を用いて、有機化合物を含む層を
有する素子を剥離する場合、具体的には図２３に示すように基板１０１上に剥離層１０２
を形成し、剥離層１０２上に絶縁層１０３を形成し、絶縁層１０３上に薄膜トランジスタ
１１１１を形成し、薄膜トランジスタ１１１１に接続する第１の電極層１０４を形成し、
第１の電極層１０４の端部を覆う有機絶縁物層１１６１を形成し、有機絶縁物層１１６１
上に有機化合物を含む層１０５を形成し、有機化合物を含む層１０５上及び有機絶縁物層
１１６１上に第２の電極層１１６２を形成することで、有機化合物を含む層を有する素子
１５１、及び素子１５１を有する層１１６３を剥離する場合、有機化合物を含む層１０５
及び第２の電極層１１６２の間で剥れるという問題がある。この結果、プラスチック基板
上に有機化合物を含む層を有する素子が設けられた半導体装置を歩留まり高く作製するこ
とが困難である。
これは、有機化合物を含む層１０５及び第２の電極層１０６の密着力が低いためである
。具体的には、有機絶縁物層を形成するポリイミド、エポキシ樹脂、アクリル樹脂等はイ
ミド基、シアノ基、水酸基などの極性置換基を有するため、無機化合物で形成される層、
ここでは、ゲート絶縁膜や第１の導電層と密着性が高い。しかしながら、有機化合物を含
む層１０５は半導体として機能するので、キャリア輸送性を有する材料を用いて形成する
。キャリア輸送性を有する材料は、一般的に極性置換基を有さない。この結果、有機化合
物を含む層１０５及び第２の電極層１０６の密着性が非常に小さくなってしまい、剥離工
程において有機化合物を含む層１０５及び第２の電極層１０６の間で剥れてしまう。
上記問題を鑑み、本発明は、可撓性を有する基板上に有機化合物を含む層を有する素子
が設けられた半導体装置を歩留まり高く作製することを課題とする。
本発明は、剥離層を有する基板上に、基板を上面からみて密着性が低い領域、及びその
外縁を囲むように密着性が高い領域を形成することを要旨とする。また、密着性が低い領
域の断面においては、例えばイミド基、シアノ基、水酸基などの極性置換基を有さない有
機化合物を含む層と無機化合物層が接しており、密着性が高い領域の断面においては、複
数の無機化合物層が接している。密着性の高い領域５０３は、図２２（Ａ）で一例を示す
ように、密着性の低い領域５０２の外縁を囲んでも良い。また、図２２（Ｂ）で一例を示
すように、密着性の低い領域５０２の外縁を囲むように、密着性の高い領域５０３が非連
続的に形成されていてもよい。また、図２２（Ｃ）で一例を示すように、密着性の低い領
域５０２の各辺に対応するように、矩形状の密着性の高い領域５０３が形成されていても
よい。なお、密着性の高い領域は、矩形状、円状、楕円状、曲線状等様々な形状とするこ
とが可能である。
また、本発明は、剥離層５０１を有する基板上に、密着性が低い領域５０２及びその外
縁を囲むように密着性が高い領域５０３が形成される素子形成層を形成した後、基板及び
素子形成層を剥離層において分離し、可撓性を有する基板に貼りあわせることを要旨とす
る。
なお、密着性が低い領域とは代表的には有機化合物を含む層及び第２の電極層が接する
領域であり、密着性が高い領域とは代表的には、第２の電極層及び無機化合物層が接する
領域である。また、密着性が高い領域とは代表的には第２の電極層及び導電層が接する領
域である。
また、本発明の一は、基板上に剥離層を形成し、剥離層上に、無機化合物層、第１の導
電層、及び有機化合物を含む層を形成し、有機化合物を含む層及び無機化合物層に接する
第２の導電層を形成して素子形成層を形成し、第２の導電層上に第１の可撓性を有する基
板を貼りあわせた後、基板及び素子形成層を剥離層において分離することを特徴とする半
導体装置の作製方法である。
また、本発明の一は、可撓性を有する基板と、無機化合物層と、有機化合物を含む層と
、有機化合物を含む層に接すると共に、無機化合物層に接する導電層を有する半導体装置
であることを特徴とする。
なお、無機化合物層は、絶縁物層、または導電層である。また無機化合物層の代わりに
金属層を用いても良い。また、無機化合物層は、ゲート絶縁層、層間絶縁層、または接続
層として機能してもよい。
有機化合物を含む層、及び有機化合物を含む層に接する導電層は、記憶素子、又は発
光素子の一部を構成する。
また、本発明は以下を包含する。
本発明の一は、基板上に剥離層を形成し、剥離層上に、無機化合物層、半導体素子、及
び半導体素子に接続する第１の電極層、第１の電極層上に有機化合物を含む層を形成し、
有機化合物を含む層及び無機化合物層に接する第２の電極層を形成して素子形成層を形成
し、第２の電極層上に第１の可撓性を有する基板を貼りあわせた後、基板及び素子形成層
を剥離層において分離することを特徴とする半導体装置の作製方法である。
無機化合物層は、半導体素子が薄膜トランジスタの場合、薄膜トランジスタのゲート電
極及び配線を絶縁する絶縁層、薄膜トランジスタのゲート電極及び半導体層を絶縁するゲ
ート絶縁層、薄膜トランジスタのゲート電極と同じ材料で形成されると共に薄膜トランジ
スタのゲート電極と同じ層、薄膜トランジスタの配線と同じ材料で形成されると共に薄膜
トランジスタの配線と同じ層に接する層、または第１の電極層と同じ材料で形成されると
共に第１の電極層が接する層と同じ層に接する層である。
本発明の一は、基板上に剥離層を形成した後、剥離層上に薄膜トランジスタを形成し、
薄膜トランジスタに接続する第１の電極層を形成し、第１の電極層の端部を覆う無機絶縁
物層を形成し、無機絶縁物層の一部及び第１の電極層の露出部に有機化合物を含む層を形
成し、有機化合物を含む層及び無機絶縁物層に接する第２の電極層を形成して素子形成層
を形成し、第２の電極層上に第１の可撓性を有する基板を貼りあわせた後、基板及び素子
形成層を剥離層において分離することを特徴とする半導体装置の作製方法である。
本発明の一は、基板上に剥離層を形成した後、剥離層上に薄膜トランジスタ及び薄膜ト
ランジスタのゲート電極及び配線を絶縁化する無機絶縁物層を形成し、無機絶縁物層上に
薄膜トランジスタの配線に接続する第１の電極層を形成し、第１の電極層の端部を覆う有
機絶縁物層を形成し、有機絶縁物層の一部及び第１の電極層の露出部に有機化合物を含む
層を形成し、有機化合物を含む層及び無機絶縁物層に接する第２の電極層を形成して素子
形成層を形成し、第２の電極層上に第１の可撓性を有する基板を貼りあわせた後、基板及
び素子形成層を剥離層において分離することを特徴とする半導体装置の作製方法である。
本発明の一は、基板上に剥離層を形成した後、剥離層上に半導体層を形成し、半導体層
上に無機絶縁物で形成されるゲート絶縁層を形成し、ゲート絶縁層上にゲート電極を形成
し、ゲート電極上に第１の有機絶縁物層を形成し、第１の有機絶縁物層の一部を除去して
半導体層の一部及びゲート絶縁層の一部を露出し、第１の有機絶縁物層上に半導体層に接
続する配線を形成し、配線に接続する第１の電極層を形成し、第１の電極層の端部を覆う
第２の有機絶縁物層を形成し、第２の有機絶縁物層の一部及び第１の電極層の露出部に有
機化合物を含む層を形成し、有機化合物を含む層及びゲート絶縁層に接する第２の電極層
を形成して素子形成層を形成し、第２の電極層上に第１の可撓性を有する基板を貼りあわ
せた後、基板と素子形成層を剥離層において分離することを特徴とする半導体装置の作製
方法である。
本発明の一は、基板上に剥離層を形成した後、剥離層上に絶縁層を形成し、絶縁層上に
半導体層を形成し、半導体層上に無機絶縁物で形成されるゲート絶縁層を形成し、ゲート
絶縁層上にゲート電極及び第１の導電層を形成し、ゲート電極及び第１の導電層上に有機
絶縁物層を形成し、有機絶縁物層を選択的に除去して半導体層の一部及び第１の導電層の
一部を露出し、有機絶縁物層上に半導体層に接続する配線を形成すると共に第１の導電層
に接続する第２の導電層を形成し、配線に接続する第１の電極層を形成すると共に第２の
導電層に接続する第３の導電層を形成し、第１の電極層及び第３の導電層の端部を覆う有
機絶縁物層を形成し、有機絶縁物層の一部及び第１の電極層の露出部に有機化合物を含む
層を形成し、有機化合物を含む層と第１乃至３の導電層のいずれか一つ以上とに接する第
２の電極層を形成して素子形成層を形成し、第２の電極層上に第１の可撓性を有する基板
を貼りあわせた後、基板及び素子形成層を剥離層において分離することを特徴とする半導
体装置の作製方法である。
素子形成層と剥離層とを剥離した後、素子形成層に第２の可撓性を有する基板を貼りあ
わせてもよい。
本発明の一は、第１の可撓性を有する基板上に形成される絶縁層と、絶縁層上に形成さ
れる薄膜トランジスタと、薄膜トランジスタに接続する第１の電極層と、第１の電極層の
端部を覆う無機絶縁物層と、第１の電極層上に形成される有機化合物を含む層と、有機化
合物を含む層及び無機絶縁物層に接する第２の電極層と、第２の電極層上に形成される第
２の可撓性を有する基板とを有することを特徴とする半導体装置である。
本発明の一は、第１の可撓性を有する基板上に形成される絶縁層と、絶縁層上に形成さ
れる薄膜トランジスタと、薄膜トランジスタのゲート電極及び配線を絶縁化する無機絶縁
物層と、無機絶縁物層上に形成されると共に、薄膜トランジスタに接続する第１の電極層
と、第１の電極層の端部を覆う有機絶縁物層と、第１の電極層上に形成される有機化合物
を含む層と、有機化合物を含む層、有機絶縁物層、及び無機絶縁物層に接する第２の電極
層と、第２の電極層上に形成される第２の可撓性を有する基板とを有することを特徴とす
る半導体装置である。
本発明の一は、第１の可撓性を有する基板上に形成される絶縁層と、絶縁層上に形成さ
れる薄膜トランジスタと、薄膜トランジスタのゲート電極及び半導体層を絶縁化する無機
絶縁物で形成されるゲート絶縁層と、ゲート絶縁層の一部に形成されると共に、薄膜トラ
ンジスタのゲート電極及び配線を絶縁化する第１の有機絶縁物層と、第１の有機絶縁物層
上に形成されると共に、薄膜トランジスタに接続する第１の電極層と、第１の電極層の端
部を覆うと共に第１の有機絶縁物層上に形成される第２の有機絶縁物層と、第１の電極層
上に形成される有機化合物を含む層と、有機化合物を含む層、第２の有機絶縁物層、及び
無機絶縁物層に接する第２の電極層と、第２の電極層上に形成される第２の可撓性を有す
る基板とを有することを特徴とする半導体装置である。
本発明の一は、第１の可撓性を有する基板上に形成される絶縁層と、絶縁層上に形成さ
れる薄膜トランジスタと、薄膜トランジスタのゲート電極と同一の層で形成される第１の
導電層と、薄膜トランジスタのゲート電極を覆う第１の有機絶縁物層と、第１の有機絶縁
物層上に形成される配線と、配線と同一の層で形成されると共に、第１の導電層に接する
第２の導電層と、第１の有機絶縁物層上に形成されると共に、薄膜トランジスタの配線に
接続する第１の電極層と、第１の電極層と同一の層で形成されると共に第２の導電層に接
する第３の導電層と、第１の電極層の端部を覆う第２の有機絶縁物層と、第２の有機絶縁
物層上及び第１の電極層上に形成される有機化合物を含む層と、有機化合物を含む層及び
第３の導電層に接する第２の電極層と、第２の電極層上に形成される第２の可撓性を有す
る基板とを有することを特徴とする半導体装置である。
第１の電極層、有機化合物を含む層、及び第２の電極層は、記憶素子、又は発光素子を
構成する一部である。
本発明において、無機化合物層と導電層との密着性は、有機化合物を含む層と導電層と
の密着性と比較して高いため、剥離工程において無機化合物層と導電層との界面で剥れに
くい。このため、上面からみて密着性が低い領域、及びその外縁を囲むように密着性が高
い領域を形成することにより、導電層と有機化合物を含む層との界面における剥離を防止
することが可能である。また、基板上に形成された記憶素子または発光素子を有する層を
歩留まり高く剥離することが可能である。更には、可撓性を有する基板上に有機化合物を
含む層を有する素子を設けた半導体装置を歩留まり高く作製することが可能である。
また、本発明の半導体装置は、無機化合物層及び導電層が有機化合物を含む層や有機絶
縁物層を挟むともに、無機化合物層と導電層が接する領域を多く有する。このため、有機
化合物を含む層や有機絶縁物層が外気に曝される領域が低減し、これらの領域に水分、酸
素等が侵入しにくくなり、半導体装置の劣化を低減することが可能である。
また、可撓性を有する基板に有機化合物を含む層を有する素子が設けられた半導体装置を
得ることが可能であるため、軽量で薄型化が可能な半導体装置を得ることが可能である。
本発明の半導体装置の作製工程を説明する断面図である。 本発明の半導体装置の作製工程を説明する断面図である。 本発明の半導体装置の作製工程を説明する断面図である。 本発明の半導体装置の作製工程を説明する断面図である。 本発明に適用可能な記憶素子の構造を説明する断面図である。 本発明に適用可能な発光素子の構造を説明する断面図である。 本発明に適用可能な記憶素子の構造を説明する断面図である。 本発明の半導体装置を説明する図である。 本発明の半導体装置を説明する上面図及び断面図である。 本発明の半導体装置の作製工程を説明する断面図である。 本発明の半導体装置の構造を説明する断面図である。 本発明の半導体装置の作製工程を説明する断面図である。 本発明の半導体装置の作製工程を説明する断面図である。 本発明の半導体装置を説明する図である。 本発明の半導体装置の作製工程を説明する断面図である。 本発明の半導体装置の作製工程を説明する断面図である。 本発明の半導体装置の等価回路を説明する図である。 本発明の半導体装置の構造を説明する上面図である。 本発明の半導体装置の構造を説明する展開図である。 本発明の半導体装置の使用形態について説明する図である。 本発明に適用可能な薄膜トランジスタの構造を説明する断面図である。 本発明の半導体装置を説明する上面図である。 従来の半導体装置を説明する断面図である。
本発明の実施の形態について図面を参照して説明する。但し、本発明は以下の説明に限定
されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更
し得ることは当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形
態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成に
おいて、同じものを指す符号は異なる図面間で共通して用いる。
（実施の形態１）
本実施の形態では、有機化合物を含む層を有する素子、及び当該素子を有する素子形成
層を歩留まり高く剥離する方法について図１を用いて説明する。
図１（Ａ）に示すように、基板１０１上に剥離層１０２を形成し、剥離層１０２上に絶
縁層１０３を形成する。次に、絶縁層１０３上に半導体素子を形成する。ここでは、半導
体素子として薄膜トランジスタ１１１１を形成する。薄膜トランジスタ１１１１の配線１
３０５に接続する第１の電極層１０４を形成し、第１の電極層１０４の端部を覆う無機絶
縁物層１１１５を形成する。第１の電極層１０４及び無機絶縁物層１１１５上に蒸着法に
より有機化合物を含む層１０５を形成する。図１（Ａ）において、領域１１１６は、露出
された無機絶縁物層である。なお、有機化合物を含む層１０５は、無機絶縁物層１１１５
の一部を露出するようにメタルマスクを用いて形成する。又は、第１の電極層及び無機絶
縁物層１１１５の表面上に有機化合物を含む層１０５を形成した後、一部をエッチングし
て、無機絶縁物層１１１５の一部を露出させる。
基板１０１としては、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶
縁層を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用
いる。上記に挙げた基板１０１には、大きさや形状に制約がないため、例えば、基板１０
１として、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向
上させることができる。この利点は、円形のシリコン基板を用いる場合と比較すると、大
きな優位点である。
剥離層１０２は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、タン
グステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎ
ｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ル
テニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリ
ジウム（Ｉｒ）、及び珪素（Ｓｉ）の中から選択された元素、又は元素を主成分とする合
金材料、又は前記元素を主成分とする化合物材料からなる層を、単層又は複数の層を積層
させて形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれでもよい
。なお、ここでは、塗布法は、溶液を被処理物上に吐出させて成膜する方法であり、例え
ばスピンコーティング法や液滴吐出法を含む。また、液滴吐出法とは微粒子を含む組成物
の液滴を微細な孔から吐出して所定の形状のパターンを形成する方法である。
剥離層１０２が単層構造の場合、好ましくは、タングステン、モリブデン、又はタングス
テンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸
化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステン
とモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。
剥離層１０２が積層構造の場合、好ましくは、１層目としてタングステン、モリブデン、
又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン
、モリブデン、又はタングステンとモリブデンの混合物の酸化物、タングステン、モリブ
デン、又はタングステンとモリブデンの混合物の窒化物、タングステン、モリブデン、又
はタングステンとモリブデンの混合物の酸化窒化物、又はタングステン、モリブデン、又
はタングステンとモリブデンの混合物の窒化酸化物を形成する。
剥離層１０２として、タングステンを含む層とタングステンの酸化物を含む層の積層構造
を形成する場合、タングステンを含む層を形成し、その上層に酸化物で形成される絶縁層
を形成することで、タングステンを含む層と絶縁層との界面に、タングステンの酸化物を
含む層が形成されることを活用してもよい。さらには、タングステンを含む層の表面を、
熱酸化処理、酸素プラズマ処理、オゾン水等の酸化力の強い溶液での処理等を行ってタン
グステンの酸化物を含む層を形成してもよい。これは、タングステンの窒化物、酸化窒化
物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後
、その上層に窒化珪素層、酸化窒化珪素層、及び／又は窒化酸化珪素層を形成するとよい
。
タングステンの酸化物は、ＷＯｘで表される。ｘは２以上３以下の範囲内にあり、ｘが２
の場合（ＷＯ２）、ｘが２．５の場合（Ｗ２Ｏ５）、ｘが２．７５の場合（Ｗ４Ｏ１１）
、ｘが３の場合（ＷＯ３）などがある。
また、上記の工程によると、基板１０１に接するように剥離層１０２を形成しているが、
本発明はこの工程に制約されない。基板１０１に接するように下地となる絶縁層を形成し
、その絶縁層に接するように剥離層１０２を設けてもよい。
絶縁層１０３は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、無機
化合物を用いて単層又は多層で形成する。無機化合物の代表例としては、珪素酸化物又は
珪素窒化物が挙げられる。珪素酸化物の代表例としては、酸化珪素、酸化窒化珪素、窒化
酸化珪素等が該当する。珪素窒化物の代表例としては、窒化珪素、酸化窒化珪素、窒化酸
化珪素等が該当する。
さらには、絶縁層１０３を積層構造としても良い。例えば、無機化合物を用いて積層して
もよく、代表的には、酸化珪素、窒化酸化珪素、及び酸化窒化珪素を積層して形成しても
良い。
薄膜トランジスタ１１１１の一態様について、図２１を参照して説明する。図２１（Ａ）
はトップゲート型の薄膜トランジスタの一例を示している。基板１０１上に剥離層１０２
及び絶縁層１０３が設けられ、絶縁層１０３上に薄膜トランジスタ１１１１が設けられて
いる。薄膜トランジスタ１１１１は、絶縁層１０３上に半導体層１３０２、無機絶縁物で
形成されるゲート絶縁層１１１３が設けられている。ゲート絶縁層１１１３の上には、半
導体層１３０２に対応してゲート電極１３０４が形成され、その上層に保護層として機能
する絶縁層（図示しない）、層間絶縁層として機能する無機絶縁物層１１１４が設けられ
ている。また、半導体層のソース領域及びドレイン領域１３１０それぞれに接続する配線
１３０５が形成される。さらにその上層に、保護層として機能する絶縁層を形成しても良
い。
半導体層１３０２は、結晶構造を有する半導体で形成される層であり、非単結晶半導体
若しくは単結晶半導体を用いることができる。特に、加熱処理により結晶化させた結晶性
半導体、加熱処理とレーザ光の照射を組み合わせて結晶化させた結晶性半導体を適用する
ことが好ましい。加熱処理においては、シリコン半導体の結晶化を助長する作用のあるニ
ッケルなどの金属元素を用いた結晶化法を適用することができる。また、シリコン半導体
の結晶化工程における加熱により、剥離層１０２及び絶縁層１０３の界面において、剥離
層の表面を酸化して金属酸化物を形成することが可能である。金属酸化物を形成すること
で、後の剥離工程において、剥離層１０２及び絶縁層１０３の間において容易に剥離する
ことが可能である。
加熱処理に加えてレーザ光を照射して結晶化する場合には、連続発振レーザ光の照射若
しくは繰り返し周波数が１０ＭＨｚ以上であって、パルス幅が１ナノ秒以下、好ましくは
１乃至１００ピコ秒である高繰返周波数超短パルス光を照射することによって、結晶性半
導体が溶融した溶融帯を、当該レーザ光の照射方向に連続的に移動させながら結晶化を行
うことができる。このような結晶化法により、大粒径であって、結晶粒界が一方向に延び
る結晶性半導体を得ることができる。キャリアのドリフト方向を、この結晶粒界が延びる
方向に合わせることで、トランジスタにおける電界効果移動度を高めることができる。例
えば、４００ｃｍ２／Ｖ・ｓｅｃ以上を実現することができる。
上記結晶化工程として、ガラス基板の耐熱温度（約６００℃）以下の結晶化プロセスを用
いる場合、大面積ガラス基板を用いることが可能である。このため、基板あたり大量の半
導体装置を作製することが可能であり、低コスト化が可能である。
また、ガラス基板の耐熱温度以上の加熱により、結晶化工程を行い、半導体層１３０２を
形成してもよい。代表的には、絶縁表面を有する基板１０１に石英基板を用い、非晶質若
しくは微結晶質の半導体を７００度以上で加熱して半導体層１３０２を形成する。この結
果、結晶性の高い半導体を形成することが可能である。このため、応答速度や移動度など
の特性が良好で、高速な動作が可能な薄膜トランジスタを提供することができる。
ゲート電極１３０４は金属又は一導電型の不純物を添加した多結晶半導体で形成するこ
とができる。金属を用いる場合は、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（
Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）などを用いることができる。また、金
属を窒化させた金属窒化物を用いることができる。或いは、当該金属窒化物からなる第１
層と当該金属から成る第２層とを積層させた構造としても良い。積層構造とする場合には
、第１層の端部が第２層の端部より外側に突き出した形状としても良い。このとき第１層
を金属窒化物とすることで、バリアメタルとすることができる。すなわち、第２層の金属
が、ゲート絶縁層１１１３やその下層の半導体層１３０２に拡散することを防ぐことがで
きる。
半導体層１３０２、ゲート絶縁層１１１３、ゲート電極１３０４などを組み合わせて構
成される薄膜トランジスタは、シングルドレイン構造、ＬＤＤ（低濃度ドレイン）構造、
ゲートオーバーラップドレイン構造など各種構造を適用することができる。ここでは、シ
ングルドレイン構造の薄膜トランジスタを示す。さらには、等価的には同電位のゲート電
圧が印加されるトランジスタが直列に接続された形となるマルチゲート構造、半導体層の
上下をゲート電極で挟むデュアルゲート構造を適用することができる。
本実施の形態においては、無機絶縁物層１１１４を、酸化シリコン及び酸化窒化シリコ
ンなどの無機絶縁物で形成する。
無機絶縁物層１１１４の上に形成される配線１３０５は、ゲート電極１３０４と同じ層
で形成される配線と交差して設けることが可能であり、多層配線構造を形成している。無
機絶縁物層１１１４と同様な機能を有する絶縁層を複数積層して、その層上に配線を形成
することで多層配線構造を形成することができる。配線１３０５はチタン（Ｔｉ）とアル
ミニウム（Ａｌ）の積層構造、モリブデン（Ｍｏ）とアルミニウム（Ａｌ）との積層構造
など、アルミニウム（Ａｌ）のような低抵抗材料と、チタン（Ｔｉ）やモリブデン（Ｍｏ
）などの高融点金属材料を用いたバリアメタルとの組み合わせで形成することが好ましい
。
図２１（Ｂ）は、ボトムゲート型の薄膜トランジスタの一例を示している。基板１０１
上に剥離層１０２及び絶縁層１０３が形成され、その上に薄膜トランジスタ１１１１が設
けられている。薄膜トランジスタ１１１１には、ゲート電極１３０４、ゲート絶縁層１１
１３、半導体層１３０２、層間絶縁層として機能する無機絶縁物層１１１４が設けられて
いる。さらにその上層には、保護層として機能する絶縁層を形成しても良い。半導体層１
３０２のソース領域及びドレイン領域に接する配線１３０５は、無機絶縁物層１１１４の
上に形成することができる。
さらには、薄膜トランジスタ１１１１の代わりにスイッチング素子として機能し得る半導
体素子であれば、どのような構成で設けてもよい。スイッチング素子の代表例としては、
ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）、ダイオード等が挙げられる。
図１（Ａ）において、第１の電極層１０４は、スパッタリング法やプラズマＣＶＤ法、塗
布法、印刷法、電解メッキ法、無電解メッキ法等を用い、導電性の高い金属、合金、化合
物等からなる単層または多層構造を用いて形成することができる。代表的には、仕事関数
の大きい（具体的には４．０ｅＶ以上）金属、合金、導電性化合物、およびこれらの混合
物や、仕事関数の小さい（具体的には３．８ｅＶ以下）金属、合金、導電性化合物、およ
びこれらの混合物などを用いることが可能である。
仕事関数の大きい（具体的には４．０ｅＶ以上）金属、合金、導電性化合物の代表例とし
ては、インジウム錫酸化物（以下、ＩＴＯと示す）、または珪素を含有したインジウム錫
酸化物、２〜２０ａｔｏｍｉｃ％の酸化亜鉛（ＺｎＯ）を含む酸化インジウム等が挙げら
れる。また、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングス
テン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅
（Ｃｕ）、パラジウム（Ｐｄ）、または金属材料の窒化物（例えば、窒化チタン：ＴｉＮ
、窒化タングステン（ＷＮ）、窒化モリブデン（ＭｏＮ））等を用いることも可能である
。
仕事関数の小さい（具体的には３．８ｅＶ以下）金属、合金、導電性化合物の代表例とし
ては、元素周期表の１族または２族に属する金属、即ちリチウム（Ｌｉ）やセシウム（Ｃ
ｓ）等のアルカリ金属、およびマグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチ
ウム（Ｓｒ）等のアルカリ土類金属、アルミニウム（Ａｌ）およびこれらのいずれかを含
む合金（ＭｇＡｇ、ＡｌＬｉ）、ユーロピウム（Ｅｒ）、イッテルビウム（Ｙｂ）等の希
土類金属およびこれらを含む合金等が挙げられる。
なお、第１の電極層１０４又は第２の電極層１０６に、有機化合物を含む層に対して正孔
を注入する電極、すなわち陽極を用いる場合には、仕事関数の大きな材料を用いるのが好
ましい。逆に有機化合物を含む層に対して電子を注入する電極、すなわち陰極を用いる場
合には、仕事関数の小さい材料を用いることが好ましい。
無機絶縁物層１１１５を、酸化珪素、窒化珪素、酸化窒化珪素、窒化アルミニウム等の無
機絶縁物を用い、ＣＶＤ法、スパッタリング法等の薄膜形成方法を用いて形成する。ここ
では、薄膜形成方法を用いて絶縁膜を形成した後、第１の電極層１０４の一部が露出する
ように絶縁膜を選択的にエッチングして無機絶縁物層１１１５を形成する。
有機化合物を含む層１０５は、蒸着法、電子ビーム蒸着法、塗布法等を用いて形成する
ことができる。上記作製方法を用いて有機化合物を含む層を形成する場合、無機絶縁物層
１１１５の一部を露出する領域１１１６を形成しながら有機化合物を含む層１０５を形成
する。また、無機絶縁物層１１１５及び第１の電極層１０４表面上に有機化合物を含む層
を形成した後、選択的にエッチングして無機絶縁物層１１１５が露出する領域１１１６を
形成してもよい。
ここでは、５０〜２００ｎｍのチタン膜をスパッタリング法により成膜した後、フォトリ
ソグラフィー法により所望の形状にエッチングして第１の電極層１０４を形成する。次に
、蒸着法によりＮＰＢで形成される有機化合物を含む層を形成する。
次に、図１（Ｂ）に示すように、無機絶縁物層１１１５及び有機化合物を含む層１０５上
に第２の電極層１０６を形成する。この結果、無機絶縁物層１１１５に第２の電極層１０
６が接する領域１１１７を形成することができる。また、第１の電極層１０４、有機化合
物を含む層１０５、及び第２の電極層１０６により、有機化合物を含む層を有する素子１
５１を形成することができる。第２の電極層１０６は、蒸着法、スパッタ法、ＣＶＤ法、
印刷法、塗布法等を用いて形成することができる。第２の電極層１０６は、第１の電極層
１０４と同様の材料を用いて形成する。なお、第１の電極層１０４に仕事関数の大きな材
料を用いる場合、第２の電極層１０６は仕事関数の小さい材料を用いることが好ましい。
また、第１の電極層１０４に仕事関数の小さい材料を用いる場合、第２の電極層１０６は
仕事関数の大きな材料を用いることが好ましい。
ここでは、蒸着法によりアルミニウムを蒸着して第２の電極層１０６を形成する。
なお、ここでは、絶縁層１０３から第２の電極層１０６までを含む積層物を素子形成層１
１１８という。
ここで、有機化合物を含む層を有する素子１５１のより具体的な構造について図５を用い
て以下に示す。なお、図５（Ａ）の２０５は図１の１０５に対応し、図５（Ｂ）の２０５
と２０１の積層は図１の１０５に対応し、図５（Ｃ）の２０５と２０２の積層は図１の１
０５に対応し、図５（Ｄ）の２０５と２０３の積層は１０５に対応し、図５（Ｅ）の２０
５と２４５と２４４の積層は図１の１０５に対応する。
図５（Ａ）に示すように、第１の電極層及び第２の電極層に印加された電圧により、結晶
状態や導電性、形状が変化する有機化合物で有機化合物を含む層２０５を形成することで
、有機化合物を含む層を有する素子１５１は記憶素子として機能する。なお、有機化合物
を含む層２０５は、単層で設けてもよいし、異なる有機化合物で形成された層複数を積層
させて設けてもよい。
有機化合物を含む層２０５の厚さは、第１の導電層及び第２の導電層への電圧印加により
記憶素子の電気抵抗が変化する厚さが好ましい。有機化合物を含む層２０５の代表的な膜
厚は、５ｎｍから１００ｎｍ、好ましくは１０ｎｍから６０ｎｍ、更に好ましくは５〜３
０ｎｍである。
有機化合物を含む層２０５は、正孔輸送性を有する有機化合物又は電子輸送性を有する有
機化合物を用いて形成することができる。
正孔輸送性の有機化合物としては、例えば、フタロシアニン（略称：Ｈ２Ｐｃ）、銅フタ
ロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）の他、４，
４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡ
ＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ
］トリフェニルアミン（略称：ＭＴＤＡＴＡ）、１，３，５−トリス［Ｎ，Ｎ−ジ（ｍ−
トリル）アミノ］ベンゼン（略称：ｍ−ＭＴＤＡＢ）、Ｎ，Ｎ’−ジフェニル−Ｎ，Ｎ’
−ビス（３−メチルフェニル）−１，１’−ビフェニル−４，４’−ジアミン（略称：Ｔ
ＰＤ）、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略
称：ＮＰＢ）、４，４’−ビス｛Ｎ−［４−ジ（ｍ−トリル）アミノ］フェニル−Ｎ−フ
ェニルアミノ｝ビフェニル（略称：ＤＮＴＰＤ）、４，４’−ビス［Ｎ−（４−ビフェニ
リル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＢＢＰＢ）、４，４’，４’’−トリ
（Ｎ−カルバゾリル）トリフェニルアミン（略称：ＴＣＴＡ）などが挙げられるが、これ
らに限定されることはない。また、上述した化合物の中でも、ＴＤＡＴＡ、ＭＴＤＡＴＡ
、ｍ−ＭＴＤＡＢ、ＴＰＤ、ＤＮＴＰＤ、ＢＢＰＢ、ＴＣＴＡなどに代表される芳香族ア
ミン化合物は、正孔を発生しやすく、有機化合物として好適な化合物群である。ここに述
べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質である。
電子輸送性を有する有機化合物としては、トリス（８−キノリノラト）アルミニウム（
略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌ
ｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：Ｂｅ
Ｂｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニ
ウム（略称：ＢＡｌｑ）等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等か
らなる材料を用いることができる。また、この他、ビス［２−（２−ヒドロキシフェニル
）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシ
フェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、
チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯
体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，
３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチ
ルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７
）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）
−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）
−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール
（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロ
イン（略称：ＢＣＰ）等を用いることができる。ここに述べた物質は、主に１０−６ｃｍ
２／Ｖｓ以上の電子移動度を有する物質である。
また、図５（Ｂ）に示すように、記憶素子において、第１の電極層１０４及び有機化合
物を含む層２０５の間に絶縁層２０１を形成してもよい。
絶縁層２０１は、トンネル効果により第１の電極層または第２の電極層から有機化合物を
含む層へ、正孔又は電子の電荷を注入する層である。絶縁層２０１は、所定の電圧におい
て、トンネル効果により有機化合物を含む層２０５へ電荷を注入することが可能な厚さで
形成する。絶縁層２０１の代表的な厚さは、１ｎｍ以上４ｎｍ以下、好ましくは１ｎｍ以
上２ｎｍ以下の絶縁層である。絶縁層２０１の膜厚は、１ｎｍ以上４ｎｍ以下と極めて薄
いため、絶縁層２０１においてトンネル効果が生じ、有機化合物を含む層２０５への電荷
注入性が高まる。このため、絶縁層２０１は、厚さが４ｎｍより厚くなると、絶縁層２０
１におけるトンネル効果が生じず、有機化合物を含む層２０５への電荷注入が困難となり
、記憶素子の書き込み時の印加電圧が上昇する。また、絶縁層２０１の膜厚は、１ｎｍ以
上４ｎｍ以下と極めて薄いため、スループットが向上する。
絶縁層２０１は、熱的及び化学的に安定な化合物で形成する。
絶縁層２０１を形成する無機化合物の代表例としては、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｋ２Ｏ、Ｒ
ｂ２Ｏ、ＢｅＯ、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ、Ｓｃ２Ｏ３、ＺｒＯ２、ＨｆＯ２、
ＲｆＯ２、ＴａＯ２、ＴｃＯ２、ＭｎＯ２、Ｆｅ２Ｏ３、ＣｏＯ、ＰｄＯ、Ａｇ２Ｏ、Ａ
ｌ２Ｏ３、Ｇａ２Ｏ３ 、Ｂｉ２Ｏ３等に代表される絶縁性を有する酸化物が挙げられる
。
また、絶縁層２０１を形成する無機化合物の代表例としては、ＬｉＦ、ＮａＦ、ＫＦ、Ｃ
ｓＦ、ＢｅＦ２、ＭｇＦ２、ＣａＦ２、ＳｒＦ２、ＢａＦ２、ＡｌＦ３、ＡｇＦ、ＭｎＦ
３等に代表される絶縁性を有するフッ化物、ＬｉＣｌ、ＮａＣｌ、ＫＣｌ、ＣｓＣｌ、Ｂ
ｅＣｌ２、ＣａＣｌ２、ＢａＣｌ２、ＡｌＣｌ３、ＳｎＣｌ４、ＡｇＣｌ、ＺｎＣｌ２、
ＴｉＣｌ４、ＴｉＣｌ３、ＺｒＣｌ４、ＦｅＣｌ３、ＰｄＣｌ２、ＳｂＣｌ３、ＳｂＣｌ
２、ＳｒＣｌ２、ＴｌＣｌ３、ＣｕＣｌ、ＣｕＣｌ２、ＭｎＣｌ２、ＲｕＣｌ２等に代表
される絶縁性を有する塩化物、ＫＢｒ、ＣｓＢｒ、ＡｇＢｒ、ＢａＢｒ２、ＬｉＢｒ等に
代表される絶縁性を有する臭化物、ＮａＩ、ＫＩ、ＢａＩ２、ＴｌＩ３、ＡｇＩ、ＴｉＩ
４、ＣａＩ２、ＳｉＩ４、ＣｓＩ等に代表される絶縁性を有するヨウ化物が挙げられる。
また、絶縁層２０１を形成する無機化合物の代表例としては、Ｌｉ２ＣＯ３、Ｋ２ＣＯ３
、Ｎａ２ＣＯ３、ＭｇＣＯ３、ＣａＣＯ３、ＳｒＣＯ３、ＢａＣＯ３、ＭｎＣＯ３、Ｆｅ
ＣＯ３、ＣｏＣＯ３ 、ＮｉＣＯ３、ＣｕＣＯ３、Ａｇ２ＣＯ３、ＺｎＣＯ３等に代表さ
れる絶縁性を有する炭酸塩、Ｌｉ２ＳＯ４、Ｋ２ＳＯ４、Ｎａ２ＳＯ４、ＭｇＳＯ４、Ｃ
ａＳＯ４、ＳｒＳＯ４、ＢａＳＯ４、Ｔｉ２（ＳＯ４）３、Ｚｒ（ＳＯ４）２、ＭｎＳＯ
４、ＦｅＳＯ４、Ｆｅ２（ＳＯ４）３、ＣｏＳＯ４、Ｃｏ２（ＳＯ４）３、ＮｉＳＯ４、
ＣｕＳＯ４、Ａｇ２ＳＯ４、ＺｎＳＯ４、Ａｌ２（ＳＯ４）３、Ｉｎ２（ＳＯ４）３、Ｓ
ｎＳＯ４、Ｓｎ（ＳＯ４）２、Ｓｂ２（ＳＯ４）３、Ｂｉ２（ＳＯ４）３等に代表される
絶縁性を有する硫酸塩、ＬｉＮＯ３、ＫＮＯ３、ＮａＮＯ３、Ｍｇ（ＮＯ３）２、Ｃａ（
ＮＯ３）２、Ｓｒ（ＮＯ３）２、Ｂａ（ＮＯ３）２、Ｔｉ（ＮＯ３）４、Ｚｒ（ＮＯ３）
４、Ｍｎ（ＮＯ３）２、Ｆｅ（ＮＯ３）２、Ｆｅ（ＮＯ３）３、Ｃｏ（ＮＯ３）２、Ｎｉ
（ＮＯ３）２、Ｃｕ（ＮＯ３）２、ＡｇＮＯ３、Ｚｎ（ＮＯ３）２、Ａｌ（ＮＯ３）３、
Ｉｎ（ＮＯ３）３、Ｓｎ（ＮＯ３）２等に代表される絶縁性を有する硝酸塩、ＡｌＮ、Ｓ
ｉＮ等に代表される絶縁性を有する窒化物が挙げられる。なお、これらの無機化合物の組
成は、厳密な整数比である必要はなく、ずれていても良い。
なお、絶縁層２０１を無機化合物で形成する場合、絶縁層の膜厚は、１ｎｍ以上２ｎｍ以
下が好ましい。絶縁層の膜厚が３ｎｍ以上になると、書き込み時の印加電圧が上昇する。
絶縁層２０１を形成する有機化合物の代表例としては、ポリイミド、アクリル、ポリアミ
ド、ベンゾシクロブテン、ポリエステル、ノボラック樹脂、メラミン樹脂、フェノール樹
脂、エポキシ樹脂、珪素樹脂、フラン樹脂、ジアリルフタレート樹脂等に代表される有機
樹脂が挙げられる。
絶縁層２０１の形成方法としては、蒸着法、電子ビーム蒸着法、スパッタリング法、ＣＶ
Ｄ法等を用いることができる。スピンコート法、ゾル−ゲル法、印刷法または液滴吐出法
等を用いることができる。
また、図５（Ｃ）に示すように、凹凸を有する連続的な絶縁層２０２を用いてもよい。
但し、この場合、絶縁層の凸部における厚さは１ｎｍ以上４ｎｍ以下、好ましくは２ｎｍ
以上４ｎｍ以下、凹部における厚さは、０．１ｎｍ以上２ｎｍ未満、好ましくは１ｎｍ以
上２ｎｍ未満であることが好ましい。
また、図５（Ｄ）に示すように、第１の電極層１０４上に分散された非連続な絶縁層２
０３であってもよい。非連続な絶縁層２０３は、島状、縞状、網目状等の形状を有しても
よい。
更には、絶縁層２０１〜２０３の代わりに、絶縁性粒子を設けてもよい。このときの絶
縁性粒子は、粒径は１ｎｍ以上４ｎｍ以下であることが好ましい。
さらには、有機化合物を含む層２０５及び第２の電極層１０６の間に、上記絶縁層２０
１〜２０３または絶縁性粒子を設けてもよい。
第１の電極層及び有機化合物を含む層の間、または有機化合物を含む層及び第２の電極
層の間に、厚さが４ｎｍ以下、好ましくは２ｎｍ以下の絶縁層を設けることにより、当該
絶縁層にトンネル電流が流れるため、記憶素子の書き込み時の印加電圧及び電流値のばら
つきを低減することが可能である。また、第１の電極層及び有機化合物を含む層の間、ま
たは有機化合物を含む層及び第２の電極層の間に、厚さが４ｎｍ以下、好ましくは２ｎｍ
以下の絶縁層を設けることにより、トンネル効果による電荷注入性が上昇し、有機化合物
を含む層の膜厚を厚くすることが可能であり、初期状態でのショートを防止することが可
能である。この結果、記憶装置及び半導体装置の信頼性を向上させることが可能である。
また、上記記憶素子において、第１の電極層１０４又は第２の電極層１０６に、整流性
を有する素子を設けてもよい（図５（Ｅ））。整流性を有する素子とは、ゲート電極とド
レイン電極を接続したトランジスタ、またはダイオードである。ここでは、第３の電極層
及び半導体層で構成されるダイオード２１１を、第１の電極層１０４に接して設ける。さ
らには、整流性を有する素子は、有機化合物を含む層２０５と第１の電極層１０４との間
に設けてもよい。また、有機化合物を含む層２０５と第２の電極層１０６との間に整流性
を有する素子を設けてもよい。ダイオードの代表例としては、ＰＮ接合ダイオード、ＰＩ
Ｎ接合を有するダイオードやアバランシェダイオード等が挙げられる。また、他の構成の
ダイオードを用いてもよい。このように、整流性がある素子を設けることにより、１つの
方向にしか電流が流れないために、誤差が減少し、読み出しマージンを拡大することがで
きる。
次に、有機化合物を含む層１０５を発光機能を有する層で形成することで、有機化合物を
含む層を有する素子１５１は発光素子として機能する。この場合、有機化合物を含む層１
０５を発光性の有機化合物を用いて形成する。
発光性の有機化合物としては、例えば、９，１０−ジ（２−ナフチル）アントラセン（
略称：ＤＮＡ）、２−ｔｅｒｔ−ブチル−９，１０−ジ（２−ナフチル）アントラセン（
略称：ｔ−ＢｕＤＮＡ）、４，４’−ビス（２，２−ジフェニルビニル）ビフェニル（略
称：ＤＰＶＢｉ）、クマリン３０、クマリン６、クマリン５４５、クマリン５４５Ｔ、ペ
リレン、ルブレン、ペリフランテン、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペ
リレン（略称：ＴＢＰ）、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）、５，１
２−ジフェニルテトラセン、４−（ジシアノメチレン）−２−メチル−６−［ｐ−（ジメ
チルアミノ）スチリル］−４Ｈ−ピラン（略称：ＤＣＭ１）、４−（ジシアノメチレン）
−２−メチル−６−［２−（ジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称
：ＤＣＭ２）、４−（ジシアノメチレン）−２，６−ビス［ｐ−（ジメチルアミノ）スチ
リル］−４Ｈ−ピラン（略称：ＢｉｓＤＣＭ）等が挙げられる。また、ビス［２−（４’
，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ２］（ピコリナト）イリジウム（略称
：ＦＩｒｐｉｃ）、ビス｛２−［３’，５’−ビス（トリフルオロメチル）フェニル］ピ
リジナト−Ｎ，Ｃ２｝（ピコリナト）イリジウム（略称：Ｉｒ（ＣＦ３ｐｐｙ）２（ｐｉ
ｃ））、トリス（２−フェニルピリジナト−Ｎ，Ｃ２）イリジウム（略称：Ｉｒ（ｐｐｙ
）３）、（アセチルアセトナート）ビス（２−フェニルピリジナト−Ｎ，Ｃ２）イリジウ
ム（略称：Ｉｒ（ｐｐｙ）２（ａｃａｃ））、（アセチルアセトナート）ビス［２−（２
’−チエニル）ピリジナト−Ｎ，Ｃ３］イリジウム（略称：Ｉｒ（ｔｈｐ）２（ａｃａｃ
））、（アセチルアセトナート）ビス（２−フェニルキノリナト−Ｎ，Ｃ２）イリジウム
（略称：Ｉｒ（ｐｑ）２（ａｃａｃ））、（アセチルアセトナート）ビス［２−（２’−
ベンゾチエニル）ピリジナト−Ｎ，Ｃ３］イリジウム（略称：Ｉｒ（ｂｔｐ）２（ａｃａ
ｃ））などの燐光を放出できる化合物用いることもできる。
図６（Ａ）の１７１〜１７５は図１の１０５に対応し、図６（Ｂ）の１７３、１７６、
１７７は図１の１０５に対応する。また、図６（Ａ）に示すように、第１の電極層１０４
上に正孔注入材料で形成される正孔注入層１７１、正孔輸送性材料で形成される正孔輸送
層１７２、発光性の有機化合物で形成される発光層１７３、電子輸送性材料で形成される
電子輸送層１７４、電子注入性材料で形成される電子注入層１７５、及び第２の電極層１
０６を積層することにより発光素子として機能する素子１５１を形成してもよい。
ここで、正孔輸送性材料は、図５（Ａ）の有機化合物を含む層２０５で列挙した正孔輸送
性材料を適宜用いることが出来る。
正孔注入性材料は、フタロシアニン系の化合物が有効であり、フタロシアニン（略称：Ｈ
２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯ
Ｐｃ）等を用いることができる。また、導電性高分子化合物に化学ドーピングを施した材
料もあり、ポリスチレンスルホン酸（略称：ＰＳＳ）をドープしたポリエチレンジオキシ
チオフェン（略称：ＰＥＤＯＴ）やポリアニリン（略称：ＰＡｎｉ）などを用いることも
できる。また、酸化モリブデン（ＭｏＯｘ）、酸化バナジウム（ＶＯｘ）、酸化ニッケル
（ＮｉＯｘ）などの無機半導体の薄膜や、酸化アルミニウム（Ａｌ２Ｏ３）などの無機絶
縁体の超薄膜も有効である。また、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−ア
ミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（
３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡ
ＴＡ）、Ｎ，Ｎ’−ビス（３−メチルフェニル）−Ｎ，Ｎ’−ジフェニル−１，１’−ビ
フェニル−４，４’−ジアミン（略称：ＴＰＤ）、４，４’−ビス｛Ｎ−［４−（Ｎ，Ｎ
−ジ−ｍ−トリルアミノ）フェニル］−Ｎ−フェニルアミノ｝ビフェニル（略称：ＤＮＴ
ＰＤ）などの芳香族アミン系化合物も用いることができる。さらに、それら芳香族アミン
系化合物に対してアクセプタ性を示す物質を添加してもよく、具体的にはＶＯＰｃにアク
セプタである２，３，５，６−テトラフルオロ−７，７，８，８−テトラシアノキノジメ
タン（略称：Ｆ４−ＴＣＮＱ）を添加したものや、ＮＰＢにアクセプタであるＭｏＯｘを
添加したものを用いてもよい。
ここで、電子輸送性材料は、図５（Ａ）の有機化合物を含む層２０５で列挙した電子輸送
性材料を適宜用いることが出来る。
電子注入材料としては、上述した電子輸送性材料の他に、ＬｉＦ、ＣｓＦなどのアルカリ
金属ハロゲン化物や、ＣａＦ２のようなアルカリ土類ハロゲン化物、Ｌｉ２Ｏなどのアル
カリ金属酸化物のような絶縁体の超薄膜がよく用いられる。また、リチウムアセチルアセ
トネート（略称：Ｌｉ（ａｃａｃ））や８−キノリノラト−リチウム（略称：Ｌｉｑ）な
どのアルカリ金属錯体も有効である。さらに、上述した電子輸送性材料と、Ｍｇ、Ｌｉ、
Ｃｓ等の仕事関数の小さい金属とを共蒸着等により混合した材料を使用することもできる
。
また、図６（Ｂ）に示すように、第１の電極層１０４、有機化合物及び有機化合物に対し
て電子受容性を有する無機化合物で形成される正孔輸送層１７６、発光層１７３、有機化
合物及び有機化合物に対して電子供与性を有する無機化合物で形成される電子輸送層１７
７、並びに第２の電極層１０６で発光素子として機能する素子１５１を形成してもよい。
有機化合物及び有機化合物に対して電子受容性を有する無機化合物で形成される正孔輸送
層１７６は、有機化合物としては上記した正孔輸送性の有機化合物を適宜用いて形成する
。また、無機化合物としては、有機化合物から電子を受け取りやすいものであれば何であ
ってもよく、種々の金属酸化物または金属窒化物が可能であるが、周期表第４族乃至第１
２族のいずれかの遷移金属酸化物が電子受容性を示しやすく好適である。具体的には、酸
化チタン、酸化ジルコニウム、酸化バナジウム、酸化モリブデン、酸化タングステン、酸
化レニウム、酸化ルテニウム、酸化亜鉛などが挙げられる。また、上述した金属酸化物の
中でも、周期表第４族乃至第８族のいずれかの遷移金属酸化物は電子受容性の高いものが
多く、好ましい一群である。特に酸化バナジウム、酸化モリブデン、酸化タングステン、
酸化レニウムは真空蒸着が可能で扱いやすいため、好適である。
有機化合物及び有機化合物に対して電子供与性を有する無機化合物で形成される電子輸送
層１７７は、有機化合物としては上記した電子輸送性の有機化合物を適宜用いて形成する
。また、無機化合物としては、有機化合物に電子を与えやすいものであれば何であっても
よく、種々の金属酸化物または金属窒化物が可能であるが、アルカリ金属酸化物、アルカ
リ土類金属酸化物、希土類金属酸化物、アルカリ金属窒化物、アルカリ土類金属窒化物、
希土類金属窒化物が電子供与性を示しやすく好適である。具体的には、酸化リチウム、酸
化ストロンチウム、酸化バリウム、酸化エルビウム、窒化リチウム、窒化マグネシウム、
窒化カルシウム、窒化イットリウム、窒化ランタンなどが挙げられる。特に酸化リチウム
、酸化バリウム、窒化リチウム、窒化マグネシウム、窒化カルシウムは真空蒸着が可能で
扱いやすいため、好適である。
有機化合物及び無機化合物で形成される電子輸送層又は正孔輸送層は、電子注入・輸送特
性が優れているため、第１の電極層１０４、第２の電極層１０６共に、ほとんど仕事関数
の制限を受けることなく、種々の材料を用いることができる。また駆動電圧を低減するこ
とが可能である。
次に、図１（Ｃ）に示すように、第２の電極層１０６上に絶縁層１０７を形成する。次に
、絶縁層１０７表面に基板１０８を貼りあわせる。
絶縁層１０７は、塗布法を用いて組成物を塗布し、乾燥加熱して形成することが好まし
い。このような絶縁層１０７としては、後の剥離工程での保護層として設けるため、表面
の凹凸の少ない絶縁層であることが好ましい。このような絶縁層は、塗布法により形成す
ることができる。また、ＣＶＤ法やスパッタリング法等の薄膜形成方法により形成した後
、ＣＭＰ法により表面を研磨して絶縁層１０７を形成してもよい。塗布法を用いて形成さ
れた絶縁層１０７は、アクリル樹脂、ポリイミド樹脂、メラミン樹脂、ポリエステル樹脂
、ポリカーボネート樹脂、フェノール樹脂、エポキシ樹脂、ポリアセタール、ポリエーテ
ル、ポリウレタン、ポリアミド（ナイロン）、フラン樹脂、ジアリルフタレート樹脂等の
有機化合物、シリカガラスに代表されるシロキサンポリマー系材料を出発材料として形成
された珪素、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサン
ポリマー、又はアルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水
素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーに代表さ
れる珪素に結合される水素がメチルやフェニルのような有機基によって置換された有機シ
ロキサンポリマーで形成される。また、上記の薄膜形成方法により絶縁膜を成膜した後、
ＣＭＰ法により表面を研磨して形成される絶縁層は、酸化珪素、酸化窒化珪素、窒化酸化
珪素、窒化珪素等で形成される。
基板１０８としては、可撓性を有する基板を用いることが好ましく、薄くて軽いものが
好ましい。代表的には、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレン
ナフタレート）、ＰＥＳ（ポリエーテルスルホン）、ポリプロピレン、ポリプロピレンサ
ルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポ
リフェニレンオキサイド、ポリサルフォン、ポリフタールアミド等からなる基板を用いる
ことができる。また、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミ
ド、無機蒸着フィルム、紙等）と接着性有機樹脂フィルム（アクリル系有機樹脂、エポキ
シ系有機樹脂等）との積層フィルムなどを用いることもできる。上記基板を用いる場合、
図示しないが、絶縁層１０７と基板１０８との間に接着層を設けて、絶縁層１０７及び基
板１０８を貼りあわせる。
又、基板１０８として、熱圧着により、被処理体とラミネート処理が行われる接着層を
有するフィルム（ラミネートフィルム（ポリプロピレン、ポリエステル、ビニル、ポリフ
ッ化ビニル、塩化ビニルなどからなる））を用いてもよい。ラミネートフィルムは、ベー
スとなるフィルムの表面に設けられた接着層か、又は最外層に設けられた層（接着層では
ない）を加熱処理によって溶かし、加圧により接着することで、被処理体にフィルムを接
着することが可能である。この場合は、絶縁層１０７及び基板１０８の間に接着層を別途
設ける必要は無い。
ここでは、絶縁層１０７は、塗布法により組成物を塗布し、乾燥焼成してエポキシ樹脂
を用いて形成する。次に、絶縁層１０７表面にラミネートフィルムを熱圧着して基板１０
８を絶縁層１０７上に貼りあわせる。
次に、図１（Ｄ）に示すように、剥離層１０２から絶縁層１０３を剥離する。ここでは
、無機絶縁物層１１１５と第２の電極層１０６とが接している。無機絶縁物層１１１５と
第２の電極層１０６との密着性が高いため、剥離工程において有機化合物を含む層１０５
及び第２の電極層１０６の界面では剥離しにくくなり、剥離層１０２から絶縁層１０３が
剥離する。
なお、本実施の形態においては、基板と素子形成層の間に剥離層及び絶縁層を形成し、剥
離層及び絶縁層の間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化して、当
該素子形成層を物理的に剥離する方法を用いたがこれに限られない。（１）基板と素子形
成層の間に水素を含む非晶質珪素膜を設け、レーザ光の照射より非晶質珪素膜の水素ガス
を放出させて基板を剥離する方法、（２）基板と素子形成層の間に剥離層及び絶縁層を形
成し、剥離層及び絶縁層の間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化
し、剥離層の一部を溶液やＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガスによりエ
ッチングで除去した後、脆弱化された金属酸化膜において物理的に剥離する方法、（３）
素子形成層が形成された基板のみを機械的に削除又は溶液やＮＦ３、ＢｒＦ３、ＣｌＦ３
等のフッ化ハロゲンガスによるエッチングで除去する方法、（４）耐熱性の高い基板とト
ランジスタを有する層の間に剥離層として金属層及び金属酸化物層を設け、当該金属酸化
物層を結晶化により脆弱化し、金属層の一部を溶液やＮＦ３、ＢｒＦ３、ＣｌＦ３等のフ
ッ化ハロゲンガスによりエッチングで除去した後、脆弱化された金属酸化物層において物
理的に剥離する方法等を適宜用いることが出来る。
次に、図１（Ｅ）に示すように、絶縁層１０３表面に基板１０９を貼り付ける。基板１
０９は、基板１０８と同様のものを適宜用いることが可能である。ここでは、ラミネート
フィルムを熱圧着して基板１０９を絶縁層１０３上に貼りあわせる。
以上の工程により、剥離工程を用いて歩留まり高く可撓性を有する基板上に有機化合物
を含む層を有する素子を設けることができる。
（実施の形態２）
本実施の形態では、実施の形態１と異なる素子形成層を剥離する方法を図２を用いて説
明する。本実施の形態は、実施の形態１と比較して、第１の電極層の端部を覆う無機絶縁
物層の代わりに、有機絶縁物層を形成する点が異なる。
図２（Ａ）に示すように、実施の形態１と同様に基板１０１上に剥離層１０２を形成し
、剥離層１０２上に絶縁層１０３を形成し、絶縁層１０３上に薄膜トランジスタ１１１１
を形成する。本実施の形態では、実施の形態１と同様に、薄膜トランジスタ１１１１のゲ
ート電極と配線を絶縁化する層間絶縁層を無機絶縁物層１１１４を用いて形成する。次に
無機絶縁物層１１１４上に第１の電極層１０４を形成する。
次に第１の電極層１０４の端部を覆う有機絶縁物層１１２１を形成する。有機絶縁物層
は、断面形状が３０度〜７５度、好ましくは３５〜６０度の傾斜角度を有することが好ま
しい。このような傾斜角度を有することにより、後に形成される有機化合物を含む層の断
面被覆率が高まり、段切れを防止すると共に、歩留まりを向上させることが可能である。
有機絶縁物層１１２１は、アクリル樹脂、ポリイミド樹脂、メラミン樹脂、ポリエステル
樹脂、ポリカーボネート樹脂、フェノール樹脂、エポキシ樹脂、ポリアセタール、ポリエ
ーテル、ポリウレタン、ポリアミド（ナイロン）、フラン樹脂、ジアリルフタレート樹脂
等感光性又は非感光性の有機化合物を用い、塗布法、印刷法、液滴吐出法を用いて形成す
る。なお、有機絶縁物層１１２１を形成する有機化合物は、イミド基、シアノ基、水酸基
などの極性置換基を有する。
塗布法を用いて非感光性の有機化合物を塗布して有機絶縁物層１１２１を形成する場合、
組成物を塗布し、乾燥及び焼成して絶縁膜を形成した後、フォトリソグラフィー工程によ
り形成したレジストマスクを用いて絶縁膜を選択的にエッチングして、第１の電極層１０
４の一部、及び無機絶縁物層１１１４の一部を露出するように有機絶縁物層１１２１を形
成する。また、感光性の有機化合物を塗布法により塗布して有機絶縁物層１１２１を形成
する場合、組成物を塗布し、乾燥した後、露光、現像し焼成し、第１の電極層１０４の一
部、及び無機絶縁物層１１１４の一部を露出するように有機絶縁物層１１２１を形成する
。感光性を有する有機化合物を露光し現像して形成した有機絶縁物層１１２１は、上端部
が曲率を有する絶縁層となる。このため、後に形成される有機化合物を含む層の段切れを
防止することが可能であり、歩留まりを向上させることが可能である。印刷法や液滴吐出
法を用いて有機絶縁物層１１２１を形成する場合、組成物を第１の電極層１０４の端部を
覆い、且つ無機絶縁物層１１１４の一部を露出するように塗布し、乾燥及び焼成を行って
有機絶縁物層１１２１を形成する。
ここでは、塗布法を用いて感光性ポリイミドを含む組成物を塗布し、乾燥、焼成してポ
リイミドで形成される絶縁膜を形成した後、フォトリソグラフィー工程により絶縁膜を露
光、現像して、第１の電極層１０４の一部、及び無機絶縁物層１１１４の一部が露出する
ように有機絶縁物層１１２１を形成する。即ち、無機絶縁物層１１１４の露出部１１２２
を形成するように有機絶縁物層１１２１を形成する。
次に、有機絶縁物層１１２１及び第１の電極層１０４の露出表面に、実施の形態１と同
様に有機化合物を含む層１０５を形成する。なお、有機化合物を含む層１０５は、無機絶
縁物層１１１４の一部が露出するように形成する。
次に、図２（Ｂ）に示すように、有機化合物を含む層１０５及び有機絶縁物層１１２１
の露出部１１２２に、実施の形態１と同様に第２の電極層１０６を形成する。この結果、
無機絶縁物層１１１４に第２の電極層１０６が接する領域１１２３を形成することができ
る。無機絶縁物層１１１４に第２の電極層１０６が接する領域１１２３においては、無機
絶縁物層１１１４と第２の電極層１０６との密着性が高いため、剥離工程において有機化
合物を含む層１０５と第２の電極層１０６の界面では剥離しにくくなり、剥離層１０２及
び絶縁層１０３で剥離することが可能である。
なお、ここでは、絶縁層１０３から第２の電極層１０６までを含む積層物を素子形成層１
１２４という。
以下、図２（Ｃ）に示す絶縁層１０７の形成、基板１０８の貼りあわせ、図２（Ｄ）に
示す剥離工程、及び図２（Ｅ）に示す基板１０９の貼りあわせは、実施の形態１と同様で
あるためここでは省略する。
以上の工程により、剥離工程を用いて歩留まり高く可撓性を有する基板上に有機化合物
を含む層を有する素子を設けることができる。
（実施の形態３）
本実施の形態では、実施の形態１及び実施の形態２とは異なる、素子形成層を剥離する
方法を図３を用いて説明する。本実施の形態は、実施の形態２と比較して、薄膜トランジ
スタのゲート電極と配線を絶縁化する無機絶縁物層の代わりに有機絶縁物層を形成する点
が異なる。
図３（Ａ）に示すように、実施の形態１と同様に基板１０１上に剥離層１０２を形成
し、剥離層１０２上に絶縁層１０３を形成し、絶縁層１０３上に薄膜トランジスタ１１１
１を形成する。
本実施の形態では、実施の形態１及び実施の形態２と異なり、薄膜トランジスタ１１１１
のゲート電極と配線を絶縁化する層間絶縁層を第１の有機絶縁物層１１３１を用いて形成
する。また、配線を形成する際、第１の有機絶縁物層の一部をドライエッチングにより除
去してゲート絶縁層１１１３の一部を露出した後、さらに半導体層を覆うゲート絶縁層１
１１３の一部をエッチングして半導体層を露出する。この後、半導体層に接続する配線１
３０５を形成する。
有機絶縁物層１１３１は、実施の形態２に示す有機絶縁物層１１２１の材料及び形成方法
を適宜選択して形成することが出来る。ここでは、非感光性のアクリル樹脂を用いて有機
絶縁物層１１３１を形成する。
次に、第１の有機絶縁物層１１３１上に、配線１３０５に接続する第１の電極層１０４を
形成する。
次に、第１の電極層１０４の端部を覆う第２の有機絶縁物層１１３２を形成する。これ
は、実施の形態２の有機絶縁物層１１２１と同様に形成することができる。
ここでは、塗布法を用いて感光性ポリイミドを含む組成物を塗布し、乾燥してポリイミ
ドで形成される絶縁膜を形成した後、フォトリソグラフィー工程により絶縁膜を露光、現
像した後焼成して、第１の電極層１０４の一部、及びゲート絶縁層１１１３の一部が露出
するように第２の有機絶縁物層１１３２を形成する。即ち、ゲート絶縁層１１１３の露出
部１１３３を形成する。
次に、第２の有機絶縁物層１１３２及び第１の電極層１０４の露出表面に、実施の形態
１と同様に有機化合物を含む層１０５を形成する。なお、有機化合物を含む層１０５は、
ゲート絶縁層１１１３の露出部１１３３を覆わないように形成する。
次に、図３（Ｂ）に示すように、有機化合物を含む層１０５及びゲート絶縁層１１１３
の露出部１１３３に接するように、実施の形態１と同様に第２の電極層１０６を形成する
。この結果、ゲート絶縁層１１１３に第２の電極層１０６が接する領域１１３４を形成す
ることができる。ゲート絶縁層１１１３に第２の電極層１０６が接する領域１１３４にお
いては、ゲート絶縁層１１１３と第２の電極層１０６との密着性が高いため、剥離工程に
おいて有機化合物を含む層１０５及び第２の電極層１０６の界面では剥離しにくくなり、
剥離層１０２及び絶縁層１０３で剥離することが可能である。
なお、ここでは、絶縁層１０３から第２の電極層１０６までを含む積層物を素子形成層１
１３５という。
以下、図３（Ｃ）に示す絶縁層１０７の形成、基板１０８の貼りあわせ、図３（Ｄ）に
示す剥離工程、及び図３（Ｅ）に示す基板１０９の貼りあわせは、実施の形態１と同様で
あるためここでは省略する。
以上の工程により、剥離工程を用いて歩留まり高く可撓性を有する基板上に有機化合物
を含む層を有する素子を設けることができる。
（実施の形態４）
本実施の形態では、実施の形態１乃至実施の形態３と異なる構成の素子形成層を剥離す
る方法を図４を用いて説明する。本実施の形態は、実施の形態３と比較して、第２の電極
層が、薄膜トランジスタのゲート電極と同様に形成される第１の導電層、薄膜トランジス
タの配線と同様に形成される第２の導電層、及び第１の電極層と同様に形成される第３の
導電層のいずれか一つ以上と接する点が異なる。本実施の形態では、第１の導電層、第２
の導電層、及び第３の導電層が積層されると共に、第３の導電層と第２の電極層とが接す
ることを特徴とする構成について示す。
図４（Ａ）に示すように、実施の形態１と同様に基板１０１上に剥離層１０２を形成し
、剥離層１０２上に絶縁層１０３を形成し、絶縁層１０３上に薄膜トランジスタ１１１１
を形成する。本実施の形態では、ゲート絶縁層１１１３上に導電膜を形成した後、フォト
リソグラフィー工程により形成したレジストマスクを用いて導電膜を選択的にエッチング
してゲート電極１３０４及び第１の導電層１１４１を形成する。
また、実施の形態３と同様に、薄膜トランジスタ１１１１のゲート電極と配線を絶縁化す
る層間絶縁層を第１の有機絶縁物層１１４０を用いて形成する。また、第１の有機絶縁物
層１１４０の一部は第１の導電層１１４１の一部を露出する。この後、半導体層に接続す
る配線１３０５を形成すると共に、第１の導電層１１４１に接する第２の導電層１１４２
を形成する。代表的には、第１の有機絶縁物層１１４０、ゲート電極１３０４、及び第１
の導電層１１４１上に導電膜を形成した後、フォトリソグラフィー工程により形成したレ
ジストマスクを用いて導電膜を選択的にエッチングして、配線１３０５及び第２の導電層
１１４２を形成する。
次に、第１の有機絶縁物層１１４０上に第１の電極層１０４を形成すると共に、第２の導
電層１１４２上に第３の導電層１１４４を形成する。
次に、第１の電極層１０４の端部を覆う第２の有機絶縁物層１１３２を形成する。第２
の有機絶縁物層１１３２は、実施の形態２の有機絶縁物層１１２１と同様に形成すること
ができる。
次に、第２の有機絶縁物層１１３２及び第１の電極層１０４の露出表面に、実施の形態
１と同様に有機化合物を含む層１０５を形成する。なお、有機化合物を含む層１０５は、
第３の導電層１１４４の一部が露出するように形成する。なお、第３の導電層１１４４の
露出部を１１４３と示す。
次に、図４（Ｂ）に示すように、有機化合物を含む層１０５及び第３の導電層１１４４
の露出部１１４３に接するように、実施の形態１と同様に第２の電極層１０６を形成する
。この結果、第３の導電層１１４４に第２の電極層１０６が接する領域１１４５を形成す
ることができる。第３の導電層１１４４に第２の電極層１０６が接する領域１１４５にお
いては、第３の導電層１１４４と第２の電極層１０６との密着性が高いため、剥離工程に
おいて有機化合物を含む層１０５及び第２の電極層１０６の界面では剥離されにくくなり
、剥離層１０２及び絶縁層１０３で剥離することが可能である。
なお、図１１（Ａ）に示すように、第２の電極層１０６が、第２の導電層１１４２及び第
３の導電層１１４４に接しても良い。
また、図１１（Ｂ）に示すように、第２の電極層１０６が、第１の導電層１１４１、第２
の導電層１１４２、及び第３の導電層１１４４に接しても良い。
また、図１１（Ｃ）に示すように、第２の電極層１０６が、第１の導電層１１４１及び第
３の導電層１１４４に接しても良い。
また、図１１（Ｄ）に示すように、第２の電極層１０６が、第３の導電層１１４４に接し
ても良い。なお、ここでは、第３の導電層１１４４は第１の導電層１１４１にも接する。
また、図１１（Ｅ）に示すように、第２の電極層１０６が、第１の導電層１１４１、及び
第２の導電層１１４２に接しても良い。
また、図１１（Ｆ）に示すように、第２の電極層１０６が、第２の導電層１１４２に接し
ても良い。なお、ここでは、第２の導電層１１４２は第１の導電層１１４１にも接する。
また、図１１（Ｇ）に示すように、第２の電極層１０６が、第３の導電層１１４４に接し
ても良い。なお、ここでは、第３の導電層１１４４はゲート絶縁層１１１３にも接する。
また、図１１（Ｈ）に示すように、第２の電極層１０６が、第２の導電層１１４２に接し
ても良い。なお、ここでは、第２の導電層１１４２はゲート絶縁層１１１３にも接する。
また、図１１（Ｉ）に示すように、第２の電極層１０６が、第１の導電層１１４１に接し
ても良い。なお、ここでは、第１の導電層１１４１はゲート絶縁層１１１３にも接する。
なお、図４（Ｂ）に示すように、ここでは、絶縁層１０３から第２の電極層１０６までの
積層物を素子形成層１１４６という。
以下、図４（Ｃ）に示す絶縁層１０７の形成、基板１０８の貼りあわせ、図４（Ｄ）に
示す剥離工程、及び図４（Ｅ）に示す基板１０９の貼りあわせは、実施の形態１と同様で
あるためここでは省略する。
以上の工程により、剥離工程を用いて歩留まり高く可撓性を有する基板上に有機化合物
を含む層を有する素子を設けることができる。
本実施例では、有機化合物を含む層を有する素子として記憶素子を有する半導体装置、代
表的には記憶装置について説明する。
図８（Ａ）に示したのは本実施例で示す半導体装置の一構成例であり、メモリセル２２
１がマトリクス状に設けられたメモリセルアレイ２２２、デコーダ２２３、ワード線駆動
回路２２４、セレクタ２２５、読み出し／書き込み回路２２６を有する。なお、ここで示
す記憶装置２１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の
他の回路を有していてもよい。
ビット線駆動回路、ワード線駆動回路２２４、書き込み回路、インターフェース等は、記
憶素子と同様に薄膜トランジスタを用いて基板上に形成することができる。また、ＩＣチ
ップとして外付けしても良い。
メモリセル２２１は、ビット線Ｂｘ（１≦ｘ≦ｍ）に接続する第１の配線と、ワード線
Ｗｙ（１≦ｙ≦ｎ）に接続する第２の配線と、薄膜トランジスタ２４０と、記憶素子２４
１とを有する。記憶素子２４１は、一対の導電層の間に、有機化合物を含む層が挟まれた
構造を有する。
次に、上記構成を有するメモリセルアレイ２２２の上面図と断面図の一例に関して図９
を用いて説明する。なお、図９（Ａ）はメモリセルアレイ２２２の上面図の一例を示して
おり、図９（Ｂ）は図９（Ａ）におけるＡ−Ｂ間の断面図、及び図９（Ａ）に示していな
いがメモリセルアレイ２２２の周辺部をＣ−Ｄに示している。なお、図９（Ａ）において
は、第１の電極層２４３上に形成される、有機絶縁物層３６４、絶縁層３３１、有機化合
物を含む層２６５、及び第２の電極層３６６を省略している。
メモリセルアレイ２２２は、複数のメモリセル２２１がマトリクス状に設けられている
。又、メモリセル２２１は、基板３３４、ここではプラスチック基板上にスイッチング素
子として機能する薄膜トランジスタ２４０および当該薄膜トランジスタ２４０に接続され
た記憶素子２４１が設けられている（図９（Ａ）、図９（Ｂ）参照。）。
記憶素子２４１は、有機絶縁物層３６８上に形成される第１の電極層２４３と、第１の電
極層２４３、及び有機絶縁物層３６４を覆う有機化合物を含む層３６５と、第２の電極層
３６６とを有する。また、第１の電極層の一部を覆う有機絶縁物層３６４が形成される。
また、周辺部Ｃ−Ｄにおいては、薄膜トランジスタ２４０のゲート絶縁層３６９と第２の
電極層３６６とが接する領域３６７が形成される。
また、第２の電極層３６６上には、表面の凹凸を緩和するための絶縁層３３１が形成され
、絶縁層３３１上にプラスチック基板３３５が貼りあわせられている。
なお、図９（Ｂ）において、有機化合物を含む層３６５は複数の第１の電極層にまたが
って形成された例を示しているが、各メモリセルのみに有機化合物を含む層３６５を選択
的に設けてもよい。この場合、メタルマスクを用いた蒸着法を適用することができる。ん
また、液滴吐出法等を用いて有機化合物を吐出し焼成して選択的に有機化合物を含む層を
設けることにより材料の利用効率を向上させることが可能となる。
第１の電極層２４３と第２の電極層３６６の材料および形成方法は、上記実施の形態１
で示した材料および形成方法のいずれかを用いて同様に行うことができる。
また、有機化合物を含む層３６５は、上記実施の形態１で示した有機化合物を含む層１
０５と同様の材料および形成方法を用いて設けることができる。
また、基板３３４、３３５としては、実施の形態１で示した基板１０８、１０９で示し
た可撓性基板、ラミネートフィルム、繊維質な材料からなる紙等を用いることで、半導体
装置の小型、薄型、軽量化を図ることが可能である。
次に、アクティブマトリクス型の半導体装置の作製方法について、図１０を用いて説明す
る。
図１０（Ａ）は、アクティブマトリクス型の半導体装置のメモリセルアレイの断面図で
ある。なお、ビット線駆動回路、ワード線駆動回路、インターフェース等の周辺回路は省
略している。
図１０（Ａ）に示すように、基板３０１上に厚さ３０ｎｍの剥離層３０２を形成し、剥
離層３０２上に絶縁層３０３を形成する。次に、絶縁層３０３上にＴＦＴ２４０を形成す
る。ここでは、基板３０１としてガラス基板を用いる。
なお、ここでは、ＴＦＴ２４０のゲート電極と、ソース電極ドレイン電極とを絶縁する
ための層間絶縁層を有機絶縁物層３６８で形成している。このため、周辺部Ｃ−Ｄにおい
ては、有機絶縁物層３６８の一部が除去され、ＴＦＴのゲート絶縁層３６９が露出してい
る。
次に、ＴＦＴ２４０上に有機絶縁物層３６４を形成する。次に、有機絶縁物層３６４と
、ＴＦＴのソース電極又はドレイン電極の露出部との上に有機化合物を含む層３６５を形
成し、有機化合物を含む層３６５及びゲート絶縁層３６９上に第２の電極層３６６を形成
する。
ここでは、ゲート絶縁層３６９と第２の電極層３６６が接する領域３６７が形成されるよ
うに第２の電極層３６６を形成する。ゲート絶縁層３６９と第２の電極層３６６が接する
領域では、ゲート絶縁層３６９と第２の電極層３６６の密着性が高いため、後の剥離工程
において、歩留まり高く剥離層及び絶縁層を剥離することが可能である。
次に、図１０（Ｂ）に示すように、第２の電極層３６６上に絶縁層３３１を形成した後
、絶縁層３３１上に接着層を有するプラスチックフィルム３３２を貼り合わせる。次に、
基板３０１の表面に弱粘着テープ（図示せず）を貼りあわせた後、１２０〜１５０度に加
熱してプラスチックフィルム３３２の接着層を可塑化させて、プラスチックフィルム３３
２を絶縁層３３１に接着させる。
次に、基板３０１を平坦部表面上に配置し、プラスチックフィルム３３２表面に粘着層
を有するローラー（図示せず）を圧着させ、図１０（Ｃ）に示すように、剥離層３０２及
び絶縁層３０３の界面で剥離する。
次に図１０（Ｄ）に示すように、絶縁層３０３表面に接着層を有する基板３３４を貼り
あわせ、１２０〜１５０度に加熱して基板３３４の接着層を可塑化させて、基板３３４を
絶縁層３０３表面に接着させる。
以上の工程により、プラスチックフィルム上にアクティブマトリクス型の半導体装置を
形成することが出来る。なお、本実施例では実施の形態１乃至４のいずれをも適用するこ
とができる。
次に、記憶装置２１６にデータの書き込みを行うときの動作について説明する（図８、
９）。
ここでは、電気的作用、代表的には電圧印加によりデータの書き込みを行うときの動作に
ついて説明する。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メ
モリセルの初期状態（電気的作用を加えていない状態）をデータ「０」、電気特性を変化
させた状態を「１」とする。
ｎ行ｍ列目のメモリセル２２１にデータを書き込む場合について説明する。メモリセル２
２１にデータ「１」を書き込む場合、まず、デコーダ２２３およびセレクタ２２５によっ
てメモリセル２２１を選択する。具体的には、デコーダ２２３によって、メモリセル２２
１に接続されるワード線Ｗｎに所定の電圧Ｖ２２を印加する。また、デコーダ２２３とセ
レクタ２２５によって、メモリセル２２１に接続されるビット線Ｂｍを読み出し／書き込
み回路２２６に接続する。そして、読み出し／書き込み回路２２６からビット線Ｂ３へ書
き込み電圧Ｖ２１を出力する。
こうして、メモリセルを構成する薄膜トランジスタ２４０をオン状態とし、記憶素子２４
１に、共通電極及びビット線を電気的に接続し、おおむねＶｗ＝ＶｃｏｍーＶ２１の電圧
を印加する。電圧Ｖｗを適切に選ぶことで、当該電極層の間に設けられた有機化合物を含
む層を物理的もしくは電気的変化させ、データ「１」の書き込みを行う。具体的には、読
み出し動作電圧において、データ「１」の状態の第１の電極層と第２の電極層の間の電気
抵抗が、データ「０」の状態と比して、大幅に小さくなるように変化させるとよく、単に
短絡（ショート）させてもよい。短絡させた記憶素子は、図７（Ｂ）に示すように、短絡
した領域２１２を有する。なお、電位は、（Ｖ２１、Ｖ２２、Ｖｃｏｍ）＝（５〜１５Ｖ
、５〜１５Ｖ、０Ｖ）、あるいは（−１２〜０Ｖ、−１２〜０Ｖ、３〜５Ｖ）の範囲から
適宜選べば良い。電圧Ｖｗは５〜１５Ｖ、あるいは−１５〜−５Ｖとすればよい。
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「
１」が書き込まれないよう制御する。具体的には、非選択のワード線には接続されるメモ
リセルのトランジスタをオフ状態とする電位（例えば０Ｖ）を印加し、非選択のビット線
は浮遊状態とするか、Ｖｃｏｍと同程度の電位を印加するとよい。
一方、メモリセル２２１にデータ「０」を書き込む場合は、メモリセル２２１には電気的
作用を加えなければよい。回路動作上は、例えば、「１」を書き込む場合と同様に、デコ
ーダ２２３およびセレクタ２２５によってメモリセル２２１を選択するが、読み出し／書
き込み回路２２６からビット線Ｂ３への出力電位をＶｃｏｍと同程度とするか、ビット線
Ｂ３を浮遊状態とする。その結果、記憶素子２４１には、小さい電圧（例えば−５〜５Ｖ
）が印加されるか、電圧が印加されないため、電気特性が変化せず、データ「０」書き込
みが実現される。
次に、電気的作用により、データの読み出しを行う際の動作について説明する（図８）。
データの読み出しは、記憶素子２４１の電気特性が、データ「０」を有するメモリセルと
データ「１」を有するメモリセルとで異なることを利用して行う。例えば、データ「０」
を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ０、データ
「１」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ１と
し、電気抵抗の差を利用して読み出す方法を説明する。なお、Ｒ１＜Ｒ０とする。読み出
し／書き込み回路は、読み出し部分の構成として、例えば、図８（Ｂ）に示す抵抗素子２
４６と差動増幅器２４７を用いた回路２２６を考えることができる。抵抗素子は抵抗値Ｒ
ｒを有し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。抵抗素子２４６の代わりに、トランジスタ２
５０を用いても良いし、差動増幅器の代わりにクロックトインバータ２５１を用いること
も可能である（図８（Ｃ））。勿論、回路構成は図８に限定されない。
ｎ行ｍ列目メモリセル２２１からデータの読み出しを行う場合、まず、デコーダ２２３お
よびセレクタ２２５によってメモリセル２２１を選択する。具体的には、デコーダ２２３
によって、メモリセル２２１に接続されるワード線Ｗｎに所定の電圧Ｖ２４を印加し、薄
膜トランジスタ２４０をオン状態にする。また、デコーダ２２３とセレクタ２２５によっ
て、メモリセル２２１に接続されるビット線Ｂｍを読み出し／書き込み回路２２６の端子
Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、ＶｃｏｍとＶ０が抵抗素子２４６（抵抗
値Ｒｒ）と記憶素子２４１（抵抗値Ｒ０もしくはＲ１）による抵抗分割によって決定され
る値となる。従って、メモリセル２２１がデータ「０」を有する場合には、Ｖｐ０＝Ｖｃ
ｏｍ＋（Ｖ０−Ｖｃｏｍ）×Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル２２１がデ
ータ「１」を有する場合には、Ｖｐ１＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）×Ｒ１／（Ｒ１＋
Ｒｒ）となる。その結果、図８（Ｂ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるように
選択することで、図８（Ｃ）では、クロックトインバータの変化点をＶｐ０とＶｐ１の間
となるように選択することで、出力電位Ｖｏｕｔが、データ「０」／「１」に応じて、Ｌ
ｏｗ／Ｈｉｇｈ（もしくはＨｉｇｈ／Ｌｏｗ）が出力され、読み出しを行うことができる
。
例えば、差動増幅器をＶｄｄ＝３Ｖで動作させ、Ｖｃｏｍ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ
＝１．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とし、薄膜トランジスタ２４０の
オン抵抗を無視できるとすると、メモリセルのデータが「０」の場合、Ｖｐ０＝２．７Ｖ
となりＶｏｕｔはＨｉｇｈが出力され、メモリセルのデータが「１」の場合、Ｖｐ１＝０
．３ＶとなりＶｏｕｔはＬｏｗが出力される。こうして、メモリセルの読み出しを行うこ
とができる。
上記の方法によると、記憶素子２４１の抵抗値の相違と抵抗分割を利用して、電圧値で読
み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差
を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電
気特性が、データ「０」と「１」とで、しきい値電圧が異なるダイオード特性を有する場
合には、しきい値電圧の差を利用して読み出しても構わない。
なお、本実施例は上記実施の形態と自由に組み合わせて行うことができる。
本発明を用いることによって、記憶素子の有機化合物を含む層で剥離せず、剥離層の界面
において剥離を行うことが可能である。このため、耐熱性を有する基板上に形成した記憶
素子を有する層を剥離し、可撓性を有する基板上に設けることが可能である。本発明を用
いることによって、チップ製造時以外にデータの書き込み（追記）が可能であり、また書
き換えができないため、書き換えによる偽造を防止すること可能な半導体装置を得ること
ができる。また、本発明の半導体装置は、一対の導電層間に有機化合物を含む層が挟まれ
た単純な構造の記憶素子を有するため、安価な半導体装置を提供することができる。
本実施例では、非接触でデータの読み出しと書き込みが可能である半導体装置の作製方
法について、図１２を用いて説明する。
図１２（Ａ）は、非接触でデータの読み出しと書き込みが可能である半導体装置のメモ
リセルアレイの断面図である。なお、ビット線駆動回路、ワード線駆動回路、インターフ
ェース等の周辺回路は省略している。
図１２（Ａ）に示すように、実施例１と同様に基板３０１上に厚さ３０ｎｍの剥離層３
０２を形成し、剥離層３０２上に絶縁層３０３を形成する。次に、絶縁層３０３上にＴＦ
Ｔ３８１〜３８３を形成する。ここでは、ＴＦＴ３８１は、アンテナとして機能する導電
層に接続するＴＦＴであり、ＴＦＴ３８２、３８３は、記憶素子に接続するＴＦＴである
。
なお、ここでも実施例１と同様に、ＴＦＴ３８１〜３８３のゲート電極と、ソース電極
ドレイン電極とを絶縁するための層間絶縁層を有機絶縁物層３８８で形成している。この
ため、有機絶縁物層３８８の一部が除去され、ＴＦＴのゲート絶縁層３８９が露出してい
る。このため、無機絶縁物層のゲート絶縁層３８９と、金属層で形成される第２の電極層
３８５とが接する領域３８７を有する。
次に、実施例１と同様にＴＦＴ３６１〜３６３上に有機絶縁物層３６４を形成する。次
に、有機絶縁物層３６４と、ＴＦＴのソース電極又はドレイン電極の露出部との上に有機
化合物を含む層３８４を形成し、有機化合物を含む層３８４上に第２の電極層３８５を形
成すると同時にアンテナとして機能する導電層３８６を形成する。なお、第２の電極層３
８５は、有機化合物を含む層３８４及びゲート絶縁層３８９に接する。有機絶縁物層３６
４、有機化合物を含む層３８４、及び第２の電極層３８５はそれぞれ、実施例１で示す有
機絶縁物層３１０、有機化合物を含む層３１１、及び第２の電極層３１２と同様に形成す
ることが出来る。
ここでは、ゲート絶縁層３８９と第２の電極層３８５が接する領域３８７が形成されるよ
うに第２の電極層３８５を形成する。ゲート絶縁層３８９と第２の電極層３８５が接する
領域ではゲート絶縁層３８９と第２の電極層３８５の密着性が高いため、後の剥離工程に
おいて、有機化合物を含む層３８４及び第２の電極層３８５の間で剥離することなく、歩
留まり高く剥離層及び絶縁層を剥離することが可能である。
次に、図１２（Ｂ）に示すように、実施例１と同様に、第２の電極層上に絶縁層３３１
を形成した後、絶縁層３３１上に接着層を有するプラスチックフィルム３３２を貼り合わ
せる。
以下、図１２（Ｄ）に示す剥離工程、及び図１２（Ｅ）に示す基板１０９の貼りあわせ
は、実施例１と同様であるためここでは省略する。
以上の工程により、プラスチックフィルム上に非接触でデータの読み出しと書き込みが
可能である半導体装置を形成することが出来る。なお、本実施例では実施の形態１乃至４
のいずれをも適用することができる。
本実施例では、実施例２と異なる非接触でデータの読み出しと書き込みが可能である半
導体装置の作製方法について、図１３を用いて説明する。
図１３（Ａ）に示すように、実施例１と同様に基板３０１上に厚さ３０ｎｍの剥離層３
０２を形成し、剥離層３０２上に絶縁層３０３を形成する。次に、絶縁層３０３上にＴＦ
Ｔ３８１〜３８３を形成する。
次に、実施例１と同様にＴＦＴ３８１〜３８３上に有機絶縁物層３６４を形成する。次
に、有機絶縁物層３６４と、ＴＦＴのソース電極又はドレイン電極の露出部との上に有機
化合物を含む層３８４を形成し、有機化合物を含む層３８４上に第２の電極層３８５を形
成すると同時に接続端子３９０を形成する。有機絶縁物層３６４、有機化合物を含む層３
８４、及び第２の電極層３８５はそれぞれ、実施例１で示す有機絶縁物層３１０、有機化
合物を含む層３１１、及び第２の電極層３１２と同様に形成することが出来る。
ここでは、ゲート絶縁層３８９と第２の電極層３８５が接する領域３８７が形成されるよ
うに第２の電極層３８５を形成する。ゲート絶縁層３８９と第２の電極層３８５の密着性
が高いため、後の剥離工程において、歩留まり高く剥離層及び絶縁層を剥離することが可
能である。
次に、第２の電極層３８５上に保護層３９１を形成する。ただし、保護層３９１は、接
続端子３９０を露出するように形成する。次に、図１３（Ｂ）に示すように、保護層３９
１上に接着層３９２を形成し、接着層３９２に基板３９３を貼りあわせる。接着層３９２
は、光可塑性接着剤、熱可塑性接着剤、化学可塑性接着剤等の可塑性接着剤を用いて形成
する。基板３９３は、基板３０１と同様のものを用いることが出来る。ここでは、接着層
３９２として光可塑化樹脂を用い、基板３９３にガラス基板を用いる。
次に、図１３（Ｃ）に示すように、剥離層３０２及び絶縁層３０３の界面で剥離する。
次に図１７（Ｄ）に示すように、絶縁層３０３表面に接着層を有するプラスチックフィ
ルム３９４を貼りあわせ、１２０〜１５０度に加熱してプラスチックフィルム３９４の接
着層を可塑化させて、プラスチックフィルム３９４を絶縁層３０３表面に接着させる。
次に、接着層３９２を可塑化して基板３９３及び接着層３９２を除去する。ここでは、接
着層３９２にＵＶ光を照射して接着層を可塑化し、基板を除去する。
次に、図１３（Ｅ）に示すように、ＴＦＴ及び記憶素子を有する基板と、アンテナとし
て機能する導電層３９８が設けられた基板３９９を、異方性導電フィルム又は異方性導電
接着剤を用いて貼りあわせる。ここでは、異方性導電接着剤３９７を用いて接着剤に含ま
れる導電性粒子３９６により接続端子３９０とアンテナとして機能する導電層３９８とを
電気的に接続させる。なお、第２の電極層３８５は保護層３９１によって保護されている
ため、第２の電極層３８５と導電層３９８とは電気的に接続されることがない。
以上の工程により、プラスチックフィルム上に非接触でデータの読み出しと書き込みが
可能である半導体装置を形成することが出来る。
なお、本実施例では実施の形態１乃至４のいずれをも適用することができる。
ここで、実施例２、３に示す素子を有する半導体装置の構成について、図１４を参照して
説明する。図１４（Ａ）に示すように、本発明の半導体装置２０は、非接触でデータを交
信する機能を有し、電源回路１１、クロック発生回路１２、データ復調／変調回路１３、
他の回路を制御する制御回路１４、インターフェース回路１５、記憶回路１６、バス１７
、アンテナ１８を有する。
また、図１４（Ｂ）に示すように、本発明の半導体装置２０は、非接触でデータを交信す
る機能を有し、電源回路１１、クロック発生回路１２、データ復調／変調回路１３、他の
回路を制御する制御回路１４、インターフェース回路１５、記憶回路１６、バス１７、ア
ンテナ１８の他、中央処理ユニット５１を有しても良い。
また、図１４（Ｃ）に示すように、本発明の半導体装置２０は、非接触でデータを交信す
る機能を有し、電源回路１１、クロック発生回路１２、データ復調／変調回路１３、他の
回路を制御する制御回路１４、インターフェース回路１５、記憶回路１６、バス１７、ア
ンテナ１８、中央処理ユニット５１の他、検出素子５３、検出制御回路５４からなる検出
部５２を有しても良い。
本実施例の半導体装置は、電源回路１１、クロック発生回路１２、データ復調／変調回路
１３、他の回路を制御する制御回路１４、インターフェース回路１５、記憶回路１６、バ
ス１７、アンテナ１８、中央処理ユニット５１の他、検出素子５３、検出制御回路５４か
らなる検出部５２等を構成することで、小型で多機能を有する半導体装置を形成すること
が可能である。
電源回路１１は、アンテナ１８から入力された交流信号を基に、半導体装置２０の内部
の各回路に供給する各種電源を生成する回路である。クロック発生回路１２は、アンテナ
１８から入力された交流信号を基に、半導体装置２０の内部の各回路に供給する各種クロ
ック信号を生成する回路である。データ復調／変調回路１３は、リーダライタ１９と交信
するデータを復調／変調する機能を有する。制御回路１４は、記憶回路１６を制御する機
能を有する。アンテナ１８は、電磁波或いは電波の送受信を行う機能を有する。リーダラ
イタ１９は、半導体装置との交信、制御及びそのデータに関する処理を制御する。なお、
半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハ
ードウエアといった他の要素を追加した構成であってもよい。
記憶回路１６は、実施の形態１乃至実施の形態４、及び実施例１並びに実施例２に示す
記憶素子から選択される１つ又は複数を有する。有機化合物を含む層を有する記憶素子は
、小型化、薄膜化および大容量化を同時に実現することができるため、記憶回路１６を有
機化合物を含む層を有する記憶素子で設けることにより、半導体装置の小型化、軽量化を
達成することができる。
検出部５２は、温度、圧力、流量、光、磁気、音波、加速度、湿度、気体成分、液体成分
、その他の特性を物理的又は化学的手段により検出することができる。また、検出部５２
は、物理量または化学量を検出する検出素子５３と当該検出素子５３で検出された物理量
または化学量を電気信号等の適切な信号に変換する検出制御回路５４とを有している。検
出素子５３としては、抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換
素子、熱起電力素子、トランジスタ、サーミスタ、ダイオード等で形成することができる
。なお、検出部５２は複数設けてもよく、この場合、複数の物理量または化学量を同時に
検出することが可能である。
また、ここでいう物理量とは、温度、圧力、流量、光、磁気、音波、加速度、湿度等を指
し、化学量とは、ガス等の気体成分やイオン等の液体に含まれる成分等の化学物質等を指
す。化学量としては、他にも、血液、汗、尿等に含まれる特定の生体物質（例えば、血液
中に含まれる血糖値等）等の有機化合物も含まれる。特に、化学量を検出しようとする場
合には、必然的にある特定の物質を選択的に検出することになるため、あらかじめ検出素
子５３に検出したい物質と選択的に反応する物質を設けておく。例えば、生体物質の検出
を行う場合には、検出素子５３に検出させたい生体物質と選択的に反応する酵素、抗体分
子または微生物細胞等を高分子等に固定化して設けておくことが好ましい。
本発明により無線チップとして機能する半導体装置を作製することができる。無線チッ
フ゜の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類
（運転免許証や住民票等、図２０（Ａ）参照）、包装用容器類（包装紙やボトル等、図２
０（Ｃ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図２０（Ｂ）参照）、乗物
類（自転車等、図２０（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物
類、人体、衣類、生活用品類、電子機器等の商品や荷物の荷札（図２０（Ｅ）、図２０（
Ｆ）参照）等の物品に設けて使用することができる。電子機器とは、液晶表示装置、ＥＬ
表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ
）及び携帯電話等を指す。
本発明の半導体装置２０は、プリント基板に実装したり、表面に貼ったり、埋め込んだり
して、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケー
ジなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半導体装置２０
は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性
を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明
の半導体装置２０を設けることにより、認証機能を設けることができ、この認証機能を活
用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、
食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品
システム等のシステムの効率化を図ることができる。
本実施例では、発光素子を有する半導体装置の作製工程について説明する。
図１５（Ａ）に示すように、基板４０１上に剥離層４０２を形成する。本実施例では基
板としてＡＮ１００を用いる。このガラス基板上にスパッタリング法で剥離層４０２、こ
こではタングステン層（厚さ１０ｎｍ〜２００ｎｍ、好ましくは５０ｎｍ〜７５ｎｍ）を
形成し、次に、絶縁層４０３を形成する。ここでは、ＣＶＤ法により膜厚１４０ｎｍの窒
化酸化珪素膜、膜厚１００ｎｍの酸化窒化珪素膜を形成する。
次に、絶縁層４０３上に、ｐチャネル型ＴＦＴ４１４、４１６、ｎチャネル型ＴＦＴ４１
５を形成する。なお、ｐチャネル型ＴＦＴ４１４及びｎチャネル型ＴＦＴ４１５により駆
動回路を構成する。また、ｐチャネル型ＴＦＴ４１６は、発光素子を駆動する駆動素子と
して機能する。
ＴＦＴ４１４〜４１６のゲート電極及び配線を絶縁化する第１の層間絶縁層４１７を酸
化窒化珪素、窒化酸化珪素、及びアクリル樹脂を用いて積層して形成する。また、第１の
層間絶縁層４１７上にＴＦＴの半導体層に接続する配線４１８〜４２３、及び接続端子４
２４を形成する。ここでは、スパッタリング法により、Ｔｉ膜１００ｎｍ、Ａｌ膜７００
ｎｍ、Ｔｉ膜１００ｎｍを連続成膜した後、フォトリソグラフィー工程によって形成した
レジストマスクを用いて選択的にエッチングして、配線４１８〜４２３、及び接続端子４
２４を形成する。その後、レジストマスクを除去する。
次いで、層間絶縁層４１７、配線４１８〜４２３、及び接続端子４２４上に、第２の層間
絶縁層４２５を形成する。第２の層間絶縁層４２５としては、酸化珪素膜、窒化珪素膜ま
たは酸化窒化珪素膜などの無機絶縁膜を用いることができ、これらの絶縁膜を単層又は２
以上の複数層で形成すればよい。また、無機絶縁膜を形成する方法としてはスパッタ法、
ＬＰＣＶＤ法、またはプラズマＣＶＤ法等を用いればよい。
本実施例では、プラズマＣＶＤ法を用い、無機絶縁膜からなる第２の層間絶縁層４２５を
１００ｎｍ〜１５０ｎｍで形成する。
次いで、フォトリソグラフィー工程により形成したレジストマスクを用いて第２の層間
絶縁層４２５を選択的にエッチングして、駆動用ＴＦＴの配線４２３、及び接続端子４２
４に達するコンタクトホールを形成する。その後、レジストマスクを除去する。
次いで、駆動用ＴＦＴの配線４２３に接続する第１の電極層４２６、及び接続端子４２
４と接続する導電層４３０を形成する。第１の電極層４２６及び導電層４３０は、スパッ
タリング法により膜厚１２５ｎｍの酸化珪素を含むＩＴＯを成膜した後、フォトリソグラ
フィー工程により形成したレジストマスクを用いて選択的にエッチングして形成する。
本実施例のように、第２の層間絶縁層４２５を形成することで、駆動回路部のＴＦＴや配
線等の露出を防ぎ、汚染物質からＴＦＴを保護することができる。
次に、第１の電極層４２６の端部を覆う有機絶縁物層４２７を形成する。ここでは、感
光性ポリイミドを塗布し焼成した後、露光及び現像を行って駆動回路、画素領域の第１の
電極層４２６、及び画素領域の周辺部における第２の層間絶縁層４２５が露出されるよう
に有機絶縁物層４２７を形成する。
次に、第１の電極層４２６及び有機絶縁物層４２７の一部上に蒸着法により発光物質を含
む層４２８を形成する。発光物質を含む層４２８は、発光性を有する有機化合物で形成す
る。また、有機化合物を含む層３６３を赤色の発光性の有機化合物、青色の発光性の有機
化合物、及び緑色の発光性の有機化合物を用いて、それぞれ赤色の発光性の画素、青色の
発光性の画素、及び緑色の発光性の画素を形成する。
ここでは、赤色の発光性の有機化合物を含む層として、ＤＮＴＰＤを５０ｎｍ、ＮＰＢを
１０ｎｍ、ビス［２，３−ビス（４−フルオロフェニル）キノキサリナト］イリジウム（
アセチルアセトナート）（略称：Ｉｒ（Ｆｄｐｑ）２（ａｃａｃ））が添加されたＮＰＢ
を３０ｎｍ、Ａｌｑ３を６０ｎｍ、及びＬｉＦを１ｎｍ積層して形成する。
また、緑色の発光性の有機化合物を含む層として、ＤＮＴＰＤを５０ｎｍ、ＮＰＢを１０
ｎｍ、クマリン５４５Ｔ（Ｃ５４５Ｔ）が添加されたＡｌｑ３を４０ｎｍ、Ａｌｑ３を６
０ｎｍ、及びＬｉＦを１ｎｍ積層して形成する。
また、青色の発光性の有機化合物を含む層として、ＤＮＴＰＤを５０ｎｍ、ＮＰＢを１０
ｎｍ、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン（略称：ＴＢＰ）が添加
された、９−［４−（Ｎ−カルバゾリル）］フェニル−１０−フェニルアントラセン（略
称：ＣｚＰＡ：）を３０ｎｍ、Ａｌｑ３を６０ｎｍ、及びＬｉＦを１ｎｍ積層して形成す
る。
さらには、白色の発光性の有機化合物を用いて白色の発光性の画素を形成してもよい。白
色の発光性の画素を設けることにより、消費電力を削減することが可能である。
次に、図１５（Ｂ）に示すように、発光物質を含む層４２８、有機絶縁物層４２７、及び
第２の層間絶縁層４２５上に第２の電極層４３１を形成する。ここでは、膜厚２００ｎｍ
のＡｌ膜を蒸着法により形成する。このとき、無機化合物で形成される第２の層間絶縁層
４２５及び第２の電極層４３１が接する領域４３２が形成される。無機化合物で形成され
る第２の層間絶縁層４２５及び第２の電極層４３１が接する領域４３２では密着性が高い
ため、後の剥離工程において発光物質を含む層４２８及び第２の電極層４３１の間で剥離
することなく、剥離層３０２及び絶縁層３０３で剥離することが可能で有る。
次に、図１５（Ｃ）に示すように、第２の電極層４３１上に保護層４４１を形成する。
保護層は、発光素子に水分や酸素等が侵入することを防ぐためのものである。保護層４４
１は、プラズマＣＶＤ法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化
珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、
ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）、その他の絶縁性材料を
用いて形成することが好ましい。
次に、保護層４４１上に絶縁層４４２を形成する。ここでは、組成物を塗布し焼成して形
成したエポキシ樹脂により絶縁層４４２を形成する。次に、絶縁層４４２上にプラスチッ
クフィルム４４３を貼りあわせる。次に、基板４０１の表面に弱粘着テープ（図示せず）
を貼りあわせた後、１２０〜１５０度に加熱してプラスチックフィルム４４３の接着層を
可塑化させて、プラスチックフィルム４４３を絶縁層４４２に接着させる。
次に、基板４０１を平坦部表面上に配置し、プラスチックフィルム４４３表面に粘着層
を有するローラー（図示せず）を圧着させ、図１６（Ａ）に示すように、剥離層４０２及
び絶縁層４０３の界面で剥離する。
次に、図１６（Ｂ）に示すように、絶縁層４０３表面に粘着層を有するプラスチックフ
ィルム４５１を貼りあわせ、１２０〜１５０度に加熱してプラスチックフィルム４５１の
接着層を可塑化させて、プラスチックフィルム４５１を絶縁層４０３表面に接着させる。
次に、異方性導電層４５３を用いてＦＰＣ４５４を接続端子４２４に接する導電層４３０
と貼りつける。
以上の工程により、プラスチックフィルム上にアクティブマトリクス型発光素子を有す
る半導体装置を形成することが出来る。
ここで本実施例において、フルカラー表示する場合の画素における等価回路図を図１７に
示す。図１７において、破線で囲まれるＴＦＴ６３９が図１６（Ｂ）の駆動用のＴＦＴ６
０３に対応している。
赤色を表示する画素は、駆動用のＴＦＴ６３９のドレイン領域に赤色を発光するＯＬＥＤ
７０３Ｒが接続され、ソース領域にはアノード側電源線（Ｒ）７０６Ｒが設けられている
。また、ＯＬＥＤ７０３Ｒには、カソード側電源線７００が設けられている。また、スイ
ッチング用のＴＦＴ６３８はゲート配線７０５に接続され、駆動用のＴＦＴ６３９のゲー
ト電極は、スイッチング用のＴＦＴ６３８のドレイン領域に接続される。なお、スイッチ
ング用のＴＦＴ６３８のドレイン領域は、アノード側電源線（Ｒ）７０６（Ｒ）に接続さ
れた容量素子７０７と接続している。
また、緑色を表示する画素は、駆動用のＴＦＴのドレイン領域に緑色を発光するＯＬＥＤ
７０３Ｇが接続され、ソース領域にはアノード側電源線（Ｇ）７０６Ｇが設けられている
。また、スイッチング用のＴＦＴ６３８はゲート配線７０５に接続され、駆動用のＴＦＴ
６３９のゲート電極は、スイッチング用のＴＦＴ６３８のドレイン領域に接続される。な
お、スイッチング用のＴＦＴ６３８のドレイン領域は、アノード側電源線（Ｇ）７０６（
Ｇ）に接続された容量素子７０７と接続している。
また、青色を表示する画素は、駆動用のＴＦＴのドレイン領域に青色を発光するＯＬＥＤ
７０３Ｂが接続され、ソース領域にはアノード側電源線（Ｂ）７０６Ｂが設けられている
。また、スイッチング用のＴＦＴ６３８はゲート配線７０５に接続され、駆動用のＴＦＴ
６３９のゲート電極は、スイッチング用のＴＦＴ６３８のドレイン領域に接続される。な
お、スイッチング用のＴＦＴ６３８のドレイン領域は、アノード側電源線（Ｂ）７０６（
Ｂ）に接続された容量素子７０７と接続している。
それぞれ色の異なる画素にはＥＬ材料に応じて異なる電圧をそれぞれ印加する。
なお、ここでは、ソース配線７０４とアノード側電源線７０６Ｒ、７０６Ｇ、７０６Ｂと
を平行に形成しているが、これに限られず、ゲート配線７０５とアノード側電源線７０６
Ｒ、７０６Ｇ、７０６Ｂとを平行に形成してもよい。更には、駆動用のＴＦＴ６３９をマ
ルチゲート電極構造としてもよい。
また、発光装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方
法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法
とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、発光装置のソ
ース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であっても
よく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
さらに、ビデオ信号がデジタルの発光装置において、画素に入力されるビデオ信号が定電
圧（ＣＶ）のものと、定電流（ＣＣ）のものとがある。ビデオ信号が定電圧のもの（ＣＶ
）には、発光素子に印加される信号の電圧が一定のもの（ＣＶＣＶ）と、発光素子に印加
される信号の電流が一定のもの（ＣＶＣＣ）とがある。また、ビデオ信号が定電流のもの
（ＣＣ）には、発光素子に印加される信号の電圧が一定のもの（ＣＣＣＶ）と、発光素子
に印加される信号の電流が一定のもの（ＣＣＣＣ）とがある。
また、発光装置において、静電破壊防止のための保護回路（保護ダイオードなど）を設
けてもよい。
以上の工程により、プラスチックフィルム上に設けられたアクティブマトリクス型発光
素子を有する半導体装置を作製することが出来る。
なお、本実施例では実施の形態１乃至４のいずれをも適用することができる。
次に、実施例５で示すＥＬ表示パネルにＦＰＣや、駆動用の駆動ＩＣを実装する例につ
いて説明する。ここでは、ＴＦＴで形成されるチップ状の駆動用回路を駆動ＩＣという。
図１８（ａ）に示す図は、ＦＰＣ１００９を４カ所の端子部１００８に貼り付けた発光装
置の上面図の一例を示している。基板１０１０上には発光素子及びＴＦＴを含む画素部１
００２と、ＴＦＴを含むゲート側駆動回路１００３と、ＴＦＴを含む第１の駆動回路１０
０１とが形成されている。ＴＦＴの活性層は結晶構造を有する半導体膜で構成されており
、同一基板上にこれらの回路を形成している。従って、システムオンパネル化を実現した
ＥＬ表示パネルを作製することができる。
また、画素部を挟むように２カ所に設けられた接続領域１００７は、発光素子の第２の電
極（陰極）を下層の配線とコンタクトさせるために設けている。なお、発光素子の第１の
電極（陽極）は画素部に設けられたＴＦＴと電気的に接続している。
また、封止基板１００４は、画素部および駆動回路を囲むシール材１００５、およびシー
ル材１００５に囲まれた充填材料によって基板１０１０と固定されている。また、透明な
乾燥剤を含む充填材料を充填する構成としてもよい。また、画素部と重ならない領域に乾
燥剤を配置してもよい。
なお、本実施例では、シール材１００５の一部がＴＦＴを含むゲート側駆動回路１００３
と重なるように設けているが、表示領域の外周を囲むように設ければよい。すなわち、ゲ
ート側駆動回路１００３と重ならないように設けても構わない。
また、図１８（ａ）に示した構造は、比較的大きなサイズ（例えば対角４．３インチ）
の発光装置で好適な例を示したが、図１８（ｂ）は、狭額縁化させた小型サイズ（例えば
対角１．５インチ）で好適なＣＯＧ方式を採用した例である。
図１８（ｂ）において、基板１０１０上に駆動ＩＣ１０１１が実装され、駆動ＩＣの先に
配置された端子部１０１８にＦＰＣ１０１９を実装している。実装される駆動ＩＣ１０１
１は、生産性を向上させる観点から、一辺が３００ｍｍから１０００ｍｍの矩形状の基板
上に複数作り込むとよい。つまり、基板上に駆動回路部と入出力端子を一つのユニットと
する回路パターンを複数個形成し、最後に分割して駆動ＩＣを個別に取り出せばよい。駆
動ＩＣの長辺の長さは、画素部の一辺の長さや画素ピッチを考慮して、長辺が１５〜８０
ｍｍ、短辺が１〜６ｍｍの矩形状に形成してもよいし、画素領域の一辺、又は画素部の一
辺と各駆動回路の一辺とを足した長さに形成してもよい。
駆動ＩＣのＩＣチップに対する外形寸法の優位性は長辺の長さにあり、長辺が１５〜８０
ｍｍで形成された駆動ＩＣを用いると、ＩＣチップを用いる場合と比較して実装するチッ
プ数を削減することが可能であり、製造上の歩留まりを向上させることができる。また、
ガラス基板上に駆動ＩＣを形成すると、母体として用いる基板の形状に限定されないので
生産性を損なうことが少ない。これは、円形のシリコンウエハからＩＣチップを取り出す
場合と比較すると、大きな優位点である。
また、ＴＡＢ方式を採用してもよく、その場合は、複数のテープを貼り付けて、該テープ
に駆動ＩＣを実装すればよい。ＣＯＧ方式の場合と同様に、単数のテープに単数の駆動Ｉ
Ｃを実装してもよく、この場合には、強度の問題から、駆動ＩＣを固定するための金属片
等を一緒に貼り付けるとよい。
また、画素部１１０２と駆動ＩＣ１０１１の間に設けられた接続領域１０１７は、発光素
子の第２の電極層を下層の配線とコンタクトさせるために設けている。なお、発光素子の
第１の電極は画素部に設けられたＴＦＴと電気的に接続している。
また、封止基板１０１４は、画素部１０１２を囲むシール材１０１５、およびシール材に
囲まれた充填材料によって基板１０１０に固定されている。
なお、駆動ＩＣの代わりに、Ｓｉチップで形成されるＩＣチップを用いてもよい。
また、画素部のＴＦＴの活性層として非晶質半導体膜を用いる場合には、駆動回路を同一
基板上に形成することは困難であるため、大きなサイズであっても図１２（ｂ）の構成と
なる。
ここで、接続領域１００７を図１３を用いて説明する。接続領域１００７以外は、実施の
形態４、実施の形態５、又は実施の形態６と同じであるので、説明は省略する。
以上の様に、本発明を実施する、即ち実施例５の発光素子の構成を用いて、様々な電
子機器を完成させることができる。
次に、本発明の半導体装置を実装した電子機器の一態様について図面を参照して説明する
。ここで例示する電子機器は携帯電話機であり、筐体２７００、２７０６、パネル２７０
１、ハウジング２７０２、プリント配線基板２７０３、操作ボタン２７０４、バッテリ２
７０５を有する（図１９参照）。パネル２７０１はハウジング２７０２に脱着自在に組み
込まれ、ハウジング２７０２はプリント配線基板２７０３に嵌着される。ハウジング２７
０２はパネル２７０１が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される
。プリント配線基板２７０３には、パッケージングされた複数の半導体装置が実装されて
おり、このうちの１つとして、本発明の半導体装置２７１０を用いることができる。プリ
ント配線基板２７０３に実装される複数の半導体装置は、コントローラ、中央処理ユニッ
ト（ＣＰＵ、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリ、電源回路、
音声処理回路、送受信回路等のいずれかの機能を有する。
パネル２７０１は、接続フィルム２７０８を介して、プリント配線基板２７０３と接続さ
れる。上記のパネル２７０１、ハウジング２７０２、プリント配線基板２７０３は、操作
ボタン２７０４やバッテリ２７０５と共に、筐体２７００、２７０６の内部に収納される
。パネル２７０１が含む画素領域２７０９は、筐体２７００に設けられた開口窓から視認
できるように配置されている。パネル２７０１に実施例５及び６で示すような半導体装置
を用いることができる。
上記の通り、本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上
記特徴により、電子機器の筐体２７００、２７０６内部の限られた空間を有効に利用する
ことができる。
なお、筐体２７００、２７０６は、携帯電話機の外観形状を一例として示したものであり
、本実施例に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。

Claims (9)

  1. 基板上に、第１乃至第３のトランジスタと、第１乃至第４の導電層と、第１の有機絶縁物層と、第１乃至第３の有機化合物を含む層と、を有し、
    前記第１の導電層は、前記第１のトランジスタのソース電極又はドレイン電極と電気的に接続され、
    前記第２の導電層は、前記第２のトランジスタのソース電極又はドレイン電極と電気的に接続され、
    前記第３の導電層は、前記第３のトランジスタのソース電極又はドレイン電極と電気的に接続され、
    前記第１の有機絶縁物層は、前記第１の導電層の端部を覆う領域と、前記第２の導電層の端部を覆う領域と、前記第３の導電層の端部を覆う領域とを有し、
    前記第１の有機化合物を含む層は、前記第１の導電層上及び前記第１の有機絶縁物層上に設けられ、
    前記第２の有機化合物を含む層は、前記第２の導電層上及び前記第１の有機絶縁物層上に設けられ、
    前記第３の有機化合物を含む層は、前記第３の導電層上及び前記第１の有機絶縁物層上に設けられ、
    前記第４の導電層は、前記第１乃至前記第３の有機化合物を含む層上に設けられ、
    前記第１乃至前記第３の有機化合物を含む層の各々は、発光層を有し、
    前記第４の導電層は、前記第１乃至前記第３の有機化合物を含む層の各々と接する領域を含む第１の領域を有し、
    前記基板上に、前記第１乃至前記第３のトランジスタの前記ソース電極又は前記ドレイン電極と同じ材料を含む第５の導電層を有し、
    前記基板上に、前記第１乃至前記第３の導電層と同じ材料を含む第６の導電層を有し、
    前記第６の導電層は、前記第５の導電層の上面の一部と接する領域を有し、
    前記第４の導電層は、前記第１の領域の外側に、前記第６の導電層の上面の一部と接する第２の領域と、を有し、
    前記基板上で前記第１の領域の外側に、前記第１の有機絶縁物層と同じ材料を有する第２の有機絶縁物層を有し、
    前記第２の有機絶縁物層は、前記第６の導電層の上面の他の一部と接する領域を有し、
    前記第２の領域は、前記第１の領域の四隅を囲む部分を有することを特徴とする半導体装置。
  2. 基板上に、第１乃至第３のトランジスタと、第１乃至第４の導電層と、第１の有機絶縁物層と、第１乃至第３の有機化合物を含む層と、を有し、
    前記第１の導電層は、前記第１のトランジスタのソース電極又はドレイン電極と電気的に接続され、
    前記第２の導電層は、前記第２のトランジスタのソース電極又はドレイン電極と電気的に接続され、
    前記第３の導電層は、前記第３のトランジスタのソース電極又はドレイン電極と電気的に接続され、
    前記第１の有機絶縁物層は、前記第１の導電層の端部を覆う領域と、前記第２の導電層の端部を覆う領域と、前記第３の導電層の端部を覆う領域とを有し、
    前記第１の有機化合物を含む層は、前記第１の導電層上及び前記第１の有機絶縁物層上に設けられ、
    前記第２の有機化合物を含む層は、前記第２の導電層上及び前記第１の有機絶縁物層上に設けられ、
    前記第３の有機化合物を含む層は、前記第３の導電層上及び前記第１の有機絶縁物層上に設けられ、
    前記第４の導電層は、前記第１乃至前記第３の有機化合物を含む層上に設けられ、
    前記第１乃至前記第３の有機化合物を含む層の各々は、発光層を有し、
    前記第４の導電層は、前記第１乃至前記第３の有機化合物を含む層の各々と接する領域を含む第１の領域を有し、
    前記基板上に、前記第１乃至前記第３のトランジスタの前記ソース電極又は前記ドレイン電極と同じ材料を含む第５の導電層を有し、
    前記基板上に、前記第１乃至前記第３の導電層と同じ材料を含む第６の導電層を有し、
    前記第６の導電層は、前記第５の導電層の上面の一部と接する領域を有し、
    前記第４の導電層は、前記第１の領域の外側に、前記第６の導電層の上面の一部と接する第２の領域を有し、
    前記基板上で前記第１の領域の外側に、前記第１の有機絶縁物層と同じ材料を有する第２の有機絶縁物層を有し、
    前記第２の有機絶縁物層は、前記第６の導電層の上面の他の一部と接する領域を有し、
    前記第２の領域は、Ｌ字状の部分を複数有し、前記複数のＬ字状の部分は、前記第１の領域を囲むように配置されていることを特徴とする半導体装置。
  3. 基板上に、第１乃至第３のトランジスタと、第１乃至第４の導電層と、第１の有機絶縁物層と、第１乃至第３の有機化合物を含む層と、を有し、
    前記第１の導電層は、前記第１のトランジスタのソース電極又はドレイン電極と電気的に接続され、
    前記第２の導電層は、前記第２のトランジスタのソース電極又はドレイン電極と電気的に接続され、
    前記第３の導電層は、前記第３のトランジスタのソース電極又はドレイン電極と電気的に接続され、
    前記第１の有機絶縁物層は、前記第１の導電層の端部を覆う領域と、前記第２の導電層の端部を覆う領域と、前記第３の導電層の端部を覆う領域とを有し、
    前記第１の有機化合物を含む層は、前記第１の導電層上及び前記第１の有機絶縁物層上に設けられ、
    前記第２の有機化合物を含む層は、前記第２の導電層上及び前記第１の有機絶縁物層上に設けられ、
    前記第３の有機化合物を含む層は、前記第３の導電層上及び前記第１の有機絶縁物層上に設けられ、
    前記第４の導電層は、前記第１乃至前記第３の有機化合物を含む層上に設けられ、
    前記第１乃至前記第３の有機化合物を含む層の各々は、発光層を有し、
    前記第４の導電層は、前記第１乃至前記第３の有機化合物を含む層の各々と接する領域を含む第１の領域を有し、
    前記基板上に、前記第１乃至前記第３のトランジスタの前記ソース電極又は前記ドレイン電極と同じ材料を含む第５の導電層を有し、
    前記基板上に、前記第１乃至前記第３の導電層と同じ材料を含む第６の導電層を有し、
    前記第６の導電層は、前記第５の導電層の上面の一部と接する領域を有し、
    前記第４の導電層は、前記第１の領域の外側に、前記第６の導電層の上面の一部と接する第２の領域を有し、
    前記基板上で前記第１の領域の外側に、前記第１の有機絶縁物層と同じ材料を有する第２の有機絶縁物層を有し、
    前記第２の有機絶縁物層は、前記第６の導電層の上面の他の一部と接する領域を有し、
    前記第２の有機絶縁物層は、島状であり、
    前記第２の領域は、前記第１の領域の四隅を囲む部分を有することを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか一において、
    前記基板は、可撓性を有する基板であることを特徴とする半導体装置。
  5. 請求項４において、
    前記可撓性を有する基板は、有機樹脂を含む基板又はフィルムであることを特徴とする半導体装置。
  6. 請求項４において、
    前記可撓性を有する基板は、基材フィルムと接着性を有する有機樹脂フィルムの積層であることを特徴とする半導体装置。
  7. 請求項６において、
    前記基材フィルムは、ポリエステル、ポリアミド、無機蒸着フィルム、又は紙であることを特徴とする半導体装置。
  8. 請求項６において、
    前記接着性を有する有機樹脂フィルムは、アクリル樹脂、又はエポキシ樹脂であることを特徴とする半導体装置。
  9. 請求項１乃至８のいずれか一に記載の半導体装置を有する電子機器。
JP2015043514A 2005-08-31 2015-03-05 半導体装置及び電子機器 Active JP6041918B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015043514A JP6041918B2 (ja) 2005-08-31 2015-03-05 半導体装置及び電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005252881 2005-08-31
JP2005252881 2005-08-31
JP2015043514A JP6041918B2 (ja) 2005-08-31 2015-03-05 半導体装置及び電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014075462A Division JP5815185B2 (ja) 2005-08-31 2014-04-01 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015207068A Division JP6041961B2 (ja) 2005-08-31 2015-10-21 半導体装置および電子機器

Publications (3)

Publication Number Publication Date
JP2015159114A JP2015159114A (ja) 2015-09-03
JP2015159114A5 JP2015159114A5 (ja) 2015-12-10
JP6041918B2 true JP6041918B2 (ja) 2016-12-14

Family

ID=37533478

Family Applications (13)

Application Number Title Priority Date Filing Date
JP2012093976A Active JP5272092B2 (ja) 2005-08-31 2012-04-17 半導体装置及び電子機器
JP2012166760A Active JP5190552B2 (ja) 2005-08-31 2012-07-27 半導体装置及び電子機器
JP2012166823A Expired - Fee Related JP5622804B2 (ja) 2005-08-31 2012-07-27 半導体装置
JP2012270294A Active JP5552526B2 (ja) 2005-08-31 2012-12-11 半導体装置及び電子機器
JP2012270106A Active JP5622831B2 (ja) 2005-08-31 2012-12-11 半導体装置及び電子機器
JP2014075462A Active JP5815185B2 (ja) 2005-08-31 2014-04-01 半導体装置
JP2015043514A Active JP6041918B2 (ja) 2005-08-31 2015-03-05 半導体装置及び電子機器
JP2015154963A Withdrawn JP2016015495A (ja) 2005-08-31 2015-08-05 半導体装置及び電子機器
JP2015173601A Active JP6232017B2 (ja) 2005-08-31 2015-09-03 半導体装置及び電子機器
JP2015207068A Active JP6041961B2 (ja) 2005-08-31 2015-10-21 半導体装置および電子機器
JP2016162713A Withdrawn JP2016201372A (ja) 2005-08-31 2016-08-23 半導体装置
JP2018074114A Withdrawn JP2018142710A (ja) 2005-08-31 2018-04-06 発光装置
JP2019164378A Active JP6918881B2 (ja) 2005-08-31 2019-09-10 発光装置

Family Applications Before (6)

Application Number Title Priority Date Filing Date
JP2012093976A Active JP5272092B2 (ja) 2005-08-31 2012-04-17 半導体装置及び電子機器
JP2012166760A Active JP5190552B2 (ja) 2005-08-31 2012-07-27 半導体装置及び電子機器
JP2012166823A Expired - Fee Related JP5622804B2 (ja) 2005-08-31 2012-07-27 半導体装置
JP2012270294A Active JP5552526B2 (ja) 2005-08-31 2012-12-11 半導体装置及び電子機器
JP2012270106A Active JP5622831B2 (ja) 2005-08-31 2012-12-11 半導体装置及び電子機器
JP2014075462A Active JP5815185B2 (ja) 2005-08-31 2014-04-01 半導体装置

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2015154963A Withdrawn JP2016015495A (ja) 2005-08-31 2015-08-05 半導体装置及び電子機器
JP2015173601A Active JP6232017B2 (ja) 2005-08-31 2015-09-03 半導体装置及び電子機器
JP2015207068A Active JP6041961B2 (ja) 2005-08-31 2015-10-21 半導体装置および電子機器
JP2016162713A Withdrawn JP2016201372A (ja) 2005-08-31 2016-08-23 半導体装置
JP2018074114A Withdrawn JP2018142710A (ja) 2005-08-31 2018-04-06 発光装置
JP2019164378A Active JP6918881B2 (ja) 2005-08-31 2019-09-10 発光装置

Country Status (4)

Country Link
US (1) US7611965B2 (ja)
EP (1) EP1760776B1 (ja)
JP (13) JP5272092B2 (ja)
CN (1) CN1925140B (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI460851B (zh) * 2005-10-17 2014-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI450387B (zh) 2006-09-29 2014-08-21 Semiconductor Energy Lab 半導體裝置的製造方法
KR20090028413A (ko) * 2007-09-13 2009-03-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 제작방법 및 증착용 기판
JP5367330B2 (ja) * 2007-09-14 2013-12-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP2009086752A (ja) * 2007-09-27 2009-04-23 Seiko Precision Inc 照光式タッチパネル及び照光式タッチパネルの製造方法
TWI369916B (en) * 2008-01-31 2012-08-01 Ind Tech Res Inst Top emitting oled display and fabrication method thereof
JP4575966B2 (ja) * 2008-02-27 2010-11-04 株式会社沖データ 半導体装置
US8236125B2 (en) * 2008-02-28 2012-08-07 Sharp Kabushiki Kaisha Method for manufacturing thin film multilayer device, method for manufacturing display device, and thin film multilayer device
WO2009107548A1 (en) 2008-02-29 2009-09-03 Semiconductor Energy Laboratory Co., Ltd. Deposition method and manufacturing method of light-emitting device
US8182863B2 (en) * 2008-03-17 2012-05-22 Semiconductor Energy Laboratory Co., Ltd. Deposition method and manufacturing method of light-emitting device
KR101285636B1 (ko) * 2008-06-27 2013-07-12 엘지디스플레이 주식회사 플렉서블 액정표시장치의 제조방법
EP2178133B1 (en) 2008-10-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device
TWI607670B (zh) * 2009-01-08 2017-12-01 半導體能源研究所股份有限公司 發光裝置及電子裝置
WO2010111601A2 (en) * 2009-03-26 2010-09-30 Semprius, Inc. Methods of forming printable integrated circuit devices and devices formed thereby
US20100253902A1 (en) 2009-04-07 2010-10-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
CN101944477B (zh) * 2009-07-03 2012-06-20 清华大学 柔性半导体器件的制造方法
KR102689629B1 (ko) 2009-10-16 2024-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101399609B1 (ko) * 2010-02-05 2014-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
US8558960B2 (en) * 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
CN101964398A (zh) * 2010-10-11 2011-02-02 福建钧石能源有限公司 柔性薄膜太阳能电池及其制造方法
KR20120042151A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 플렉서블 디스플레이 장치의 제조 방법
JP2013065824A (ja) * 2011-08-29 2013-04-11 Sony Corp トランジスタおよびその製造方法、並びに表示装置
KR102105287B1 (ko) 2012-08-01 2020-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20140043551A (ko) * 2012-09-24 2014-04-10 삼성디스플레이 주식회사 유기발광소자, 이를 포함하는 유기발광 표시패널 및 유기발광 표시패널의 제조방법
JP6204012B2 (ja) 2012-10-17 2017-09-27 株式会社半導体エネルギー研究所 発光装置
JP6076683B2 (ja) 2012-10-17 2017-02-08 株式会社半導体エネルギー研究所 発光装置
KR102028053B1 (ko) * 2012-12-12 2019-10-02 엘지디스플레이 주식회사 플렉서블 유기발광 디스플레이 장치
JP6155020B2 (ja) 2012-12-21 2017-06-28 株式会社半導体エネルギー研究所 発光装置及びその製造方法
JP6216125B2 (ja) 2013-02-12 2017-10-18 株式会社半導体エネルギー研究所 発光装置
CN103151306B (zh) * 2013-03-08 2015-06-17 上海和辉光电有限公司 一种柔性电子器件的制备方法
JP6104649B2 (ja) 2013-03-08 2017-03-29 株式会社半導体エネルギー研究所 発光装置
TWI685026B (zh) 2013-08-06 2020-02-11 日商半導體能源研究所股份有限公司 剝離方法
JP6286941B2 (ja) * 2013-08-27 2018-03-07 セイコーエプソン株式会社 発光装置、発光装置の製造方法、電子機器
TWI777433B (zh) 2013-09-06 2022-09-11 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
TWI741298B (zh) 2013-10-10 2021-10-01 日商半導體能源研究所股份有限公司 半導體裝置
US9937698B2 (en) 2013-11-06 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Peeling method and light-emitting device
JP6561399B2 (ja) * 2013-11-20 2019-08-21 株式会社Ｊｏｌｅｄ 表示装置、およびその製造方法
KR102361966B1 (ko) 2013-12-02 2022-02-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조방법
JP6603486B2 (ja) * 2014-06-27 2019-11-06 株式会社半導体エネルギー研究所 発光装置の作製方法
TWI695525B (zh) 2014-07-25 2020-06-01 日商半導體能源研究所股份有限公司 剝離方法、發光裝置、模組以及電子裝置
KR102360783B1 (ko) 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
KR102284756B1 (ko) 2014-09-23 2021-08-03 삼성디스플레이 주식회사 디스플레이 장치
CN104409640A (zh) * 2014-11-13 2015-03-11 无锡中洁能源技术有限公司 宽光谱太阳能电池材料及其制备方法
KR102223495B1 (ko) * 2014-12-24 2021-03-08 엘지디스플레이 주식회사 유기 발광 표시장치
US9991326B2 (en) 2015-01-14 2018-06-05 Panasonic Intellectual Property Management Co., Ltd. Light-emitting device comprising flexible substrate and light-emitting element
WO2017017553A1 (en) 2015-07-30 2017-02-02 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of light-emitting device, light-emitting device, module, and electronic device
KR102561113B1 (ko) 2015-08-13 2023-07-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
WO2018025495A1 (ja) * 2016-08-04 2018-02-08 株式会社日本製鋼所 レーザ剥離装置、レーザ剥離方法、及び有機ｅｌディスプレイの製造方法
CN115719570A (zh) 2016-11-30 2023-02-28 株式会社半导体能源研究所 显示装置及电子装置
CN108258150A (zh) * 2018-01-19 2018-07-06 云谷（固安）科技有限公司 柔性oled显示器
KR102638296B1 (ko) 2018-03-19 2024-02-20 삼성디스플레이 주식회사 유기발광표시장치
CN109087936A (zh) * 2018-08-24 2018-12-25 京东方科技集团股份有限公司 一种柔性显示基板的制备方法
CN109461825B (zh) * 2018-08-29 2020-11-13 云谷（固安）科技有限公司 柔性显示面板及其制作方法、柔性显示装置
CN112581861B (zh) * 2019-09-27 2023-09-05 群创光电股份有限公司 可挠式显示设备
CN111725149B (zh) * 2019-10-21 2022-06-07 中国科学院上海微系统与信息技术研究所 一种柔性电子器件及其制备方法

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730012A (ja) 1993-07-09 1995-01-31 Fujitsu Ltd 半導体装置
JPH08172062A (ja) * 1994-12-16 1996-07-02 Oki Electric Ind Co Ltd 半導体ウエハ及び半導体ウエハの製造方法
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP4075028B2 (ja) * 1999-06-14 2008-04-16 セイコーエプソン株式会社 回路基板、表示装置、および電子機器
JP2001109395A (ja) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
JP2002032037A (ja) * 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd 表示装置
JP5183838B2 (ja) * 2000-05-12 2013-04-17 株式会社半導体エネルギー研究所 発光装置
JP2002050470A (ja) * 2000-08-07 2002-02-15 Toppan Printing Co Ltd エレクトロルミネッセンス素子
US6900470B2 (en) * 2001-04-20 2005-05-31 Kabushiki Kaisha Toshiba Display device and method of manufacturing the same
JP2002318556A (ja) * 2001-04-20 2002-10-31 Toshiba Corp アクティブマトリクス型平面表示装置およびその製造方法
US6492716B1 (en) * 2001-04-30 2002-12-10 Zeevo, Inc. Seal ring structure for IC containing integrated digital/RF/analog circuits and functions
JP4027740B2 (ja) * 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8415208B2 (en) 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2003109773A (ja) * 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP4472238B2 (ja) * 2001-08-10 2010-06-02 株式会社半導体エネルギー研究所 剥離方法および半導体装置の作製方法
JP3726803B2 (ja) * 2001-12-17 2005-12-14 セイコーエプソン株式会社 有機ｅｌ表示装置及び電子機器
JP2003249378A (ja) * 2001-12-18 2003-09-05 Seiko Epson Corp 表示装置及び電子機器
US7038377B2 (en) * 2002-01-16 2006-05-02 Seiko Epson Corporation Display device with a narrow frame
JP4095830B2 (ja) * 2002-01-29 2008-06-04 統寶光電股▲ふん▼有限公司 有機ｌｅｄデバイスおよびその製造方法
EP1343206B1 (en) 2002-03-07 2016-10-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus, electronic apparatus, illuminating device and method of fabricating the light emitting apparatus
US7579771B2 (en) * 2002-04-23 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
JP4156431B2 (ja) * 2002-04-23 2008-09-24 株式会社半導体エネルギー研究所 発光装置およびその作製方法
JP4410456B2 (ja) * 2002-04-24 2010-02-03 株式会社リコー 薄膜デバイス装置の製造方法、およびアクティブマトリクス基板の製造方法
JP4391126B2 (ja) * 2002-05-15 2009-12-24 株式会社半導体エネルギー研究所 発光装置の作製方法
US6727645B2 (en) * 2002-05-24 2004-04-27 International Business Machines Corporation Organic LED device
JP4401688B2 (ja) * 2002-06-07 2010-01-20 株式会社半導体エネルギー研究所 発光装置およびその作製方法、並びに電子機器
US7897979B2 (en) * 2002-06-07 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP2004022392A (ja) * 2002-06-18 2004-01-22 Seiko Instruments Inc Ｅｌ表示装置
JP2004047791A (ja) 2002-07-12 2004-02-12 Pioneer Electronic Corp 有機薄膜スイッチングメモリ素子及びメモリ装置
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3922374B2 (ja) * 2002-09-25 2007-05-30 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
JP4290953B2 (ja) * 2002-09-26 2009-07-08 奇美電子股▲ふん▼有限公司 画像表示装置、有機ｅｌ素子および画像表示装置の製造方法
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3997888B2 (ja) * 2002-10-25 2007-10-24 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
WO2004040648A1 (ja) 2002-10-30 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. 半導体装置および半導体装置の作製方法
JP4089544B2 (ja) * 2002-12-11 2008-05-28 ソニー株式会社 表示装置及び表示装置の製造方法
JP4373086B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 発光装置
CN102290422A (zh) * 2003-01-15 2011-12-21 株式会社半导体能源研究所 显示装置及其制造方法、剥离方法及发光装置的制造方法
JP4502173B2 (ja) * 2003-02-03 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4748943B2 (ja) * 2003-02-28 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4663257B2 (ja) * 2003-06-16 2011-04-06 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US7221095B2 (en) * 2003-06-16 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for fabricating light emitting device
US7161184B2 (en) * 2003-06-16 2007-01-09 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7224118B2 (en) * 2003-06-17 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus having a wiring connected to a counter electrode via an opening portion in an insulating layer that surrounds a pixel electrode
JP4593179B2 (ja) * 2003-06-17 2010-12-08 株式会社半導体エネルギー研究所 表示装置
JP4574130B2 (ja) * 2003-06-18 2010-11-04 株式会社半導体エネルギー研究所 半導体装置、電子機器
JP4520226B2 (ja) * 2003-06-27 2010-08-04 株式会社半導体エネルギー研究所 表示装置及び表示装置の作製方法
JP4704006B2 (ja) * 2003-10-24 2011-06-15 株式会社半導体エネルギー研究所 表示装置及びその作製方法、並びに電子機器
JP4809600B2 (ja) * 2003-10-28 2011-11-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4836445B2 (ja) * 2003-12-12 2011-12-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4276603B2 (ja) * 2003-12-16 2009-06-10 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
JP4884674B2 (ja) * 2004-01-16 2012-02-29 株式会社半導体エネルギー研究所 表示装置の作製方法
KR100573149B1 (ko) * 2004-05-29 2006-04-24 삼성에스디아이 주식회사 전계 발광 디스플레이 장치 및 이의 제조 방법
KR20060019099A (ko) * 2004-08-26 2006-03-03 삼성전자주식회사 유기 발광 표시 장치 및 이의 제조 방법
US7728515B2 (en) * 2005-05-25 2010-06-01 Sharp Kabushiki Kaisha Light-emitting circuit board and light-emitting display device
JP2007026703A (ja) * 2005-07-12 2007-02-01 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2007026704A (ja) * 2005-07-12 2007-02-01 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP5121183B2 (ja) * 2005-08-31 2013-01-16 株式会社半導体エネルギー研究所 半導体装置及びその作製方法

Also Published As

Publication number Publication date
JP2013012479A (ja) 2013-01-17
US7611965B2 (en) 2009-11-03
JP2020021734A (ja) 2020-02-06
EP1760776A2 (en) 2007-03-07
JP5622804B2 (ja) 2014-11-12
EP1760776B1 (en) 2019-12-25
US20070045621A1 (en) 2007-03-01
CN1925140A (zh) 2007-03-07
JP6232017B2 (ja) 2017-11-15
CN1925140B (zh) 2010-05-12
JP2013058802A (ja) 2013-03-28
JP2018142710A (ja) 2018-09-13
JP5190552B2 (ja) 2013-04-24
JP2016015495A (ja) 2016-01-28
JP6041961B2 (ja) 2016-12-14
JP6918881B2 (ja) 2021-08-11
JP2016054298A (ja) 2016-04-14
JP5272092B2 (ja) 2013-08-28
EP1760776A3 (en) 2015-10-07
JP5552526B2 (ja) 2014-07-16
JP2016201372A (ja) 2016-12-01
JP2015159114A (ja) 2015-09-03
JP2013058803A (ja) 2013-03-28
JP2016027572A (ja) 2016-02-18
JP5622831B2 (ja) 2014-11-12
JP2012186170A (ja) 2012-09-27
JP2012248869A (ja) 2012-12-13
JP2014187368A (ja) 2014-10-02
JP5815185B2 (ja) 2015-11-17

Similar Documents

Publication Publication Date Title
JP6041961B2 (ja) 半導体装置および電子機器
JP5121183B2 (ja) 半導体装置及びその作製方法
JP5917596B2 (ja) 半導体装置及び電子機器
US8088654B2 (en) Semiconductor device and manufacturing method thereof
US8288197B2 (en) Method for manufacturing a semiconductor device including a memory device comprising an insulator mixture region in a conductive layer
JP5177976B2 (ja) 半導体装置の作製方法
JP2007266587A (ja) 半導体装置の作製方法
JP4926597B2 (ja) 記憶装置及び半導体装置
JP2007318116A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161108

R150 Certificate of patent or registration of utility model

Ref document number: 6041918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250