JP6040591B2 - 鍵盤回路及び鍵盤回路の検出方法 - Google Patents
鍵盤回路及び鍵盤回路の検出方法 Download PDFInfo
- Publication number
- JP6040591B2 JP6040591B2 JP2012144583A JP2012144583A JP6040591B2 JP 6040591 B2 JP6040591 B2 JP 6040591B2 JP 2012144583 A JP2012144583 A JP 2012144583A JP 2012144583 A JP2012144583 A JP 2012144583A JP 6040591 B2 JP6040591 B2 JP 6040591B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- switch
- circuit
- keyboard
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
本発明は、鍵盤回路及び鍵盤回路の検出方法に関する。
従来、電子ピアノや電子オルガン等の電子楽器には、鍵盤の動きに応じてオンオフする複数のスイッチをマトリクス状に配置したスイッチマトリクスが構成されている。そこで、電子楽器は、これらスイッチマトリクスを定期的にスキャンすることによって鍵盤の動作を検出している（例えば、特許文献１参照）。
このような電子楽器のうち特に８８鍵を有する電子ピアノでは、演奏の強弱を検出するために、鍵毎にオン位置の異なる２つのスイッチが配置されている。そこで、電子ピアノは、これらのスイッチのオンする時間差を測定し、この測定値に基づいて、鍵盤の押鍵速度を測定している。従って、電子ピアノは、８８鍵×２個＝１７６個のスイッチマトリクスが配置されることになる。
このような電子楽器のうち特に８８鍵を有する電子ピアノでは、演奏の強弱を検出するために、鍵毎にオン位置の異なる２つのスイッチが配置されている。そこで、電子ピアノは、これらのスイッチのオンする時間差を測定し、この測定値に基づいて、鍵盤の押鍵速度を測定している。従って、電子ピアノは、８８鍵×２個＝１７６個のスイッチマトリクスが配置されることになる。
しかしながら、このような従来のスイッチマトリクスが搭載される基板（以下、「鍵盤スイッチ用基板」と称する）の配線数は限界にきている。このため、鍵盤スイッチ用基板の配線数を従来に比べ大幅に削減でき、片面基板でも配線が可能となる鍵盤スイッチ用基板が要求されている。以下、このことについて、図９乃至図１０を参照してさらに詳細に説明する。
図９は、従来のスイッチマトリクスの構成の概要を示す等価回路図である。
図９に示すように、従来のスイッチマトリクスにおいては、スキャン用出力信号ＫＣ０〜ＫＣ７用の８本の線と、入力信号ＫＩ０〜ＫＩ２１用の２２本の線とが相互に交差するように配置されている。スキャン用出力信号ＫＣｉ（ｉは０〜７のうちの何れかの整数値）と、入力信号ＫＩｊ（ｊは０〜２１のうちの何れかの整数値）との各配線の交点付近には、ダイオードとスイッチとが直列接続されている。ダイオードは、複数鍵が同時に押下された際に信号が回り込むのを防止する目的で設けられている。
図９に示すように、従来のスイッチマトリクスにおいては、スキャン用出力信号ＫＣ０〜ＫＣ７用の８本の線と、入力信号ＫＩ０〜ＫＩ２１用の２２本の線とが相互に交差するように配置されている。スキャン用出力信号ＫＣｉ（ｉは０〜７のうちの何れかの整数値）と、入力信号ＫＩｊ（ｊは０〜２１のうちの何れかの整数値）との各配線の交点付近には、ダイオードとスイッチとが直列接続されている。ダイオードは、複数鍵が同時に押下された際に信号が回り込むのを防止する目的で設けられている。
図１０は、従来のスイッチマトリクスの動作の概要を説明するタイミングチャートである。
図１０においては、上から順に、スキャン用出力信号ＫＣ０〜ＫＣ７、及び、プリチャージ信号ＰＲＣの各々に流れる信号のタイミングチャートを示している。
各タイミングチャートにおいて、横軸は時間を示しており、縦軸は信号レベルを示している。なお、以下、各信号ともパルス信号であり、信号レベルはハイレベル（「Ｈレベル」とも記載する）とローレベル（「Ｌレベル」とも記載する）の２値を取るものとして説明する。
図１０に示すように、従来のスイッチマトリクスでは、８本のスキャン用出力信号ＫＣ０〜ＫＣ７の各出力が、その順番で順次Ｌレベルにされる。
そして、スキャン用出力信号ＫＣｉがＬレベルになっている状態で、２２本の入力信号ＫＩ０〜ＫＩ２１の各々の出力の状態から、スキャン用出力信号ＫＣｉと、２２本の入力信号ＫＩ０〜ＫＩ２１の各々の配線に接続されているスイッチのオンオフが検出される。
即ち、１つのスキャン用出力信号ＫＣｉあたり２２個のスイッチのオンオフが検出されるので、８本のスキャン用出力信号ＫＣ０〜ＫＣ７の配線を有する従来のスイッチマトリクスでは、８×２２＝１７６個のスイッチのオンオフが検出される。
なお、プリチャージ信号ＰＲＣは、変化点において、瞬間的にバッファから供給されるＨレベルの制御信号である。プリチャージ信号ＰＲＣを供給することにより、波形のなまりを是正し、高速なスキャンを可能とすることができる。
図１０においては、上から順に、スキャン用出力信号ＫＣ０〜ＫＣ７、及び、プリチャージ信号ＰＲＣの各々に流れる信号のタイミングチャートを示している。
各タイミングチャートにおいて、横軸は時間を示しており、縦軸は信号レベルを示している。なお、以下、各信号ともパルス信号であり、信号レベルはハイレベル（「Ｈレベル」とも記載する）とローレベル（「Ｌレベル」とも記載する）の２値を取るものとして説明する。
図１０に示すように、従来のスイッチマトリクスでは、８本のスキャン用出力信号ＫＣ０〜ＫＣ７の各出力が、その順番で順次Ｌレベルにされる。
そして、スキャン用出力信号ＫＣｉがＬレベルになっている状態で、２２本の入力信号ＫＩ０〜ＫＩ２１の各々の出力の状態から、スキャン用出力信号ＫＣｉと、２２本の入力信号ＫＩ０〜ＫＩ２１の各々の配線に接続されているスイッチのオンオフが検出される。
即ち、１つのスキャン用出力信号ＫＣｉあたり２２個のスイッチのオンオフが検出されるので、８本のスキャン用出力信号ＫＣ０〜ＫＣ７の配線を有する従来のスイッチマトリクスでは、８×２２＝１７６個のスイッチのオンオフが検出される。
なお、プリチャージ信号ＰＲＣは、変化点において、瞬間的にバッファから供給されるＨレベルの制御信号である。プリチャージ信号ＰＲＣを供給することにより、波形のなまりを是正し、高速なスキャンを可能とすることができる。
このように、従来のスイッチマトリクスが搭載されるスイッチ検出用の基板には、８本のスキャン用出力信号ＫＣ０〜ＫＣ７用の配線と、２２本の入力信号ＫＩ０〜ＫＩ２１用の配線とを併せて、３０本もの配線が必要になる。
ところが、鍵盤の構造的な制約から、鍵盤スイッチ検出用基板の幅は一定以内に収める必要があり、３０本の信号線を配線することはほぼ限界に達している状況である。
ところが、鍵盤の構造的な制約から、鍵盤スイッチ検出用基板の幅は一定以内に収める必要があり、３０本の信号線を配線することはほぼ限界に達している状況である。
さらに、図９及び図１０に示す従来のスイッチマトリクスは、１つの鍵につき２つの接点（スイッチ）を有する電子ピアノ、即ち、８８［鍵］×２［個／鍵］＝１７６［個］のスイッチを有する電子ピアノに構成されたものである。
ところが、近年、１つの鍵につき３つの接点（スイッチ）を有する電子ピアノ、即ち８８［鍵］×３［個／鍵］＝２６４［個］のスイッチを有する電子ピアノが登場してきている。このような電子ピアノに対しては、図９及び図１０に示す従来のスイッチマトリクスそのものは適用できず、２６４［個］のスイッチを検出可能なスイッチマトリクスを構成する必要がある。この場合、図９と同様の構造のスイッチマトリクスとして実現しようとしても、８本のスキャン用出力信号と３３本の入力信号とで総計４１本の配線が必要になり、上述のごとく鍵盤の構造的な制約から実現が非常に困難である。
ところが、近年、１つの鍵につき３つの接点（スイッチ）を有する電子ピアノ、即ち８８［鍵］×３［個／鍵］＝２６４［個］のスイッチを有する電子ピアノが登場してきている。このような電子ピアノに対しては、図９及び図１０に示す従来のスイッチマトリクスそのものは適用できず、２６４［個］のスイッチを検出可能なスイッチマトリクスを構成する必要がある。この場合、図９と同様の構造のスイッチマトリクスとして実現しようとしても、８本のスキャン用出力信号と３３本の入力信号とで総計４１本の配線が必要になり、上述のごとく鍵盤の構造的な制約から実現が非常に困難である。
ここで、鍵盤スイッチ検出用基板として、両面スルーホールの基板を採用することにより、鍵盤の構造的な制約から求められる微小幅であっても、４１本の配線自体は可能となるが、現状の片面基板に比べて大幅なコスト増大につながる。
或いはまた、鍵盤スイッチ検出用基板として、図９の構造の基板を複数枚つなげて構成することも考えられる。この場合、両面スルーホールの基板を採用する場合よりもコストアップの比率は小さくなるが、それでも図９の基板単体と比較して、大幅なコストアップになることには変わりない。
或いはまた、鍵盤スイッチ検出用基板として、図９の構造の基板を複数枚つなげて構成することも考えられる。この場合、両面スルーホールの基板を採用する場合よりもコストアップの比率は小さくなるが、それでも図９の基板単体と比較して、大幅なコストアップになることには変わりない。
本発明は、このような状況に鑑みてなされたものであり、従来に比べ鍵盤スイッチ用基板の配線数を大幅に削減でき、片面基板でも配線が可能にすることを目的とする。
上記目的を達成するため、本発明の一態様の鍵盤回路は、
複数の鍵夫々に対応して設けられ、前記鍵に対する押離鍵操作に応じてオンオフ状態が変化する複数の第１の接点部、並びに前記複数の第１の接点部夫々に対応して設けられた、第１及び第２の入出力用端子を有する複数の第１の素子を備える第１のスイッチ回路と、前記複数の鍵夫々に対応して設けられ、前記鍵に対する押離鍵操作に応じてオンオフ状態が変化する複数の第２の接点部、並びに前記複数の第２の接点部夫々に対応して設けられた、第３、第４及び第５の入出力用端子を有する複数の第２の素子を備える第２のスイッチ回路と、のいずれかを選択する選択回路と、
前記複数の第１の素子の中から、夫々異なる前記第１の素子を選択するための第１のスキャン信号を出力する第１の出力回路と、
前記複数の第２の素子の中から、夫々異なる前記第２の素子を選択するための第２のスキャン信号及び制御信号を出力する第２の出力回路と、
前記選択回路により前記第１のスイッチ回路が選択されているとき、前記第１のスイッチ回路に対して、前記第１の出力回路からの前記第１のスキャン信号を供給し、前記選択回路により前記第１のスイッチ回路が選択されているとき、前記第２のスイッチ回路に対して、前記第２の出力回路からの前記第２のスキャン信号及び制御信号を供給するように切り替える切り替え回路と、
を備え、
前記第１のスイッチ回路は、前記複数の第１の素子夫々の前記第１の入出力用端子に前記対応する接点部の一端が接続されるとともに、前記複数の第１の素子のうち、それぞれ前記第２の入出力用端子に供給される第１のスキャン信号によって選択された前記第１の素子に対応して設けられた前記第１の接点部のオンオフ状態を表わす信号を、前記第１の入出力用端子から出力し、
前記第２のスイッチ回路は、前記複数の第２の素子夫々の第３の入出力端子には対応して設けられた前記第２の接点部の一端が接続されるとともに、前記複数の第２の素子のうち、それぞれ前記第５の入出力用端子に供給される制御信号及び前記第４の入出力用端子に供給される第２のスキャン信号の組み合わせにより選択された前記第２の素子に対応して設けられた第２の接点部のオンオフ状態を表わす信号を前記第２の接点部の他端から出力させる、
ことを特徴とする。
複数の鍵夫々に対応して設けられ、前記鍵に対する押離鍵操作に応じてオンオフ状態が変化する複数の第１の接点部、並びに前記複数の第１の接点部夫々に対応して設けられた、第１及び第２の入出力用端子を有する複数の第１の素子を備える第１のスイッチ回路と、前記複数の鍵夫々に対応して設けられ、前記鍵に対する押離鍵操作に応じてオンオフ状態が変化する複数の第２の接点部、並びに前記複数の第２の接点部夫々に対応して設けられた、第３、第４及び第５の入出力用端子を有する複数の第２の素子を備える第２のスイッチ回路と、のいずれかを選択する選択回路と、
前記複数の第１の素子の中から、夫々異なる前記第１の素子を選択するための第１のスキャン信号を出力する第１の出力回路と、
前記複数の第２の素子の中から、夫々異なる前記第２の素子を選択するための第２のスキャン信号及び制御信号を出力する第２の出力回路と、
前記選択回路により前記第１のスイッチ回路が選択されているとき、前記第１のスイッチ回路に対して、前記第１の出力回路からの前記第１のスキャン信号を供給し、前記選択回路により前記第１のスイッチ回路が選択されているとき、前記第２のスイッチ回路に対して、前記第２の出力回路からの前記第２のスキャン信号及び制御信号を供給するように切り替える切り替え回路と、
を備え、
前記第１のスイッチ回路は、前記複数の第１の素子夫々の前記第１の入出力用端子に前記対応する接点部の一端が接続されるとともに、前記複数の第１の素子のうち、それぞれ前記第２の入出力用端子に供給される第１のスキャン信号によって選択された前記第１の素子に対応して設けられた前記第１の接点部のオンオフ状態を表わす信号を、前記第１の入出力用端子から出力し、
前記第２のスイッチ回路は、前記複数の第２の素子夫々の第３の入出力端子には対応して設けられた前記第２の接点部の一端が接続されるとともに、前記複数の第２の素子のうち、それぞれ前記第５の入出力用端子に供給される制御信号及び前記第４の入出力用端子に供給される第２のスキャン信号の組み合わせにより選択された前記第２の素子に対応して設けられた第２の接点部のオンオフ状態を表わす信号を前記第２の接点部の他端から出力させる、
ことを特徴とする。
本発明によれば、従来に比べ鍵盤スイッチ用基板の配線数を大幅に削減でき、片面基板でも配線が可能な電子楽器の鍵盤回路を提供することができる。
以下、本発明の実施形態について、図面を用いて説明する。
図１は、本発明の実施形態に係る電子楽器の鍵盤回路を備える鍵盤装置の横断面を示す図である。
電子楽器の鍵盤装置１は、例えば電子ピアノの鍵盤装置１として構成される。
電子楽器の鍵盤装置１は、例えば電子ピアノの鍵盤装置１として構成される。
電子楽器の鍵盤装置１は、図１に示すように、鍵盤シャーシ１１と、複数の鍵（白鍵と黒鍵、ただしこの実施形態１では１つの白鍵について説明する）１２と、複数のハンマー部材（ただし、この実施形態１では１つのみを示す）１３と、スイッチ１４と、鍵盤回路１５と、を備えている。
ハンマー部材１３に対し、相対的に鍵１２が設けられている側を以下「上方」と呼ぶ。これに対し、鍵１２に対し、相対的にハンマー部材１３が設けられている側を以下「下方」と呼ぶ。また、鍵１２は、鍵盤シャーシ１１に設けられた特定の点を中心に回動する。この鍵１２のうち、回動中心が行われる側を以下「後方」と呼ぶ。これに対し、鍵１２のうち、回動中心が行われる側とは異なる反対側を以下「前方」と呼ぶ。
ハンマー部材１３に対し、相対的に鍵１２が設けられている側を以下「上方」と呼ぶ。これに対し、鍵１２に対し、相対的にハンマー部材１３が設けられている側を以下「下方」と呼ぶ。また、鍵１２は、鍵盤シャーシ１１に設けられた特定の点を中心に回動する。この鍵１２のうち、回動中心が行われる側を以下「後方」と呼ぶ。これに対し、鍵１２のうち、回動中心が行われる側とは異なる反対側を以下「前方」と呼ぶ。
鍵盤シャーシ１１は、合成樹脂により形成され、鍵盤装置１の筐体を構成する。
鍵盤シャーシ１１は、電子楽器の本体（図示せず）の底板１１ａ上に配置されるものであり、鍵盤シャーシ１１の前方には、前脚部１６が底板１１ａから上方に突出して形成されている。この前脚部１６の上方には、鍵１２の横振れを防ぐための鍵ガイド部１６ａが設けられている。また、この前脚部１６の後方には、図１に示すように、立上り部１７が鍵ガイド部１６ａよりも少し低い高さで形成されている。
鍵盤シャーシ１１は、電子楽器の本体（図示せず）の底板１１ａ上に配置されるものであり、鍵盤シャーシ１１の前方には、前脚部１６が底板１１ａから上方に突出して形成されている。この前脚部１６の上方には、鍵１２の横振れを防ぐための鍵ガイド部１６ａが設けられている。また、この前脚部１６の後方には、図１に示すように、立上り部１７が鍵ガイド部１６ａよりも少し低い高さで形成されている。
立上り部１７には、後述するハンマー部材１３の前方が挿入して上下方向に移動するためのハンマー挿入用の開口部１７ａが形成されている。立上り部１７の上方には、ハンマー載置部１８が後方に向けてほぼ水平に形成されている。このハンマー載置部１８の下方には、ハンマー部材１３を支持するためのハンマー支持部１９が下方に突出して設けられている。このハンマー支持部１９には、ハンマー部材１３を回動可能に支持する支持軸１９ａが設けられている。
また、ハンマー載置部１８の後方には、基板搭載部２０が形成されている。この基板搭載部２０は、複数の接点部１４ａ、１４ｂ、１４ｃにより構成されたスイッチ１４を有する鍵盤回路１５が配置されている。
複数の鍵１２は、鍵盤シャーシ１１上に上下方向に回動可能に配置されている。
鍵盤シャーシ１１の後方側、つまり基板搭載部２０の後方側には、鍵載置部２３がハンマー載置部１８よりも少し高い高さで形成されている。この鍵載置部２３の上方には、鍵支持部２４が形成されている。この鍵支持部２４には、鍵１２の後方側を上下方向に回動可能に支持する支持軸２４ａが設けられている。
鍵盤シャーシ１１の後方側、つまり基板搭載部２０の後方側には、鍵載置部２３がハンマー載置部１８よりも少し高い高さで形成されている。この鍵載置部２３の上方には、鍵支持部２４が形成されている。この鍵支持部２４には、鍵１２の後方側を上下方向に回動可能に支持する支持軸２４ａが設けられている。
鍵１２の前方側に位置する鍵１２の箇所には、ハンマーガイド部２７が鍵１２の下方に向けて突出して形成されている。このハンマーガイド部２７は、ハンマー部材１３の前方側に位置する鍵当接部３１が摺動可能に挿入し、この挿入した鍵当接部３１を鍵１２の押鍵操作に応じて上下方向に変位させるように構成されている。
ハンマー部材１３は、これら複数の鍵１２にそれぞれアクション荷重を付与するために配置されている。ハンマー部材１３は、ハンマー本体２８と、このハンマー本体２８の後方に設けられた錘部２９と、ハンマー本体２８の前方側の上方に設けられてハンマー本体２８の回動中心となる合成樹脂製の回動支持部３０と、ハンマー本体２８の前方に設けられた鍵当接部３１と、ハンマー本体２８の前後方向の略中間位置において、鍵盤回路１５に設けられている３つの接点部１４ａ、１４ｂ、１４ｃを押圧するためのスイッチ押圧部３２とを備えている。３つの接点部１４ａ、１４ｂ、１４ｃは、複数の鍵１２によってそれぞれオン動作する。
ハンマー部材１３は、ハンマー本体２８の鍵当接部３１を鍵盤シャーシ１１の下方から立上り部１７の開口部１７ａに挿入させて、ハンマー載置部１８の前方に突出させ、この状態でハンマー本体２８の回動支持部３０をハンマー載置部１８に設けられたハンマー支持部１９の支持軸１９ａに回動可能に取り付けることにより、ハンマー本体２８がハンマー支持部１９の支持軸１９ａを中心に上下方向に回動するように構成されている。
また、ハンマー部材１３は、ハンマー本体２８の回動支持部３０がハンマー支持部１９の支持軸１９ａに回動可能に取り付けられる際に、ハンマー本体２８の前方側の端部に設けられた鍵当接部３１が鍵１２のハンマーガイド部２７に摺動可能に挿入され、この状態で鍵当接部３１が鍵１２の押鍵操作に応じてハンマーガイド部２７とともに上下方向に変位することにより、ハンマー支持部１９の支持軸１９ａを中心にハンマー本体２８を上下方向に回動させるように構成されている。
鍵盤回路１５のスイッチ１４は、第１接点部１４ａ、第２接点部１４ｂ、第３接点部１４ｃを備え、鍵盤回路１５の下方に設けられて、鍵盤シャーシ１１の基板搭載部２０の下側に突出している。スイッチ１４は、鍵盤回路１５の下面に配置されたゴムシートを備えている。
このゴムシートには、ドーム状の膨出部が下方に突出して形成されており、このドーム状の膨出部の内部には、３つの接点部１４ａ、１４ｂ、１４ｃが設けられている。この３つの接点部１４ａ、１４ｂ、１４ｃは、ゴムシートの膨出部の内部に設けられた３つの可動接点と、鍵盤回路１５の下方の面に設けられた３つの固定接点とを備え、３つの可動接点がそれぞれ３つの固定接点に接離可能に順次接触するように構成されている。
これにより、スイッチ１４は、鍵盤回路１５の下方の面に配置されて基板搭載部２０の下方に突出したゴムシートの膨出部がハンマー部材１３のスイッチ押圧部３２によって下側から押圧された際に、膨出部が弾性変形して、その内部に設けられた３つの接点部１４ａ、１４ｂ、１４ｃの各可動接点が、鍵盤回路１５の各固定接点に異なるタイミングで順次接触することにより、スイッチングしてオン信号を出力するように構成されている。
即ち、このスイッチ１４は、３つの接点部１４ａ、１４ｂ、１４ｃである各可動接点と各固定接点との間の距離がそれぞれ異なって形成されていることにより、ハンマー部材１３のスイッチ押圧部３２によってゴムシートの膨出部が押圧されて弾性変形する際に、第１接点部１４ａがオンした後に、第２接点部１４ｂがオンし、第２接点部１４ｂがオンした後に、第３接点部１４ｃがオンする。これにより３つの接点部１４ａ、１４ｂ、１４ｃが時間差をもって順次スイッチングするように構成されている。
これにより、このスイッチ１４は、３つの接点部１４ａ、１４ｂ、１４ｃが時間差をもって順次スイッチングすることにより、音源に対して発音の開始を指示するキーオンデータが得られるとともに、ハンマー部材１３の回動速度、つまり押鍵速度に関するデータであって、楽音の音量や音色等の楽音特性をイニシャル制御するイニシャルタッチデータが得られるように構成されている。
次に、本実施形態の鍵盤回路１５内のスイッチマトリクスの概念について説明する。
図２は、本実施形態の鍵盤装置１（図１参照）の鍵盤回路１５内のスイッチマトリクスを示す概念図である。
図２は、本実施形態の鍵盤装置１（図１参照）の鍵盤回路１５内のスイッチマトリクスを示す概念図である。
鍵盤回路１５内のスイッチマトリクスは、３層のマトリクスＭＬ０〜ＭＬ２が積層して構成されている。第ｋ層（ｋは０〜２のうちの何れかの整数値）のマトリクスＭＬｋにおいては、スキャン用出力信号ＫＥ０〜ＫＥ３用の４本の線と、入力信号ＫＩ０〜ＫＩ２１用の２２本の線とが相互に交差するように配置されている。即ち、第ｋ層のマトリクスでは、４×２２＝８８［個］のスイッチのオンオフの検出が可能になっており、スイッチマトリクス全体では、８８［個／層］×３［層］＝２６４個のスイッチのオンオフの検出が可能になっている。
３層のマトリクスＭＬ０〜ＭＬ２のうち何れの層を有効にするのかについては、後述の信号ＫＢ０〜ＫＢ２（図３〜図５）によって選択制御する。詳細については、図３〜図５を参照して後述するが、信号ＫＢ０は第１接点部１４ａに、信号ＫＢ１は第２接点部１４ｂに、信号ＫＢ２は第３接点部１４ｃに、それぞれ対応している。また、第１層のマトリクスＭＬ０は第１接点部１４ａに、第２層のマトリクスＭＬ１は第２接点部１４ｂに、第３層のマトリクスＭＬ２は第３接点部１４ｃに、それぞれ対応している。したがって、信号ＫＢ０により第１層のマトリクスＭＬ０の有効無効が、信号ＫＢ１により第２層のマトリクスＭＬ１の有効無効が、信号ＫＢ２により第３層のマトリクスＭＬ２の有効無効が、それぞれ制御される。
ここで、２次元スイッチマトリクスは、図９に示すように、鍵盤回路１５上において、単一の層（マトリクス）により形成されたマトリクスをいう。これに対し、３次元スイッチマトリクスは、図２に示すように、鍵盤回路１５上において、２以上の複数の層により形成されたマトリクスをいう。
３層のマトリクスＭＬ０〜ＭＬ２のうち何れの層を有効にするのかについては、後述の信号ＫＢ０〜ＫＢ２（図３〜図５）によって選択制御する。詳細については、図３〜図５を参照して後述するが、信号ＫＢ０は第１接点部１４ａに、信号ＫＢ１は第２接点部１４ｂに、信号ＫＢ２は第３接点部１４ｃに、それぞれ対応している。また、第１層のマトリクスＭＬ０は第１接点部１４ａに、第２層のマトリクスＭＬ１は第２接点部１４ｂに、第３層のマトリクスＭＬ２は第３接点部１４ｃに、それぞれ対応している。したがって、信号ＫＢ０により第１層のマトリクスＭＬ０の有効無効が、信号ＫＢ１により第２層のマトリクスＭＬ１の有効無効が、信号ＫＢ２により第３層のマトリクスＭＬ２の有効無効が、それぞれ制御される。
ここで、２次元スイッチマトリクスは、図９に示すように、鍵盤回路１５上において、単一の層（マトリクス）により形成されたマトリクスをいう。これに対し、３次元スイッチマトリクスは、図２に示すように、鍵盤回路１５上において、２以上の複数の層により形成されたマトリクスをいう。
次に、図２のスイッチマトリクスが実装された電子楽器の鍵盤回路１５について説明する。
図３は、本実施形態の電子楽器の鍵盤回路１５のうちの、スイッチマトリクスの構成例を示す図である。
図３では、図１の鍵盤装置１の鍵盤回路１５のうち、スイッチマトリクススイッチを構成する８８鍵分３接点の回路のうち、ｊ番目の入力信号ＫＩｊでオンオフが検出される、３層のマトリクスＭＬ０〜ＭＬ２の各スイッチ分が示されている。
図３は、本実施形態の電子楽器の鍵盤回路１５のうちの、スイッチマトリクスの構成例を示す図である。
図３では、図１の鍵盤装置１の鍵盤回路１５のうち、スイッチマトリクススイッチを構成する８８鍵分３接点の回路のうち、ｊ番目の入力信号ＫＩｊでオンオフが検出される、３層のマトリクスＭＬ０〜ＭＬ２の各スイッチ分が示されている。
即ち、図３に示すスイッチ群５１は、ｊ番目の入力信号ＫＩｊでオンオフが検出される、スイッチ群５１−１〜５１−４で構成されている。スイッチ群５１−０は、スキャン用出力信号ＫＥ０でオンオフが検出される、３層のマトリクスＭＬ０〜ＭＬ２にそれぞれ属する３つのスイッチで構成されている。スイッチ群５１−１は、スキャン用出力信号ＫＥ１でオンオフが検出される、３層のマトリクスＭＬ０〜ＭＬ２にそれぞれ属する３つのスイッチで構成されている。スイッチ群５１−２は、スキャン用出力信号ＫＥ２でオンオフが検出される、３層のマトリクスＭＬ０〜ＭＬ２にそれぞれ属する３つのスイッチで構成されている。スイッチ群５１−３は、スキャン用出力信号ＫＥ３でオンオフが検出される、３層のマトリクスＭＬ０〜ＭＬ２にそれぞれ属する３つのスイッチで構成されている。
即ち、本実施形態では２２本の入力信号ＫＩ０〜ＫＩ２１が存在するので、実際には、２２個のスイッチ群５１から、鍵盤回路１５は構成されている。
即ち、本実施形態では２２本の入力信号ＫＩ０〜ＫＩ２１が存在するので、実際には、２２個のスイッチ群５１から、鍵盤回路１５は構成されている。
次に、図４を参照して、図３に示す鍵盤回路１５のうち、ｊ番目の入力信号ＫＩｊかつｉ番目のスキャン用出力信号ＫＥｉでオンオフが検出される、３層のマトリクスＭＬ１〜ＭＬ３の各スイッチの詳細な構成例を示している。
図４は、本実施形態の電子楽器の鍵盤回路１５の図３に示す一部の詳細な構成例を示す図である。
図４は、本実施形態の電子楽器の鍵盤回路１５の図３に示す一部の詳細な構成例を示す図である。
スイッチＳＷ０〜ＳＷ２のそれぞれは、ｊ番目の入力信号ＫＩｊかつｉ番目のスキャン用出力信号ＫＥｉでオンオフが検出される鍵に搭載された、第１接点部１４ａ、第２接点部１４ｂ、及び第３接点部１４ｃのそれぞれに対応している。
マトリクスＭＬｋを有効にするための制御信号ＫＢｋは、ベース抵抗ＲｋとスピードアップコンデンサＣｋの並列接続を介して、接点用トランジスタＴＲｋのベースに供給される。接点用トランジスタＴＲｋのコレクタには、スイッチＳＷｋの一端が接続されている。スイッチＳＷｋの他端には、入力信号ＫＩｊの配線が接続されている。入力信号ＫＩｊの配線には、電源電圧Ｖｄｄが抵抗Ｒｕ０を介して接続されている。また、接点用トランジスタＴＲｋのエミッタには、スキャン用出力信号ＫＥｉの配線が接続されている。
マトリクスＭＬｋを有効にするための制御信号ＫＢｋは、ベース抵抗ＲｋとスピードアップコンデンサＣｋの並列接続を介して、接点用トランジスタＴＲｋのベースに供給される。接点用トランジスタＴＲｋのコレクタには、スイッチＳＷｋの一端が接続されている。スイッチＳＷｋの他端には、入力信号ＫＩｊの配線が接続されている。入力信号ＫＩｊの配線には、電源電圧Ｖｄｄが抵抗Ｒｕ０を介して接続されている。また、接点用トランジスタＴＲｋのエミッタには、スキャン用出力信号ＫＥｉの配線が接続されている。
ここで、スイッチ群５１−ｉの動作について説明する。
トランジスタＴＲｋは、他のトランジスタとは排他的に動作するもので、制御信号ＫＢ０がＨレベルでかつスキャン用出力信号ＫＥｊがＬレベルの時に、ＯＮ状態となる。従って、スイッチＳＷｋがオン状態になっていれば、トランジスタＴＲｋはオンしているので、入力信号ＫＩｉはＬレベルとなる。一方、スイッチＳＷｋがオフ状態の場合には、電流はトランジスタＴＲｋ経由で流れないので、入力信号ＫＩｉはＨレベルとなる。
即ち、ｊ番目の入力信号ＫＩｊかつｉ番目のスキャン用出力信号ＫＥｉでオンオフが検出される鍵に搭載された第１接点部１４ａ（スイッチＳＷ０）については、スキャン用出力信号ＫＥｉがＬレベルであって制御信号ＫＢ０がＨレベルの場合に、入力信号ＫＩｉがＬレベルの時にはオン状態と、入力信号ＫＩｉがＨレベルの時にはオフ状態と、それぞれ検出される。
同様に、ｊ番目の入力信号ＫＩｊかつｉ番目のスキャン用出力信号ＫＥｉでオンオフが検出される鍵に搭載された第２接点部１４ａ（スイッチＳＷ１）については、スキャン用出力信号ＫＥｉがＬレベルであって制御信号ＫＢ１がＨレベルの場合に、入力信号ＫＩｉがＬレベルの時にはオン状態と、入力信号ＫＩｉがＨレベルの時にはオフ状態と、それぞれ検出される。
ｊ番目の入力信号ＫＩｊかつｉ番目のスキャン用出力信号ＫＥｉでオンオフが検出される鍵に搭載された第２接点部１４ａ（スイッチＳＷ１）については、スキャン用出力信号ＫＥｉがＬレベルであって制御信号ＫＢ１がＨレベルの場合に、入力信号ＫＩｉがＬレベルの時にはオン状態と、入力信号ＫＩｉがＨレベルの時にはオフ状態と、それぞれ検出される。
トランジスタＴＲｋは、他のトランジスタとは排他的に動作するもので、制御信号ＫＢ０がＨレベルでかつスキャン用出力信号ＫＥｊがＬレベルの時に、ＯＮ状態となる。従って、スイッチＳＷｋがオン状態になっていれば、トランジスタＴＲｋはオンしているので、入力信号ＫＩｉはＬレベルとなる。一方、スイッチＳＷｋがオフ状態の場合には、電流はトランジスタＴＲｋ経由で流れないので、入力信号ＫＩｉはＨレベルとなる。
即ち、ｊ番目の入力信号ＫＩｊかつｉ番目のスキャン用出力信号ＫＥｉでオンオフが検出される鍵に搭載された第１接点部１４ａ（スイッチＳＷ０）については、スキャン用出力信号ＫＥｉがＬレベルであって制御信号ＫＢ０がＨレベルの場合に、入力信号ＫＩｉがＬレベルの時にはオン状態と、入力信号ＫＩｉがＨレベルの時にはオフ状態と、それぞれ検出される。
同様に、ｊ番目の入力信号ＫＩｊかつｉ番目のスキャン用出力信号ＫＥｉでオンオフが検出される鍵に搭載された第２接点部１４ａ（スイッチＳＷ１）については、スキャン用出力信号ＫＥｉがＬレベルであって制御信号ＫＢ１がＨレベルの場合に、入力信号ＫＩｉがＬレベルの時にはオン状態と、入力信号ＫＩｉがＨレベルの時にはオフ状態と、それぞれ検出される。
ｊ番目の入力信号ＫＩｊかつｉ番目のスキャン用出力信号ＫＥｉでオンオフが検出される鍵に搭載された第２接点部１４ａ（スイッチＳＷ１）については、スキャン用出力信号ＫＥｉがＬレベルであって制御信号ＫＢ１がＨレベルの場合に、入力信号ＫＩｉがＬレベルの時にはオン状態と、入力信号ＫＩｉがＨレベルの時にはオフ状態と、それぞれ検出される。
次に、図５を参照して、図３に示す鍵盤回路１５におけるスイッチマトリクスの動作について説明する。
図５は、図３に示す本実施形態の鍵盤回路１５におけるスイッチマトリクスの動作の概要を説明するタイミングチャートである。
図５においては、上から順に、スキャン用出力信号ＫＥ０〜ＫＥ３、制御信号ＫＢ０〜ＫＢ２、及びプリチャージ信号ＰＲＣの各々に流れる信号のタイミングチャートを示している。
図５は、図３に示す本実施形態の鍵盤回路１５におけるスイッチマトリクスの動作の概要を説明するタイミングチャートである。
図５においては、上から順に、スキャン用出力信号ＫＥ０〜ＫＥ３、制御信号ＫＢ０〜ＫＢ２、及びプリチャージ信号ＰＲＣの各々に流れる信号のタイミングチャートを示している。
先ず、時刻ｔ１のときに、スキャン用出力信号ＫＥ０〜ＫＥ３のうち、スキャン用出力信号ＫＥ０のみがＬレベルとなり、それ以外がＨレベルとなるとともに、制御信号ＫＢ０〜ＫＢ２のうち、制御信号ＫＢ０のみがＨレベルとなりそれ以外がＬレベルになる。
これにより、入力信号ＫＩ０〜ＫＩ２１のそれぞれかつスキャン用出力信号ＫＥ０でオンオフが検出される鍵にそれぞれ搭載された、２２個の第１接点部１４ａがオンオフの検出対象となる。入力信号ＫＩｊに対しては、図４のスイッチ群５１−０におけるスイッチＳＷ０がオンオフの検出対象となる。
この場合、図４を参照して上述したように、入力信号ＫＩ０〜ＫＩ２１のうち、Ｌレベルのものに対応するスイッチＳＷ０（第１接点部１４ａ）はオン状態と、Ｈレベルのものに対応するＳＷ０（第１接点部１４ａ）はオフ状態と、それぞれ検出される。
これにより、入力信号ＫＩ０〜ＫＩ２１のそれぞれかつスキャン用出力信号ＫＥ０でオンオフが検出される鍵にそれぞれ搭載された、２２個の第１接点部１４ａがオンオフの検出対象となる。入力信号ＫＩｊに対しては、図４のスイッチ群５１−０におけるスイッチＳＷ０がオンオフの検出対象となる。
この場合、図４を参照して上述したように、入力信号ＫＩ０〜ＫＩ２１のうち、Ｌレベルのものに対応するスイッチＳＷ０（第１接点部１４ａ）はオン状態と、Ｈレベルのものに対応するＳＷ０（第１接点部１４ａ）はオフ状態と、それぞれ検出される。
その後、時刻ｔ２のときに、制御信号ＫＢ０がＨレベルからＬベルに切り替わり、時刻３のときに、制御信号ＫＢ１がＬレベルからＨレベルに切り替わる。即ち、時刻ｔ３のときに、スキャン用出力信号ＫＥ０〜ＫＥ３のうち、スキャン用出力信号ＫＥ０のみがＬレベルとなり、それ以外がＨレベルとなるとともに、制御信号ＫＢ０〜ＫＢ２のうち、制御信号ＫＢ１のみがＨレベルとなりそれ以外がＬレベルになる。
これにより、入力信号ＫＩ０〜ＫＩ２１のそれぞれかつスキャン用出力信号ＫＥ０でオンオフが検出される鍵にそれぞれ搭載された、２２個の第２接点部１４ｂがオンオフの検出対象となる。入力信号ＫＩｊに対しては、図４のスイッチ群５１−０におけるスイッチＳＷ１がオンオフの検出対象となる。
この場合、図４を参照して上述したように、入力信号ＫＩ０〜ＫＩ２１のうち、Ｌレベルのものに対応するスイッチＳＷ１（第２接点部１４ｂ）はオン状態と、Ｈレベルのものに対応するＳＷ１（第２接点部１４ｂ）はオフ状態と、それぞれ検出される。
これにより、入力信号ＫＩ０〜ＫＩ２１のそれぞれかつスキャン用出力信号ＫＥ０でオンオフが検出される鍵にそれぞれ搭載された、２２個の第２接点部１４ｂがオンオフの検出対象となる。入力信号ＫＩｊに対しては、図４のスイッチ群５１−０におけるスイッチＳＷ１がオンオフの検出対象となる。
この場合、図４を参照して上述したように、入力信号ＫＩ０〜ＫＩ２１のうち、Ｌレベルのものに対応するスイッチＳＷ１（第２接点部１４ｂ）はオン状態と、Ｈレベルのものに対応するＳＷ１（第２接点部１４ｂ）はオフ状態と、それぞれ検出される。
その後、時刻ｔ４のときに、制御信号ＫＢ１がＨレベルからＬベルに切り替わり、時刻５のときに、制御信号ＫＢ２がＬレベルからＨレベルに切り替わる。即ち、時刻ｔ５のときに、スキャン用出力信号ＫＥ０〜ＫＥ３のうち、スキャン用出力信号ＫＥ０のみがＬレベルとなり、それ以外がＨレベルとなるとともに、制御信号ＫＢ０〜ＫＢ２のうち、制御信号ＫＢ２のみがＨレベルとなりそれ以外がＬレベルになる。
これにより、入力信号ＫＩ０〜ＫＩ２１のそれぞれかつスキャン用出力信号ＫＥ０でオンオフが検出される鍵にそれぞれ搭載された、２２個の第３接点部１４ｃがオンオフの検出対象となる。入力信号ＫＩｊに対しては、図４のスイッチ群５１−０におけるスイッチＳＷ２がオンオフの検出対象となる。
この場合、図４を参照して上述したように、入力信号ＫＩ０〜ＫＩ２１のうち、Ｌレベルのものに対応するスイッチＳＷ２（第３接点部１４ｃ）はオン状態と、Ｈレベルのものに対応するＳＷ２（第３接点部１４ｃ）はオフ状態と、それぞれ検出される。
その後、時刻ｔ６のときに、制御信号ＫＢ２がＨレベルからＬベルに切り替わる。
これにより、入力信号ＫＩ０〜ＫＩ２１のそれぞれかつスキャン用出力信号ＫＥ０でオンオフが検出される鍵にそれぞれ搭載された、２２個の第３接点部１４ｃがオンオフの検出対象となる。入力信号ＫＩｊに対しては、図４のスイッチ群５１−０におけるスイッチＳＷ２がオンオフの検出対象となる。
この場合、図４を参照して上述したように、入力信号ＫＩ０〜ＫＩ２１のうち、Ｌレベルのものに対応するスイッチＳＷ２（第３接点部１４ｃ）はオン状態と、Ｈレベルのものに対応するＳＷ２（第３接点部１４ｃ）はオフ状態と、それぞれ検出される。
その後、時刻ｔ６のときに、制御信号ＫＢ２がＨレベルからＬベルに切り替わる。
このようにして、時刻ｔ１〜時刻ｔ６の期間では、スキャン用出力信号ＫＥ０のみがＬレベルとなり、制御信号ＫＢ０〜ＫＢ２のそれぞれが順次Ｈレベルになっていく。これにより、入力信号ＫＩ０〜ＫＩ２１のそれぞれかつスキャン用出力信号ＫＥ０でオンオフが検出される鍵にそれぞれ搭載された、２２個の第１接点部１４ａ（スイッチＳＷ０）、２２個の第２接点部１４ｂ（スイッチＳＷ１）、及び２２個の第３接点部１４ｃ（スイッチＳＷ２）の各々について、その順番でオンオフが順次検出されていく。
以下同様に、時刻ｔ７〜時刻ｔ８の期間では、今度はスキャン用出力信号ＫＥ１のみがＬレベルとなり、制御信号ＫＢ０〜ＫＢ２のそれぞれが順次Ｈレベルになっていく。これにより、入力信号ＫＩ０〜ＫＩ２１のそれぞれかつスキャン用出力信号ＫＥ１でオンオフが検出される鍵にそれぞれ搭載された、２２個の第１接点部１４ａ（スイッチＳＷ０）、２２個の第２接点部１４ｂ（スイッチＳＷ１）、及び２２個の第３接点部１４ｃ（スイッチＳＷ２）の各々について、その順番でオンオフが順次検出されていく。
また、時刻ｔ９〜時刻ｔ１０の期間では、今度はスキャン用出力信号ＫＥ２のみがＬレベルとなり、制御信号ＫＢ０〜ＫＢ２のそれぞれが順次Ｈレベルになっていく。これにより、入力信号ＫＩ０〜ＫＩ２１のそれぞれかつスキャン用出力信号ＫＥ２でオンオフが検出される鍵にそれぞれ搭載された、２２個の第１接点部１４ａ（スイッチＳＷ０）、２２個の第２接点部１４ｂ（スイッチＳＷ１）、及び２２個の第３接点部１４ｃ（スイッチＳＷ２）の各々について、その順番でオンオフが順次検出されていく。
また、時刻ｔ１１〜時刻ｔ１２の期間では、今度はスキャン用出力信号ＫＥ３のみがＬレベルとなり、制御信号ＫＢ０〜ＫＢ２のそれぞれが順次Ｈレベルになっていく。これにより、入力信号ＫＩ０〜ＫＩ２１のそれぞれかつスキャン用出力信号ＫＥ３でオンオフが検出される鍵にそれぞれ搭載された、２２個の第１接点部１４ａ（スイッチＳＷ０）、２２個の第２接点部１４ｂ（スイッチＳＷ１）、及び２２個の第３接点部１４ｃ（スイッチＳＷ２）の各々について、その順番でオンオフが順次検出されていく。
このようにして、時刻ｔ１〜時刻ｔ１２の期間で、電子楽器の全ての８８鍵についての、第１接点部１４ａ（スイッチＳＷ０）、第２接点部１４ｂ（スイッチＳＷ１）、及び２２個の第３接点部１４ｃ（スイッチＳＷ２）の各々のオンオフが検出される。
なお、スキャン用出力信号ＫＥ０〜ＫＥ２の繰返し周期は、５０〜１００μｓｅｃ程度で一巡するように設計されているため、実際上、鍵速度検出の分解能は５０〜１００μｓｅｃとなる。
また、プリチャージ信号ＰＲＣは、図９を参照して上述した従来のものと同様の用途で用いられる。即ち、プリチャージ信号ＰＲＣは、高速でスキャンするために入力信号ＫＩ０〜ＫＩ２１の立ち上がりを加速させるものである。このプリチャージ信号ＰＲＣを供給することにより、入力信号ＫＩ側をプルアップでＨレベルに戻すことなく、立ち上がり特性を早くすることができる。
また、プリチャージ信号ＰＲＣは、図９を参照して上述した従来のものと同様の用途で用いられる。即ち、プリチャージ信号ＰＲＣは、高速でスキャンするために入力信号ＫＩ０〜ＫＩ２１の立ち上がりを加速させるものである。このプリチャージ信号ＰＲＣを供給することにより、入力信号ＫＩ側をプルアップでＨレベルに戻すことなく、立ち上がり特性を早くすることができる。
以上説明したように、３次元スイッチマトリクスを適用することによって、従来の２接点検出用のスイッチマトリクス（２次元スイッチマトリクス）と同等の配線数で接点部１４ａ、１４ｂ、１４ｃの３接点検出が可能となる。そのため、本実施形態の３接点検出回路である鍵盤回路１５を、従来の基板サイズでかつ片面基板で実現することができる。ここで、マトリクス用に従来はダイオードを搭載していたのがトランジスタになるためにコストアップが発生してしまうが、半導体部品は材料費が小さく量産効果が大きいため、大きな数量を使うことによる単価ダウンが期待できる。現状では両面基板の採用による単価アップに比べてコストアップ分が十分に小さいので、本発明のコスト効果を向上させることができる。
次に、図６を参照して、スイッチマトリクスからの入力信号ＫＩ０〜ＫＩ２１に基づいて、各鍵のスイッチのオンオフの検出する手法の一例について説明する。
図６は、本実施形態の電子楽器の鍵盤回路１５のうち、スイッチマトリクス以外の構成例を示す図である。
図６は、本実施形態の電子楽器の鍵盤回路１５のうち、スイッチマトリクス以外の構成例を示す図である。
２次元スイッチマトリクスを採用した３接点検出用の鍵盤回路と、３次元スイッチマトリクスを採用した３接点検出用の鍵盤回路（図３，図４）とは、本来的には、マトリクスの構造と動作タイミングとが相互に全く異なる。ここで、２次元スイッチマトリクスを採用した３接点検出用の鍵盤回路とは、背景技術の欄で説明した従来の図９の回路ではなく、図示はしないが、８８［鍵］×３［接点／鍵］＝２６４個のスイッチを有する鍵盤回路をいう。
このため、３次元スイッチマトリクスを採用した鍵盤回路は、通常ならば２次元スイッチマトリクス用の回路、例えば鍵のオンオフの検出や速度算出をする回路をそのまま適用することはできず、再設計される。
しかしながら、鍵盤回路の生産上の都合から、２次元スイッチマトリクスを採用した鍵盤と、３次元スイッチマトリクスを採用した鍵盤との両方に対応する鍵盤回路が実現できれば好適である。即ち、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）に搭載する鍵盤回路としては新旧両方の鍵盤に対応できることが望ましい。
そこで、本実施形態の鍵盤回路１５は、端子処理だけで、旧来の２次元スイッチマトリクスを採用した鍵盤と、３次元スイッチマトリクスを採用した新しい鍵盤の両方に対応可能な構成を有している。
このため、３次元スイッチマトリクスを採用した鍵盤回路は、通常ならば２次元スイッチマトリクス用の回路、例えば鍵のオンオフの検出や速度算出をする回路をそのまま適用することはできず、再設計される。
しかしながら、鍵盤回路の生産上の都合から、２次元スイッチマトリクスを採用した鍵盤と、３次元スイッチマトリクスを採用した鍵盤との両方に対応する鍵盤回路が実現できれば好適である。即ち、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）に搭載する鍵盤回路としては新旧両方の鍵盤に対応できることが望ましい。
そこで、本実施形態の鍵盤回路１５は、端子処理だけで、旧来の２次元スイッチマトリクスを採用した鍵盤と、３次元スイッチマトリクスを採用した新しい鍵盤の両方に対応可能な構成を有している。
電子楽器の鍵盤回路１５は、上述の図３の３次元スイッチマトリクス又は旧来の２次元スイッチマトリクスに加えて、図６に示すように、Ｋｅｙブロック７１と、Ｋｅｙｐｌｕｓブロック７２と、複数のセレクタＳ（ここでは４つのセレクタＳ０〜Ｓ４）と、を備えている。
Ｋｅｙブロック７１と、Ｋｅｙｐｌｕｓブロック７２は、複数のセレクタＳ０〜Ｓ４を介して接続されている。
Ｋｅｙブロック７１と、Ｋｅｙｐｌｕｓブロック７２は、複数のセレクタＳ０〜Ｓ４を介して接続されている。
セレクタＳｍ（ｍは０〜４のうちの任意の整数値）は、２つの入力端Ａ、Ｂと、１つの出力端Ｙと、を備える。
セレクタＳｍにおいては、２次元スイッチマトリクスを採用した旧来の鍵盤が選択されている場合には入力端Ａが選択され、３次元スイッチマトリクスを採用した新しい鍵盤が選択されている場合は入力端Ｂが選択されて、入力端Ａ又はＢに入力された信号が出力端Ｙから出力される。
このようなセレクタＳｍを複数（ここでは５個）用意し、適切に配置することで、３次元スイッチマトリクスを採用した新しい鍵盤及び２次元スイッチマトリクスを採用した旧来の鍵盤の何れの鍵盤にも対応可能になる。
セレクタＳｍにおいては、２次元スイッチマトリクスを採用した旧来の鍵盤が選択されている場合には入力端Ａが選択され、３次元スイッチマトリクスを採用した新しい鍵盤が選択されている場合は入力端Ｂが選択されて、入力端Ａ又はＢに入力された信号が出力端Ｙから出力される。
このようなセレクタＳｍを複数（ここでは５個）用意し、適切に配置することで、３次元スイッチマトリクスを採用した新しい鍵盤及び２次元スイッチマトリクスを採用した旧来の鍵盤の何れの鍵盤にも対応可能になる。
Ｋｅｙブロック７１は、３つの信号ＦＩ［１０：０］、ＳＩ［１０：０］、ＴＩ［１０：０］を入力して、各鍵の３接点のオンオフの状態を検出するための回路であり、２次元スイッチマトリクスに適用されていた接点検出用回路として構成されている。
Ｋｅｙブロック７１に入力される入力信号のうち、信号ＦＩ［１０：０］は第１接点部１４ａの状態を示す入力信号であり、信号ＳＩ［１０：０］は第２接点部１４ｂの状態を示す入力信号であり、信号ＴＩ［１０：０］は第３接点部１４ｃの状態を示す入力信号である。
ここで、かっこ内の数値は、鍵盤回路１５内のスイッチマトリクスに配置された当該信号のための配線の数を示す。具体的に例えば、信号ＦＩ［１０：０］とは、鍵盤回路１５内のスイッチマトリクスに配置された第１接点部１４ａの配線の数が１０本であることを示す。同様に、信号ＳＩ［１０：０］とは、鍵盤回路１５内のスイッチマトリクスに配置された第２接点部１４ｂの配線の数が１０本であることを示す。同様に、信号ＴＩ［１０：０］とは、鍵盤回路１５内のスイッチマトリクスに配置された第３接点部１４ｃの配線の数が１０本であることを示す。
また、Ｋｅｙブロック７１から出力される信号のうち、信号ＰＲＣはプリチャージ信号を示し、信号ＫＣ［７：０］はスキャン用出力信号を示す。
セレクタＳ０〜Ｓ４において、２次元スイッチマトリクスを採用した鍵盤が選択された場合には、Ｋｅｙブロック７１から出力されたスキャン用出力信号ＫＣ［７：０］が２次元スイッチマトリクス（２Ｄ＿ｍａｔｒｉｘ）に出力される。２次元スイッチマトリクス（２Ｄ＿ｍａｔｒｉｘ）からの入力信号ＫＩ［１０：０］、ＫＩ［２１：１１］、ＦＩ［１０：０］が直接Ｋｅｙブロック７１に入力されるため、２次元スイッチマトリクス用の検出回路がそのまま機能して、鍵のオンオフ状態や鍵速度を検出することができる。ここで、入力信号ＫＩ［１０：０］、［２１：１１］は、図９に示す従来の２接点用の２次元スイッチマトリクスの入力信号ＫＩ０〜ＫＩ２１に対応する。入力信号ＦＩ［１０：０］は、図９に示す２次元スイッチマトリクスでは２接点用であったところ、ここでは３接点用であるため、その分だけ検出対象のスイッチが増加することから追加された信号である。
Ｋｅｙブロック７１に入力される入力信号のうち、信号ＦＩ［１０：０］は第１接点部１４ａの状態を示す入力信号であり、信号ＳＩ［１０：０］は第２接点部１４ｂの状態を示す入力信号であり、信号ＴＩ［１０：０］は第３接点部１４ｃの状態を示す入力信号である。
ここで、かっこ内の数値は、鍵盤回路１５内のスイッチマトリクスに配置された当該信号のための配線の数を示す。具体的に例えば、信号ＦＩ［１０：０］とは、鍵盤回路１５内のスイッチマトリクスに配置された第１接点部１４ａの配線の数が１０本であることを示す。同様に、信号ＳＩ［１０：０］とは、鍵盤回路１５内のスイッチマトリクスに配置された第２接点部１４ｂの配線の数が１０本であることを示す。同様に、信号ＴＩ［１０：０］とは、鍵盤回路１５内のスイッチマトリクスに配置された第３接点部１４ｃの配線の数が１０本であることを示す。
また、Ｋｅｙブロック７１から出力される信号のうち、信号ＰＲＣはプリチャージ信号を示し、信号ＫＣ［７：０］はスキャン用出力信号を示す。
セレクタＳ０〜Ｓ４において、２次元スイッチマトリクスを採用した鍵盤が選択された場合には、Ｋｅｙブロック７１から出力されたスキャン用出力信号ＫＣ［７：０］が２次元スイッチマトリクス（２Ｄ＿ｍａｔｒｉｘ）に出力される。２次元スイッチマトリクス（２Ｄ＿ｍａｔｒｉｘ）からの入力信号ＫＩ［１０：０］、ＫＩ［２１：１１］、ＦＩ［１０：０］が直接Ｋｅｙブロック７１に入力されるため、２次元スイッチマトリクス用の検出回路がそのまま機能して、鍵のオンオフ状態や鍵速度を検出することができる。ここで、入力信号ＫＩ［１０：０］、［２１：１１］は、図９に示す従来の２接点用の２次元スイッチマトリクスの入力信号ＫＩ０〜ＫＩ２１に対応する。入力信号ＦＩ［１０：０］は、図９に示す２次元スイッチマトリクスでは２接点用であったところ、ここでは３接点用であるため、その分だけ検出対象のスイッチが増加することから追加された信号である。
ＫｅｙＰｌｕｓブロック７２は、３次元スイッチマトリクスを採用した新規な３接点検出用の回路を示す。
ＫｅｙＰｌｕｓブロック７２は、基本クロックを分周して、例えば図５のタイミングチャートで示される信号のうち、スキャン用出力信号ＫＥ［３：０］、制御信号ＫＢ［２：０］、プリチャージ信号ＫＰＲＣ（図５のＰＲＣ）をそれぞれ生成して出力する。そして、Ｋｅｙｐｌｕｓブロック７２は、３次元スイッチマトリクス（３Ｄ＿ｍａｔｒｉｘ）から入力信号ＫＩ［２１：１１］及びＫＩ［１０：０］を取り込む。
ＫｅｙＰｌｕｓブロック７２は、取り込んだ入力信号ＫＩ［２１：１１］及びＫＩ［１０：０］、即ちスイッチ状態をレジスタに記憶しておき、スキャン用出力信号ＫＥ［３：０］及び制御信号ＫＢ［２：０］に対応するスイッチの状態（対応関係は図８参照）を、入力信号ＦＩ［１０：０］、入力信号ＳＩ［１０：０］、又は入力信号ＴＩ［１０：０］としてＫｅｙブロック７１に出力する。これによって、３次元スイッチマトリクスを採用した新鍵盤の接続時においても、本来２次元スイッチマトリクス用の検出回路であるＫｅｙブロック７１によって検出することができる。
ＫｅｙＰｌｕｓブロック７２は、基本クロックを分周して、例えば図５のタイミングチャートで示される信号のうち、スキャン用出力信号ＫＥ［３：０］、制御信号ＫＢ［２：０］、プリチャージ信号ＫＰＲＣ（図５のＰＲＣ）をそれぞれ生成して出力する。そして、Ｋｅｙｐｌｕｓブロック７２は、３次元スイッチマトリクス（３Ｄ＿ｍａｔｒｉｘ）から入力信号ＫＩ［２１：１１］及びＫＩ［１０：０］を取り込む。
ＫｅｙＰｌｕｓブロック７２は、取り込んだ入力信号ＫＩ［２１：１１］及びＫＩ［１０：０］、即ちスイッチ状態をレジスタに記憶しておき、スキャン用出力信号ＫＥ［３：０］及び制御信号ＫＢ［２：０］に対応するスイッチの状態（対応関係は図８参照）を、入力信号ＦＩ［１０：０］、入力信号ＳＩ［１０：０］、又は入力信号ＴＩ［１０：０］としてＫｅｙブロック７１に出力する。これによって、３次元スイッチマトリクスを採用した新鍵盤の接続時においても、本来２次元スイッチマトリクス用の検出回路であるＫｅｙブロック７１によって検出することができる。
次に、図７を参照して、スキャン用出力信号ＫＥ［３：０］、制御信号ＫＢ［２：０］、及び入力信号ＫＩ［２１：０］と、３次元スイッチマトリクス（３Ｄ＿ｍａｔｉｘ）内の検出対象のスイッチとの対応関係について説明する。
図７は、図６に示す、スキャン用出力信号ＫＥ［３：０］、制御信号ＫＢ［２：０］、及び入力信号ＫＩ［２１：０］と、３次元スイッチマトリクス（３Ｄ＿ｍａｔｒｉｘ）内の検出対象のスイッチの状態との対応関係を示す図である。
図７は、図６に示す、スキャン用出力信号ＫＥ［３：０］、制御信号ＫＢ［２：０］、及び入力信号ＫＩ［２１：０］と、３次元スイッチマトリクス（３Ｄ＿ｍａｔｒｉｘ）内の検出対象のスイッチの状態との対応関係を示す図である。
状態Ｆｍ（０≦ｍ≦８７）は、ｍ＋１番目の鍵の第１接点部１４ａ（図４のスイッチＳＷ０）の状態を、Ｓｍは、ｍ＋１番目の鍵の第２接点部１４ｂの状態、状態Ｔｍは、ｍ＋１番目の鍵の第３接点部１４ｃの状態を、それぞれ表す。これら各接点部１４ａ、１４ｂ、１４ｃのそれぞれの状態を表す情報は、Ｋｅｙｐｌｕｓブロック７２に取り込まれ、レジスタの一領域に記憶され、入力信号ＦＩ［１０：０］、入力信号ＳＩ［１０：０］、又は入力信号ＴＩ［１０：０］としてＫｅｙブロック７１に出力される。
次に、図８を参照して、スキャン用出力信号ＫＣ［７：０］、入力信号ＦＩ［１０：０］、ＳＩ［１０：０］、ＴＩ［１０：０］と、２次元スイッチマトリクス（２Ｄ＿ｍａｔｉｘ）内の検出対象のスイッチの対応関係にについて説明する。
図８は、図６に示す、スキャン用出力信号ＫＣ［７：０］と、入力信号ＦＩ［１０：０］、ＳＩ［１０：０］、ＴＩ［１０：０］とに基づいて特定される、２次元スイッチマトリクス（２Ｄ＿ｍａｔｒｉｘ）内の検出対象のスイッチの状態の関係を示す図である。
図８は、図６に示す、スキャン用出力信号ＫＣ［７：０］と、入力信号ＦＩ［１０：０］、ＳＩ［１０：０］、ＴＩ［１０：０］とに基づいて特定される、２次元スイッチマトリクス（２Ｄ＿ｍａｔｒｉｘ）内の検出対象のスイッチの状態の関係を示す図である。
状態Ｆｐ（０≦ｐ≦８７）は、ｐ＋１番目の鍵の第１接点部１４ａの状態、状態Ｓｐ（０≦ｑ≦８７）は、ｐ＋１番目の鍵の第２接点部１４ｂの状態、状態Ｔｐは、ｐ＋１番目の鍵の第３接点部１４ｃの状態、をそれぞれ表す。
Ｋｅｙｐｌｕｓブロック７２は、Ｋｅｙブロック７１から入力される、スキャン用出力信号ＫＣ［７：０］に応じて、図８に対応するスイッチ状態を出力することによって、Ｋｅｙブロック７１では一度Ｋｅｙｐｌｕｓブロック７２を経由したスイッチ状態をスキャンすることになる。したがって、２次元スイッチマトリクス用の鍵盤回路をそのまま使用できるだけでなく、２次元スイッチマトリクスへの接続も可能となっている。なお、鍵速度の検出精度を劣化させないために、２次元スイッチマトリクス用の検出回路の処理周期を特定するスキャン用出力信号ＫＣ［７：０］を同期信号として、Ｋｅｙｐｌｕｓブロック７２を動作させることも可能である。しかし、この場合でも鍵速度の計測分解能は５０〜１００μｓｅｃと小さいので大きな影響はないと考えられる。
以上説明したように、電子楽器の鍵盤回路１５は、電子楽器の複数の鍵１２のそれぞれの押鍵操作に応じてオンオフ状態が変化する、複数の鍵毎に１つ以上設けられた接点部１４ａ、１４ｂ、１４ｃのそれぞれについて、オンオフ状態を検出するスイッチ回路として、２次元スイッチマトリクスと、３次元スイッチマトリクスと、が存在する。
２次元スイッチマトリクスは、複数の接点部１４ａ、１４ｂ、１４ｃ毎に、入力端子及び出力端子を１つずつ有する第１の素子と、第１の素子及び接点部１４ａ、１４ｂ、１４ｃへの第１の配線部とを、それぞれ備え、複数の接点部毎の第１の素子及び第１の配線部を１平面上に一括して配置する。
また、３次元スイッチマトリクスは、複数の接点部毎に、入出力用端子として３端子以上有する第２の素子と、第２の素子及び接点部への第２の配線部とを、それぞれ備え、複数の接点部毎の第２の素子及び第２の配線部を立体的に複数の層に分割して配置する。
そして、鍵盤回路１５は、Ｋｅｙブロック７１と、Ｋｅｙｐｌｕｓブロック７２と、セレクタＳｍと、を備える。Ｋｅｙブロック７１は、２次元スイッチマトリクスの入出力信号に準拠したフォーマットで、複数の接点のオンオフ状態を検出する。Ｋｅｙｐｌｕｓブロック７２は、３次元スイッチマトリクスの入出力信号に準拠したフォーマットで、複数の接点のオンオフ状態を検出し、検出結果を、２次元スイッチマトリクスの入出力信号に準拠したフォーマットに変換して、Ｋｅｙブロック７１に入出力させる。
そして、セレクタＳｍは、２次元スイッチマトリクスが採用されている場合には、２次元スイッチマトリクス及びＫｅｙブロック７１を接続させるように配線を切り替え、３次元スイッチマトリクスが採用されている場合には、３次元スイッチマトリクス、Ｋｅｙｐｌｕｓブロック７２、及びＫｅｙブロック７１を接続させるように配線を切り替える。
２次元スイッチマトリクスは、複数の接点部１４ａ、１４ｂ、１４ｃ毎に、入力端子及び出力端子を１つずつ有する第１の素子と、第１の素子及び接点部１４ａ、１４ｂ、１４ｃへの第１の配線部とを、それぞれ備え、複数の接点部毎の第１の素子及び第１の配線部を１平面上に一括して配置する。
また、３次元スイッチマトリクスは、複数の接点部毎に、入出力用端子として３端子以上有する第２の素子と、第２の素子及び接点部への第２の配線部とを、それぞれ備え、複数の接点部毎の第２の素子及び第２の配線部を立体的に複数の層に分割して配置する。
そして、鍵盤回路１５は、Ｋｅｙブロック７１と、Ｋｅｙｐｌｕｓブロック７２と、セレクタＳｍと、を備える。Ｋｅｙブロック７１は、２次元スイッチマトリクスの入出力信号に準拠したフォーマットで、複数の接点のオンオフ状態を検出する。Ｋｅｙｐｌｕｓブロック７２は、３次元スイッチマトリクスの入出力信号に準拠したフォーマットで、複数の接点のオンオフ状態を検出し、検出結果を、２次元スイッチマトリクスの入出力信号に準拠したフォーマットに変換して、Ｋｅｙブロック７１に入出力させる。
そして、セレクタＳｍは、２次元スイッチマトリクスが採用されている場合には、２次元スイッチマトリクス及びＫｅｙブロック７１を接続させるように配線を切り替え、３次元スイッチマトリクスが採用されている場合には、３次元スイッチマトリクス、Ｋｅｙｐｌｕｓブロック７２、及びＫｅｙブロック７１を接続させるように配線を切り替える。
本来、２次元スイッチマトリクスと、３次元スイッチマトリクスとは、マトリクスの形状とタイミングが従来と全く異なってしまうため、通常ならばオンオフ検出、速度算出回路を最適化して再設計するべきである。しかしながら、生産上の都合から従来の２次元スイッチマトリクスを搭載した鍵盤や新規な３次元スイッチマトリクスを搭載した鍵盤の両方に対応する必要が発生することが予想される。この場合、ＬＳＩに搭載する検出回路としては新旧両方の鍵盤に対応できることが望ましい。
そこで、本実施形態では、旧鍵盤の２次元マトリクスが選択されている場合は、Ｋｅｙブロック７１が選択され、３次元スイッチマトリクスが採用されている場合には、Ｋｅｙｐｌｕｓブロック７２、及びＫｅｙブロック７１と接続されるよう配線を切り替えることで、新鍵盤及び旧鍵盤のどちらにも対応することを可能としている。
したがって、３接点検出用基板を最小限のコストアップで実現することができる。また、新旧鍵盤に対応できるようになっているので、製品仕様に応じて新旧鍵盤を使い分けること、及び従来の２接点検出鍵盤の搭載も可能となっている。
これにより、３次元マトリクスを採用した鍵盤を使用することができるので、従来に比べ鍵盤スイッチ用基板の配線数を大幅に削減でき、片面基板でも配線が可能な電子楽器の鍵盤回路を提供することができる。
したがって、３接点検出用基板を最小限のコストアップで実現することができる。また、新旧鍵盤に対応できるようになっているので、製品仕様に応じて新旧鍵盤を使い分けること、及び従来の２接点検出鍵盤の搭載も可能となっている。
これにより、３次元マトリクスを採用した鍵盤を使用することができるので、従来に比べ鍵盤スイッチ用基板の配線数を大幅に削減でき、片面基板でも配線が可能な電子楽器の鍵盤回路を提供することができる。
さらに、接点部１４ａ、１４ｂ、１４ｃは、Ｎ個（Ｎは２以上の整数値）の鍵毎に、Ｍ種類（Ｍは２以上の整数値）設けられている。
Ｋｅｙブロック７１は、２×Ｐ種類（Ｐは２以上の整数値）の第１の制御信号（［ＫＣ ０：７］）と、｛（Ｎ×Ｍ）／２×Ｐ｝種類の第１のスキャン信号（［ＫＩ ２１：１１］、［Ｋｉ １０：０］、［ＦＩ １０：０］）との組み合わせにより、Ｎ×Ｍ個の前記接点部のオンオフ状態を検出する。
Ｋｅｙｐｌｕｓブロック７２においては、第２の素子は、入出力用端子として３端子が設けられており、第２の素子の３端子のうち、第１の端子に、Ｍ種類の中から検出対象の接点部の種類を特定する第２の制御信号（［ＫＢ ２：０］）が供給され、第２の端子に、Ｎ個の鍵の中から検出対象の接点部を特定する第２の制御信号（［ＫＢ２：０］）が供給され、第３の端子に接点部１４ａ、１４ｂ、１４ｃが接続される。
Ｋｅｙｐｌｕｓブロック７２は、Ｍ種類の第２の制御信号（［ＫＢ２：０］）の状態、Ｐ種類の第３の制御信号（［ＫＥ ０：４］）の状態、及び第３の端子に第２の素子を介して供給される｛（Ｎ×Ｍ）／（Ｍ×Ｐ）｝種類の第２のスキャン信号（［ＫＩ ２１：１１］、［Ｋｉ １０：０］）の組み合わせにより、Ｎ×Ｍ個の接点部のオンオフ状態を検出する。
Ｋｅｙブロック７１は、２×Ｐ種類（Ｐは２以上の整数値）の第１の制御信号（［ＫＣ ０：７］）と、｛（Ｎ×Ｍ）／２×Ｐ｝種類の第１のスキャン信号（［ＫＩ ２１：１１］、［Ｋｉ １０：０］、［ＦＩ １０：０］）との組み合わせにより、Ｎ×Ｍ個の前記接点部のオンオフ状態を検出する。
Ｋｅｙｐｌｕｓブロック７２においては、第２の素子は、入出力用端子として３端子が設けられており、第２の素子の３端子のうち、第１の端子に、Ｍ種類の中から検出対象の接点部の種類を特定する第２の制御信号（［ＫＢ ２：０］）が供給され、第２の端子に、Ｎ個の鍵の中から検出対象の接点部を特定する第２の制御信号（［ＫＢ２：０］）が供給され、第３の端子に接点部１４ａ、１４ｂ、１４ｃが接続される。
Ｋｅｙｐｌｕｓブロック７２は、Ｍ種類の第２の制御信号（［ＫＢ２：０］）の状態、Ｐ種類の第３の制御信号（［ＫＥ ０：４］）の状態、及び第３の端子に第２の素子を介して供給される｛（Ｎ×Ｍ）／（Ｍ×Ｐ）｝種類の第２のスキャン信号（［ＫＩ ２１：１１］、［Ｋｉ １０：０］）の組み合わせにより、Ｎ×Ｍ個の接点部のオンオフ状態を検出する。
これにより、Ｋｅｙｐｌｕｓブロック７２は、Ｋｅｙブロック７１から入力されるＫＣ［７：０］に応じてスイッチ状態を出力することによって、Ｋｅｙブロックでは一度Ｋｅｙｐｌｕｓブロックを経由したスイッチ状態をスキャンすることになる。したがって、従来の検出回路をそのまま使用できるだけでなく、従来マトリクスへの接続も可能となる。
さらに、第１素子は、ダイオードであり、第２素子は、２入力制御が可能な接点用トランジスタＴＲｋである。
本実施形態では、従来の１出力１入力を２次元的に配置するマトリクス構造ではなく、２出力１入力を３次元的に配置するマトリクス構造を実現するために、２次元マトリクスにおけるダイオードの替わりに、トランジスタを採用してトランジスタの２入力制御によってそこに接続されたスイッチがスキャンされるようにしている。
これにより、配線数の少ない効率的なスイッチマトリクスを提供することができる。
本実施形態では、従来の１出力１入力を２次元的に配置するマトリクス構造ではなく、２出力１入力を３次元的に配置するマトリクス構造を実現するために、２次元マトリクスにおけるダイオードの替わりに、トランジスタを採用してトランジスタの２入力制御によってそこに接続されたスイッチがスキャンされるようにしている。
これにより、配線数の少ない効率的なスイッチマトリクスを提供することができる。
また、上述の実施形態では、本発明が適用される鍵盤装置１は、電子ピアノを例として説明したが、特にこれに限定されない。
例えば、本発明は、鍵盤を有する電子的な鍵盤装置一般に適用することができる。具体的には、例えば、本発明は、電子オルガン、ハープシコード等の鍵盤装置に適用可能である。
例えば、本発明は、鍵盤を有する電子的な鍵盤装置一般に適用することができる。具体的には、例えば、本発明は、電子オルガン、ハープシコード等の鍵盤装置に適用可能である。
また、上述の実施形態では、トランジスタを採用しているが、特にこれに限定されるものではない。例えば、トランジスタの替わりに同等な機能を持つＩＣを搭載しても同様なマトリクスを構成できるが、現時点では実装面積、コスト共に実用的なトランジスタを採用することが最適であると考える。
また、上述の実施形態では、新マトリクスの状態をスキャンした後に従来マトリクスのフォーマットに変換して従来のオンオフ、鍵速度の検出回路に接続させるように構成しており、切替回路によって従来鍵盤でも新鍵盤でも接続が可能となっている。
上述した一連の処理は、ハードウェアにより実行させることもできるし、ソフトウェアにより実行させることもできる。
一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、コンピュータ等にネットワークや記録媒体からインストールされる。
コンピュータは、専用のハードウェアに組み込まれているコンピュータであってもよい。また、コンピュータは、各種のプログラムをインストールすることで、各種の機能を実行することが可能なコンピュータ、例えば汎用のパーソナルコンピュータであってもよい。
コンピュータは、専用のハードウェアに組み込まれているコンピュータであってもよい。また、コンピュータは、各種のプログラムをインストールすることで、各種の機能を実行することが可能なコンピュータ、例えば汎用のパーソナルコンピュータであってもよい。
このようなプログラムを含む記録媒体は、ユーザにプログラムを提供するために装置本体とは別に配布されるリムーバブルメディアにより構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに提供される記録媒体等で構成される。リムーバブルメディアは、例えば、磁気ディスク（フロッピディスクを含む）、光ディスク、又は光磁気ディスク等により構成される。光ディスクは、例えば、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｋ−Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ），ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ）等により構成される。光磁気ディスクは、ＭＤ（Ｍｉｎｉ−Ｄｉｓｋ）等により構成される。また、装置本体に予め組み込まれた状態でユーザに提供される記録媒体は、例えば、プログラムが記録されているＲＯＭや、記憶部に含まれるハードディスク等で構成される。
なお、本明細書において、記録媒体に記録されるプログラムを記述するステップは、その順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的或いは個別に実行される処理をも含むものである。
以上、本発明のいくつかの実施形態について説明したが、これらの実施形態は、例示に過ぎず、本発明の技術的範囲を限定するものではない。本発明はその他の様々な実施形態を取ることが可能であり、さらに、本発明の要旨を逸脱しない範囲で、省略や置換等種々の変更を行うことができる。これら実施形態やその変形は、本明細書等に記載された発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
以下に、本願の出願当初の特許請求の範囲に記載された発明を付記する。
［付記１］
複数の鍵夫々に対応して設けられ、当該鍵に対する押離鍵操作に応じてオンオフ状態が変化する接点部と、
前記接点部毎に、入力端子及び出力端子を１つずつ有するとともに、当該入力端子及び出力端子のいずれか一方に前記対応する接点部が接続された第１の素子を有し、当該第１の素子にスイッチ信号を供給することによって複数の接点部夫々のオンオフ状態を検知する第１のスイッチ回路の入出力信号で前記複数の接点のオンオフ状態を検出する第１の検出回路と、
前記鍵毎に設けられ、３以上の入出力用端子を有するとともにいずれかひとつの入出力端子に前記接点部が接続された第２の素子を有し、当該各第２の素子の残りの入出力用端子の一方に対するスイッチ信号の供給を、他方の入出力用素子に供給される制御信号にて制御することにより、複数の接点部夫々のオンオフ状態を、複数のグループに分割して検知する第２のスイッチ回路の入出力信号で前記複数の接点のオンオフ状態を検出し、当該検出結果を、前記第１のスイッチ回路の入出力信号に変換して、前記第１の検出回路に入出力させる第２の検出回路と、
前記第１のスイッチ回路が適用された場合は、当該第１のスイッチ回路に前記第１の検出回路を接続させ、前記第２のスイッチ回路が適用された場合は、前記第２の検出回路を介して当該第２のスイッチ回路を前記第１の検出回路に接続させるように切り替える切り替え回路と、
を備えることを特徴とする鍵盤回路。
［付記２］
前記接点部は、Ｎ個（Ｎは２以上の整数値）の鍵毎に、Ｍ種類（Ｍは２以上の整数値）設けられており、
前記第１の検出回路は、２×Ｐ種類（Ｐは２以上の整数値）の第１の制御信号と、｛（Ｎ×Ｍ）／２×Ｐ｝種類の第１のスキャン信号との組み合わせにより、Ｎ×Ｍ個の前記接点部のオンオフ状態を検出し、
前記第２の検出回路においては、
前記第２の素子は、入出力用端子として３端子が設けられており、
前記第２の素子の３端子のうち、第１の端子に、前記Ｍ種類の中から検出対象の前記接点部の種類を特定する第２の制御信号が供給され、第２の端子に、前記Ｎ個の鍵の中から検出対象の前記接点部を特定する第２の制御信号が供給され、第３の端子に前記接点部が接続されており、
第２の検出回路は、Ｍ種類の第２の制御信号の状態、Ｐ種類の第３の制御信号の状態、及び前記第３の端子に前記第２の素子を介して供給される｛（Ｎ×Ｍ）／（Ｍ×Ｐ）｝種類の第２のスキャン信号の組み合わせにより、Ｎ×Ｍ個の前記接点部のオンオフ状態が検出する、
ことを特徴とする付記１に記載の鍵盤回路。
［付記３］
前記第１の素子は、ダイオードであり、
前記第２の素子は、２入力制御が可能なトランジスタである、
ことを特徴とする付記１又は２に記載の鍵盤回路。
［付記４］
複数の鍵夫々に対応して設けられ、当該鍵に対する押離鍵操作に応じてオンオフ状態が変化する接点部を有する鍵盤回路の検出方法であって、
前記接点部毎に、入力端子及び出力端子を１つずつ有するとともに、当該入力端子及び出力端子のいずれか一方に前記対応する接点部が接続された第１の素子を有し、当該第１の素子にスイッチ信号を供給することによって複数の接点部夫々のオンオフ状態を検知する第１のスイッチ回路が適用された場合は、当該第１のスイッチ回路の入出力信号で、前記複数の接点のオンオフ状態を検出する第１の検出回路を、前記第１のスイッチ回路に接続させ、
前記鍵毎に設けられ、３以上の入出力用端子を有するとともにいずれかひとつの入出力端子に前記接点部が接続された第２の素子を有し、当該各第２の素子の残りの入出力用端子の一方に対するスイッチ信号の供給を、他方の入出力用素子に供給される制御信号にて制御することにより、複数の接点部夫々のオンオフ状態を、複数のグループに分割して検知する第２のスイッチ回路が接続された場合は、当該第２のスイッチ回路の入出力信号で、前記複数の接点のオンオフ状態を検出し、当該検出結果を、前記第１のスイッチ回路の入出力信号に変換して前記第１の検出回路に入出力させる第２の検出回路を介して当該第２のスイッチ回路を前記第１の検出回路に接続させるように切り替える、
ことを特徴とする鍵盤回路の検出方法。
［付記１］
複数の鍵夫々に対応して設けられ、当該鍵に対する押離鍵操作に応じてオンオフ状態が変化する接点部と、
前記接点部毎に、入力端子及び出力端子を１つずつ有するとともに、当該入力端子及び出力端子のいずれか一方に前記対応する接点部が接続された第１の素子を有し、当該第１の素子にスイッチ信号を供給することによって複数の接点部夫々のオンオフ状態を検知する第１のスイッチ回路の入出力信号で前記複数の接点のオンオフ状態を検出する第１の検出回路と、
前記鍵毎に設けられ、３以上の入出力用端子を有するとともにいずれかひとつの入出力端子に前記接点部が接続された第２の素子を有し、当該各第２の素子の残りの入出力用端子の一方に対するスイッチ信号の供給を、他方の入出力用素子に供給される制御信号にて制御することにより、複数の接点部夫々のオンオフ状態を、複数のグループに分割して検知する第２のスイッチ回路の入出力信号で前記複数の接点のオンオフ状態を検出し、当該検出結果を、前記第１のスイッチ回路の入出力信号に変換して、前記第１の検出回路に入出力させる第２の検出回路と、
前記第１のスイッチ回路が適用された場合は、当該第１のスイッチ回路に前記第１の検出回路を接続させ、前記第２のスイッチ回路が適用された場合は、前記第２の検出回路を介して当該第２のスイッチ回路を前記第１の検出回路に接続させるように切り替える切り替え回路と、
を備えることを特徴とする鍵盤回路。
［付記２］
前記接点部は、Ｎ個（Ｎは２以上の整数値）の鍵毎に、Ｍ種類（Ｍは２以上の整数値）設けられており、
前記第１の検出回路は、２×Ｐ種類（Ｐは２以上の整数値）の第１の制御信号と、｛（Ｎ×Ｍ）／２×Ｐ｝種類の第１のスキャン信号との組み合わせにより、Ｎ×Ｍ個の前記接点部のオンオフ状態を検出し、
前記第２の検出回路においては、
前記第２の素子は、入出力用端子として３端子が設けられており、
前記第２の素子の３端子のうち、第１の端子に、前記Ｍ種類の中から検出対象の前記接点部の種類を特定する第２の制御信号が供給され、第２の端子に、前記Ｎ個の鍵の中から検出対象の前記接点部を特定する第２の制御信号が供給され、第３の端子に前記接点部が接続されており、
第２の検出回路は、Ｍ種類の第２の制御信号の状態、Ｐ種類の第３の制御信号の状態、及び前記第３の端子に前記第２の素子を介して供給される｛（Ｎ×Ｍ）／（Ｍ×Ｐ）｝種類の第２のスキャン信号の組み合わせにより、Ｎ×Ｍ個の前記接点部のオンオフ状態が検出する、
ことを特徴とする付記１に記載の鍵盤回路。
［付記３］
前記第１の素子は、ダイオードであり、
前記第２の素子は、２入力制御が可能なトランジスタである、
ことを特徴とする付記１又は２に記載の鍵盤回路。
［付記４］
複数の鍵夫々に対応して設けられ、当該鍵に対する押離鍵操作に応じてオンオフ状態が変化する接点部を有する鍵盤回路の検出方法であって、
前記接点部毎に、入力端子及び出力端子を１つずつ有するとともに、当該入力端子及び出力端子のいずれか一方に前記対応する接点部が接続された第１の素子を有し、当該第１の素子にスイッチ信号を供給することによって複数の接点部夫々のオンオフ状態を検知する第１のスイッチ回路が適用された場合は、当該第１のスイッチ回路の入出力信号で、前記複数の接点のオンオフ状態を検出する第１の検出回路を、前記第１のスイッチ回路に接続させ、
前記鍵毎に設けられ、３以上の入出力用端子を有するとともにいずれかひとつの入出力端子に前記接点部が接続された第２の素子を有し、当該各第２の素子の残りの入出力用端子の一方に対するスイッチ信号の供給を、他方の入出力用素子に供給される制御信号にて制御することにより、複数の接点部夫々のオンオフ状態を、複数のグループに分割して検知する第２のスイッチ回路が接続された場合は、当該第２のスイッチ回路の入出力信号で、前記複数の接点のオンオフ状態を検出し、当該検出結果を、前記第１のスイッチ回路の入出力信号に変換して前記第１の検出回路に入出力させる第２の検出回路を介して当該第２のスイッチ回路を前記第１の検出回路に接続させるように切り替える、
ことを特徴とする鍵盤回路の検出方法。
１ 鍵盤装置
１２ 鍵
１４ａ、１４ｂ、１４ｃ 接点部
１５ 鍵盤回路
７１ Ｋｅｙブロック
７２ Ｋｅｙｐｌｕｓブロック
ＫＢｋ 制御信号
ＫＥｉ スキャン用出力信号
ＫＩｊ 入力信号
ＭＬｋ マトリクス
Ｓｍ セレクタ
ＳＷｋ スイッチ
ＴＲｋ 接点用トランジスタ
１２ 鍵
１４ａ、１４ｂ、１４ｃ 接点部
１５ 鍵盤回路
７１ Ｋｅｙブロック
７２ Ｋｅｙｐｌｕｓブロック
ＫＢｋ 制御信号
ＫＥｉ スキャン用出力信号
ＫＩｊ 入力信号
ＭＬｋ マトリクス
Ｓｍ セレクタ
ＳＷｋ スイッチ
ＴＲｋ 接点用トランジスタ
Claims (3)
- 複数の鍵夫々に対応して設けられ、前記鍵に対する押離鍵操作に応じてオンオフ状態が変化する複数の第１の接点部、並びに前記複数の第１の接点部夫々に対応して設けられた、第１及び第２の入出力用端子を有する複数の第１の素子を備える第１のスイッチ回路と、前記複数の鍵夫々に対応して設けられ、前記鍵に対する押離鍵操作に応じてオンオフ状態が変化する複数の第２の接点部、並びに前記複数の第２の接点部夫々に対応して設けられた、第３、第４及び第５の入出力用端子を有する複数の第２の素子を備える第２のスイッチ回路と、のいずれかを選択する選択回路と、
前記複数の第１の素子の中から、夫々異なる前記第１の素子を選択するための第１のスキャン信号を出力する第１の出力回路と、
前記複数の第２の素子の中から、夫々異なる前記第２の素子を選択するための第２のスキャン信号及び制御信号を出力する第２の出力回路と、
前記選択回路により前記第１のスイッチ回路が選択されているとき、前記第１のスイッチ回路に対して、前記第１の出力回路からの前記第１のスキャン信号を供給し、前記選択回路により前記第１のスイッチ回路が選択されているとき、前記第２のスイッチ回路に対して、前記第２の出力回路からの前記第２のスキャン信号及び制御信号を供給するように切り替える切り替え回路と、
を備え、
前記第１のスイッチ回路は、前記複数の第１の素子夫々の前記第１の入出力用端子に前記対応する接点部の一端が接続されるとともに、前記複数の第１の素子のうち、それぞれ前記第２の入出力用端子に供給される第１のスキャン信号によって選択された前記第１の素子に対応して設けられた前記第１の接点部のオンオフ状態を表わす信号を、前記第１の入出力用端子から出力し、
前記第２のスイッチ回路は、前記複数の第２の素子夫々の第３の入出力端子には対応して設けられた前記第２の接点部の一端が接続されるとともに、前記複数の第２の素子のうち、それぞれ前記第５の入出力用端子に供給される制御信号及び前記第４の入出力用端子に供給される第２のスキャン信号の組み合わせにより選択された前記第２の素子に対応して設けられた第２の接点部の状態を表わす信号を前記第２の接点部の他端から出力させる、
鍵盤回路。 - 前記第１の素子は、ダイオードであり、
前記第２の素子は、２入力制御が可能なトランジスタである、請求項１に記載の鍵盤回路。 - 鍵盤回路の検出方法であって、前記鍵盤回路が、
複数の鍵夫々に対応して設けられ、前記鍵に対する押離鍵操作に応じてオンオフ状態が変化する複数の第１の接点部、並びに前記複数の第１の接点部夫々に対応して設けられた、第１及び第２の入出力用端子を有する複数の第１の素子を備える第１のスイッチ回路と、前記複数の鍵夫々に対応して設けられ、前記鍵に対する押離鍵操作に応じてオンオフ状態が変化する複数の第２の接点部、並びに前記複数の第２の接点部夫々に対応して設けられた、第３、第４及び第５の入出力用端子を有する複数の第２の素子を備える第２のスイッチ回路と、のいずれかを選択し、
前記第１のスイッチ回路が選択されているとき、前記第１のスイッチ回路に対して、夫々異なる前記第１の素子を選択するため第１のスキャン信号を供給し、前記第１のスイッチ回路が選択されているとき、前記第２のスイッチ回路に対して、夫々異なる前記第２の素子を選択するための第２のスキャン信号及び制御信号を順次出力する第２のスキャン信号及び制御信号を供給するように切り替え、
前記第１のスイッチ回路は、
前記複数の第１の素子夫々の前記第１の入出力用端子に前記対応する接点部の一端が接続されるとともに、前記複数の第１の素子のうち、それぞれ前記第２の入出力用端子に供給される前記第１のスキャン信号によって選択された前記第１の素子に対応して設けられた前記第１の接点部のオンオフ状態を表わす信号を、前記第１の入出力用端子から出力し、
前記第２のスイッチ回路は、
前記複数の第２の素子夫々の第３の入出力端子には対応して設けられた前記第２の接点部の一端が接続されるとともに、前記複数の第２の素子のうち、それぞれ前記第５の入出力用端子に供給される前記制御信号及び前記第４の入出力用端子に供給される前記第２のスキャン信号の組み合わせにより選択された前記第２の素子に対応して設けられた第２の接点部のオンオフ状態を表わす信号を前記第２の接点部の他端から出力させる、鍵盤回路の検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012144583A JP6040591B2 (ja) | 2012-06-27 | 2012-06-27 | 鍵盤回路及び鍵盤回路の検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012144583A JP6040591B2 (ja) | 2012-06-27 | 2012-06-27 | 鍵盤回路及び鍵盤回路の検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014010177A JP2014010177A (ja) | 2014-01-20 |
| JP6040591B2 true JP6040591B2 (ja) | 2016-12-07 |
Family
ID=50106970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012144583A Active JP6040591B2 (ja) | 2012-06-27 | 2012-06-27 | 鍵盤回路及び鍵盤回路の検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6040591B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5896866B2 (ja) * | 2012-09-07 | 2016-03-30 | 株式会社コルグ | 電子鍵盤楽器用回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57104995A (en) * | 1980-12-22 | 1982-06-30 | Casio Computer Co Ltd | Keyboard circuit for adding touch response |
| JPH01156812A (ja) * | 1987-12-14 | 1989-06-20 | Matsushita Electric Ind Co Ltd | キーボードスイッチ |
| JPH0348180A (ja) * | 1989-04-27 | 1991-03-01 | Casio Comput Co Ltd | スイッチ状態高速検出装置 |
-
2012
- 2012-06-27 JP JP2012144583A patent/JP6040591B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014010177A (ja) | 2014-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6040590B2 (ja) | 鍵盤回路及び鍵盤回路の検出方法 | |
| CN101515451B (zh) | 电子键盘乐器的踏板控制设备 | |
| CN110431617A (zh) | 信号供给装置、键盘装置及程序 | |
| JP6149354B2 (ja) | 電子鍵盤楽器、方法及びプログラム | |
| JP7172085B2 (ja) | 鍵盤装置 | |
| JP2016142973A (ja) | 鍵盤楽器 | |
| JP2005321576A (ja) | 自動演奏ピアノ | |
| JP2011253040A (ja) | 電子鍵盤楽器 | |
| JP6040591B2 (ja) | 鍵盤回路及び鍵盤回路の検出方法 | |
| US10049651B1 (en) | Resonance sound control device | |
| JP2018163262A (ja) | 回動部材および鍵盤装置 | |
| JP6822578B2 (ja) | 電子楽器 | |
| JP4333647B2 (ja) | 電子鍵盤楽器における鍵盤構造 | |
| CN105845116B (zh) | 键盘单元 | |
| JP6414235B2 (ja) | 鍵盤楽器 | |
| JP2016057374A (ja) | 操作子の操作検出装置 | |
| JP4442531B2 (ja) | 電子鍵盤楽器 | |
| JP6394737B2 (ja) | 電子鍵盤楽器、方法及びプログラム | |
| JP2013145273A (ja) | 電子鍵盤楽器の鍵盤装置 | |
| JP2007316397A (ja) | 操作検出装置 | |
| JP7108952B2 (ja) | ユーザインタフェース装置 | |
| JP2010026346A (ja) | 鍵盤装置 | |
| JP5166047B2 (ja) | 電子楽器 | |
| JP2024123766A (ja) | 鍵盤ユニット | |
| JP2010039104A (ja) | 電子楽器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150624 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160509 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161011 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161024 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6040591 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |