JP6040591B2 - 鍵盤回路及び鍵盤回路の検出方法 - Google Patents
鍵盤回路及び鍵盤回路の検出方法 Download PDFInfo
- Publication number
- JP6040591B2 JP6040591B2 JP2012144583A JP2012144583A JP6040591B2 JP 6040591 B2 JP6040591 B2 JP 6040591B2 JP 2012144583 A JP2012144583 A JP 2012144583A JP 2012144583 A JP2012144583 A JP 2012144583A JP 6040591 B2 JP6040591 B2 JP 6040591B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- switch
- circuit
- keyboard
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
このような電子楽器のうち特に88鍵を有する電子ピアノでは、演奏の強弱を検出するために、鍵毎にオン位置の異なる2つのスイッチが配置されている。そこで、電子ピアノは、これらのスイッチのオンする時間差を測定し、この測定値に基づいて、鍵盤の押鍵速度を測定している。従って、電子ピアノは、88鍵×2個=176個のスイッチマトリクスが配置されることになる。
図9に示すように、従来のスイッチマトリクスにおいては、スキャン用出力信号KC0〜KC7用の8本の線と、入力信号KI0〜KI21用の22本の線とが相互に交差するように配置されている。スキャン用出力信号KCi(iは0〜7のうちの何れかの整数値)と、入力信号KIj(jは0〜21のうちの何れかの整数値)との各配線の交点付近には、ダイオードとスイッチとが直列接続されている。ダイオードは、複数鍵が同時に押下された際に信号が回り込むのを防止する目的で設けられている。
図10においては、上から順に、スキャン用出力信号KC0〜KC7、及び、プリチャージ信号PRCの各々に流れる信号のタイミングチャートを示している。
各タイミングチャートにおいて、横軸は時間を示しており、縦軸は信号レベルを示している。なお、以下、各信号ともパルス信号であり、信号レベルはハイレベル(「Hレベル」とも記載する)とローレベル(「Lレベル」とも記載する)の2値を取るものとして説明する。
図10に示すように、従来のスイッチマトリクスでは、8本のスキャン用出力信号KC0〜KC7の各出力が、その順番で順次Lレベルにされる。
そして、スキャン用出力信号KCiがLレベルになっている状態で、22本の入力信号KI0〜KI21の各々の出力の状態から、スキャン用出力信号KCiと、22本の入力信号KI0〜KI21の各々の配線に接続されているスイッチのオンオフが検出される。
即ち、1つのスキャン用出力信号KCiあたり22個のスイッチのオンオフが検出されるので、8本のスキャン用出力信号KC0〜KC7の配線を有する従来のスイッチマトリクスでは、8×22=176個のスイッチのオンオフが検出される。
なお、プリチャージ信号PRCは、変化点において、瞬間的にバッファから供給されるHレベルの制御信号である。プリチャージ信号PRCを供給することにより、波形のなまりを是正し、高速なスキャンを可能とすることができる。
ところが、鍵盤の構造的な制約から、鍵盤スイッチ検出用基板の幅は一定以内に収める必要があり、30本の信号線を配線することはほぼ限界に達している状況である。
ところが、近年、1つの鍵につき3つの接点(スイッチ)を有する電子ピアノ、即ち88[鍵]×3[個/鍵]=264[個]のスイッチを有する電子ピアノが登場してきている。このような電子ピアノに対しては、図9及び図10に示す従来のスイッチマトリクスそのものは適用できず、264[個]のスイッチを検出可能なスイッチマトリクスを構成する必要がある。この場合、図9と同様の構造のスイッチマトリクスとして実現しようとしても、8本のスキャン用出力信号と33本の入力信号とで総計41本の配線が必要になり、上述のごとく鍵盤の構造的な制約から実現が非常に困難である。
或いはまた、鍵盤スイッチ検出用基板として、図9の構造の基板を複数枚つなげて構成することも考えられる。この場合、両面スルーホールの基板を採用する場合よりもコストアップの比率は小さくなるが、それでも図9の基板単体と比較して、大幅なコストアップになることには変わりない。
複数の鍵夫々に対応して設けられ、前記鍵に対する押離鍵操作に応じてオンオフ状態が変化する複数の第1の接点部、並びに前記複数の第1の接点部夫々に対応して設けられた、第1及び第2の入出力用端子を有する複数の第1の素子を備える第1のスイッチ回路と、前記複数の鍵夫々に対応して設けられ、前記鍵に対する押離鍵操作に応じてオンオフ状態が変化する複数の第2の接点部、並びに前記複数の第2の接点部夫々に対応して設けられた、第3、第4及び第5の入出力用端子を有する複数の第2の素子を備える第2のスイッチ回路と、のいずれかを選択する選択回路と、
前記複数の第1の素子の中から、夫々異なる前記第1の素子を選択するための第1のスキャン信号を出力する第1の出力回路と、
前記複数の第2の素子の中から、夫々異なる前記第2の素子を選択するための第2のスキャン信号及び制御信号を出力する第2の出力回路と、
前記選択回路により前記第1のスイッチ回路が選択されているとき、前記第1のスイッチ回路に対して、前記第1の出力回路からの前記第1のスキャン信号を供給し、前記選択回路により前記第1のスイッチ回路が選択されているとき、前記第2のスイッチ回路に対して、前記第2の出力回路からの前記第2のスキャン信号及び制御信号を供給するように切り替える切り替え回路と、
を備え、
前記第1のスイッチ回路は、前記複数の第1の素子夫々の前記第1の入出力用端子に前記対応する接点部の一端が接続されるとともに、前記複数の第1の素子のうち、それぞれ前記第2の入出力用端子に供給される第1のスキャン信号によって選択された前記第1の素子に対応して設けられた前記第1の接点部のオンオフ状態を表わす信号を、前記第1の入出力用端子から出力し、
前記第2のスイッチ回路は、前記複数の第2の素子夫々の第3の入出力端子には対応して設けられた前記第2の接点部の一端が接続されるとともに、前記複数の第2の素子のうち、それぞれ前記第5の入出力用端子に供給される制御信号及び前記第4の入出力用端子に供給される第2のスキャン信号の組み合わせにより選択された前記第2の素子に対応して設けられた第2の接点部のオンオフ状態を表わす信号を前記第2の接点部の他端から出力させる、
ことを特徴とする。
電子楽器の鍵盤装置1は、例えば電子ピアノの鍵盤装置1として構成される。
ハンマー部材13に対し、相対的に鍵12が設けられている側を以下「上方」と呼ぶ。これに対し、鍵12に対し、相対的にハンマー部材13が設けられている側を以下「下方」と呼ぶ。また、鍵12は、鍵盤シャーシ11に設けられた特定の点を中心に回動する。この鍵12のうち、回動中心が行われる側を以下「後方」と呼ぶ。これに対し、鍵12のうち、回動中心が行われる側とは異なる反対側を以下「前方」と呼ぶ。
鍵盤シャーシ11は、電子楽器の本体(図示せず)の底板11a上に配置されるものであり、鍵盤シャーシ11の前方には、前脚部16が底板11aから上方に突出して形成されている。この前脚部16の上方には、鍵12の横振れを防ぐための鍵ガイド部16aが設けられている。また、この前脚部16の後方には、図1に示すように、立上り部17が鍵ガイド部16aよりも少し低い高さで形成されている。
鍵盤シャーシ11の後方側、つまり基板搭載部20の後方側には、鍵載置部23がハンマー載置部18よりも少し高い高さで形成されている。この鍵載置部23の上方には、鍵支持部24が形成されている。この鍵支持部24には、鍵12の後方側を上下方向に回動可能に支持する支持軸24aが設けられている。
図2は、本実施形態の鍵盤装置1(図1参照)の鍵盤回路15内のスイッチマトリクスを示す概念図である。
3層のマトリクスML0〜ML2のうち何れの層を有効にするのかについては、後述の信号KB0〜KB2(図3〜図5)によって選択制御する。詳細については、図3〜図5を参照して後述するが、信号KB0は第1接点部14aに、信号KB1は第2接点部14bに、信号KB2は第3接点部14cに、それぞれ対応している。また、第1層のマトリクスML0は第1接点部14aに、第2層のマトリクスML1は第2接点部14bに、第3層のマトリクスML2は第3接点部14cに、それぞれ対応している。したがって、信号KB0により第1層のマトリクスML0の有効無効が、信号KB1により第2層のマトリクスML1の有効無効が、信号KB2により第3層のマトリクスML2の有効無効が、それぞれ制御される。
ここで、2次元スイッチマトリクスは、図9に示すように、鍵盤回路15上において、単一の層(マトリクス)により形成されたマトリクスをいう。これに対し、3次元スイッチマトリクスは、図2に示すように、鍵盤回路15上において、2以上の複数の層により形成されたマトリクスをいう。
図3は、本実施形態の電子楽器の鍵盤回路15のうちの、スイッチマトリクスの構成例を示す図である。
図3では、図1の鍵盤装置1の鍵盤回路15のうち、スイッチマトリクススイッチを構成する88鍵分3接点の回路のうち、j番目の入力信号KIjでオンオフが検出される、3層のマトリクスML0〜ML2の各スイッチ分が示されている。
即ち、本実施形態では22本の入力信号KI0〜KI21が存在するので、実際には、22個のスイッチ群51から、鍵盤回路15は構成されている。
図4は、本実施形態の電子楽器の鍵盤回路15の図3に示す一部の詳細な構成例を示す図である。
マトリクスMLkを有効にするための制御信号KBkは、ベース抵抗RkとスピードアップコンデンサCkの並列接続を介して、接点用トランジスタTRkのベースに供給される。接点用トランジスタTRkのコレクタには、スイッチSWkの一端が接続されている。スイッチSWkの他端には、入力信号KIjの配線が接続されている。入力信号KIjの配線には、電源電圧Vddが抵抗Ru0を介して接続されている。また、接点用トランジスタTRkのエミッタには、スキャン用出力信号KEiの配線が接続されている。
トランジスタTRkは、他のトランジスタとは排他的に動作するもので、制御信号KB0がHレベルでかつスキャン用出力信号KEjがLレベルの時に、ON状態となる。従って、スイッチSWkがオン状態になっていれば、トランジスタTRkはオンしているので、入力信号KIiはLレベルとなる。一方、スイッチSWkがオフ状態の場合には、電流はトランジスタTRk経由で流れないので、入力信号KIiはHレベルとなる。
即ち、j番目の入力信号KIjかつi番目のスキャン用出力信号KEiでオンオフが検出される鍵に搭載された第1接点部14a(スイッチSW0)については、スキャン用出力信号KEiがLレベルであって制御信号KB0がHレベルの場合に、入力信号KIiがLレベルの時にはオン状態と、入力信号KIiがHレベルの時にはオフ状態と、それぞれ検出される。
同様に、j番目の入力信号KIjかつi番目のスキャン用出力信号KEiでオンオフが検出される鍵に搭載された第2接点部14a(スイッチSW1)については、スキャン用出力信号KEiがLレベルであって制御信号KB1がHレベルの場合に、入力信号KIiがLレベルの時にはオン状態と、入力信号KIiがHレベルの時にはオフ状態と、それぞれ検出される。
j番目の入力信号KIjかつi番目のスキャン用出力信号KEiでオンオフが検出される鍵に搭載された第2接点部14a(スイッチSW1)については、スキャン用出力信号KEiがLレベルであって制御信号KB1がHレベルの場合に、入力信号KIiがLレベルの時にはオン状態と、入力信号KIiがHレベルの時にはオフ状態と、それぞれ検出される。
図5は、図3に示す本実施形態の鍵盤回路15におけるスイッチマトリクスの動作の概要を説明するタイミングチャートである。
図5においては、上から順に、スキャン用出力信号KE0〜KE3、制御信号KB0〜KB2、及びプリチャージ信号PRCの各々に流れる信号のタイミングチャートを示している。
これにより、入力信号KI0〜KI21のそれぞれかつスキャン用出力信号KE0でオンオフが検出される鍵にそれぞれ搭載された、22個の第1接点部14aがオンオフの検出対象となる。入力信号KIjに対しては、図4のスイッチ群51−0におけるスイッチSW0がオンオフの検出対象となる。
この場合、図4を参照して上述したように、入力信号KI0〜KI21のうち、Lレベルのものに対応するスイッチSW0(第1接点部14a)はオン状態と、Hレベルのものに対応するSW0(第1接点部14a)はオフ状態と、それぞれ検出される。
これにより、入力信号KI0〜KI21のそれぞれかつスキャン用出力信号KE0でオンオフが検出される鍵にそれぞれ搭載された、22個の第2接点部14bがオンオフの検出対象となる。入力信号KIjに対しては、図4のスイッチ群51−0におけるスイッチSW1がオンオフの検出対象となる。
この場合、図4を参照して上述したように、入力信号KI0〜KI21のうち、Lレベルのものに対応するスイッチSW1(第2接点部14b)はオン状態と、Hレベルのものに対応するSW1(第2接点部14b)はオフ状態と、それぞれ検出される。
これにより、入力信号KI0〜KI21のそれぞれかつスキャン用出力信号KE0でオンオフが検出される鍵にそれぞれ搭載された、22個の第3接点部14cがオンオフの検出対象となる。入力信号KIjに対しては、図4のスイッチ群51−0におけるスイッチSW2がオンオフの検出対象となる。
この場合、図4を参照して上述したように、入力信号KI0〜KI21のうち、Lレベルのものに対応するスイッチSW2(第3接点部14c)はオン状態と、Hレベルのものに対応するSW2(第3接点部14c)はオフ状態と、それぞれ検出される。
その後、時刻t6のときに、制御信号KB2がHレベルからLベルに切り替わる。
また、プリチャージ信号PRCは、図9を参照して上述した従来のものと同様の用途で用いられる。即ち、プリチャージ信号PRCは、高速でスキャンするために入力信号KI0〜KI21の立ち上がりを加速させるものである。このプリチャージ信号PRCを供給することにより、入力信号KI側をプルアップでHレベルに戻すことなく、立ち上がり特性を早くすることができる。
図6は、本実施形態の電子楽器の鍵盤回路15のうち、スイッチマトリクス以外の構成例を示す図である。
このため、3次元スイッチマトリクスを採用した鍵盤回路は、通常ならば2次元スイッチマトリクス用の回路、例えば鍵のオンオフの検出や速度算出をする回路をそのまま適用することはできず、再設計される。
しかしながら、鍵盤回路の生産上の都合から、2次元スイッチマトリクスを採用した鍵盤と、3次元スイッチマトリクスを採用した鍵盤との両方に対応する鍵盤回路が実現できれば好適である。即ち、LSI(Large Scale Integration)に搭載する鍵盤回路としては新旧両方の鍵盤に対応できることが望ましい。
そこで、本実施形態の鍵盤回路15は、端子処理だけで、旧来の2次元スイッチマトリクスを採用した鍵盤と、3次元スイッチマトリクスを採用した新しい鍵盤の両方に対応可能な構成を有している。
Keyブロック71と、Keyplusブロック72は、複数のセレクタS0〜S4を介して接続されている。
セレクタSmにおいては、2次元スイッチマトリクスを採用した旧来の鍵盤が選択されている場合には入力端Aが選択され、3次元スイッチマトリクスを採用した新しい鍵盤が選択されている場合は入力端Bが選択されて、入力端A又はBに入力された信号が出力端Yから出力される。
このようなセレクタSmを複数(ここでは5個)用意し、適切に配置することで、3次元スイッチマトリクスを採用した新しい鍵盤及び2次元スイッチマトリクスを採用した旧来の鍵盤の何れの鍵盤にも対応可能になる。
Keyブロック71に入力される入力信号のうち、信号FI[10:0]は第1接点部14aの状態を示す入力信号であり、信号SI[10:0]は第2接点部14bの状態を示す入力信号であり、信号TI[10:0]は第3接点部14cの状態を示す入力信号である。
ここで、かっこ内の数値は、鍵盤回路15内のスイッチマトリクスに配置された当該信号のための配線の数を示す。具体的に例えば、信号FI[10:0]とは、鍵盤回路15内のスイッチマトリクスに配置された第1接点部14aの配線の数が10本であることを示す。同様に、信号SI[10:0]とは、鍵盤回路15内のスイッチマトリクスに配置された第2接点部14bの配線の数が10本であることを示す。同様に、信号TI[10:0]とは、鍵盤回路15内のスイッチマトリクスに配置された第3接点部14cの配線の数が10本であることを示す。
また、Keyブロック71から出力される信号のうち、信号PRCはプリチャージ信号を示し、信号KC[7:0]はスキャン用出力信号を示す。
セレクタS0〜S4において、2次元スイッチマトリクスを採用した鍵盤が選択された場合には、Keyブロック71から出力されたスキャン用出力信号KC[7:0]が2次元スイッチマトリクス(2D_matrix)に出力される。2次元スイッチマトリクス(2D_matrix)からの入力信号KI[10:0]、KI[21:11]、FI[10:0]が直接Keyブロック71に入力されるため、2次元スイッチマトリクス用の検出回路がそのまま機能して、鍵のオンオフ状態や鍵速度を検出することができる。ここで、入力信号KI[10:0]、[21:11]は、図9に示す従来の2接点用の2次元スイッチマトリクスの入力信号KI0〜KI21に対応する。入力信号FI[10:0]は、図9に示す2次元スイッチマトリクスでは2接点用であったところ、ここでは3接点用であるため、その分だけ検出対象のスイッチが増加することから追加された信号である。
KeyPlusブロック72は、基本クロックを分周して、例えば図5のタイミングチャートで示される信号のうち、スキャン用出力信号KE[3:0]、制御信号KB[2:0]、プリチャージ信号KPRC(図5のPRC)をそれぞれ生成して出力する。そして、Keyplusブロック72は、3次元スイッチマトリクス(3D_matrix)から入力信号KI[21:11]及びKI[10:0]を取り込む。
KeyPlusブロック72は、取り込んだ入力信号KI[21:11]及びKI[10:0]、即ちスイッチ状態をレジスタに記憶しておき、スキャン用出力信号KE[3:0]及び制御信号KB[2:0]に対応するスイッチの状態(対応関係は図8参照)を、入力信号FI[10:0]、入力信号SI[10:0]、又は入力信号TI[10:0]としてKeyブロック71に出力する。これによって、3次元スイッチマトリクスを採用した新鍵盤の接続時においても、本来2次元スイッチマトリクス用の検出回路であるKeyブロック71によって検出することができる。
図7は、図6に示す、スキャン用出力信号KE[3:0]、制御信号KB[2:0]、及び入力信号KI[21:0]と、3次元スイッチマトリクス(3D_matrix)内の検出対象のスイッチの状態との対応関係を示す図である。
図8は、図6に示す、スキャン用出力信号KC[7:0]と、入力信号FI[10:0]、SI[10:0]、TI[10:0]とに基づいて特定される、2次元スイッチマトリクス(2D_matrix)内の検出対象のスイッチの状態の関係を示す図である。
2次元スイッチマトリクスは、複数の接点部14a、14b、14c毎に、入力端子及び出力端子を1つずつ有する第1の素子と、第1の素子及び接点部14a、14b、14cへの第1の配線部とを、それぞれ備え、複数の接点部毎の第1の素子及び第1の配線部を1平面上に一括して配置する。
また、3次元スイッチマトリクスは、複数の接点部毎に、入出力用端子として3端子以上有する第2の素子と、第2の素子及び接点部への第2の配線部とを、それぞれ備え、複数の接点部毎の第2の素子及び第2の配線部を立体的に複数の層に分割して配置する。
そして、鍵盤回路15は、Keyブロック71と、Keyplusブロック72と、セレクタSmと、を備える。Keyブロック71は、2次元スイッチマトリクスの入出力信号に準拠したフォーマットで、複数の接点のオンオフ状態を検出する。Keyplusブロック72は、3次元スイッチマトリクスの入出力信号に準拠したフォーマットで、複数の接点のオンオフ状態を検出し、検出結果を、2次元スイッチマトリクスの入出力信号に準拠したフォーマットに変換して、Keyブロック71に入出力させる。
そして、セレクタSmは、2次元スイッチマトリクスが採用されている場合には、2次元スイッチマトリクス及びKeyブロック71を接続させるように配線を切り替え、3次元スイッチマトリクスが採用されている場合には、3次元スイッチマトリクス、Keyplusブロック72、及びKeyブロック71を接続させるように配線を切り替える。
したがって、3接点検出用基板を最小限のコストアップで実現することができる。また、新旧鍵盤に対応できるようになっているので、製品仕様に応じて新旧鍵盤を使い分けること、及び従来の2接点検出鍵盤の搭載も可能となっている。
これにより、3次元マトリクスを採用した鍵盤を使用することができるので、従来に比べ鍵盤スイッチ用基板の配線数を大幅に削減でき、片面基板でも配線が可能な電子楽器の鍵盤回路を提供することができる。
Keyブロック71は、2×P種類(Pは2以上の整数値)の第1の制御信号([KC 0:7])と、{(N×M)/2×P}種類の第1のスキャン信号([KI 21:11]、[Ki 10:0]、[FI 10:0])との組み合わせにより、N×M個の前記接点部のオンオフ状態を検出する。
Keyplusブロック72においては、第2の素子は、入出力用端子として3端子が設けられており、第2の素子の3端子のうち、第1の端子に、M種類の中から検出対象の接点部の種類を特定する第2の制御信号([KB 2:0])が供給され、第2の端子に、N個の鍵の中から検出対象の接点部を特定する第2の制御信号([KB2:0])が供給され、第3の端子に接点部14a、14b、14cが接続される。
Keyplusブロック72は、M種類の第2の制御信号([KB2:0])の状態、P種類の第3の制御信号([KE 0:4])の状態、及び第3の端子に第2の素子を介して供給される{(N×M)/(M×P)}種類の第2のスキャン信号([KI 21:11]、[Ki 10:0])の組み合わせにより、N×M個の接点部のオンオフ状態を検出する。
本実施形態では、従来の1出力1入力を2次元的に配置するマトリクス構造ではなく、2出力1入力を3次元的に配置するマトリクス構造を実現するために、2次元マトリクスにおけるダイオードの替わりに、トランジスタを採用してトランジスタの2入力制御によってそこに接続されたスイッチがスキャンされるようにしている。
これにより、配線数の少ない効率的なスイッチマトリクスを提供することができる。
例えば、本発明は、鍵盤を有する電子的な鍵盤装置一般に適用することができる。具体的には、例えば、本発明は、電子オルガン、ハープシコード等の鍵盤装置に適用可能である。
コンピュータは、専用のハードウェアに組み込まれているコンピュータであってもよい。また、コンピュータは、各種のプログラムをインストールすることで、各種の機能を実行することが可能なコンピュータ、例えば汎用のパーソナルコンピュータであってもよい。
[付記1]
複数の鍵夫々に対応して設けられ、当該鍵に対する押離鍵操作に応じてオンオフ状態が変化する接点部と、
前記接点部毎に、入力端子及び出力端子を1つずつ有するとともに、当該入力端子及び出力端子のいずれか一方に前記対応する接点部が接続された第1の素子を有し、当該第1の素子にスイッチ信号を供給することによって複数の接点部夫々のオンオフ状態を検知する第1のスイッチ回路の入出力信号で前記複数の接点のオンオフ状態を検出する第1の検出回路と、
前記鍵毎に設けられ、3以上の入出力用端子を有するとともにいずれかひとつの入出力端子に前記接点部が接続された第2の素子を有し、当該各第2の素子の残りの入出力用端子の一方に対するスイッチ信号の供給を、他方の入出力用素子に供給される制御信号にて制御することにより、複数の接点部夫々のオンオフ状態を、複数のグループに分割して検知する第2のスイッチ回路の入出力信号で前記複数の接点のオンオフ状態を検出し、当該検出結果を、前記第1のスイッチ回路の入出力信号に変換して、前記第1の検出回路に入出力させる第2の検出回路と、
前記第1のスイッチ回路が適用された場合は、当該第1のスイッチ回路に前記第1の検出回路を接続させ、前記第2のスイッチ回路が適用された場合は、前記第2の検出回路を介して当該第2のスイッチ回路を前記第1の検出回路に接続させるように切り替える切り替え回路と、
を備えることを特徴とする鍵盤回路。
[付記2]
前記接点部は、N個(Nは2以上の整数値)の鍵毎に、M種類(Mは2以上の整数値)設けられており、
前記第1の検出回路は、2×P種類(Pは2以上の整数値)の第1の制御信号と、{(N×M)/2×P}種類の第1のスキャン信号との組み合わせにより、N×M個の前記接点部のオンオフ状態を検出し、
前記第2の検出回路においては、
前記第2の素子は、入出力用端子として3端子が設けられており、
前記第2の素子の3端子のうち、第1の端子に、前記M種類の中から検出対象の前記接点部の種類を特定する第2の制御信号が供給され、第2の端子に、前記N個の鍵の中から検出対象の前記接点部を特定する第2の制御信号が供給され、第3の端子に前記接点部が接続されており、
第2の検出回路は、M種類の第2の制御信号の状態、P種類の第3の制御信号の状態、及び前記第3の端子に前記第2の素子を介して供給される{(N×M)/(M×P)}種類の第2のスキャン信号の組み合わせにより、N×M個の前記接点部のオンオフ状態が検出する、
ことを特徴とする付記1に記載の鍵盤回路。
[付記3]
前記第1の素子は、ダイオードであり、
前記第2の素子は、2入力制御が可能なトランジスタである、
ことを特徴とする付記1又は2に記載の鍵盤回路。
[付記4]
複数の鍵夫々に対応して設けられ、当該鍵に対する押離鍵操作に応じてオンオフ状態が変化する接点部を有する鍵盤回路の検出方法であって、
前記接点部毎に、入力端子及び出力端子を1つずつ有するとともに、当該入力端子及び出力端子のいずれか一方に前記対応する接点部が接続された第1の素子を有し、当該第1の素子にスイッチ信号を供給することによって複数の接点部夫々のオンオフ状態を検知する第1のスイッチ回路が適用された場合は、当該第1のスイッチ回路の入出力信号で、前記複数の接点のオンオフ状態を検出する第1の検出回路を、前記第1のスイッチ回路に接続させ、
前記鍵毎に設けられ、3以上の入出力用端子を有するとともにいずれかひとつの入出力端子に前記接点部が接続された第2の素子を有し、当該各第2の素子の残りの入出力用端子の一方に対するスイッチ信号の供給を、他方の入出力用素子に供給される制御信号にて制御することにより、複数の接点部夫々のオンオフ状態を、複数のグループに分割して検知する第2のスイッチ回路が接続された場合は、当該第2のスイッチ回路の入出力信号で、前記複数の接点のオンオフ状態を検出し、当該検出結果を、前記第1のスイッチ回路の入出力信号に変換して前記第1の検出回路に入出力させる第2の検出回路を介して当該第2のスイッチ回路を前記第1の検出回路に接続させるように切り替える、
ことを特徴とする鍵盤回路の検出方法。
12 鍵
14a、14b、14c 接点部
15 鍵盤回路
71 Keyブロック
72 Keyplusブロック
KBk 制御信号
KEi スキャン用出力信号
KIj 入力信号
MLk マトリクス
Sm セレクタ
SWk スイッチ
TRk 接点用トランジスタ
Claims (3)
- 複数の鍵夫々に対応して設けられ、前記鍵に対する押離鍵操作に応じてオンオフ状態が変化する複数の第1の接点部、並びに前記複数の第1の接点部夫々に対応して設けられた、第1及び第2の入出力用端子を有する複数の第1の素子を備える第1のスイッチ回路と、前記複数の鍵夫々に対応して設けられ、前記鍵に対する押離鍵操作に応じてオンオフ状態が変化する複数の第2の接点部、並びに前記複数の第2の接点部夫々に対応して設けられた、第3、第4及び第5の入出力用端子を有する複数の第2の素子を備える第2のスイッチ回路と、のいずれかを選択する選択回路と、
前記複数の第1の素子の中から、夫々異なる前記第1の素子を選択するための第1のスキャン信号を出力する第1の出力回路と、
前記複数の第2の素子の中から、夫々異なる前記第2の素子を選択するための第2のスキャン信号及び制御信号を出力する第2の出力回路と、
前記選択回路により前記第1のスイッチ回路が選択されているとき、前記第1のスイッチ回路に対して、前記第1の出力回路からの前記第1のスキャン信号を供給し、前記選択回路により前記第1のスイッチ回路が選択されているとき、前記第2のスイッチ回路に対して、前記第2の出力回路からの前記第2のスキャン信号及び制御信号を供給するように切り替える切り替え回路と、
を備え、
前記第1のスイッチ回路は、前記複数の第1の素子夫々の前記第1の入出力用端子に前記対応する接点部の一端が接続されるとともに、前記複数の第1の素子のうち、それぞれ前記第2の入出力用端子に供給される第1のスキャン信号によって選択された前記第1の素子に対応して設けられた前記第1の接点部のオンオフ状態を表わす信号を、前記第1の入出力用端子から出力し、
前記第2のスイッチ回路は、前記複数の第2の素子夫々の第3の入出力端子には対応して設けられた前記第2の接点部の一端が接続されるとともに、前記複数の第2の素子のうち、それぞれ前記第5の入出力用端子に供給される制御信号及び前記第4の入出力用端子に供給される第2のスキャン信号の組み合わせにより選択された前記第2の素子に対応して設けられた第2の接点部の状態を表わす信号を前記第2の接点部の他端から出力させる、
鍵盤回路。 - 前記第1の素子は、ダイオードであり、
前記第2の素子は、2入力制御が可能なトランジスタである、請求項1に記載の鍵盤回路。 - 鍵盤回路の検出方法であって、前記鍵盤回路が、
複数の鍵夫々に対応して設けられ、前記鍵に対する押離鍵操作に応じてオンオフ状態が変化する複数の第1の接点部、並びに前記複数の第1の接点部夫々に対応して設けられた、第1及び第2の入出力用端子を有する複数の第1の素子を備える第1のスイッチ回路と、前記複数の鍵夫々に対応して設けられ、前記鍵に対する押離鍵操作に応じてオンオフ状態が変化する複数の第2の接点部、並びに前記複数の第2の接点部夫々に対応して設けられた、第3、第4及び第5の入出力用端子を有する複数の第2の素子を備える第2のスイッチ回路と、のいずれかを選択し、
前記第1のスイッチ回路が選択されているとき、前記第1のスイッチ回路に対して、夫々異なる前記第1の素子を選択するため第1のスキャン信号を供給し、前記第1のスイッチ回路が選択されているとき、前記第2のスイッチ回路に対して、夫々異なる前記第2の素子を選択するための第2のスキャン信号及び制御信号を順次出力する第2のスキャン信号及び制御信号を供給するように切り替え、
前記第1のスイッチ回路は、
前記複数の第1の素子夫々の前記第1の入出力用端子に前記対応する接点部の一端が接続されるとともに、前記複数の第1の素子のうち、それぞれ前記第2の入出力用端子に供給される前記第1のスキャン信号によって選択された前記第1の素子に対応して設けられた前記第1の接点部のオンオフ状態を表わす信号を、前記第1の入出力用端子から出力し、
前記第2のスイッチ回路は、
前記複数の第2の素子夫々の第3の入出力端子には対応して設けられた前記第2の接点部の一端が接続されるとともに、前記複数の第2の素子のうち、それぞれ前記第5の入出力用端子に供給される前記制御信号及び前記第4の入出力用端子に供給される前記第2のスキャン信号の組み合わせにより選択された前記第2の素子に対応して設けられた第2の接点部のオンオフ状態を表わす信号を前記第2の接点部の他端から出力させる、鍵盤回路の検出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012144583A JP6040591B2 (ja) | 2012-06-27 | 2012-06-27 | 鍵盤回路及び鍵盤回路の検出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012144583A JP6040591B2 (ja) | 2012-06-27 | 2012-06-27 | 鍵盤回路及び鍵盤回路の検出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014010177A JP2014010177A (ja) | 2014-01-20 |
JP6040591B2 true JP6040591B2 (ja) | 2016-12-07 |
Family
ID=50106970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012144583A Active JP6040591B2 (ja) | 2012-06-27 | 2012-06-27 | 鍵盤回路及び鍵盤回路の検出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6040591B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5896866B2 (ja) * | 2012-09-07 | 2016-03-30 | 株式会社コルグ | 電子鍵盤楽器用回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57104995A (en) * | 1980-12-22 | 1982-06-30 | Casio Computer Co Ltd | Keyboard circuit for adding touch response |
JPH01156812A (ja) * | 1987-12-14 | 1989-06-20 | Matsushita Electric Ind Co Ltd | キーボードスイッチ |
JPH0348180A (ja) * | 1989-04-27 | 1991-03-01 | Casio Comput Co Ltd | スイッチ状態高速検出装置 |
-
2012
- 2012-06-27 JP JP2012144583A patent/JP6040591B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014010177A (ja) | 2014-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6040590B2 (ja) | 鍵盤回路及び鍵盤回路の検出方法 | |
CN101515451B (zh) | 电子键盘乐器的踏板控制设备 | |
CN110431617A (zh) | 信号供给装置、键盘装置及程序 | |
JP6149354B2 (ja) | 電子鍵盤楽器、方法及びプログラム | |
JP7172085B2 (ja) | 鍵盤装置 | |
JP2016142973A (ja) | 鍵盤楽器 | |
JP2005321576A (ja) | 自動演奏ピアノ | |
JP2011253040A (ja) | 電子鍵盤楽器 | |
JP6040591B2 (ja) | 鍵盤回路及び鍵盤回路の検出方法 | |
US10049651B1 (en) | Resonance sound control device | |
JP2018163262A (ja) | 回動部材および鍵盤装置 | |
JP6822578B2 (ja) | 電子楽器 | |
JP4333647B2 (ja) | 電子鍵盤楽器における鍵盤構造 | |
CN105845116B (zh) | 键盘单元 | |
JP6414235B2 (ja) | 鍵盤楽器 | |
JP2016057374A (ja) | 操作子の操作検出装置 | |
JP4442531B2 (ja) | 電子鍵盤楽器 | |
JP6394737B2 (ja) | 電子鍵盤楽器、方法及びプログラム | |
JP2013145273A (ja) | 電子鍵盤楽器の鍵盤装置 | |
JP2007316397A (ja) | 操作検出装置 | |
JP7108952B2 (ja) | ユーザインタフェース装置 | |
JP2010026346A (ja) | 鍵盤装置 | |
JP5166047B2 (ja) | 電子楽器 | |
JP2024123766A (ja) | 鍵盤ユニット | |
JP2010039104A (ja) | 電子楽器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161011 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161024 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6040591 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |