JP5896866B2 - 電子鍵盤楽器用回路 - Google Patents

電子鍵盤楽器用回路 Download PDF

Info

Publication number
JP5896866B2
JP5896866B2 JP2012196718A JP2012196718A JP5896866B2 JP 5896866 B2 JP5896866 B2 JP 5896866B2 JP 2012196718 A JP2012196718 A JP 2012196718A JP 2012196718 A JP2012196718 A JP 2012196718A JP 5896866 B2 JP5896866 B2 JP 5896866B2
Authority
JP
Japan
Prior art keywords
switch
transistor
voltage
high level
level voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012196718A
Other languages
English (en)
Other versions
JP2014052835A (ja
Inventor
順一 池内
順一 池内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korg Inc
Original Assignee
Korg Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korg Inc filed Critical Korg Inc
Priority to JP2012196718A priority Critical patent/JP5896866B2/ja
Publication of JP2014052835A publication Critical patent/JP2014052835A/ja
Application granted granted Critical
Publication of JP5896866B2 publication Critical patent/JP5896866B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrophonic Musical Instruments (AREA)
  • Input From Keyboards Or The Like (AREA)

Description

本発明は、鍵盤の押鍵・離鍵操作等を検出する電子鍵盤楽器用の回路の改良に関する。
多重打鍵時にキーオンしていないキーがキーオンしたような誤動作をしてしまう「ゴーストキー」の発生を防止する機能である「Nキーロールオーバー機能」を実現するためのキーボードやその回路等が多数提案されている。例えば、CMOSレベルの走査信号を出力する抵抗マトリクスドライバにより、抵抗式キーマトリクスを走査し、その走査した検出信号をA/Dコンバータによりデジタルデータに変換する。そして、このデジタルデータとスレショルド用データとの比較を行い、スイッチユニットを形成するスイッチ部のオン・オフを判断することにより、Nキーロールオーバー機能を実現するものである(例えば、特許文献1参照。)。
また、最も基本的なキースキャン検出回路においては、スイッチとダイオードとを直列に接続したスイッチユニットをマトリクス状に配置し、このマトリクス状に配置したダイオード式キーマトリクス回路の行方向に接続された複数本の走査線に対して、順番にハイレベル電圧を与えて行き、ダイオード式キーマトリクス回路の列方向に接続された複数本の電圧レベルを検出して、ハイレベル電圧が与えられた走査線に接続されているスイッチユニットのスイッチのオン・オフを判定する方式で「Nキーロールオーバー機能」を実現することも提案されていた。
特開平6−124155号公報(第2−4頁、第1図)
しかしながら、上述した先行技術文献に記載のキーボードの構成によれば、抵抗式キーマトリックスの他にA/Dコンバータを必要になる。したがって、この分、コスト高になるといった問題があった。また、キーボードに使用する場合には良いが、鍵盤に使用する場合にあっては、スイッチ数が多くなり、走査速度も高速になるため適さないという問題があった。
また、上述したダイオード式キーマトリクス回路によれば、A/Dコンバータ等を必要とせず構成は比較的簡単ではあるものの、ダイオードに順方向電圧(約0.6(V))が発生するため低電圧での動作(換言すれば低い電源電圧での動作)を行うことができなかった。このため、出力電圧を低電圧に変換するレベルコンバータ等が必要となるといった問題があった。また、スイッチにオン抵抗があるとローレベル電圧での検出を確保するために、検出線に接続する負荷抵抗を大きくすることが必要であるが、この負荷抵抗によって波形が鈍ってしまい高速のスキャン(「スキャン」とは一番目のスイッチから最後のスイッチまでのオン・オフ判定を行うことを称する)を行うことができなかった。
本発明は、かかる従来の課題を解決するためになされたもので、簡素な構成でありながら、低電圧動作可能でかつ高速スキャンが可能な電子鍵盤楽器用回路を提供することを目的とする。
上記目的を達成するために、本発明は、スイッチ(S00、…、S77)にトランジスタ(3)を接続したスイッチユニット(2)をマトリクス状に配置したトランジスタ式キーマトリクス(1)と、
前記トランジスタ式キーマトリクス(1)の行方向に接続された複数本の走査線(X0、X1、…、X7)に対して、順番にハイレベル電圧を与えて行く処理を繰り返し行うハイレベル電圧付与手段(図2のステップS210等)と、
前記トランジスタ式キーマトリクス(1)の列方向に接続された複数本の検出線(Y0、Y1、…、Y7)の電圧レベルを判断して、前記ハイレベル電圧が与えられた走査線に接続されている各スイッチユニット(2)のスイッチのオン・オフを判定する判定手段(図2のステップS220)と、を備え、
各スイッチユニット(2)は、
対応する走査線に前記トランジスタ(3)のベースが接続されると共に前記トランジスタ(3)のエミッタが接地され、更に、対応する検出線と前記トランジスタ(3)のコレクタとの間に前記スイッチが接続されて成ることを特徴とするようにした。
この発明によれば、ハイレベル電圧付与手段は、トランジスタ式キーマトリクス(1)の行方向に接続された複数本の走査線(X0、X1、…、X7)に対して、順番にハイレベル電圧を与えて行く処理を繰り返し行い、判定手段は、トランジスタ式キーマトリクス(1)の列方向に接続された複数本の検出線(Y0、Y1、…、Y7)の電圧レベルを判断して、前記ハイレベル電圧が与えられた走査線に接続されている各スイッチユニット(2)のスイッチのオン・オフを判定する。そして、各スイッチユニット(2)は、対応する走査線にトランジスタ(3)のベースが接続されると共に前記トランジスタ(3)のエミッタが接地され、更に、対応する検出線と前記トランジスタ(3)のコレクタとの間に前記スイッチが接続されて成っているので、ダイオードと比較すると低電圧動作が可能になる(換言すれば電源電圧を低くしても駆動可能になる)と共に、高速のスキャン動作が可能となる。
上記のスイッチユニット(2)において、前記トランジスタ(3)は更に、ベースとエミッタとの間に抵抗(R1)が接続されている構成とすれば、トランジスタのオフ時間を短縮することができるので好ましい。更に、このスイッチユニット(2)において、ベースに抵抗(R2)を接続すれば、トランジスタのVbeのバラツキを抑制することができるので好ましい。
また、本発明の他の態様は、スイッチ(S00、…、S77)にトランジスタ(3)を接続したスイッチユニット(2)をマトリクス状に配置したトランジスタ式キーマトリクス(1)と、
前記トランジスタ式キーマトリクス(1)の行方向に接続された複数本の走査線(X0、X1、…、X7)に対して、順番にハイレベル電圧を与えて行く処理を繰り返し行うハイレベル電圧付与手段(図2のステップS210等)と、
前記トランジスタ式キーマトリクス(1)の列方向に接続された複数本の検出線(Y0、Y1、…、Y7)の電圧レベルを判断して、前記ハイレベル電圧が与えられた走査線に接続されている各スイッチユニット(2)のスイッチのオン・オフを判定する判定手段(図2のステップS220)と、を備え、
各スイッチユニット(2)は、
対応する検出線に前記トランジスタのコレクタが接続されると共にエミッタが接地され、更に、対応する走査線にスイッチの一端が接続されると共に、スイッチの他端は、抵抗(R2)を介してベースに接続されると共にこのベースとエミッタとが抵抗(R1)を介して接続されて成ることを特徴とするものである。
この他の態様の発明は、スイッチをトランジスタ(3)のコレクタに接続するのでは無く、ベース側に接続した点に特徴があり、スイッチのオン抵抗の影響が無くなる結果、さらに低電圧での駆動が可能になるので一層好ましい。
本発明によれば、簡素な構成でありながら、低電圧動作可能でかつ高速スキャンが可能な電子鍵盤楽器用回路を実現することができるという効果が得られる。
電子鍵盤楽器用回路200の回路図である。 動作を説明するためのフローチャートである。 トランジスタの他の接続例である。 スイッチオン時のスイッチユニット2の等価回路の説明図である。
以下、本発明の実施の形態について図面を参照しつつ説明する。
(構成)
図1は本発明の実施の形態である電子鍵盤楽器用回路200の回路図である。この電子鍵盤楽器用回路200は一例として64個のスイッチを有している。図1に示すように、本実施形態の電子鍵盤楽器用回路200は、トランジスタ式キーマトリックス1と、このトランジスタ式キーマトリックス1に対する制御動作等を行うコントロールユニット100とを有して構成されている。そして、このコントロールユニット100は、トランジスタ式キーマトリクス1の列方向の8本の検出線(Y0、Y1、…、Y7)が接続された入力ポート10と、トランジスタ式キーマトリクス1の行方向の8本(X0、X1、…、X7)の走査線が接続された出力ポート20とを備えている。また、列方向の8本の検出線(Y0、Y1、…、Y7)は各々、負荷抵抗(RL0、RL1、…、RL7)を介して電源電圧Vccにプルアップされていると共に、行方向の8本(X0、X1、…、X7)の走査線は各々抵抗(RB0、RB1、…、RB7)を介して出力ポート20に接続されている。なお、各負荷抵抗RL0、RL1、…、RL7の抵抗値は同じ抵抗値とすることが望ましく、また、走査線に接続される各抵抗RB0、RB1、…、RB7の抵抗値は同じ値とすることが望ましい。なお、RBとRLは適宜に設定する。
また、コントロールユニット100には電源電圧Vccが供給されると共に、所要の部分が接地(GND)されている。このコントロールユニット100は、CPUで実現可能であり、不図示の内蔵又は外付けROMに記録された動作プログラムを実行することによって制御動作を行うように構成可能である。なお、図1の例では電源電圧Vccを「3.3(V)」に設定しているが、電源電圧はこの値に限られるものではない。
トランジスタ式キーマトリックス1は、スイッチユニット2を「8×8」のマトリクス状に配置して構成される。スイッチユニット2は、この例では64個配置されている。1番目のスイッチユニット2は、スイッチS00とトランジスタ3とを接続して成り、2番目のスイッチユニット2は、スイッチS10とトランジスタ3とを接続して成り、…、64個目のスイッチユニットは、スイッチS77とトランジスタ3とを接続してなっている。したがって、全く同じ構成のスイッチユニット2が64個、「8×8」のマトリクス状に配置されている。なお、スイッチユニット2の数を「8×8」個としたのは一例に過ぎなく、行方向と列方向のスイッチユニット2の数が同じである必要も無い。
代表して、図1の左下に丸で囲んだスイッチユニット2を参照すれば分かるように、1つのスイッチユニット2は、対応する走査線にトランジスタ3のベースが接続されると共にトランジスタ3のエミッタが接地(GND)されている。更に、対応する検出線とトランジスタ3のコレクタとの間にはスイッチが接続されて構成されている。そして、各スイッチユニット2のスイッチには、不図示の鍵盤部の鍵が接続されている。この接続態様としては、1個のスイッチに1個の鍵を接続する他、2個のスイッチを1個の鍵を接続する等の各種の態様が挙げられる。2個のスイッチを1個の鍵に接続する場合には、例えば2個のスイッチのオン・オフを判断して鍵の押鍵速度を検出することが挙げられる。
(動作)
次に、図2を参照してコントローラユニット100の動作を説明する。なお、以下において、ローレベル電圧は例えば「0.2×Vcc(電源電圧)」以下の電圧であり、ハイレベル電圧は例えば「0.7×Vcc(電源電圧)」以上の電圧とする。具体例としては「Vcc=3.3」の場合、ローレベル電圧は「0.2×3.3=0.66」以下の電圧であり、ハイレベル電圧は「0.7×3.3=2.31」以上の電圧である。先ず、ステップS200において、変数Nに「0」を代入する。この変数Nは、各走査線を「XN」、各検出線を「YN」、各スイッチを「SN0〜SN7」で表現する変数Nであり、Nを0〜7まで変化させることで各走査線、各検出線、各スイッチを表わす。次いで、ステップ210において、走査線XN(Nは変数)にハイレベル電圧を設定し(換言すればハイレベル電圧を与えて)、この走査線XN以外の走査線をローレベル電圧に設定する。例えば、「N=0」の時には走査線「X0」のみにハイレベル電圧を与え、他の走査線X1〜X7をローレベル電圧に設定する。また、「N=1」の時には走査線X1のみにハイレベル電圧を与え、他の走査線X0、X2〜X7をローレベル電圧に設定する。
次いで、ステップ220において、検出線Y0〜Y7の各々の電圧レベルを判断して、スイッチSN0〜SN7(Nは変数)のオン・オフの判定を行う。具体的には、検出線YNの電圧レベルがローレベルの場合には、対応するスイッチはオン状態にあると判定する。例えば、「N=0」の時(即ち、走査線X0のみにハイレベル電圧が与えられた時)、検出線Y0〜Y7の電圧レベルを判断して、一列に並ぶスイッチS00、S01、…、S07のオン・オフを判定する。そして、例えば、検出線Y0の電圧レベルがローレベルの場合にはスイッチS00がオン状態にあると判定する。また、「N=1」の時(即ち、走査線X1のみにハイレベル電圧が与えられた時)には、検出線Y0〜Y7の電圧レベルを判断して、一列に並ぶスイッチS10、S11、…、S17のオン・オフを判定する。例えば検出線Y2(不図示)の電圧レベルがローレベルの場合にはスイッチS12(不図示)がオン状態にあると判定する。
次に、ステップS230において、変数「N」を1だけインクリメントして「N+1」とする。そして、ステップS240において、変数Nの値が「8」であるか否かを判定する。Nの値が「8」でない場合(ステップS240のNo)には、ステップS210に戻って、Nを1だけインクリメントされた「N+1」を使用して同様の動作を繰り返して行う。一方、変数Nの値が「8」になった場合(ステップS240のYes)には、ステップ200に移行し、新たにNを「0」とし、ステップS210〜ステップS240までの処理を繰り返して行う。
このように、コントロールユニット100は、トランジスタ式キーマトリクス1の行方向に接続された複数本の走査線(X0、X1、…、X7)に対して、順番にハイレベル電圧を与えて行く処理を繰り返し行う。そして、コントロールユニット100は、トランジスタ式キーマトリクス1の列方向に接続された複数本の検出線(Y0、Y1、…、Y7)の電圧レベルを判断して、ハイレベル電圧が与えられた走査線XNに接続されている各スイッチユニット2のスイッチ(SN0、SN1、…、SN7)のオン・オフを判定する。具体的には、複数本の検出線YNの各電圧レベルを判断して、それがローレベルの電圧である場合には、ハイレベル電圧が与えられた走査線XN(Nは0から7のいずれかの値)に接続されている各スイッチユニット2のスイッチがオン状態にあると判定する。
この実施の形態によれば、複数の鍵を同時にオン操作しても、各スイッチユニット2にはトランジスタが使用されているため、各走査線に流す電流はトランジスタ8個をオンさせる電流だけで済む。ダイオードを使用した場合に比べると、例えば、S00からS07までのスイッチが同時にオンしているとすると、ダイオードを使用した場合のX0に流れる電流は「(VCC/負荷抵抗)×8」となるが、トランジスタを使用した場合にX0に流れる電流は「(VCC/(負荷抵抗×hfe))×8」となる。つまり、トランジスタを用いればダイオードを使用した場合に比べX0に流れる電流は「1/hfe」(ここでhfeはエミッタ接地のhパラメータであり、エミッタ接地電流増幅率をβとすると「hfe=β」である)で済むため、従来のようにマトリクスドライバが不要となり、簡素な構成でありながら、しかも高速のスキャンを行うことが可能になる。
また、スイッチがオン時の検出線YN(N=0、1、…、7)の電圧は、トランジスタ3のコレクタエミッタ間電圧Vceに、「電源電圧VccからVceを引いた電圧を、スイッチオン抵抗と負荷抵抗(RLN:N=0、1、…、7)とで分圧した、スイッチオン抵抗電圧」を加えたものになる。図4はこれを説明するためのスイッチオン時のスイッチユニット2の等価回路の説明図である。図4を参照すれば分かるように、負荷抵抗RLNが「10k(Ω)」、スイッチのオン抵抗が「1k(Ω)」、電源電圧Vccが「3(V)」の場合、オンされたスイッチの電圧は、「0.1(V)+(3(V)−0.1(V))×(1k(Ω)/(10k(Ω)+1k(Ω)))=0.36(V)」となる。ここで、「0.1(V)」はオン状態のトランジスタ3のエミッタコレクタ間電圧Vceであるので、スイッチオン時の検出線YNの電圧は低い電圧となり、電源電圧Vccを低くしても動作が可能となる。つまり、この場合には低電圧動作が可能となる。
図3はスイッチユニッチ2の変形例の説明図である。図3(a)のスイッチユニット2は、図1にて示したスイッチユニット2を構成するトランジスタ3に対して、更に、トランジスタ3のベースと、接地されたエミッタとの間に抵抗R1が接続されている点に特徴がある。このスイッチユニット2によれば、トランジスタ3のオフ時間を短縮することができるので回路の動作が一層高速になる。
図3(b)のスイッチユニット2は、図3(a)にて示したスイッチユニット2を構成するトランジスタ3に対して、更に、ベースに抵抗R2を接続した点に特徴がある。トランジスタ3のベースを共通にした場合、Vbeにばらつきが存在するとトランジスタ3のオン・オフ時間に影響がでるので、これを抑制するために個々のトランジスタ3にベース電流制限抵抗を接続している。
図3(c)のスイッチユニット2は、図1のスイッチユニット2と比較すれば分かるように、スイッチをトランジスタ3のコレクタに接続するのでは無く、ベース側に接続した点に特徴がある。具体的には、対応する検出線(YN)にトランジスタ3のコレクタを接続すると共にエミッタを接地する。更に、対応する走査線(XN)にスイッチの一端を接続すると共に、スイッチの他端は、抵抗R2を介してベースに接続すると共に、ベースとエミッタとが抵抗R1を介して接続されて成っている。
図3(c)の構成のスイッチユニット2を使用すれば、スイッチのオン抵抗の影響が無くなる結果、さらに低電圧での駆動が可能になる。トランジスタ3がオンになる場合、検出線「YN」に印加される電圧はトランジスタ3のVce(0.1(V))のみとなり、トランジスタ3がオンになるにはVbe(約0.6(V))以上の電圧を印加すれば良いので、1(V)以下の電源電圧で回路動作が可能になり、低電圧駆動を実現することができる。
なお、以上述べてきた本発明の実施形態は、NPN型トランジスタを使用した例であるが、PNP型トランジスタを使用しても同様な効果が得ることができる。また、本実施形態にあってはスイッチユニット2のスイッチに鍵を接続した例を挙げて説明してきたが、鍵の代わりにキーボードのキーをスイッチに接続して、キーのオン・オフ操作に応じて、スイッチがオン・オフするキーボード装置を同様な構成で実現することも可能である。
以上説明してきたように、本発明は例えば鍵盤を備えた電子楽器等に利用することができる。
1 トランジスタ式キーマトリックス
2 スイッチユニット
3 トランジスタ
10 入力ポート
20 出力ポート
100 コントロールユニット
200 電子鍵盤楽器用回路

Claims (4)

  1. スイッチにトランジスタを接続したスイッチユニットをマトリクス状に配置したトランジスタ式キーマトリクスと、
    前記トランジスタ式キーマトリクスの行方向に接続された複数本の走査線に対して、順番にハイレベル電圧を与えて行く処理を繰り返し行うハイレベル電圧付与手段と、
    前記トランジスタ式キーマトリクスの列方向に接続された複数本の検出線の電圧レベルを判断して、前記ハイレベル電圧が与えられた走査線に接続されている各スイッチユニットのスイッチのオン・オフを判定する判定手段と、を備え、
    各スイッチユニットは、
    対応する走査線に前記トランジスタのベースが接続されると共に前記トランジスタのエミッタが接地され、更に、対応する検出線と前記トランジスタのコレクタとの間に前記スイッチが接続されて成ることを特徴とする電子鍵盤楽器用回路。
  2. 請求項1に記載の電子鍵盤楽器用回路において、
    前記トランジスタは更に、ベースとエミッタとの間に抵抗(R1)が接続されていることを特徴とする電子鍵盤楽器用回路。
  3. 請求項2に記載の電子鍵盤楽器用回路において、
    前記トランジスタは更に、ベースに抵抗(R2)が接続されていることを特徴とする電子鍵盤楽器用回路。
  4. スイッチにトランジスタを接続したスイッチユニットをマトリクス状に配置したトランジスタ式キーマトリクスと、
    前記トランジスタ式キーマトリクスの行方向に接続された複数本の走査線に対して、順番にハイレベル電圧を与えて行く処理を繰り返し行うハイレベル電圧付与手段と、
    前記トランジスタ式キーマトリクスの列方向に接続された複数本の検出線の電圧レベルを判断して、前記ハイレベル電圧が与えられた走査線に接続されている各スイッチユニットのスイッチのオン・オフを判定する判定手段と、を備え、
    各スイッチユニットは、
    対応する検出線に前記トランジスタのコレクタが接続されると共にエミッタが接地され、更に、対応する走査線にスイッチの一端が接続されると共に、スイッチの他端は、抵抗(R2)を介してベースに接続されると共にこのベースとエミッタとが抵抗(R1)を介して接続されて成ることを特徴とする電子鍵盤楽器用回路。
JP2012196718A 2012-09-07 2012-09-07 電子鍵盤楽器用回路 Active JP5896866B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012196718A JP5896866B2 (ja) 2012-09-07 2012-09-07 電子鍵盤楽器用回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012196718A JP5896866B2 (ja) 2012-09-07 2012-09-07 電子鍵盤楽器用回路

Publications (2)

Publication Number Publication Date
JP2014052835A JP2014052835A (ja) 2014-03-20
JP5896866B2 true JP5896866B2 (ja) 2016-03-30

Family

ID=50611280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012196718A Active JP5896866B2 (ja) 2012-09-07 2012-09-07 電子鍵盤楽器用回路

Country Status (1)

Country Link
JP (1) JP5896866B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4180202B2 (ja) * 1999-09-28 2008-11-12 松下電器産業株式会社 キー入力回路、電源供給制御装置および電源供給制御方法
JP6040591B2 (ja) * 2012-06-27 2016-12-07 カシオ計算機株式会社 鍵盤回路及び鍵盤回路の検出方法
JP6040590B2 (ja) * 2012-06-27 2016-12-07 カシオ計算機株式会社 鍵盤回路及び鍵盤回路の検出方法

Also Published As

Publication number Publication date
JP2014052835A (ja) 2014-03-20

Similar Documents

Publication Publication Date Title
US8405525B2 (en) Touch sensing method for resistive type touch apparatus
JP4935266B2 (ja) 電圧駆動型半導体素子の駆動方法、及び、ゲート駆動回路
US20110316725A1 (en) Scanning circuit and method for keyboard
US20100253554A1 (en) Ghost key detecting circuit and related method
TWI493869B (zh) 鍵盤模組以及鍵盤矩陣的偵測方法
JP5896866B2 (ja) 電子鍵盤楽器用回路
US20110037457A1 (en) Readout apparatus for current type touch panel
JP2003029908A (ja) 点字入力機能を有するキー入力装置
JP2019205072A (ja) 入力装置、入力装置の制御方法
TWI487279B (zh) 鍵盤掃描電路和方法及電子設備
TWI591962B (zh) 驅動電路及驅動方法
KR100442370B1 (ko) 이동통신단말기의 키 스캔장치 및 방법
JPH05291897A (ja) ヒステリシス特性を有する入力回路
US20130050083A1 (en) Human interface device
US8284925B2 (en) Jack detection circuit
JP2661544B2 (ja) 座標検出装置
JP5412673B2 (ja) ワード・レコグナイザ回路
KR20120009119A (ko) 차량용 조작 버튼
JP2008130950A (ja) 半導体装置
JP2995898B2 (ja) Ecl出力回路
TWI707252B (zh) 電子裝置及其觸控模式切換方法
JP2008032448A (ja) 半導体集積回路装置
KR100628071B1 (ko) 키패드 장치 및 이동통신 단말기
JP2016139246A (ja) データ処理装置
JP3801174B2 (ja) Cmos−eclレベル変換回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160301

R150 Certificate of patent or registration of utility model

Ref document number: 5896866

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250