JP6030689B2 - 遊技機 - Google Patents

遊技機 Download PDF

Info

Publication number
JP6030689B2
JP6030689B2 JP2015075546A JP2015075546A JP6030689B2 JP 6030689 B2 JP6030689 B2 JP 6030689B2 JP 2015075546 A JP2015075546 A JP 2015075546A JP 2015075546 A JP2015075546 A JP 2015075546A JP 6030689 B2 JP6030689 B2 JP 6030689B2
Authority
JP
Japan
Prior art keywords
cpu
arithmetic processing
game
processing means
control board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015075546A
Other languages
English (en)
Other versions
JP2015120081A (ja
Inventor
義貴 山内
義貴 山内
卓也 小島
卓也 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyoraku Industrial Co Ltd
Original Assignee
Kyoraku Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyoraku Industrial Co Ltd filed Critical Kyoraku Industrial Co Ltd
Priority to JP2015075546A priority Critical patent/JP6030689B2/ja
Publication of JP2015120081A publication Critical patent/JP2015120081A/ja
Application granted granted Critical
Publication of JP6030689B2 publication Critical patent/JP6030689B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Pinball Game Machines (AREA)

Description

本発明は遊技機に関し、特に、制御手段のCPUが正常に動作しない場合に、CPUによる制御・処理の進行を中断させる技術に関するものである。
従来から、パチンコ遊技機においては、遊技盤の裏側に設けられた制御装置に、遊技の進行を制御するメイン制御基板と、画像表示器での演出用の画像表示、スピーカからの音声出力、ランプの点灯など演出機器による遊技演出を制御するサブ制御基板とを備え、これら制御基板に夫々CPUとROMとRAMを含むコンピュータを備えている。
従来から、パチンコ遊技機には、メイン制御基板のCPUの動作を監視してCPUの異常を検出する為のWDT回路(ウォッチドッグタイマ回路)が設けられている。メイン制御基板のCPUがROMに格納された遊技制御プログラムを実行して各種制御処理を実行すると共に、所定のタイミング毎にWDT回路にWDTCLR信号(ウォッチドッグタイマクリア信号)を出力してWDT回路のタイマ部の計時をリセット(初期化)する。
一方、メイン制御基板のCPUが何らかの理由により異常状態になった場合には、(例えば外部からのノイズ等の影響により暴走状態やハングアップ状態、又は故障した場合)、CPUからWDT回路へWDTCLR信号が出力されない状態が所定時間続いてWDT回路のタイマ部がタイムアウトした場合、WDT回路からCPUにリセット信号が出力され、CPUの動作が強制的にリセットされる。(例えば、特許文献1参照)。
また、サブ制御基板のCPUは、メイン制御基板から一方向通信により出力された制御情報を受けて、その制御情報に基づいてROMに格納された演出制御プログラムを実行して各種制御処理を実行する。ところで、サブ制御基板のCPUが何らかの理由により異常状態になった場合(例えば外部からのノイズ等の影響によりCPUが暴走する場合)、メイン制御基板ではサブ制御基板のCPUの異常状態を知ることができないため、サブ制御基板のCPUの異常状態が放置されたままメイン制御基板のCPUの制御・処理だけが進行する弊害が生じていた。
上記の課題を解決するために、特許文献2の弾球遊技機には、メイン基板のCPUから受けた制御情報に基づいて液晶表示盤に映像を表示させる映像表示制御手段を制御する表示制御基板と、表示制御基板のCPUの異常を監視して、異常である場合にはCPUをリセットする監視回路とが設けられている。
特開2007−215953号公報 特開平10−249032号公報
サブ制御基板のROMには、演出制御プログラムを構成する複数の処理ルーチン(制御処理)が夫々プログラム領域の所定のアドレス領域に割り当てられて格納されると共に、各種処理ルーチンの実行に必要な複数のデータ類が夫々データ領域の所定のアドレス領域に割り当てられて格納され、プログラム領域とデータ領域の間やデータ領域に続く領域には空領域(未使用領域)が形成されている。
サブ制御基板のCPUが、外部からのノイズ等の影響により暴走した場合、プログラム領域の複数の処理ルーチンを順次実行した後に正常動作時には入り込まない空領域に入り込む等の予期しない現象が生じる。特に、CPUが暴走状態であるにも関わらず、WDT回路にWDTCLR信号を出力する処理ルーチンが実行される場合にはWDT回路のタイマ部の計時がクリアされてしまいCPUがリセットされない(つまり、WDT回路の機能が働かない)ため、CPUの暴走状態が放置され、この暴走状態が続くとプログラムが破壊される等の虞があり、コンピュータの制御の安全性を確保できないという問題があった。
特許文献2の弾球遊技機においては、表示制御基板のCPUが暴走した場合でも監視回路の機能が働かない場合にはCPUの暴走状態が放置されたままになるので、液晶表示盤での映像表示が正常に実行されない状態で遊技が進行されることになる。
本発明の目的は、演出制御手段の演算処理手段が正常に動作していないとき、演算処理手段のリセット処理を確実に実行して、演算処理手段を正常に動作するように復旧させることができる。
本願発明は以下の構成を有するものである。尚、参照符号は、本願発明の理解促進の為に図面に図示した構成要素との対応関係の一例を示したものであり、本願発明の技術的範囲を限定するものではない。
第1の発明(遊技機)は、遊技を制御する遊技制御手段(22)と、この遊技制御手段(22)から情報を受けて演出を制御する演出制御手段(24)とを備えた遊技機(1) において、前記演出制御手段(24)は、演出制御プログラムが格納された不揮発性記憶手段(24b) と、前記不揮発性記憶手段(24b) に格納された演出制御プログラムを構成する各種制御処理ルーチンを繰り返し行うループ処理を実行すると共に、定期的にリセット信号を出力する演算処理手段(24a) と、前記演算処理手段(24a) から出力されたリセット信号を監視し、そのリセット信号が定期的に出力されなかった場合に、前記演算処理手段(24a) をリセットするリセット手段(29)とを備え、前記不揮発性記憶手段(24b) は、前記演算処理手段(24a) が正常に動作している際に使用するアドレスに割り当てられた前記各種制御処理ルーチンを格納したプログラム領域と、前記各種制御処理ルーチンの実行に必要なデータ類を格納したデータ領域と、前記演算処理手段(24a) が正常に動作している際には使用しない複数のアドレスに夫々割り当てられた複数のトラップルーチンを格納した異常時プログラム領域とを有し、前記トラップルーチンは、前記演算処理手段(24a) が正常に動作しているときに実行される前記ループ処理とは異なり且つ前記各種制御処理ルーチンにおける処理を介さずに実行し得るループ処理であって、前記演算処理手段(24a) が正常に動作しているときには実行し得ない異常時専用のループ処理を実行することにより前記演算処理手段(24a) による前記リセット信号の出力を制限するための処理であり、前記演算処理手段(24a) は、前記トラップルーチンを実行することにより、前記リセット信号の出力を制限し、前記リセット手段(29)により前記演算処理手段(24a) がリセットされるまでは、前記各種制御処理ルーチンを実行しないことを特徴としている。
本発明によれば、演出制御手段の演算処理手段が正常に動作していないとき、演算処理手段のリセット処理を確実に実行して、演算処理手段を正常に動作するように復旧させることができる。
パチンコ遊技機の正面図である。 パチンコ遊技機の制御系のブロック図である。 WDT回路の構成を示すブロック図である。 演出制御基板のROM内格納されているプログラムの構成を説明するメモリマップである。 遊技制御基板のコンピュータが実行するメイン処理のフローチャートである。 タイマ割込処理のフローチャートである。 演出制御基板のコンピュータが実行するメイン処理のフローチャートである。 タイマ割込処理のフローチャートである。 トラップ処理のフローチャートである。
以下、本発明を実施するための形態について実施例に基づいて説明する。
図1、図2に示すように、パチンコ遊技機1は、遊技ホールの島構造体に固定される外枠2、外枠2に回動自在に枢支された開閉枠3(内枠3)、開閉枠3に取付けられた遊技盤4、遊技盤4の前側を開閉可能に開閉枠3に回動自在に枢支された透明板5aを有する開閉扉5を備えている。開閉扉5には貯留皿6と発射ハンドル7と演出ボタン14が装着されている。
遊技盤4には、ガイドレール8、多数の障害釘9、第1始動口10、開閉式の第2始動口11aを有する可変始動口装置11、ゲート12、開閉式の大入賞口13aを有する大入賞口装置13、複数の一般入賞口15が、夫々、遊技球が通過(入賞)可能に図示の配置で設けられている。第1始動口10、ゲート12、複数の一般入賞口15には、夫々、入賞した遊技球を検出する第1始動口SW10a、ゲートSW12a、複数の一般入賞口SW15aが付設されている。尚、「SW」はスイッチを意味する。
可変始動口装置11は、第2始動口11aと、第2始動口11aを開閉する開閉部材11bと、第2始動口11aに入賞した遊技球を検出する第2始動口SW11cと、開閉部材11bを開閉駆動する第2始動口SOL11d(「SOL」はソレノイドアクチュエータを意味する)を有する。
大入賞口装置13は、大入賞口13aと、大入賞口13aを開閉する開閉部材13bと、大入賞口13aに入賞した遊技球を検出する大入賞口SW13cと、開閉部材13bを開閉駆動する大入賞口SOL13dを有する。
遊技球が入賞口10,11a,13a,15の何れかに入賞した場合、遊技球1個の入賞につき入賞口10,11a,13a,15毎に設定された数の遊技球が賞球として貯留皿6に払い出される。遊技球が第1又は第2始動口10,11aの何れかに入賞した場合に大当り抽選が行われ、その大当り抽選で当選した場合、大入賞口13aが開放して遊技者に有利な大当り遊技が発生する。遊技球がゲート12を通過した場合に当り抽選が行われ、その当り抽選で当選した場合、通常は閉状態の第2始動口11aが1又は複数回開閉する補助遊技が発生する。
遊技盤4にはセンタ役物16が取付けられ、このセンタ役物16に遊技演出用の画像表示器17と可動役物装置20が装備されている。センタ役物16は、そのセンタ枠体16aが遊技盤4に比較的大きく形成されたセンタ開口部4aに嵌合装着されている。画像表示器17は、画面をパチンコ遊技機1の前側から視認できるようにセンタ枠体16aの内側に配置されている。この画像表示器17の画面には遊技演出用の演出画像が表示される。
遊技盤4の右下部に遊技表示盤19が設けられ、この遊技表示盤19は、第1特図表示器19a、第2特図表示器19b、普図表示器19c、第1特図保留ランプ19d、第2特図保留ランプ19e、普図保留ランプ19fを備えている。遊技盤4の裏面側に制御装置21が装着されている。
次に、パチンコ遊技機1の制御系について説明する。
図2に示すように、制御装置21は、遊技制御基板22、払出制御基板23、演出制御基板24、画像制御基板25、ランプ制御基板26を備えている。
遊技制御基板22は、遊技制御プログラムを実行して遊技内容の進行に伴う各種制御処理(処理ルーチン)を実行するCPU22aと、遊技制御プログラムや遊技制御プログラムの実行に必要なデータ類が格納されたROM22bと、CPU22aの演算処理時におけるデータのワークエリアとして機能するRAM22cとを有するコンピュータと、WDT回路27(ウォッチドッグタイマ回路)とを備えて構成されている。遊技制御基板22は遊技情報出力端子基板28に接続されている。
遊技制御基板22のコンピュータは、第1,第2始動口SW10a,11c、ゲートSW12a、大入賞口SW13c、複数の一般入賞口SW15aからの遊技球検出信号、払出制御基板23からの制御情報を受けて、第2始動口SOL11d、大入賞口SOL13d、図柄表示器19a〜19c、図柄保留ランプ19d〜19fを制御し、払出制御基板23に制御情報を出力すると共に、演出制御基板24に一方向通信にて制御情報を出力する。
図3に示すように、WDT回路27は、遊技制御基板22のCPU22aの動作が異常状態(例えば、暴走状態、ハングアップ状態や故障等)か否かを監視して、異常状態の場合にはCPU22aを強制的にリセットするウォッチドッグリセット機能を有し、発振器(図示略)からのCLK(クロック信号)に同期して予め設定されたカウント値をカウントしていくカウンタ部27aと、CPUリセット回路27bで構成されている。
CPU22aが正常に動作している間は、CPU22aからWDT回路27に定期的(例えば、4ms毎)にWDTCLR信号(ウォッチドッグタイマクリア信号)が出力され、このWDTCLR信号によりカウンタ部27aのカウント値がクリア(リセット)される。一方、CPU22aの動作が異常状態の場合、CPU22aからWDT回路27にWDTCLR信号が出力されない状態が一定時間以上続くとカウンタ部27aがカウントアップ(タイムアップ)する。これを検知したCPUリセット回路27bは、RESET信号(リセット信号)をCPU22aに一定時間出力してCPU22aを強制的にリセットする。
払出制御基板23は、CPU23aとRAM23bとRAM23cとを有するコンピュータを備えて構成され、遊技制御基板22からの制御情報と、払出球計数SW31からの球検出信号を受けて、払出装置の払出モータ30を駆動制御し、入賞口10、11a、13a、15への遊技球の入賞1個について、入賞口10、11a、13a、15毎に設定された数の遊技球を貯留皿5に払い出す一方、開閉扉開放SW32からの扉開放検出信号を受けて、払出しモータ30を停止制御する。
演出制御基板24は、遊技制御基板22から受けた制御情報に基づいて、演出制御プログラムを実行して各種制御処理(処理ルーチン)を実行するCPU24a(演算処理手段)と、演出制御プログラムや演出制御プログラムの実行に必要なデータ類が格納されたROM24b(不揮発性記憶手段)と、CPU24aの演算処理時におけるデータのワークエリアとして機能するRAM24cと、実時間を計時出力する計時手段としてのRTC24d(リアルタイムクロック)とを有するコンピュータと、WDT回路29(ウォッチドッグタイマ回路)(リセット手段)とを備えて構成されている。
演出制御基板24のコンピュータは、遊技制御基板22、画像制御基板25からの制御情報、演出ボタン14からの検出信号を受けて、画像制御基板25、ランプ制御基板26に制御情報を出力する。
図3に示すように、WDT回路29は、遊技制御基板22のWDT回路27と同様に、カウンタ部29aとCPUリセット回路29bで構成されている。CPU24aが外部からのノイズ等の影響により暴走状態やハングアップ状態、又は故障した場合に、CPU24aからWDT回路29にWDTCLR信号が出力されない状態が一定時間以上続くとカウンタ部29aがカウントアップ(タイムアップ)する。これを検知したCPUリセット回路29bは、RESET信号をCPU24aに出力してCPU24aを強制的にリセットする。
画像制御基板25は、CPU25aとROM25bとRAM25cとを有するコンピュータを備えて構成され、遊技演出用の画像表示器17、スピーカ34を制御し、演出制御基板24に制御情報を出力する。ランプ制御基板26は、CPU26aとROM26bとRAM26cとを有するコンピュータを備えて構成され、演出制御基板24から受けた制御情報に基づいて、遊技演出用の枠ランプ35、盤ランプ36、可動役物装置20を制御する。
図4に示すように、演出制御基板24のROM24bのメモリ領域には、演出制御プログラムを構成する各種制御処理(処理ルーチン)を格納するためのプログラム領域と、演出制御プログラムの実行に必要なデータ類を格納するためのデータ領域と、プログラム領域とデータ領域の間およびデータ領域に続く領域には空領域(未使用領域)が形成されている。
プログラム領域には、演出制御プログラムを構成する複数の処理ルーチンが夫々所定のアドレス領域に割り当てられて格納されると共に、データ領域には、複数のデータ類が夫々所定のアドレス領域に割り当てられて格納されている。具体的には、プログラム領域には、「初期化処理ルーチン」、「ウォッチドッグ処理ルーチン」、「エラー処理ルーチン」、「タイマ割込処理ルーチン」が、夫々、連続したアドレス領域a〜dに格納されている。データ領域には、「演出データ1」、「演出データ2」、「演出データ3」が、夫々、連続したアドレス領域e〜gに格納されている。
演出制御基板24のCPU24aは正常に動作している間はプログラム領域のアドレス領域a〜dに格納された各処理ルーチンを順次実行すると共に、処理ルーチンを実行するのにデータが必要な場合には、データ領域のアドレス領域e〜gに格納されたデータのデータ処理を順次実行していく。
空領域のうちの、プログラム領域の末尾のアドレス領域dに続くアドレス領域h、データ領域の冒頭のアドレス領域eの直前のアドレス領域i、データ領域の末尾のアドレス領域gに続くアドレス領域j、末尾のアドレス領域kには、夫々、「トラップルーチン」が格納されている。トラップルーチンが格納されたアドレス領域h,i,j,kが、異常時プログラム領域に相当する。
CPU24aが外部からのノイズ等の影響により暴走して空領域に入り込んだ場合には、トラップルーチンが実行される。トラップルーチンは、CPU24aがトラップルーチン内の命令処理を一旦実行し始めたら、ルーチン内の命令処理のみを繰り返し行うように構成された無限ループ処理(異常時専用のループ処理)である。CPU24aはトラップルーチン内に入り込むと、WDT回路29からCPU24aにRESET信号が出力されるまではトラップルーチン内から抜け出すことができなくなるからCPU24aの制御・処理の進行が中断され、この中断状態が所定時間続くとCPU24aからWDT回路29へのWDTCLR信号の出力が停止されることになる。
ここで、図示を省略するが、演出制御基板24には、CPU24aの動作状態を報知する為の報知ランプ(LED)が設けられ、トラップルーチンが実行された場合にはその履歴がRAM24cに記憶され、報知ランプが所定回数連続して点灯点滅することでトラップルーチンが実行された旨が報知される。
次に、遊技制御基板22のコンピュータが実行する主要な処理についてフローチャートに基づいて説明する。但し、図中の符号Si(i=1,2,3・・・)は、各ステップである。
図5に示すように、電源投入によりメイン処理を開始し、このメイン処理において、先ず、1000ms待機し(S1)、その後、RAMへのアクセス許可が設定され(S2)、次に、RAMクリアSWがオンか否か判定される(S3)。
RAMクリアSWがオンでない場合(S3;No)、バックアップフラグがONか否か判定され(S4)、その判定がYesの場合、チェックサムが正常か否か判定され(S5)、その判定がYesの場合、復旧処理が実行され(S6)、S10へ移行する。
一方、S3の判定がYesの場合、又はS4の判定がNoの場合、又はS5の判定がNoの場合、RAMクリア(S7)、クリア時の作業領域設定(S8)、周辺部初期設定(S9)が順次実行された後、S10へ移行する。ここで、周辺部とは、払出制御基板23、演出制御基板24などである。S9の周辺部初期設定は、各制御基板23,24のコンピュータに対して、初期設定の実行を指示する初期設定コマンドを送信する処理である。
S10において、タイマカウンタ(CTC)の周期(例えば、4ms)が設定され、尚、S10で設定された周期で後述のタイマ割込処理が実行される。S10の実行後、ウォッチドッグ処理が実行される(S11)。このウォッチドッグ処理では、図3を用いて説明したように、ウォッチドッグ回路27にWDTCLR信号が出力され、WDT回路27のカウンタ部27aのカウント値がクリアされる。
S11の実行後、電源遮断監視処理(S12)、変動パターン(変動時間)乱数更新処理(S13)、タイマ割込処理の禁止設定処理(S14)、初期値乱数更新処理(S15)、タイマ割込処理の許可設定処理(S16)が順次実行された後、S11へリターンする。以降、S11〜S16の処理を繰り返し行うループ処理が実行され、WDT回路27にWDTCLR信号が定期的に出力されることになる。
図6に示すように、タイマ割込処理では、乱数更新処理(S21)、スイッチ処理(S22)、図柄処理(S23)、電動役物処理(S24)、賞球処理(S25)、出力処理(S26)が順次実行される。
S22のスイッチ処理では、始動口SW処理が実行される。この始動口SW処理では、第1又は第2始動口10又は11aへの遊技球入賞により第1又は第2始動口SW10a又は11cがONの場合、第1又は第2特図保留数を加算されると共に、第1又は第2特図判定情報(大当り判定値、図柄判定値、リーチ判定値及び変動パターン判定値)が取得され、特図判定情報を含む特図保留増加コマンドがセットされて、S26の出力処理により演出制御基板24に出力される。
S23の図柄処理では、特別図柄処理が実行される。この特別図柄処理では、取得した特図判定情報に基づいて、大当りか否かの判定処理、大当り/外れ図柄の選択処理、特図変動パターンの設定処理が順次実行され、これらの情報を含む特図変動開始コマンドがセットされて、S26の出力処理により演出制御基板24に出力される。S24の電動役物処理では、大入賞口処理が実行される。この大入賞口処理では、大当りの場合、予め設定された複数種類の大当り図柄の中から選択された大当り図柄の種類に応じて大入賞口の開閉パターンが設定され、その設定された開閉パターンで大入賞口を開放する大当り遊技が実行される。
次に、演出制御基板24のコンピュータが実行する主要な制御処理(処理ルーチン)についてフローチャートに基づいて説明する。但し、図中の符号Si(i=31、32、33・・・)は、各ステップである。
図7に示すように、メイン処理では、初期設定(S31)、タイマカウンタ(CTC)の周期設定(S32)、乱数更新処理(S33)が順次実行される。このS31〜S33の処理が初期化処理に相当する。S32で設定されたCTC周期で後述のタイマ割込処理が実行される。
次に、乱数更新処理(S33)、ウォッチドッグ処理(S34)、エラー処理(S35)、タイマ割込処理(S36)が順次実行された後、S33へリターンする。以降、S33〜S36の処理を繰り返し行うループ処理が実行される。S34のウォッチドッグ処理では、図3を用いて説明したように、ウォッチドッグ回路29にWDTCLR信号が出力され、WDT回路29のカウンタ部29aのカウント値がクリアされる。
図8に示すように、タイマ割込処理では、コマンド受信処理(S41)、演出ボタン操作によるボタン操作処理(S42)、コマンド送信処理(S43)が順次実行される。S41のコマンド受信処理では、遊技制御基板22から受信した特図保留増加コマンドから得られる特図判定情報が解析され、その解析された特図判定情報の内容に基づいて、図柄変動演出選択処理、大当り演出選択処理等が実行されると共に、図柄演出や大当り演出等の情報含むコマンドがセットされる。セットされたコマンドについては、S43のコマンド送信処理により画像制御基板25、ランプ制御基板26に送信される。
図9に示すように、トラップ処理では、WDT回路29からCPU24aにRESET信号が送信されるまでS51の命令処理のみを繰返し実行する無限ループ処理が実行される。
以上説明した実施例のパチンコ遊技機1の作用・効果について説明する。
外部からのノイズ等の影響により演出制御基板24のCPU24aが暴走状態になり、例えば、図4に示すプログラム領域の連続したアドレス領域a〜dに格納された処理ルーチンを順次実行した後にアドレス領域dに続く空領域のアドレス領域hに入り込んだ場合、データ領域のアドレス領域cから空領域のアドレス領域iへジャンプして飛び込んだ場合、データ領域のアドレス領域gに続く空領域のアドレス領域jに入り込んだ場合、データ領域のアドレス領域fから空領域のアドレス領域kへジャンプして飛び込んだ場合には、トラップルーチンが実行される。
CPU24aがトラップルーチン内に入り込み、トラップルーチン内の命令処理を一旦実行し始めたら、ルーチン内の命令処理のみを繰り返し行って、WDT回路29からCPU24aにリセット信号が出力されるまではトラップルーチンから抜け出すことができなくなる。つまり、トラップルーチンが実行されると、CPU24aの演出制御・処理の進行が中断されることになるからCPU24aからWDT回路29へのWDTCLR信号の出力が停止され、このWDTCLR信号の出力停止が所定時間続くと、WDT回路29のカウント部29aのカウント値がカウントアップして、CPUリセット回路29bからCPU24aへ一定時間RESET信号が出力されてCPU24aが強制的にリセットされる。それ故、演出制御基板24のCPU24aが正常に動作していない場合に、WDT回路29によりCPU24aのリセット処理が実行されない弊害を回避することができると共に、CPU24aの暴走状態を短時間で回避することができる。
トラップルーチンは、プラグラム領域の末尾のアドレス領域に続く空領域やデータ領域の末尾のアドレス領域に続く空領域に格納されているので、アクセス頻度の高いアドレス領域に近い程、暴走した演出制御基板24のCPU24aが入り込む確率が高いので、演出制御基板24のCPU24aが正常に動作していない場合に、WDT回路29のCPU24aのリセット処理が実行されない弊害を確実に回避することができる。
尚、実施例を次のように変更してもよい。
(1)画像制御基板25のROM25aおよびランプ制御基板26のROM26aのメモリ領域の空領域にもトラップルーチンを格納してもよい。
(2)ROM24aの空領域の全ての領域にトラップルーチンを格納してもよい。
(3)その他、本発明の趣旨を逸脱しない範囲において種々の変更を付加した実施が可能であり、本発明については、種々のパチンコ遊技機に適用可能である。
1 パチンコ遊技機
22 遊技制御基板
24 演出制御基板
24a CPU
24b ROM
29 WDT回路

Claims (1)

  1. 遊技を制御する遊技制御手段と、この遊技制御手段から情報を受けて演出を制御する演出制御手段とを備えた遊技機において、
    前記演出制御手段は、
    演出制御プログラムが格納された不揮発性記憶手段と、
    前記不揮発性記憶手段に格納された演出制御プログラムを構成する各種制御処理ルーチンを繰り返し行うループ処理を実行すると共に、定期的にリセット信号を出力する演算処理手段と、
    前記演算処理手段から出力されたリセット信号を監視し、そのリセット信号が定期的に出力されなかった場合に、前記演算処理手段をリセットするリセット手段とを備え、
    前記不揮発性記憶手段は、
    前記演算処理手段が正常に動作している際に使用するアドレスに割り当てられた前記各種制御処理ルーチンを格納したプログラム領域と、
    前記各種制御処理ルーチンの実行に必要なデータ類を格納したデータ領域と、
    前記演算処理手段が正常に動作している際には使用しない複数のアドレスに夫々割り当てられた複数のトラップルーチンを格納した異常時プログラム領域とを有し、
    前記トラップルーチンは、前記演算処理手段が正常に動作しているときに実行される前記ループ処理とは異なり且つ前記各種制御処理ルーチンにおける処理を介さずに実行し得るループ処理であって、前記演算処理手段が正常に動作しているときには実行し得ない異常時専用のループ処理を実行することにより前記演算処理手段による前記リセット信号の出力を制限するための処理であり、
    前記演算処理手段は、前記トラップルーチンを実行することにより、前記リセット信号の出力を制限し、前記リセット手段により前記演算処理手段がリセットされるまでは、前記各種制御処理ルーチンを実行しないことを特徴とする遊技機。
JP2015075546A 2015-04-02 2015-04-02 遊技機 Active JP6030689B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015075546A JP6030689B2 (ja) 2015-04-02 2015-04-02 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015075546A JP6030689B2 (ja) 2015-04-02 2015-04-02 遊技機

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013028642A Division JP2014155631A (ja) 2013-02-18 2013-02-18 遊技機

Publications (2)

Publication Number Publication Date
JP2015120081A JP2015120081A (ja) 2015-07-02
JP6030689B2 true JP6030689B2 (ja) 2016-11-24

Family

ID=53532275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015075546A Active JP6030689B2 (ja) 2015-04-02 2015-04-02 遊技機

Country Status (1)

Country Link
JP (1) JP6030689B2 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58221448A (ja) * 1982-06-16 1983-12-23 Toshiba Heating Appliances Co マイクロコンピユ−タ
JPS6252638A (ja) * 1985-08-31 1987-03-07 Mitsubishi Motors Corp 車両制御用コンピユ−タの暴走防止装置
JPS62176412A (ja) * 1986-01-30 1987-08-03 シャープ株式会社 加熱器の制御装置
JPS63168544U (ja) * 1987-04-23 1988-11-02
JP2693885B2 (ja) * 1991-10-04 1997-12-24 日本電気アイシーマイコンシステム株式会社 マイクロコンピュータ
JPH06202909A (ja) * 1992-12-25 1994-07-22 Rohm Co Ltd マイクロコンピュータおよびこれを備えた電子機器
JPH07210407A (ja) * 1994-01-11 1995-08-11 Dainippon Printing Co Ltd 不揮発性メモリ装置
JP2002215427A (ja) * 2001-01-15 2002-08-02 Nec Eng Ltd システム暴走検出方法および装置
JP3891847B2 (ja) * 2002-01-16 2007-03-14 株式会社藤商事 遊技機
JP4811802B2 (ja) * 2005-01-28 2011-11-09 株式会社大一商会 遊技機

Also Published As

Publication number Publication date
JP2015120081A (ja) 2015-07-02

Similar Documents

Publication Publication Date Title
JP5934873B2 (ja) 遊技機
JP6166911B2 (ja) スロットマシン
JP5587944B2 (ja) 遊技機
JP2014155631A (ja) 遊技機
JP2009066034A (ja) 遊技機
JP6600881B2 (ja) 遊技機
JP6528304B2 (ja) 遊技機
JP6030689B2 (ja) 遊技機
JP2013013801A (ja) 遊技機
JP6040350B2 (ja) 遊技機
JP5753124B2 (ja) 遊技機
JP2007289770A (ja) 遊技機
JP2012196526A (ja) 遊技機
JP6061999B2 (ja) スロットマシン
JP2014221214A5 (ja)
JP6419643B2 (ja) 遊技機
JP4834609B2 (ja) 回胴式遊技機
JP6228653B2 (ja) 遊技機
JP5825364B2 (ja) 遊技機
JP5954596B2 (ja) 遊技機
JP6793530B2 (ja) スロットマシン
JP6256581B2 (ja) ぱちんこ遊技機
JP6256580B2 (ja) ぱちんこ遊技機
JP6068388B2 (ja) 遊技機
JP6002895B2 (ja) 遊技台

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161020

R150 Certificate of patent or registration of utility model

Ref document number: 6030689

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250