JP6025370B2 - 位相制御装置 - Google Patents

Description

本発明は、位相制御装置に関する。

特許文献１には、外部装置から入力される基準信号を用いて、内部信号源で生成される信号の位相を制御するゲンロック装置が記載されている。

特開平９−１３９９５３号公報

外部装置から入力される基準信号に同期した第１のクロック信号を生成する第１の信号源を有する第１のシステムと、第２のクロック信号を生成する第２の信号源を有する第２のシステムとを有する装置においては、次のような問題が生ずる可能性があった。
例えば、第１のシステム内の第１の制御部（ＣＰＵ等）が第２のシステム内の第２の制御部（ＣＰＵ等）を制御するための第１の所定の処理を行う場合、第１の所定の処理と、第２の制御部で行われる第２の所定の処理とが重なってしまう可能性がある。その結果、第１の所定の処理の結果が第２の所定の処理に反映されず、第２の所定の処理が正常に行われないという問題が発生する可能性があった。
本発明は前述の問題に鑑み、第２の制御部（ＣＰＵ等）を制御するために第１の制御部（ＣＰＵ等）で行われる第１の所定の処理と、第２の制御部による第２の所定の処理とが重ならないようにすることを目的とする。

本発明に係る位相制御装置は、外部装置からの基準信号に同期した第１のクロック信号を生成する第１のクロック信号生成手段と、前記第１のクロック信号を分周することにより第１の分周クロック信号を生成する第１の分周クロック信号生成手段と、前記第１のクロック信号を逓倍することにより第１の動作クロック信号を生成する第１の動作クロック信号生成手段と、前記第１の動作クロック信号により動作する第１の制御手段であって第１の所定の処理を行う前記第１の制御手段と、第２のクロック信号を生成する第２のクロック信号生成手段と、前記第２のクロック信号を分周することにより第２の分周クロック信号を生成する第２の分周クロック信号生成手段と、前記第２のクロック信号を逓倍することにより第２の動作クロック信号を生成する第２の動作クロック信号生成手段と、前記第２の動作クロック信号により動作する第２の制御手段であって第２の所定の処理を行う前記第２の制御手段と、前記第１の分周クロック信号と前記第２の分周クロック信号との位相差と所定の目標値とに基づいて前記第２のクロック信号生成手段を制御する位相制御手段とを有し、前記第１の所定の処理は、前記第２の制御手段を制御するためのパラメータをレジスタに設定する処理であり、前記第２の所定の処理は、前記パラメータを前記レジスタから読み出す処理であり、前記第１の制御手段は、前記第１の分周クロック信号の立ち上がりから前記所定の目標値に相当する期間が経過するまでの間に、前記第１の所定の処理を行い、前記第２の制御手段は、前記第２の分周クロック信号の立ち上がりから前記第１の分周クロック信号の立ち上がりまでの間に、前記第２の所定の処理を行うことを特徴とする。

本発明によれば、第２の制御部（ＣＰＵ等）を制御するために第１の制御部（ＣＰＵ等）で行われる第１の所定の処理と、第２の制御部による第２の所定の処理とが重ならないようにすることができる。

実施形態１における位相制御装置が有する構成要素を説明するためのブロック図である。 位相制御処理を説明するためのフローチャートである。 第１の垂直同期信号と第２の垂直同期信号の位相関係を説明するための図である。

以下、図面を参照して本発明の実施形態を説明するが、本発明の実施形態は以下の実施形態に限定されるものではない。
［実施形態１］
まず、図１を参照して、本発明の実施形態１における位相制御装置が有する構成要素を説明する。図１は、本発明の実施形態１における位相制御装置が有する構成要素を説明するためのブロック図である。
実施形態１の位相制御装置は、図１に示すように、第１のシステム１００と第２のシステム１０１とを有する。第１のシステム１００は、第１の信号源１０、第１のクロック逓倍／分周部１１及び第１の制御部１２を有する。第２のシステム１０１は、第２の信号源１３、第２のクロック逓倍／分周部１４、第２の制御部１５及び位相制御部１６を有する。

第１の信号源１０は、第１のシステム１００を動作させるための第１のクロック信号を生成する第１のクロック信号生成器として動作する。第１の信号源１０は、ＴＣＸＯ（Ｔｅｍｐｅｒａｔｕｒｅ−Ｃｏｍｐｅｎｓａｔｅｄ Ｃｒｙｓｔａｌ Ｏｓｃｉｉｌｌａｔｏｒ）、ＶＣＸＯ（Ｖｏｌｔａｇｅ−Ｃｏｎｔｒｏｌｌｅｄ Ｃｒｙｓｔａｌ Ｏｓｃｉｌｌａｔｏｒ）などを有する。第１の信号源１０は、外部装置から第１の信号源１０に入力される基準信号に同期した第１のクロック信号を生成する。外部装置から第１の信号源１０に入力される基準信号には、ゲンロック（Ｇｅｎｅｒａｔｉｏｎ Ｌｏｃｋ）信号などがある。

第１のクロック逓倍／分周部１１は、第１の信号源１０からの第１のクロック信号を元に逓倍や分周を行うもので、第１の動作クロック信号及び第１の分周クロック信号を生成することができる。第１のクロック信号の逓倍を行うことにより、第１のクロック逓倍／分周部１１は、例えば、第１の制御部１２を動作させるのに必要なクロック信号である第１の動作クロック信号を生成することができる。第１のクロック信号の分周を行うことにより、第１のクロック逓倍／分周部１１は、例えば、映像信号の垂直同期信号に相当するクロック信号である第１の分周クロック信号を生成することができる。以下、第１のクロック逓倍／分周部１１で生成される第１の分周クロック信号を第１の垂直同期信号と呼ぶ。第１のクロック信号は、外部装置から第１の信号源１０に入力される基準信号に同期しているので、第１の垂直同期信号も、当該基準信号に同期している。

第１の制御部１２は、第１のシステム１００を制御するための制御部として動作することができるように構成され、第２のシステム１０１の第２の制御部１５を制御するための制御部としても動作することができるようにも構成されている。第１の制御部１２は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等のプロセッサを有する。第２の制御部１５を制御するために第１の制御部１２で行われる第１の所定の処理には、例えば、第２の制御部１５を制御するための複数の設定値（複数のパラメータ）を第２のシステム１０１のレジスタに設定するための処理（レジスタ設定処理）などが含まれる。

第２の信号源１３は、第２のシステム１０１を動作させるための第２のクロック信号を生成する第２のクロック信号生成器として動作する。第２の信号源１３は、第１の信号源１０と同様に、ＴＣＸＯ、ＶＣＸＯなどを有する。

第２のクロック逓倍／分周部１４は、第２の信号源１３からの第２のクロック信号を元に逓倍や分周を行うもので、第２の動作クロック信号及び第２の分周クロック信号を生成することができる。第２のクロック信号の逓倍を行うことにより、第２のクロック逓倍／分周部１４は、例えば、第２の制御部１５を動作させるのに必要なクロック信号である第２の動作クロック信号を生成することができる。第２のクロック信号の分周を行うことにより、第２のクロック逓倍／分周部１４は、例えば、映像信号の垂直同期信号に相当するクロック信号である第２の分周クロック信号を生成することができる。以下、第２のクロック逓倍／分周部１４で生成される第２の分周クロック信号を第２の垂直同期信号と呼ぶ。

第２の制御部１５は、第２のシステム１０１を制御するための制御部として動作することができる。第２の制御部１５は、例えば、第２のシステム１０１のレジスタに設定された設定値に基づいて、第２の所定の処理を行うことができる。第２の制御部１５で行われる第２の所定の処理には、例えば、第２のシステム１０１のレジスタに設定された設定値を当該レジスタから読み出す処理（レジスタ読み出し処理）などが含まれる。第２の制御部１５は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等のプロセッサを有する。

位相制御部１６は、第１の垂直同期信号と第２の垂直同期信号とを用いて、第１の垂直同期信号と第２の垂直同期信号とが同期するように第２の信号源１３を制御する。具体的には、第１の垂直同期信号の立ち上がりまたは立ち下がりのどちらか一方から所定時間経過した時刻で第２の垂直同期信号が立ち上がるか、または立ち下がるように位相制御を行う。ここで、所定時間とは、第１の垂直同期信号の第１の立ち上がりまたは第１の立ち下りのどちらか一方から第２の立ち上がりまたは第２の立ち下りのどちらか一方までの時間の、中間時間より後半の時間である。

次に、図２を参照して、位相制御部１６で行われる位相制御処理を説明する。
Ｓ２００で、位相制御部１６は、第１の垂直同期信号と第２の垂直同期信号の位相差を比較する比較処理を行う。位相制御部１６で行われる比較処理は、例えば、第１の垂直同期信号の立ち上がりを検出したらリセットされる第２の信号源１３でカウントアップするカウンタを用意する。そして、第２の垂直同期信号の立ち上がりを検出したらカウント値をホールドして位相差を算出する。

Ｓ２０１において、位相制御部１６は、Ｓ２００で算出した位相差が目標値Ｔより低いか否かを判定する。ここで低いと判定された場合にはＳ２０２に進み、そうでないと判定された場合にはＳ２０３に進む。
Ｓ２０２においては、第２の信号源１３の周波数を低くするように第２の信号源１３を制御する。

Ｓ２０３において、位相制御部１６は、Ｓ２００で算出した位相差が目標値Ｔより高いかどうかを判定する。ここで高いと判定された場合にはＳ２０４に進み、そうでないと判定された場合はＳ２０５に進む。
Ｓ２０４において、位相制御部１６は、第２の信号源１３の周波数を高くするように第２の信号源１３を制御する。
Ｓ２０５において、位相制御部１６は、第２の信号源１３の周波数を維持するように第２の信号源１３を制御する。Ｓ２０２、Ｓ２０４、Ｓ２０５の処理が終わった後は再びＳ２００に戻る。

次に、図３を参照して、第１の垂直同期信号と第２の垂直同期信号の位相関係と、目標値Ｔとを説明する。
例えば、ＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔｅｅ）放送方式においては、垂直同期信号は６０Ｈｚ（１／６０ｍｓ）である。図３に示すように、第１の垂直同期信号の立ち上がりから１５ｍｓ経過したところで第２の垂直同期信号が立ち上がるように目標値Ｔを設定する。第１の制御部１２は、第１の垂直同期信号の立ち上がりから、第２の垂直同期信号が立ち上がる１５ｍｓの間に、上述の第１の所定の処理（レジスタ設定処理）が終了するように制御を行う。

一方、第２の制御部１５は第２の垂直同期信号の立ち上がりから、第１の垂直同期信号の立ち上がりがくる１．６６７ｍｓの間に、上述の第２の所定の処理（レジスタ読み出し処理）を行う。ここでは１５ｍｓを例にして説明したが、これに限らず、第１の垂直同期信号の立ち上がりに対してできるだけ時間が経過したところで第２の垂直同期信号が立ち上がるように目標値Ｔを設定すればよい。また、ここでは垂直同期信号の立ち上がりを例に説明したが、これに限らず、立ち下がりでもよい。

なお、本発明は上述の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の様々な実施形態も本発明に含まれる。

以上のように、実施形態１によれば、第２の制御部１５を制御するために第１の制御部１２で行われる第１の所定の処理（レジスタ設定処理）と、第２のシステム１０１による第２の所定の処理（レジスタ読み出し処理）とが重なることを防ぐことができる。これにより、第１の所定の処理（レジスタ設定処理）の結果が第２の所定の処理（レジスタ読み出し処理）に反映されず、第２の制御部１５による第２の所定の処理が正常に行われないという問題の発生を防止することができる。

［実施形態２］
実施形態１で説明した様々な機能及び処理は、パーソナルコンピュータ、マイクロコンピュータ、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などがプログラムを用いて実現することもできる。以下、実施形態２では、パーソナルコンピュータ、マイクロコンピュータ、ＣＰＵなどを「コンピュータＸ」と呼ぶ。また、実施形態２では、コンピュータＸを制御するためのプログラムであって、実施形態１で説明した様々な機能及び処理を実現するためのプログラムを「プログラムＹ」と呼ぶ。

実施形態１で説明した様々な機能及び処理は、コンピュータＸがプログラムＹを実行することによって実現される。この場合において、プログラムＹは、コンピュータ読み取り可能な記憶媒体を介してコンピュータＸに供給される。実施形態２におけるコンピュータ読み取り可能な記憶媒体は、ハードディスク装置、光ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、メモリカード、ＲＯＭ、ＲＡＭなどの少なくとも一つを含む。また、実施形態２におけるコンピュータ読み取り可能な記憶媒体は、ｎｏｎ−ｔｒａｎｓｉｔｏｒｙ（非一時的）な記憶媒体である。

１０ 第１の信号源
１１ 第１のクロック逓倍／分周部
１２ 第１の制御部
１３ 第２の信号源
１４ 第２のクロック逓倍／分周部
１５ 第２の制御部
１６ 位相制御部
１００ 第１のシステム
１０１ 第２のシステム

Claims (2)

1. 外部装置からの基準信号に同期した第１のクロック信号を生成する第１のクロック信号生成手段と、
   前記第１のクロック信号を分周することにより第１の分周クロック信号を生成する第１の分周クロック信号生成手段と、
   前記第１のクロック信号を逓倍することにより第１の動作クロック信号を生成する第１の動作クロック信号生成手段と、
   前記第１の動作クロック信号により動作する第１の制御手段であって第１の所定の処理を行う前記第１の制御手段と、
   第２のクロック信号を生成する第２のクロック信号生成手段と、
   前記第２のクロック信号を分周することにより第２の分周クロック信号を生成する第２の分周クロック信号生成手段と、
   前記第２のクロック信号を逓倍することにより第２の動作クロック信号を生成する第２の動作クロック信号生成手段と、
   前記第２の動作クロック信号により動作する第２の制御手段であって第２の所定の処理を行う前記第２の制御手段と、
   前記第１の分周クロック信号と前記第２の分周クロック信号との位相差と所定の目標値とに基づいて前記第２のクロック信号生成手段を制御する位相制御手段と
   を有し、
   前記第１の所定の処理は、前記第２の制御手段を制御するためのパラメータをレジスタに設定する処理であり、
   前記第２の所定の処理は、前記パラメータを前記レジスタから読み出す処理であり、
   前記第１の制御手段は、前記第１の分周クロック信号の立ち上がりから前記所定の目標値に相当する期間が経過するまでの間に、前記第１の所定の処理を行い、
   前記第２の制御手段は、前記第２の分周クロック信号の立ち上がりから前記第１の分周クロック信号の立ち上がりまでの間に、前記第２の所定の処理を行うことを特徴とする位相制御装置。
2. 前記第１の分周クロック信号と前記第２の分周クロック信号とは、映像信号の垂直同期信号に相当することを特徴とする請求項１に記載の位相制御装置。

Images