JP6328500B2 - 情報処理装置 - Google Patents

Description

本発明は、一定周期の割り込み信号に基づいてタスクを実行する情報処理装置に関する。

従来、一定周期の割り込み信号を契機としてタスクを実行したり、所定のイベントが発生したときに、そのイベントの発生タイミングを契機としてタスクを実行したりする情報処理装置が知られている。

このような情報処理装置の例として、複数のタスクの実行が競合した場合に、テーブルに従って優先度の高いタスクを実行し、優先度の低いタスクの実行を禁止する手法が開示されている（例えば、特許文献１を参照）。これにより、複数のタスクの実行が競合した場合に生じる可能性のある、各タスクによる処理の不整合を排除することができる。

また、タスク内の処理単位毎に電力制御チェックポイントを設け、電力制御チェックポイントまでの実行時間及び割り込み処理等により生じた遅延時間に基づいて、補正実行時間を計算し、次の電力制御チェックポイントにおける計画時間から補正実行時間を減算した値と、電力制御チェックポイントの時間間隔とに基づいて、情報処理装置の電力制御を行う手法が開示されている（例えば、特許文献２を参照）。これにより、割り込みが原因となって生じる電力の上昇を抑えることができる。

このように、割り込み信号を契機としてタスクを実行する情報処理装置では、割り込み処理に伴う様々な課題が存在し、その課題を解決するための開発が進められている。

図８は、１００μｓ周期の分解能にてタスクを実行する場合を説明するタイミング図である。図８（１）〜（３）の横軸ｔは時間である。後述する図４、図７及び図９も同様である。図８（１）は、１００μｓ毎の割り込み信号のタイミングを示し、図８（２）は、図８（１）を拡大した割り込み信号のタイミングを示し、図８（３）は、図８（２）と同じ時間スケールの横軸ｔにおけるタスク実行処理のタイミングを示す。

一定周期の実行が必要なタスクは、図８（１）に示すように、タイマーによる割り込み等のハードウェア的な割り込み信号を契機として、またはＣＰＵ内部で発生するイベント（他のタスクからのイベント）によるソフトウェア的な割り込み信号を契機として起動する必要がある。

例えば、タスクの一定周期を最短周期である１００μｓとすると、タスクは、図８（１）に示す１００μｓ毎の割り込み信号に応じて、図８（３）に示すように、最短周期１００μｓで起動する。また、タスクの一定周期を２００μｓとすると、タスクは、図８（１）に示す１００μｓ毎の割り込み信号を２回カウントし、そのタイミングで起動する。

ここで、図８（３）に示すように、タスクが最短の１００μｓ毎の割り込み信号を契機として１００μｓ毎に起動し、その実行時間が９０μｓである場合、タスクの実行負荷は９０％となる。したがって、情報処理装置のＣＰＵの負荷は、このタスクによって支配されることになる。

このように、一定周期の割り込み信号を契機としてタスクが起動する場合、情報処理装置のＣＰＵの負荷は、最短周期で起動するタスクの影響を受けてしまう。タスクが起動する最短周期の時間が短く、タスクの実行時間が長いほど、情報処理装置のＣＰＵの負荷はそのタスクによって支配されることになり、情報処理装置全体の負荷を増大させてしまう。

特開２０１３−１５２６３６号公報 特開２００６−２３５９０７号公報

図８に示したタイミングにてタスクを実行する従来の情報処理装置において、一定周期で起動するタスクの処理内容によっては、１００μｓ毎に常に起動する必要がないタスクも存在する。例えば、１００μｓ毎の高分解能の処理を１ｍｓ毎に行えばよく、それ以外の時間では高分解能の処理を行う必要のないタスクである。このようなタスクは、１ｍｓのうちの所定時間のみ１００μｓ毎の高分解能の処理を行えばよい。具体的な例として、メモリからデータを読み出し所定の処理を行うタスクを想定すると、１ｍｓのうちの所定時間のみ、１００μｓ毎にメモリからデータを読み出して所定の処理を行い、１ｍｓのうちの他の時間については、データを読み出す必要がなく所定の処理を行う必要もない場合である。

しかしながら、従来の情報処理装置では、タスクを１００μｓ毎に常に起動させる必要がない場合であっても、タスクは１００μｓ毎に常に起動してしまい、ＣＰＵの負荷を増大させてしまうという問題があった。前述の具体例では、１ｍｓのうちの所定時間以外の時間についても、１００μｓ毎にデータを読み出して処理を行ってしまう。この時間は、本来的に処理が不要であるにもかかわらず、処理を行ってしまうから、ＣＰＵに無駄な動作を行わせ、負荷を増大させていることになる。

図９は、１ｍｓ毎に１００μｓ周期の分解能にてタスクを実行する場合を説明するタイミング図である。図９（１）は、１００μｓ毎の割り込み信号のタイミングを示し、１ｍｓ毎に、点線の四角括弧が示すＴ１＝４００μｓの時間領域が存在する（図９（１）の上矢印↑を参照）。このＴ１の時間領域は、タスクが１００μｓ毎の高分解能の処理を行う必要のある領域を示しており、その他のＴ２＝６００μｓの時間領域は、タスクが高分解能の処理を行う必要のない領域を示している。

図９（２）は、従来の情報処理装置によるタスク実行処理のタイミングを示し、図９（３）は、所望するタスク実行処理のタイミングを示す。図９（２）に示すように、従来の情報処理装置は、１００μｓ毎の高分解能の処理を行う必要のないＴ２の時間領域であっても、図９（１）に示した割り込み信号を契機として１００μｓ毎の高分解能の処理を行ってしまう。

そこで、図９（３）に示すように、Ｔ２の時間領域では、１００μｓ毎の高分解能の処理を行わないように、マスクすることが望ましい。これにより、Ｔ１の時間領域において、１００μｓ毎の高分解能の処理が４回存在することになり、当該処理を優先させることができ、また、Ｔ２の時間領域において、優先度の低い他のタスクを割り当てることができる。

本発明は前記課題を解決するためになされたものであり、その目的は、割り込み信号を契機としてタスクを実行する情報処理装置において、ＣＰＵの負荷を低減し、効率的なタスク実行処理を実現可能な情報処理装置を提供することにある。

前記目的を達成するために、本発明による情報処理装置は、一定周期の割り込み信号に基づいて、タスクを実行する情報処理装置において、所定周波数の基準信号を入力し、前記基準信号と所定のフィードバック信号との間の差分に基づいて、第１のパラメータに応じた周波数の交流信号を発振し、前記交流信号から矩形波の信号を生成し、前記矩形波の信号から、第２のパラメータに応じたマスク幅の時間領域を有するマスク信号を生成するＰＬＬ（Phase Locked Loop）回路と、前記一定周期の割り込み信号を入力すると共に、前記ＰＬＬ回路により生成されたマスク信号を入力し、前記一定周期の割り込み信号から、前記マスク信号におけるマスク幅の時間領域をマスクしたタスク起動信号を生成し、前記タスク起動信号に基づいて前記タスクを実行する制御部と、を備えたことを特徴とする。

また、本発明による情報処理装置は、前記ＰＬＬ回路が、前記基準信号と前記フィードバック信号との間の差分を算出する差分器と、前記差分器により算出された差分にフィルタ処理を施すローパスフィルタと、前記ローパスフィルタによりフィルタ処理された差分に応じた周波数にて、前記交流信号を発振する発振器と、前記発振器により発振した交流信号に前記第１のパラメータの逆数を乗算し、前記乗算後の信号を前記フィードバック信号として生成する乗算器と、前記発振器により発振した交流信号にフィルタ処理を施し、前記矩形波の信号を生成するフィルタと、前記フィルタにより生成された矩形波の信号に対し、前記第２のパラメータに応じた時間をマスク幅として設定し、前記マスク幅の時間領域を有する矩形波のマスク信号を生成するマスク幅設定器と、を備えたことを特徴とする。

以上のように、本発明によれば、割り込み信号を契機としてタスクを実行する情報処理装置において、ＣＰＵの負荷を低減し、効率的なタスク実行処理を実現することが可能となる。

本発明の実施形態による情報処理装置のハードウェア構成を示す概略図である。 本発明の実施形態の概要を説明する図である。 ＰＬＬ（Phase Locked Loop）回路（位相同期回路）の構成を示すブロック図である。 ＰＬＬ回路を説明するタイミング図である。 ローカルタイマ及びＰＬＬ回路から割り込み信号及びマスク信号をそれぞれ入力する制御部の構成を示すブロック図である。 制御部の処理を示すフローチャートである。 制御部の処理を説明するタイミング図である １００μｓ周期の分解能にてタスクを実行する場合を説明するタイミング図である。 １ｍｓ毎に１００μｓ周期の分解能にてタスクを実行する場合を説明するタイミング図である。

以下、本発明を実施するための形態について図面を用いて詳細に説明する。本発明は、例えば図９（３）に示したタスク実行処理を実現するために、ＰＬＬ回路を設け、ＰＬＬ回路により出力されたマスク信号を用いて、割り込み信号をマスクしてタスク起動信号を生成し、タスク起動信号に基づいてタスクを実行することを特徴とする。

〔情報処理装置〕
まず、本発明の実施形態による情報処理装置について説明する。図１は、本発明の実施形態による情報処理装置のハードウェア構成を示す概略図である。この情報処理装置１は、ＣＰＵ１０と、各種プログラム、タスク、パラメータ、テーブル等を記憶するメモリ１１と、一定周期の割り込み信号を生成してＣＰＵ１０に出力するローカルタイマ１２と、後述するマスク処理を行うためのマスク信号を生成してＣＰＵ１０に出力するＰＬＬ回路１３と、ＣＰＵ１０により、ユーザの操作に従ってパラメータ等を入力しメモリ１１に格納したり、メモリ１１に格納されたパラメータ等を読み出して外部へ出力したりするＩ／Ｏインターフェース１４等を備えている。ＣＰＵ１０、メモリ１１、ローカルタイマ１２、ＰＬＬ回路１３、Ｉ／Ｏインターフェース１４等は、バス１５を介して相互に接続される。また、ＣＰＵ１０及びメモリ１１により制御部２が構成される。

メモリ１１は、ＲＡＭ、ＲＯＭ等であり、このメモリ１１には、割り込みプログラム、当該割り込みプログラムにより実行される複数のタスク（タスク１，・・・，タスクｎ）、後述するパラメータＰ等が格納されている。これらのプログラム、パラメータＰ等は、図示しない通信インターフェースを介して、ネットワークに接続されたサーバ等からメモリ１１へダウンロードされるようにしてもよく、また、ＣＤ−ＲＯＭ等の記憶媒体からＩ／Ｏインターフェース１４を介してメモリ１１へ読み込まれるようにしてもよい。さらに、パラメータＰ等は、情報処理装置１を操作するユーザにより、Ｉ／Ｏインターフェース１４を介してメモリ１１に格納されるようにしてもよい。

割り込みプログラムは、ローカルタイマ１２から割り込み信号ＩＲＱ（Interrupt ReQuest）を入力すると共に（図１の＊１）、ＰＬＬ回路１３からマスク信号を入力し（図１の＊２）、マスク信号を用いて割り込み信号にマスク処理を施し、タスク起動信号を生成し、タスク起動信号に基づいて所定のタスクを実行するプログラムである。

図２は、本発明の実施形態の概要を説明する図であり、タスクを実行するための概要を示している。制御部２は、ＣＰＵ１０がメモリ１１に格納された割り込みプログラムを読み出して実行することにより、ソフトウェア割り込みハンドラ及びタスクディスパッチャとして機能する。ハードウェア割り込みハンドラは、ＰＬＬ回路１３から入力したマスク信号を割り込み信号ＩＲＱ２としてソフトウェア割り込みハンドラへ出力する機能を有する。

制御部２は、ローカルタイマ１２から割り込み信号ＩＲＱ１を入力すると共に、ＰＬＬ回路１３からマスク信号を入力する。ここで、ローカルタイマ１２は、タイマ機能により、一定周期の割り込み信号ＩＲＱ１を出力し、ＰＬＬ回路１３は、基準信号及びパラメータＰ，Ｎ，Ｓを入力して所定のマスクパターンを示すマスク信号を生成し、マスク信号を出力する。詳細については後述する。

尚、ＰＬＬ回路１３は、実際には、パラメータＮの代わりにデータＤ０〜Ｄ７を入力し、データＤ０〜Ｄ７のうちのいずれか１つのデータをパラメータＮの逆数（１／Ｎ）として設定する。後述する図５においても同様である。

ＰＬＬ回路１３からのマスク信号は、ハードウェア割り込みハンドラに入力され、割り込み信号ＩＲＱ２としてソフトウェア割り込みハンドラへ出力される。

ソフトウェア割り込みハンドラは、割り込み信号ＩＲＱ１，２を入力し、割り込み信号ＩＲＱ２（マスク信号）を用いて割り込み信号ＩＲＱ１にマスク処理を施し、タスク起動信号を生成する。このマスク処理は、割り込み信号ＩＲＱ１に対し、割り込み信号ＩＲＱ２（マスク信号）が示す所定の時間領域をマスクする（所定の時間領域における信号を除去する）処理である。タスク起動信号は、タスクディスパッチャへ出力される。

タスクディスパッチャは、ソフトウェア割り込みハンドラにより生成されたタスク起動信号を、図示しない所定のテーブルに定義されたタスク１〜ｎまでのうちの所定のタスクに振り分け、タスク起動信号に基づいて、そのタスクを実行する。これにより、ローカルタイマ１２からの割り込み信号ＩＲＱ１を基準にして、ＰＬＬ回路１３からのマスク信号によりマスクされたタスク起動信号が生成され、このタスク起動信号に基づいて、所定のタスクが実行され、例えば図９（３）に示したタスク実行処理が行われる。

〔ＰＬＬ回路〕
次に、図１及び図２に示したＰＬＬ回路１３について説明する。図３は、ＰＬＬ回路１３の構成を示すブロック図であり、図４は、ＰＬＬ回路１３を説明するタイミング図である。このＰＬＬ回路１３は、差分器２０、ローパスフィルタ（ＬＰＦ）２１、電圧制御発振器２２、プリスケーラ２３、プログラマブルデバイダ２４、フィルタ２５及びマスク幅設定器２６を備えている。

差分器２０は、所定の基準信号Ｆｒを入力すると共に、プログラマブルデバイダ２４からフィードバック信号Ｆｄを入力し、基準信号Ｆｒとフィードバック信号Ｆｄとの間の差分（位相差）を算出し、当該差分をローパスフィルタ２１に出力する。

ローパスフィルタ２１は、差分器２０から差分を入力し、フィルタ処理により、差分に対し不要な高周波成分を除去し、ローパスフィルタ処理後の差分を電圧制御発振器２２に出力する。

電圧制御発振器２２は、ローパスフィルタ２１からローパスフィルタ処理後の差分を入力し、当該差分の電圧に応じた周波数の信号を発振する。電圧制御発振器２２が発振する信号（電圧制御発振器２２の出力信号）は、図４（１）に示すように、差分の電圧に応じた周波数を有する交流波形の信号である。

プリスケーラ２３は、電圧制御発振器２２により発振した交流波形の信号を入力すると共に、パラメータＰを入力する。そして、プリスケーラ２３は、入力した交流波形の信号にパラメータＰの逆数（１／Ｐ）を乗算することで、入力した交流波形の信号を増幅または減衰してスケーリングし、スケーリング処理後の信号をプログラマブルデバイダ２４に出力する。

ここで、パラメータＰは、電圧制御発振器２２により発振する交流波形の信号の周波数を変更するための第１段階のパラメータである。パラメータＰは、ユーザの操作により、図１に示したＩ／Ｏインターフェース１４を介してメモリ１１に格納されており、プリスケーラ２３は、メモリ１１からパラメータＰを読み出す。

プログラマブルデバイダ２４は、プリスケーラ２３からスケーリング処理後の信号を入力すると共に、パラメータＮを設定するためのデータＤ０〜Ｄ７をそれぞれ入力する。そして、プログラマブルデバイダ２４は、入力したデータＤ０〜Ｄ７のうちのいずれか１つのデータを選択し、選択したデータをパラメータＮの逆数（１／Ｎ）に設定する。そして、プログラマブルデバイダ２４は、入力したスケーリング処理後の信号に１／Ｎを乗算することで、入力したスケーリング処理後の信号をプログラマブルに増幅または減衰し、プログラマブル処理後の信号をフィードバック信号Ｆｄとして差分器２０に出力する。

ここで、パラメータＮは、電圧制御発振器２２により発振する交流波形の信号の周波数を変更するための第２段階のパラメータである。電圧制御発振器２２により発振する信号の周波数は、第１段階のパラメータＰにより変更され、パラメータＰにより変更された信号の周波数は、第２段階のパラメータＮにより詳細に変更される。

データＤ０〜Ｄ７は、ユーザの操作により、図１に示したＩ／Ｏインターフェース１４を介してメモリ１１に格納されており、プリスケーラ２３は、メモリ１１からデータＤ０〜Ｄ７を読み出す。また、データＤ０〜Ｄ７のうちのいずれか１つを選択するための選択データも同様に、Ｉ／Ｏインターフェース１４を介してメモリ１１に格納されている。プリスケーラ２３は、メモリ１１から選択データを読み出し、選択データに従って、データＤ０〜Ｄ７のうちのいずれか１つのデータを選択する。

プリスケーラ２３及びプログラマブルデバイダ２４により乗算器が構成され、乗算器は、電圧制御発振器２２により発振した信号に、パラメータＰ，Ｎの逆数（１／（Ｐ×Ｎ））を乗算し、フィードバック信号Ｆｄを生成する。

フィルタ２５は、電圧制御発振器２２により発振した交流波形の信号を入力し、フィルタ処理により、入力した交流波形の信号を、同じ周波数（周期）を維持しながら矩形波の信号に変換し、矩形波の信号をマスク幅設定器２６に出力する。例えば、フィルタ２５は、交流波形の信号のゼロクロス点を検出し、交流波形の信号の極性に応じたレベルがゼロクロス点で変化するように、矩形波の信号を生成する。

フィルタ２５により出力される矩形波の信号（フィルタ２５の出力信号）は、図４（２）に示すような信号となり、この矩形波の信号における２つのレベル（上側（プラス成分）のレベル及び下側（マイナス成分）のレベル）の時間幅は、同じである。また、図４（１）（２）に示すように、電圧制御発振器２２の出力信号である交流波形の信号の周期とフィルタ２５の出力信号である矩形波の信号の周期は、同じである。

マスク幅設定器２６は、フィルタ２５から矩形波の信号を入力すると共に、パラメータＳを入力し、パラメータＳに基づいて、矩形波の信号を構成する上側（プラス成分）のレベルの時間幅（非マスク幅）、または矩形波の信号を構成する下側（マイナス成分）のレベルの時間幅（マスク幅）を設定（変更）することで、新たな矩形波の信号を生成する。つまり、マスク幅は、パラメータＳに応じて設定（変更）される。

例えば、マスク幅設定器２６は、フィルタ２５からの矩形波の信号の立ち上がりを検出し、上側（プラス成分）のレベルを保持し、パラメータＳに応じた時間分（非マスク幅の時間分）経過したときに、下側（マイナス成分）のレベルに変化させる。または、マスク幅設定器２６は、フィルタ２５からの矩形波の信号の立ち下がりを検出し、下側（マイナス成分）のレベルを保持し、パラメータＳに応じた時間分（マスク幅の時間分）経過したときに、上側（プラス成分）のレベルに変化させる。

マスク幅設定器２６は、新たな矩形波の信号をマスク信号として制御部２に出力する。このマスク信号は、制御部２において、周期を可変にした割り込み信号であるタスク起動信号を生成するためのマスクパターンとして用いられる。マスク幅設定器２６によりマスク幅が設定されたマスク信号は、図４（３）に示すように、非マスク幅であるＴ１の時間分継続した上側（プラス成分）のレベルと、マスク幅であるＴ２の時間分継続した下側（マイナス成分）のレベルとが交互に繰り返される矩形波の信号となる。

ここで、パラメータＳは、マスク信号の下側（マイナス成分）のレベルの時間幅（マスク幅）を設定するためのパラメータであり、また、マスク信号の上側（プラス成分）のレベルの時間幅（非マスク幅）を設定するためのパラメータでもある。パラメータＳは、マスク幅または非マスク幅を設定するためのデータであればよく、例えば、図４（３）に示すＴ２そのものであってもよいし、Ｔ１そのものであってもよい。パラメータＳは、ユーザの操作により、図１に示したＩ／Ｏインターフェース１４を介してメモリ１１に格納されており、マスク幅設定器２６は、メモリ１１からパラメータＳを読み出す。

このように、ＰＬＬ回路１３により、基準信号Ｆｒと、パラメータＰ，Ｎを反映したフィードバック信号Ｆｄとの間の差分に応じて、電圧制御発振器２２の出力信号を生成するためのフィードバック制御が行われ、ループ内に設けた電圧制御発振器２２から、基準信号Ｆｒ及びパラメータＰ，Ｎにより定められる周波数の信号（Ｆｒ×Ｎ×Ｐの信号）が発振する。

つまり、パラメータＰ，Ｎにより、基準信号Ｆｒの周波数を基準としたマスク信号の周期を設定することができ、パラメータＳにより、マスク信号のマスク幅を設定することができる。つまり、パラメータＰ，Ｎ，Ｓを用いて、マスク信号を生成することができる。

〔制御部２〕
次に、図１及び図２に示した制御部２について説明する。図５は、ローカルタイマ１２及びＰＬＬ回路１３から割り込み信号ＩＲＱ１及びマスク信号をそれぞれ入力する制御部２の構成を示すブロック図である。図６は、制御部２の処理を示すフローチャートであり、図７は、制御部２の処理を説明するタイミング図である。

制御部２は、ＣＰＵ１０がメモリ１１に格納された割り込みプログラムを読み出して実行することにより、割り込み信号処理部３及びタスク処理部４として機能する。制御部２は、割り込み信号処理部３及びタスク処理部４を備えている。

図５及び図６を参照して、割り込み信号処理部３は、ローカルタイマ１２から割り込み信号ＩＲＱ１を入力すると共に（ステップＳ６０１）、ＰＬＬ回路１３からマスク信号を入力する（ステップＳ６０２）。

例えば、割り込み信号処理部３は、図７（１）に示す割り込み信号ＩＲＱ１を入力し、図７（２）に示すマスク信号を入力する。図７（１）に示す割り込み信号ＩＲＱ１は、１００μｓ周期の信号である。図７（２）に示すマスク信号は、Ｔ＝１ｍｓ周期の信号であり、１ｍｓの信号を構成する上側（プラス成分）のレベルの時間幅（非マスク幅）はＴ１＝４００μｓであり、１ｍｓの信号を構成する下側（マイナス成分）のレベルの時間幅（マスク幅）はＴ２＝６００μｓである。

図５及び図６に戻って、割り込み信号処理部３は、割り込み信号ＩＲＱ１及びマスク信号を論理積演算することで、マスク信号を用いて割り込み信号ＩＲＱ１にマスク処理を施し（ステップＳ６０３）、タスク起動信号を生成する（ステップＳ６０４）。割り込み信号処理部３は、タスク起動信号をタスク処理部４に出力する。

例えば、割り込み信号処理部３は、図７（１）に示す割り込み信号ＩＲＱ１及び図７（２）に示すマスク信号を論理積演算することで、図７（３）に示すタスク起動信号を生成する。図７（３）に示すタスク起動信号は、Ｔ＝１ｍｓ毎に、４本の１００μｓ周期の信号が存在するＴ１の時間領域と、信号が存在しないＴ２の時間領域により構成される。タスク起動信号は、Ｔ＝１ｍｓ毎の割り込み信号ＩＲＱ１において、Ｔ２の時間領域がマスク処理により無信号に設定された信号であるといえる。つまり、タスク起動信号は、一定周期の割り込み信号ＩＲＱ１から、マスク信号におけるマスク幅の時間領域をマスクした信号である。

図５及び図６に戻って、タスク処理部４は、割り込み信号処理部３からタスク起動信号を入力し、タスク起動信号に基づいて、所定のタスクを実行する（ステップＳ６０５）。

例えば、タスク処理部４は、図７（３）に示すタスク起動信号に基づいて、図７（４）に示すタスク実行処理のタイミングにて所定のタスクを実行する。つまり、所定のタスクは、図７（３）に示すタスク起動信号におけるＴ１の時間領域の１００μｓ周期信号に対応して実行する。図７（４）のタイミングは、図９（３）のタイミングと同じである。

以上のように、本発明の実施形態による情報処理装置１によれば、ローカルタイマ１２は、一定周期の割り込み信号ＩＲＱ１を出力し、ＰＬＬ回路１３は、マスクパターンを設定する際に、基準信号Ｆｒ及びパラメータＰ，Ｎを用いて周期を設定し、パラメータＳを用いてマスク幅を設定し、これらの周期及びマスク幅のマスク信号を生成して出力するようにした。そして、制御部２の割り込み信号処理部３は、割り込み信号ＩＲＱ１及びマスク信号を入力し、割り込み信号ＩＲＱ１及びマスク信号を論理積演算することで、マスク信号を用いて割り込み信号ＩＲＱ１にマスク処理を施し、タスク起動信号を生成し、タスク処理部４は、タスク起動信号に基づいて所定のタスクを実行するようにした。

これにより、周期を可変にしたタスク起動信号が生成され、タスク起動信号の可変周期にて、所定のタスクを実行させることができるから、必要なタイミングにて必要な分解能の処理を行うことができる。

図７に示した例では、図７（２）に示すマスクパターンのマスク信号により、図７（３）（４）のように、Ｔ１の時間領域における１００μｓの短周期と、全体の時間領域における１ｍｓの長周期との２種類の周期を実現することができる。ＰＬＬ回路１３に入力されるパラメータＰ，Ｎ，Ｓを変更することにより、マスクパターンのマスク信号を変更することができ、所定のタスクを所望の可変周期にて実行させることができる。

また、図７に示したように、Ｔ２の時間領域は、１００μｓ毎の高分解能の処理が行われない空き時間となるから、Ｔ２の時間領域に対し、優先度の低い他のタスクを割り当てることができる。したがって、ＣＰＵ１０の負荷を低減し、効率的なタスク実行処理を実現することが可能となる。

以上、実施形態を挙げて本発明を説明したが、本発明は前記実施形態に限定されるものではなく、その技術思想を逸脱しない範囲で種々変形可能である。前記実施形態にて説明した情報処理装置１は、パーソナルコンピュータ、携帯端末だけでなく、コントローラ、インバータ等の産業用の制御装置にも適用がある。要するに、本発明は、一定周期の割り込み信号に基づいてタスクを実行する装置に適用がある。

１ 情報処理装置
２ 制御部
３ 割り込み信号処理部
４ タスク処理部
１０ ＣＰＵ
１１ メモリ
１２ ローカルタイマ
１３ ＰＬＬ回路
１４ Ｉ／Ｏインターフェース
１５ バス
２０ 差分器
２１ ローパスフィルタ
２２ 電圧制御発振器
２３ プリスケーラ
２４ プログラマブルデバイダ
２５ フィルタ
２６ マスク幅設定器

Claims (2)

1. 一定周期の割り込み信号に基づいて、タスクを実行する情報処理装置において、
   所定周波数の基準信号を入力し、前記基準信号と所定のフィードバック信号との間の差分に基づいて、第１のパラメータに応じた周波数の交流信号を発振し、前記交流信号から矩形波の信号を生成し、前記矩形波の信号から、第２のパラメータに応じたマスク幅の時間領域を有するマスク信号を生成するＰＬＬ（Phase Locked Loop）回路と、
   前記一定周期の割り込み信号を入力すると共に、前記ＰＬＬ回路により生成されたマスク信号を入力し、前記一定周期の割り込み信号から、前記マスク信号におけるマスク幅の時間領域をマスクしたタスク起動信号を生成し、前記タスク起動信号に基づいて前記タスクを実行する制御部と、を備えたことを特徴とする情報処理装置。
2. 請求項１に記載の情報処理装置において、
   前記ＰＬＬ回路は、
   前記基準信号と前記フィードバック信号との間の差分を算出する差分器と、
   前記差分器により算出された差分にフィルタ処理を施すローパスフィルタと、
   前記ローパスフィルタによりフィルタ処理された差分に応じた周波数にて、前記交流信号を発振する発振器と、
   前記発振器により発振した交流信号に前記第１のパラメータの逆数を乗算し、前記乗算後の信号を前記フィードバック信号として生成する乗算器と、
   前記発振器により発振した交流信号にフィルタ処理を施し、前記矩形波の信号を生成するフィルタと、
   前記フィルタにより生成された矩形波の信号に対し、前記第２のパラメータに応じた時間をマスク幅として設定し、前記マスク幅の時間領域を有する矩形波のマスク信号を生成するマスク幅設定器と、を備えたことを特徴とする情報処理装置。

Images