JP6025145B2 - インバータ制御装置 - Google Patents

Description

本発明は、たとえば電気モータなどの負荷を駆動制御するため等に用いるインバータ制御装置に関する。

従来のインバータ装置としては、特許文献１に記載のものが知られている。この従来のインバータ装置では、電圧駆動形の半導体スイッチング素子(実施例ではMOS入力型のパワートランジスタ)と帰還ダイオードとが逆並列接続されたインバータのパワー素子が、制御回路でオンオフ制御されるようにされている。これにより、パワー素子の各直列接続点に結線された負荷が、通電制御される。
上記制御回路は、直列接続した一方のパワー素子がターンオンに移行する際に、直列接続した他方のパワー素子に逆並列接続した帰還ダイオードに流れる回復電流を検出して、回復電流が略最大となる時点までは遅いターンオン速度とし、この時点に到達した後は速いターンオン速度にする。

より具体的には、パワー素子のゲート電圧が閾値となり、回復電流がピークになると、ミラー効果により、ゲート−エミッタ間の電位Vgeは一次的に降下する（特許文献１の図６を参照）。このことを利用して、上記従来のインバータ装置のピーク検出回路では、回復電流のピーク時を検出するのに、ゲート−エミッタ間の電位Vgeの降下を検出するようにしている。
そして、上記電位Vgeの降下を検出したら、初めゆっくり上昇させていたゲート電圧から、ゲートを充電する電流を増やすようにしてゲート電圧を早く上昇させ、オン抵抗の大きな領域を速く抜けることで、損失を減らすようにしている。
このようにして、回復時に生じるサージ電圧を確実に抑制し、かつインバータを高効率で動作させることを狙っている。

特許第３３７９５６２号公報

しかしながら、上記従来のインバータ制御装置では、電位Vgeの略ピークを検出するのに、ゲート−エミッタ間の電位Vgeが降下したことを検出するようにしている。このように上記電位の降下を検出してからゲート電圧上昇の動作したのでは、回路に動作遅れの時間があるため、そのスイッチング損失を減らす効果が少ない、という問題点がある。

すなわち、損失は、コレクタ−エミッタ間の電位Vceにコレクタ−エミッタ間を流れた電流Iceを乗算した値となるので、ゲート電圧が下がったことを検出してから動作させたのでは遅く、損失を減らす効果が小さくなることになる。

本発明は、上記問題に着目してなされたもので、その目的とするところは、インバータ回路の一方のパワー素子がターンオンする際に、直列接続した他方のパワー素子に逆並列接続した帰還ダイオードに流れる回復電流のピークをより正確に検出して、パワー素子のスイッチング損失を従来装置に比べて、より少なくすることができるようにしたインバータ制御装置を提供することにある。

この目的のため本発明によるインバータ制御装置は、
パワー素子と帰還ダイオードとが並列接続されたチョッパ回路を備え、パワー素子をオンオフ制御するインバータ装置において、
パワー素子のゲートの電圧が所定電圧になったことを、第１の所定時間遅れをもたせて検出するゲート電圧検出部と、
ゲート電圧検出部が検出した信号を受けて、ゲート充電電流を増やすゲート電流増量スイッチ部と、
ゲート電圧検出部が検出した信号を受けてから第２の所定時間後に、ゲート電流増量スイッチ部を切り替えてゲート充電電流を減少させるタイマ部と、
を備えたことを特徴とする。

また、好ましくは、所定電圧が、パワー素子の閾値である、
ことを特徴とする。

また、好ましくは、第１の所定時間とパワー素子の遅れ時間との合計時間が、パワー素子のゲート電圧が所定値になってから帰還ダイオードの逆方向回復電流のピークを過ぎるまでの時間である、
ことを特徴とする。

また、好ましくは、第２の所定時間が、次に対になる一方のパワー素子のゲートをオンするまでの時間より短い、
ことを特徴とする。

本発明のインバータ制御装置にあっては、パワー素子がターンオンする際のスイッチング損失を最低限に抑えながら、逆方向回復電流に起因したノイズを低減することができる。

また、所定電圧をパワー素子の閾値としたので、逆方向回復電流が流れるタイミングを、正確かつ確実に予測することができる。

また、第１の所定時間とパワー素子の遅れ時間との合計時間を、パワー素子のゲート電圧が所定値になってから帰還ダイオードの逆方向回復電流のピークを過ぎるまでの時間としたので、逆方向回復電流が流れている間は、ゲートをゆっくり充電し、逆方向回復電流のピークが終わったら、速やかにゲートを充電することができる。

また、ゲート電圧検出部が検出した信号を受けてから第２の所定時間後に、ゲート電流増量スイッチ部をオフにするタイマ部をさらに備えるので、スイッチング損失を低減させたい期間はゲート電流増量スイッチ部のオンを維持しているが、次にゲートを放電するときには確実にゲート電流増量スイッチ部がオフになっているようにすることができる。

また、第２の所定時間が、次に対になる一方のパワー素子のゲートをオンする信号が来るまでの時間より短いので、スイッチング損失を低減させたい期間はゲート電流増量スイッチ部のオンを維持しているが、次にゲートを放電するときには確実にゲート電流増量スイッチ部がオフになっているようにすることができる。

本発明の実施例１に係るインバータ制御装置とインバータとの回路図である。 実施例１のインバータ制御装置の動作を説明するタイムチャートを示す図である。 従来装置に比較して示した、実施例１のインバータ制御装置によるスイッチング損失低減効果を示す図である。 実施例１のインバータ制御装置で用いるゲート電圧検出回路のコンデンサの容量を変えた場合のゲート電圧の波形を比較して示す図である。 ゲート電圧検出回路のコンデンサの容量を変えた場合における、実施例１のインバータを構成するパワー素子に並列接続されたダイオードの貫通電流の波形を比較して示す図である。 ゲート電圧検出回路のコンデンサの容量を変えた場合における、スイッチング損失を比較して示す図である。 実施例１のインバータ制御装置の実回路での、ゲート電流、ゲート電圧、IGBTのコレクタ電流およびコレクタ電圧の波形をそれぞれ示す図である。 実施例１のインバータ制御装置の実回路での、素子遅延の影響につき、ゲート電流、ゲート電圧、IGBTのコレクタ電流およびコレクタ電圧の波形をそれぞれ示す図である。 実施例１のインバータ制御装置を設けない場合のゲート電流、ゲート電圧、IGBTのコレクタ電流およびコレクタ電圧の波形をそれぞれ示す図である。

以下、本発明の実施の形態を、図面に示す実施例に基づき詳細に説明する。

まず、実施例１のインバータ制御装置の全体構成を説明する。
この実施例１のインバータ制御装置は、本実施例では、たとえば電気自動車の車両駆動用の電気モータを駆動制御するインバータを制御するのに用いられ、図１に示すように、インバータ1に接続され、ゲート駆動回路2と、トランジスタ3と、ゲート電圧検出回路4と、タイマ回路5と、を備えている。

インバータ1は、周知のように、それぞれパワー素子と帰還ダイオードの並列回路からなる昇圧チョッパ回路と降圧チョッパ回路とを組み合わせた双方向チョッパを基に複数組（たとえば３組）で構成されており、直流電力を交流電力に変えて、図示しない電気モータを駆動制御する。

ここでは、図１に示すように、１組のチョッパ回路、絶縁ゲートバイポーラ型トランジスタ（IGBT）1a、およびこの両端に逆方向並列接続した帰還ダイオード1bのみを描いてある。他の組も上記と同じ構成に同じになるので、それらの図示および説明は省略してある。
なお、IGBT1aは、本発明のパワー素子に相当する。

ゲート駆動回路2は、HighとLowの両信号からなるパルス指令を発生するようICで構成されたパルス指令部21と、パルス指令信号を受けてオンオフする２つのMOS型の電界効果型トランジスタ（MOSFET）8、9と、抵抗R1、R2、R3、R4と、を有している。
このパルス指令部21としては、たとえば、「電気自動車工学」（廣田幸嗣、小笠原悟司編著、舟渡寛人、三原輝儀、出口欣▲高▼、初田匡之 共著、森北出版会社 2010年12月30日発行）の第133頁の図6.5に説明されているようにして、指令信号を発生する。

パルス指令部21とゲート電圧検出回路4との間には、MOSFET8、9と抵抗R1、R2、R3、R4が設けられる。
すなわち、MOSFET8のゲートが抵抗R3を介してパルス指令部21に、ドレインが電源に、ソースが抵抗R1を介してゲート電圧検出回路4の抵抗R5、トランジスタ3のカソード、IGBT1aのゲート、および抵抗R2にそれぞれ接続される。また、MOSFET8のドレインとソースとの間には寄生ダイオード10が逆並列接続される。
一方、MOSFET9は、ゲートが抵抗R4を介してパルス指令部21に、ドレインが抵抗R2を介して抵抗R1、ゲート電流増量スイッチ2のカソード、抵抗R5、およびIGBT1aのゲートに、それぞれ接続される。また、ソースは接地されるとともに、IGBT1aのエミッタに接続される。
なお、MOSFET9ドレインとソースとの間には寄生ダイオード11が逆並列接続される。

トランジスタ3は、実施例ではバイポーラ型トランジスタで構成されて本発明のゲート電流増量スイッチ部に相当するものであって、IGBT1aのゲート電流を増幅する。
このトランジスタ3は、アノードが電源およびタイマ部5の対応部位に、またベースがタイマ部5の別の部位に接続されるとともに、カソードがインバータ1のIGBT 1aのゲートに、それぞれ接続される。
なお、接続先である上記タイマ部5の各対応部位については後で説明する。

ゲート電圧検出回路4は、抵抗R5と、これに直列接続され定電圧を得るツェナーダイオードZと、これにタイミング調整用コンデンサC1および抵抗R7からなる並列回路と、MOSFET6と、寄生ダイオード7と、を備えている。
抵抗R5は、この一端側が抵抗R1と抵抗R2との間、トランジスタ3のカソード、およびIGBT1aのゲートに接続され、他端側がツェナーダイオードZのカソード側に接続される。ツェナーダイオードZのアノード側は、上記並列回路の一端側に接続されるとともに、MOSFET6のゲートに接続されている。 並列回路の他端側とMOSFET6のソースは、ともに接地される。一方、MOSFET6のドレインは、タイマ回路5に接続される。
抵抗R5、R7、コンデンサC1、およびツェナーダイオードZによって、MOSFET6のオンオフのタイミングが調整される。MOSFET6のオンの遅延時間を、IGBT1aに接続される電圧信号から上記抵抗−コンデンサによるフィルタにて200ns以下で調整可能としている。
なお、ゲート電圧検出回路4は、本発明のゲート電圧検出部に相当する。

タイマ回路5は、抵抗R10に、抵抗R6、コンデンサC2および抵抗R8の並列回路、抵抗R9を並列接続して、タイマ回路5の一端側をMOSFET6のドレイン側に、他端側を電源およびトランジスタ3のカソードに接続される。
これらの抵抗R6、R8、R9、R10およびコンデンサC2によって、トランジスタ3の出力電流の大きさおよびこの出力電流時間が調整される。
なお、タイマ回路5は、本発明のタイマ部に相当する。

次に、上記のように構成した実施例１のインバータ制御装置の作用について、以下に説明するが、その前にスイッチング損失およびその対策についての考え方を説明しておく。
インバータは、上下アームとなる双方向チョッパ回路で構成されるが、一方のアームのパワー素子がオフになるとモータ等インダクタ機器の負荷電流は他方のアームの帰還ダイオードへ転流する。
次に上記パワー素子を再びオンにすると、上記帰還ダイオードがキャリアを放出して逆回復するまでの間、寄生インダクタンスを有する配線、上記帰還ダイオード、上記パワー素子からなる回路を通じて電源（バッテリ）が瞬間短絡状態になる。

この場合、すぐに上記帰還ダイオードに逆回復電流が流れることでこの帰還ダイオードは逆方向特性を回復する。しかし、逆回復電流の減衰が急であると、インダクタンスによるサージ電圧が上昇して上記帰還ダイオードや他方のアームのパワー素子に印加される。
この対策として、パワー素子のゲート電圧を緩やかに上昇させて、逆方向電流のピーク値を減らす方法があるものの、この場合、パワー素子のオン抵抗が大きい領域を、時間をかけて通ることとなるため、スイッチング損失が大きくなってしまうことになる。

そこで、IGNBT1aのスイッチング損失を減らすためには、パワー素子のオン抵抗が大きい領域でゲート電流を増やして速く通過する方法があるが、この最良のタイミングは、逆方向回復電流の直後とすることが望ましい。
このため逆方向回復電流の直前を検出したいのだが、この直前のタイミングにおけるゲート電圧はIGBT1aの閾値（コレクタ電流がエミッタに流れ始めるとき、すなわちIGBT1aがオンするときのゲート電圧値）を大きく超えた値となる。

したがって、直前のタイミングを検出するためには、検出電圧と比較して判定するための電圧値を大きく設定することになる。しかし、閾値を超えた電圧の山はインダクタの電流値によって低くなることがあることがあり、このようなときには検出しているゲート電圧が上記比較する電圧値まで達しないことがありえる。このような場合には、ゲート電流増幅の動作を行うことができなくなってしまうことになる。

また、上記従来の装置のように、IGBT1aのゲート−エミッタ間の電位Vgeの下降を検出してからゲート充電電流を制御する動作を始めたのでは、IGBT1aの応答遅れがあるため、従来の装置では遅すぎて損失の低減が十分ではない。このことは、後で詳しく本実施例と比較しながら説明する。

そこで、実施例１のインバータの制御装置にあっては、IGBT1aの動作で確実に上昇するIGBT1aの閾値を検出することで、検出しているゲート電圧が閾値に達したことを確実かつ正確に検出できるようになる。なお、この閾値は、本発明の所定電圧に相当する。
このようにして閾値電圧のタイミングをゲート電圧検出回路4で検出したら、ら第１の所定時間後、すなわち第１の所定時間の遅れを持たせてから、トランジスタ3をオンにするようにする。

これによりゲート電流を増やし始めるが、これから第２の所定時間後に、タイマ回路5がトランジスタ3をオフにする。
タイマ回路5でトランジスタ3をオフにすることで、損失を低減させたい期間はオンにし、次にゲートを放電するときは確実にオフになっているように、第２の所定時間は、次に対になる一方のパワー素子のゲートをオンするまでの時間より短く設定されている。

なお、第１の所定時間とIGBT1aの遅れ時間との合計時間は、IGBT1aのゲート電圧が所定値になってから帰還ダイオード1bの逆方向回復電流のピークを過ぎるまでの時間である

上記作用を、図２を用いながら、具体的に説明する。
同図に示すタイムチャートにおいて、一番上の実線はIGBT1aのコレクタ電圧を、上から第２番目の実線はIGBT1aのコレクタ電流を、上から第３番目の実線はIGBT1aのゲート電圧を、上から第４番目の実線はIGBT1aのゲートの電流を、上から第５番目の実線はMOSFET8の信号を、また一番下の実線はトランジスタ3の動作信号を、それぞれ表す。
また、同図中には、縦方向の破線は従来装置での各タイミングを、また一点鎖線は従来技術でのターンオン速度変更回路のオンオフ作動信号を、それぞれ描いてある。

まず、図１および図２において、パルス指令部21が抵抗R3を介してMOSFET8のゲートにHigh 信号を印加すると、MOSFET8がオンとなって、このドレインからソースを通って電源から電流が流れる。この電流は、抵抗R1を通ってIGBT1aのゲートへ流れ込み、このとき発生したゲート電圧によりIGBT1aをオンにする。
なお、このとき、パルス指令部21は、MOSFET 9のゲートへはLow信号を供給しているので、MOSFET 9はオフとなっている。

したがって、IGBT1aのゲート電流およびゲート電圧は、図２に示すように、MOSFET8がオンになる時刻t1から上昇していく。
これに対し、IGBT1aのコレクタ電流はすぐには流れ始めず、ゲート電圧が閾値に達する時刻t2になってから急激に上昇する。
この時刻t1−時刻t2間の期間にあっては、ゲート電圧は上昇し続けるが、ゲート電圧が上昇することでゲート電流は途中で降下する。

上記時刻t2は、上述のように、IGBT1aの閾値に達する時点、すなわちIGBT1aがオンになってコレクタ電流が流れ始める時点であるが、ゲート電圧がゲート閾値電圧を超えると、ゲート電圧検出部4のツェナーダイオードZがブレークダウンして電流に無関係に得る定電圧を、コンデンサC1等へ印加する。
この結果、コンデンサC1、抵抗R5、R7、ツェナーダイオードZで決定される第１の所定時間T1の遅れ時間をもって、時刻t3でMOSFET6のゲートに所定の電圧を印加することでMOSFET6をオンにする。したがって、第１の所定時間T1は、時刻t2−時刻t3間の期間に相当する。

MOSFET 6がオンになると、タイマ回路5をMOSFET 6を介して接地することになる。この結果トランジスタ3のベースがタイマ回路5を介して接地されることとなって、トランジスタ3がオンになる。
これにより、電源からの電流がトランジスタ3のエミッタからコレクタを通してIGBT1aのゲートに流れ込む。この電源から流れ込む電流は、IGBT1aのゲートへ供給される電流の増量分となる。
したがって、図２に示すように、時刻t3からIGBT1aのゲート電流は、それまでの降下から増加へと転じる。このとき、IGBT1aのゲート電圧が上昇し、したがってコレクタ電流も上昇し続ける。
しかし、さらに時間が経つと、ミラー効果により、IGBT1aのゲート電圧は、一時的に降下する。このため、IGBT1aのコレクタ電流も一時的に降下することになる。

ここで、ゲート電流を増量してターンオン速度を速めるタイミングは、従来技術の制御装置の回復電流検出手段で検出していたコレクタ電流の降下のタイミングは、時刻t4（ここで、ターンオン速度変更手段がオンとなり速いターンオン速度にしていた）である。したがって、IGBT1aの閾値を検出してから第１の所定時間T1の遅れ時間を持たせた時刻t3をそのタイミングとする本実施例の方が、従来装置よりも早くタイミングを検出することができることが分かる。

本実施例では、トランジスタ3をオンした時刻t3からゲート電流が増加に転じ、IGBT1aの応答時間ΔTだけ経ってからは急増した後、一定に落ち着く。なお、コレクタ電流およびゲート電圧も一時的な降下の後、一定の値に落ち着く。

また、MOSFET6がオンとなる時刻t3からタイマ回路5に流れ込む電流が、コンデンサC2や抵抗R6、R8、R9、R10で決まる第２の所定時間T2となる遅れ時間の期間だけトランジスタ3のベースから放出されてトランジスタ3をオンに保つ。第２の所定時間T2だけ経つと、トランジスタ3のベースから電流がほとんど放出されなくなってトランジスタ3はオフになり、IGBT1aのゲートに供給されていた電流増量分もなくなる。この結果、それ以降、ゲート電流は減少する。
一方、ゲート電圧は上昇するが、コレクタ電流は一定を保つ。

一方、IGBT1aのゲートを放電するには、パルス指令部21がMOSFET8にはLow信号を印加してこれをオフとし、MOSFET9にもLow信号（MOSFET8のゲート信号と共通しても良い信号）を印加してこれをオフとする。これにより、MOSFET8を介しての電源からIGBT1aのゲートへの電流供給は断たれ、IGBT1aのゲートは抵抗R2、MOSFET9を介して接地され、放電される。

このように、IGBT1aのオフからオンへのスイッチングの過渡期でのコレクタ電圧が下がりきる前にできるだけ早くIGBT1aへのゲート電流の増量を行うことで、IGBT1aのターンオン損失をより減らすことが可能となる。
図３は、その損失削減の効果を示したもので、領域S（従来の点線と本実施例の実線とで囲まれた範囲）が従来装置の場合に比べて改善された部分である。なお、同図で一番上の実線はIGBT1aのコレクタ電流を、上から第２番目の実線はIGBT1aのゲート電流を、それぞれ表しており、これらは図２と同様である。一番下の実線はIGBT1aのコレクタ電圧を表している。

ここで、まず、ゲート電圧検出回路4におけるタイミング調整用コンデンサC1の容量の設定について説明する。
ゲート電圧の波形は、コンデンサC1の容量によって変化する。そこで、本実施例でのゲート電圧の波形が、本実施例で追加したゲート電圧検出回路4、タイマ回路5、およびトランジスタ3を無くしたノーマルな回路におけるゲート電圧波形にできるだけ近いことが理想である。
そこで、ノーマル回路でのゲート電圧波形と、本実施例でコンデンサC1の容量を変化させた場合のゲート電圧波形を調べてみた。

実際のゲート電圧の波形を、図４に比較して示す。
図４は、ゲート電圧立ち上がり2.4Vから時間600nsの間における、回路の違いによるゲート電圧の実際の波形の違いを示したもので、横軸は時間、縦軸はゲート電圧値である。
波形G1はノーマル回路の場合、波形G2は本実施例の回路でタイミング調整用コンデンサC1が0pFの場合、波形G3は本実施例の回路でタイミング調整用コンデンサC1が100pFの場合、波形G4は本実施例の回路でタイミング調整用コンデンサC1が220pFの場合を、それぞれ示す。
図４から分かるように、本実施例の回路からゲート電圧検出回路4、タイマ回路5、およびトランジスタ3を無くしたノーマルな回路の場合は、ゲート電圧の立ち上がりが遅く貫通電流（逆方向回復電流）が低いので、本実施例でのゲート電圧の立ち上がり波形は、ノーマルな回路の場合における波形に近く設定するのが理想的である。

一方、図５に上記各場合における、IGBT1aに並列配置されたダイオード1bの貫通電流値を比較して示す。この貫通電流が大きいと、ノイズの発生の原因になるので、これも小さく抑える必要がある。
図５は、横軸が時間、縦軸が貫通電流値を示す。
同図において、波形K1はノーマル回路の場合、波形K2は本実施例の回路でタイミング調整用コンデンサC1が0pFの場合、波形K3は本実施例の回路でタイミング調整用コンデンサC1が100pFの場合、波形K4は本実施例の回路でタイミング調整用コンデンサC1が220pFの場合を、それぞれ示す。

上記設定にあたっては、立ち上がり時間が早い場合、スイッチング損失は小さくなるものの、貫通電流が大きくなるので、望ましくない。そこで、図４、図５をみると、たとえば、コンデンサC1の容量が0pFの場合は、立ち上がり時間が早いが貫通電流も大きいので好ましくない。そこで、立ち上がり時間を遅くするため上記容量を100pFにした場合、ノーマル回路と同じ立ち上がり時間となり、かつ貫通電流も同等に抑えることができた。なお、上記容量を220pFにしても、100pFの場合と同様の結果が得られた。

図６に、上記各場合におけるスイッチング損失の比較結果を示す。
なお、同図において、横軸が時間、縦軸が損失エネルギを表す。したがって、面積がIGBT1aの電力損失量に相当する。
線S1はノーマル回路の場合、線S2は本実施例の回路でタイミング調整用コンデンサC1が0pFの場合、線S3は本実施例の回路でタイミング調整用コンデンサC1が100pFの場合、線S4は本実施例の回路でタイミング調整用コンデンサC1が220pFの場合を、それぞれ示す。
同図中の面積が小さいほどスイッチングロスが小さいことになる。
以上、図４〜図６に示す結果を考慮すると、コンデンサC1の容量を、100pF〜220pF当たりに設定するのが望ましいことが分かった。

次に、実施例１のインバータ制御装置の実回路を用いて、実験測定した結果を図７〜図９に示す。
図７は、実回路のゲート電流の波ig、ゲート電圧の波形vg、IGBT1aのコレクタ電圧（コレクタ−エミッタ間の電位）の波形vc、およびIGBT1aのコレクタ電流の波形icを、それぞれ示し、横軸が時間、縦軸が電流値および電圧値を示している。
同図中、Pで示す時点が、本実施例のインバータ制御装置におけるゲート充電電流の増量によるスピードアップポイントであり、同図からゲート電圧の降下を検出してからゲート電流の供給スピードを早める動作を行う従来装置より、早い時期から動作を行うことが分かる。

図８は、実施例１のインバータ制御装置の実回路は、IGBT1aへのゲート電流増量を遅らせた場合の上記各電流、電圧の波形への影響を示す。
同図中、Dで示す領域が、IGBT1aへのゲート電流増量を遅らせた領域である。このとき、コレクタ電圧は、立ち下がるが、その立下り速度(dv/dt)は緩くなり、損失がその分増大するが、従来装置ではゲート電流増量によるスピードアップポイントがさらに遅くなるので、更に損失が大きくなる。言い換えれば、実施例１のインバータ制御装置にあっても、損失は免れないものの、図３に示したように、その損失は従来装置の場合よりさらに改善される。

図９は、上記で説明したノーマル回路の場合の上記各電流、電圧の波形を示す。
この場合、コレクタ電圧の立下り速度はさらに緩くなり、損失が大きくなることが分かる。

以上説明したように、実施例１のインバータ制御装置は、以下の効果を有する。
すなわち、ゲート電圧検出回路4がゲート電圧の閾値を検出し、第１の所定時間の遅れを持たせてから、トランジスタ3をオンにしてゲート充電電流を増やし、このオンになってから第２の所定時間後にタイマ回路5でトランジスタ3をオフにするようにしたので、従来装置の場合に比べ、より早くゲート充電電流の増量を行うことが可能となってIGBT1aのスイッチング損失をさらに減らすことができるとともに、帰還ダイオード1bの貫通電流を小さく抑えてノイズを低減することができるようになる。

また、ゲート電圧検出回路4がゲート電圧の閾値を検出するので、ゲート電圧の山がインダクタの電流値により低くなった場合でも、確実かつ正確に、かつ早くゲート電圧の知りたいタイミングを検出することができる。
また、ゲート電圧検出回路4は、ゲート電圧の閾値の検出後に、コンデンサC1等で第１の遅れ時間を持たせてトランジスタ3をオンにするようにしたので、確実に、また早くゲート充電電流の増量を行うことができる。

第１の所定時間とIGBT1aの遅れ時間との合計時間は、IGBT1aのゲート電圧が所定値になってから帰還ダイオード1bの逆方向回復電流のピークを過ぎるまでの時間であるようにしたので、逆方向回復電流が流れている間は、IGBT1aのゲートをゆっくり充電し、逆方向回復電流のピークが終わったら、速やかにゲートを充電することができる。

ゲート電圧検出回路2が検出した信号を受けてから第２の所定時間後に、トランジスタ3をオフにするタイマ回路5を備えており、第２の所定時間が、次に対になる一方のパワー素子のゲートをオンにするまでの時間より短くなるようにしたので、損失を低減させたい期間はトランジスタ3をオンにし、次にゲートを放電するときには、確実にオフにしておくことができる。

以上、本発明を上記実施例に基づき説明してきたが、本発明は上記実施例に限られず、本発明の要旨を逸脱しない範囲で設計変更等があった場合でも、本発明に含まれる。

たとえば、パワー素子はIGBTに限られず、たとえばMOSFETなどでも他の素子であってもよい。
また、ゲート電圧検出部やタイマ部は、実施例とは異なる構成としてもよい。
また、本発明のインバータ制御装置は、電気自動車の電気モータへの適用に限られず、他の分野の装置にも適用することができる。

1 インバータ
1a IGBT(パワー素子)
1b 帰還ダイオード
2 ゲート駆動回路
21 パルス指令部
3 バイポーラ型トランジスタ（ゲート電流増量スイッチ部）
4 ゲート電圧検出回路（ゲート電圧検出部）
5 タイマ回路（タイマ部）
6、8、9 MOSFET
7、10、11 ダイオード
C1、C2 コンデンサ
R1〜R10 抵抗
Z ツェナーダイオード

Claims (4)

1. パワー素子と帰還ダイオードとが並列接続されたチョッパ回路を備え、前記パワー素子をオンオフ制御するインバータ装置において、
   前記パワー素子のゲートの電圧が所定電圧になったことを、第１の所定時間遅れをもたせて、検出するゲート電圧検出部と、
   該ゲート電圧検出部が検出した信号を受けて、ゲート充電電流を増やすゲート電流増量スイッチ部と、
   前記ゲート電圧検出部が検出した信号を受けてから第２の所定時間後に、前記ゲート電流増量スイッチ部を切り替えて前記ゲート充電電流を減少させるタイマ部と、
   を備えたことを特徴とするインバータ制御装置。
2. 請求項１に記載のインバータ制御装置において、
   前記第２の所定時間は、次に対になる一方のパワー素子のゲートをオンするまでの時間より短い、
   ことを特徴とするインバータ制御装置。
3. 請求項１又は請求項２のいずれかに記載のインバータ制御装置において、
   前記所定電圧が、前記パワー素子の閾値である、
   ことを特徴とするインバータ制御装置。
4. 請求項１から請求項３のいずれか１項に記載のインバータ制御装置において、
   前記第１の所定時間と前記パワー素子の遅れ時間との合計時間は、前記パワー素子のゲート電圧が所定値になってから帰還ダイオードの逆方向回復電流のピークを過ぎるまでの時間である、
   ことを特徴とするインバータ制御装置。
   
   

Images