JP5990574B2 - フリップチップｌｅｄのためのｐ−ｎ分離メタルフィル - Google Patents

フリップチップｌｅｄのためのｐ−ｎ分離メタルフィル Download PDF

Info

Publication number
JP5990574B2
JP5990574B2 JP2014511976A JP2014511976A JP5990574B2 JP 5990574 B2 JP5990574 B2 JP 5990574B2 JP 2014511976 A JP2014511976 A JP 2014511976A JP 2014511976 A JP2014511976 A JP 2014511976A JP 5990574 B2 JP5990574 B2 JP 5990574B2
Authority
JP
Japan
Prior art keywords
electrode
layer
metal layer
conductive layer
submount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014511976A
Other languages
English (en)
Other versions
JP2014515557A5 (ja
JP2014515557A (ja
Inventor
ジプ レイ
ジプ レイ
ヤジュン ウェイ
ヤジュン ウェイ
アレクサンダー エイチ ニッケル
アレクサンダー エイチ ニッケル
ステファノ シアフィーノ
ステファノ シアフィーノ
ダニエル アレクサンダー スタイガーワルド
ダニエル アレクサンダー スタイガーワルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV filed Critical Koninklijke Philips NV
Publication of JP2014515557A publication Critical patent/JP2014515557A/ja
Publication of JP2014515557A5 publication Critical patent/JP2014515557A5/ja
Application granted granted Critical
Publication of JP5990574B2 publication Critical patent/JP5990574B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H01L2224/14517—Bump connectors having different functions including bump connectors providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は、発光ダイオード（ＬＥＤ）に関し、特に、ロバスト機械的支持構造及び改善された熱耐性を持つフリップチップＬＥＤに関する。
フリップチップＬＥＤは、ワイヤボンディングを用いないため、多くのアプリケーションにおいて望ましい。両電極は、サブマウント上の金属パッドへの直接接合（ダイレクトボンディング）のために、ＬＥＤの底面に配置される。当該接合は、超音波接合、はんだ付け、導電性接着剤、又は、他の手段によって達成され得る。光は、電極に対向するＬＥＤの表面から出て行く。
典型的なＬＥＤフリップチップでは、エピタキシャルｐ型層が、底面層であり、底面アノード電極によって接触されている。ｐ型層の一部と活性層の一部とが、エピタキシャルｎ型層の下側を露出するために、エッチングにより取り除かれなければならず、このことは、底面カソード電極への接続を可能とする。このエッチングは、ｎ型層の底面を露出させるｐ型層を通じた分散されたビアを作る。当該ビア開口は、絶縁され、ｎ型層との接触のための開口に金属が堆積される。
かかるトポグラフィーは、一般的に、プラズマ環境下での半導体材料（例えば、ＧａＮ）のドライエッチングによって達成される。
ｎ型層に接触している金属とｐ型層に接触している金属とは、ギャップによって分離される。従って、金属電極間の脆い半導体層に対する機械的支持が存在しない。
ウェハレベルプロセッシングの終わりで、ＬＥＤウェハの成長基板は、薄くされて、個別のダイが、個片化によって形成される。次いで、ＬＥＤ電極が、サブマウントタイル上の金属パッドに接合され、多くの他のＬＥＤが装着される。半導体層の破損を回避するために、半導体層とサブマウントとの間に誘電体、有機物ベースのアンダーフィル材料を注入することが知られている。当該注入プロセスは、サブマウントタイルが数百ものＬＥＤを支持し得るため、時間がかかる。
光抽出を増やすため、ＬＥＤ電極がサブマウントタイルに接合され、アンダーフィルが注入された後、成長基板が、除去され、一般的には、約５ミクロンの厚みを有する薄い半導体層が露出される。かかるＬＥＤ構造は、薄膜フリップチップ（ＴＦＦＣ：Thin Film Flip Chip）ＬＥＤと称される。半導体層は、極めて繊細であり、破損しやすく、薄膜化及び基板除去プロセスは、半導体層に応力を与える。従って、アンダーフィルが要求される。次いで、サブマウントが個片化され、マウントされたデバイスが次のレベルのパッケージングに準備される。
シリコーン又はエポキシベースの複合材料（例えば、成形材料）などのアンダーフィル材料は、先天的に、熱膨張係数（ＣＴＥ：Coefficient of Themal Expansion）不整合及びヤング係数不整合などの、半導体層に対する幾らかの材料不整合を有する。このことは、温度サイクル又は他の応力状態において、層間剥離、又は、他の信頼性についての問題につながる。
必要なのは、機械的支持のためのアンダーフィルを要することなく、ロバストなＴＦＦＣを形成するための技術である。
本発明の一実施形態では、成長基板の上に、ｎ型層、活性層、及び、ｐ型層を成長させることによって、フリップチップＬＥＤが形成される。次いで、ｐ型層の一部と活性層の一部とが、電気的コンタクトのためにｎ型層を露出させるべく、エッチングにより取り除かれる。その後、ｎ型層及びｐ型層のための金属電極が形成され、ここで、ｎ電極とｐ電極とは、短絡を避けるためのギャップによって分離されている。
電極間のＬＥＤの底面の機械的支持を供給するために、ギャップの側壁及び底面が誘電体層で絶縁され、ギャップが、電気メッキにより金属で満たされる。ギャップを満たしている金属は、短絡を避けるために、電極のうちの少なくとも一方から電気的に絶縁されている。ＬＥＤ電極がサブマウントのパッドに接合されている場合、ギャップを満たしている金属は、パッドのうちの一方の隣にある。従って、サブマウントタイル上にＬＥＤがマウントされた後、ＬＥＤの底面全体は、電極とギャップを満たしている金属との組み合わせによって実質的に支持されので、アンダーフィルを必要としない。従って、アンダーフィルの欠点が回避される。金属のＣＴＥ及びヤング係数は、有機物ベースのアンダーフィル材料のＣＴＥ及びヤング係数よりも、半導体層のＣＴＥ及びヤング係数により近いので、動作中に生じる熱応力におけるＬＥＤの信頼性が大幅に増加する。
タイルレベルのアンダーフィルプロセスを必要としないことで、より多くのＬＥＤパッケージングステップがウェハレベルで処理されるので、よりよい生産スケーラビリティ及び製造コストの低減につながる。例としては、ＬＥＤウェハが、対応し合う電極パッドを適切にアライメントしてキャリアウェハに接合され、又は、メッキされた構造体が、ウェハ担体を形成するのに、十分に厚く、且つ、機械的に硬いことである。次いで、キャリアウェハ上のＬＥＤが、成長基板の除去、光抽出向上のための半導体層の上部の粗面化、ＬＥＤのカプセル化、次のレベルのパッケージングのための個片化などによって、ウェハレベルで同時に処理される。半導体層の底面を実際に覆っている金属は、ウェハレベルプロセッシングにおいて、半導体層のための良好な機械的支持を供給する。
また、上記方法及び構造体の他の実施形態についても説明される。
図１は、成長基板上に成長したＬＥＤ半導体層の単純化された断面図である。ｐ型層、活性層、ｎ型層が、多層をそれぞれ有していてもよい。 図２は、フリップチップを形成するためのｎ型層へのオーミックコンタクトを可能とするようにエッチングにより除去されたｐ型層及び活性層の部分と、構造体の上に形成された誘電体層及び銅シード層とを示している。 図３は、表面上にフォトレジスト部分が形成され、次いで、ｎ型層及びｐ型層に電気的に接触する少なくとも一層の銅を形成するためのメッキステップが行なわれた、ＬＥＤ半導体層の単純化された（ｐ型層及び活性層の厚みが、単純化のために無視されている）図を示している。 図４は、フォトレジスト部分が剥離され、露出されたシード層がエッチングにより除去された後の図３の構造体を示している。 図５は、金属電極間のギャップの側壁及び底面を絶縁している誘電体層を示している。 図６は、誘電体層の表面上にスパッタリングされた金のシード層を示している。次いで、フォトレジスト部分（図示省略）が、金がメッキされる金のシード層の領域を露出させるように形成される。 図７は、露出されたシード層が金でメッキされ、シード層がエッチングされた後の構造体を示している。金は、銅電極間のギャップを満たし、ｎ電極及びｐ電極の一部を覆う。 図８は、更なるプロセッシングのためにサブマウントウェハにマウントされたＬＥＤチップを示している。 図９は、ギャップを満たしている金属によって、電気的接点がｎ型層とｐ型層との両方に作られた、他の電極構成を持つＬＥＤダイの一部を示している。 各図面において、同一の符号が付された要素は、同一又は同様のものであってもよい。
図１乃至図７は、単一のＬＥＤのみを示しているＬＥＤウェハのごく一部の断面図を示しており、ここで、単一のＬＥＤの中央部分は、側端の詳細を示すように、横方向に大きく短縮されている。説明を簡単化するために、各ＬＥＤにおいて、ｎ型層の周辺のみが電極によって接触されている。実際のデバイスでは、ｎ型層は、改善された電流拡散のために分散された電極によって接触され得る。
図１は、サファイア基板１２の上にエピタキシャル成長した従来のＬＥＤ半導体ＧａＮ層１０を示しており、成長した層の順に、核形成層、応力緩和層、ｎ層１４、（光を発する）活性層１６、ｐ層１８、及び、ＬＥＤを形成するために用いられる任意の他の半導体層を示している。ウェハ上に形成されたＬＥＤは、所望のピーク波長に依存して、ＡｌＩｎＧａＮ ＬＥＤであってもよい。あるいは、ＬＥＤは、ＧａＮベースのものである必要はなく、任意のタイプの成長基板を用いる任意の他のタイプのＬＥＤであってもよい。本発明は、フリップチップとして任意のＬＥＤを形成することに適用可能である。
図２は、ＬＥＤの端部周辺のｎ層１４の表面を露出させるために、ウェハが、マスクされ、ｐ層１８及び活性層１６をＬＥＤの端部から除去するためにドライエッチングされることを示している。これは、ウェハ上の全てのＬＥＤのために実行される。かかるプロセスは、フリップチップを形成するための従来のものである。
また、図２は、ウェハの表面の上に堆積され、従来の技術を用いて、ｐ層１８の表面の一部を露出するために領域２１ａがエッチングされ、ｎ層１４の表面の一部を露出するために領域２１ｂ，２１ｃがエッチングされたＳｉＮＸなどの誘電体層２０を示している。上記堆積は、スプレー被覆によるものであってもよい。任意の適切な誘電体材料が用いられてもよい。誘電体層２０は、ｐ層１８及び活性層１６の中の開口の側壁を覆うとともに、ｐ層１８の表面の一部を覆う。
銅のシード層２２が、ウェハの表面の上に形成され、これは、領域２１ａ乃至２１ｃにおいて、誘電体層２０内の開口を通じて、ｎ層及びｐ層へのオーミックコンタクトを作る。ニッケル、タングステン、クロム、バナジウム、及び／又は、チタンなどのバリア層が、Ｃｕ原子の移動を防ぐために、銅のシード層２２と半導体層との間に形成されてもよい。銅のシード層２２及びバリア層は、ＣＶＤ、スパッタリングなどの任意の多くの既知の技術を用いてウェハ全体の上に堆積されてもよい。
図３乃至図８では、ＧａＮ層１０が、単一の半導体ＧａＮ層１０として称され、単純化のために、成長基板が省略されている。ｐ層１８及び活性層１６の厚みは、５ミクロンのオーダなど、数ミクロンしかなく、より厚みのある後述のメッキされた電極（例えば、５０乃至１００ミクロンのオーダ）と比較して、実質的に平らである。従って、図２に示される半導体メサ（層１６，１８）の高さは、単純化のために、省略されている。図面における様々な層の厚みは、縮尺通りではない。
図３では、銅でメッキされるシード層２２の該当部分のみを露出させるために、フォトレジスト部分２６が、従来のリソグラフィ技術により堆積及びパターン化されている。これらの露出された領域は、銅のシード層２２が図２の領域２１ａ乃至２１ｃにおいて半導体層に電気的に接触している領域を含む。酸化物又は窒化物などの他の誘電体材料が、フォトレジストの代わりにマスクとして用いられてもよい。
シード層２２の露出された部分は、次いで、銅２８で、所望の厚さまでメッキされる。シード層２２が、電位に結合され、ウェハが、電極から銅原子を移送するための電解液に浸される、様々な既知の電気メッキ技術が用いられ得る。また、化学メッキが用いられてもよい。銅２８が、ＬＥＤ表面の上の熱拡散及び電流拡散のために好適である。他の金属及び堆積技術が用いられてもよい。
次いで、サブマウントパッドに対する良好な接合インタフェースを供給するために、薄いニッケルの層３０及び金の層３２が、銅２８の上にメッキされる。
図４では、フォトレジスト部分２６が溶液中で除去され、ギャップ２９が残り、次いで、露出されたシード層２２が従来技術を用いてエッチングにより除去される。銅２８の下のシード層は、もはや別個に識別しないこととする。
ｐ層に電気的に接触している銅２８の電極は、ギャップ２９によって、ｎ層に電気的に接触している銅２８の電極から隔離されている。
図５では、例えば、ＳｉＮｘの誘電体層３４が、従来技術を用いて、ウェハの上に堆積され、パターン化されている。当該堆積は、スプレー被覆によるものであってもよいし、又は、他の適切な方法によるものであってもよい。任意の適切なlow-K（低誘電率）材料が用いられてもよい。誘電体層３４は、銅２８がメッキされた隣接する電極間のギャップ２９における側壁及び底面を覆うように、パターン化されている。また、パターン化された誘電体層３４は、後述のように、メッキされた電極の側面が露出されないことを確実にするために、且つ、金属層を支持するための誘電体表面を供給するために、金の層３２の上面の上のごく一部を覆う。
図６では、薄い金のシード層３６が、ウェハ表面の上でスパッタリングされている。
次いで、フォトレジスト（図示省略）が、金でメッキされる領域のみを露出するようにシード層３６の上にパターン化される。
図７に示されるように、露出されたシード層３６は、コンフォーマル成長でギャップ２９（図６）を満たすために、及び、後続のダイ取り付けアプリケーションのために同時にスタッドバンプを形成するために、単一の金属メッキステップにおいて、金で電気メッキされる。フォトレジスト除去後、露出されたシード層３６がエッチングバックされて、（１）金の層３２を介してｎ型層に電気的に接触している金のスタッドバンプ４０、（２）金の層３２を介してｐ型層に電気的に接触している金のスタッドバンプ４２、及び、（３）ｎ型層とｐ型層との両方から電気的に隔離された、誘電体層３４の上の金のスタッドバンプ４４からなる、金のスタッドバンプのグループが形成される。金のスタッドバンプ４４は、ｎ型層のための銅２８の電極上の誘電体層３４の上に位置するように形成されることに留意すべきである。金のスタッドバンプ４４は、近接して離されているｎ電極とｐ電極との間の隔離バッファとして作用し、ギャップの隣の表面のための機械的支持を供給する。
金のスタッドバンプを供給することによって、ＬＥＤ電極をサブマウントパッドに超音波接合する際、金のより大きな層よりもむしろ、金は、サブマウントの金パッドにおいてより容易に溶解する。
次いで、結果として得られたＬＥＤウェハは、ダイ取り付けのために個片化されることができ、又は、ウェハレベルでの更なるプロセッシングのためにキャリアウェハに接合されることができる。あるいは、銅２８の層の構造体は、後続のウェハレベルのパッケージングプロセスのためのキャリアウェハとして作用するように、十分に厚く、且つ、機械的に硬くてもよい。
一実施形態において、図８に示されるように、個別のＬＥＤダイ各々が、各ＬＥＤダイのために、ｐコンタクトのための中央の金パッド５２と、ｎコンタクトのための周辺の金パッド５４とを持つサブマウントウェハ５０上にマウントされる。コンタクトパッド及び電極構成は、図８に示されるものよりも更に複雑であってもよい。例えば、ＬＥＤダイのためのｎ電極が、ｐ層及び活性層を通じたビアによって、ＬＥＤダイの表面の上に分散されてもよく、サブマウントウェハ上のパッドが、ＬＥＤダイ上の電極の配置に対応してもよい。サブマウントウェハ５０のボディ５６は、セラミックであってもよいし、又は、他の適切な熱伝導性材料であってもよい。
ＬＥＤダイ上の金のスタッドバンプの極性は、ｐ、ｎ、及び、ｄ（極性無し）として示されている。金のスタッドバンプ４０，４２，４４間の空間は、極めて正確に作られることのできる、メッキのためのマスキングによって決定されるため、極めて小さくてもよい。少なくとも部分的にギャップを満たしている金のスタッドバンプ４２は、他の金のスタッドバンプ４０，４４に対して平らではないが、金のスタッドバンプ４２は、ギャップ領域の機械的支持を供給する。また、金の展性に比較的富む性質のために、サブマウントパッドに対するＬＥＤ電極の超音波接合は、任意の高い位置を幾らか平らにし、このことは、ＬＥＤダイの底面全体の上に略均一なコンタクトを供給する。従って、ＬＥＤダイの底面の略全体が、略均一に、金のスタッドバンプによって支持され、後続のプロセッシングにおいて、半導体層のための良好な機械的支持を供給する。
金のスタッドバンプ４４は、電気的に隔離され、ずれにより、バンプ４４の幾つかがｐ金属パッド５２に接触し、バンプ４４の幾つかが隣接するｎ金属パッド５４に接触する場合であっても短絡しないため、サブマウントウェハ５０上のパッド５２，５４は、ＬＥＤダイの配置のための過度の公差要求なしで、互いに近接して形成されてもよい。
金のスタッドバンプ４２が、銅２８の間のギャップを満たすことによって機械的支持を提供することに加えて、それらは、追加された電極領域のために、ｐ型層へのサブマウントパッド５２の導電性を増加させる。
一実施形態では、サブマウントウェハ５０上のＬＥＤダイは、ＬＥＤダイがレーザパルスに晒された後でサファイア成長基板がリフトオフされる、基板レーザリフトオフプロセスの対象となる。これは、半導体層上に下向きの高い圧力５５を作る。半導体層は、ＬＥＤダイの背面全体に実際に亘る金のスタッドバンプの金属支持のために、破壊から防がれる。
次いで、ＬＥＤダイは、化学機械的研磨（ＣＭＰ：Chemical-Mechanical
Polishing）又は他の技術を用い得る薄層化プロセスの対象となり、半導体層は、たった数ミクロンまで薄くされる。露出された上面は、次いで、光抽出を増加させるため、エッチングプロセスにより粗面化される。
ＬＥＤダイは、次いで、ダイ全体に亘ってレンズをモールドすることによって、カプセル化されてもよい。
サブマウントウェハ５０は、個別のＬＥＤを形成するために、次いで、個片化される（例えば、切られる）。
図９は、ＬＥＤダイ上の電極構成の他の実施形態を示している。スタッドバンプが形成されていない。銅２８が、ｎ層及びｐ層に電気的に接触するように半導体層の上にメッキされた後、誘電体層３４が、ｎ及びｐの銅２８の電極の一部を露出させるように堆積及びパターン化される。銅のシード層（図示省略）が、次いで、表面の上に堆積され、メッキされる部分だけ露出させるようにフォトレジストでマスクされる。銅７０の層が、次いで、銅２８の電極間のギャップを満たすために、露出されたシード層の上に電気メッキされる。銅７０は、次いで、ニッケルの層７２と金の層７４とでメッキされる。従来のはんだマスク材料８０が、次いで、表面の上でパターン化され、はんだペースト７８が、サブマウントのパッドへのダイ取り付けのために、露出された金の層７４に付与される。加熱の際、はんだペースト７８が、サブマウントパッドに接合する。
また、他の電極構成が、想定される。
ＬＥＤが活性化された場合、光が、ｐ型層及び活性層を覆っているｎ型層を通じて発せられる。電極金属（例えば、金又はニッケルのバリア層）は、光を反射して、ＬＥＤを通じて戻す。
本発明を詳細に説明してきたが、当該技術分野における当業者は、所与の上記開示から、ここで説明された本発明の概念の範囲から逸脱しない範囲で本発明が修正され得ることを理解するであろう。従って、本発明の範囲を、図示及び説明された特定の実施形態に限定する意図はない。

Claims (15)

  1. 第１の導電層、活性層、及び、第２の導電層を含み、サブマウントに対向する底面、及び、光が発せられる上面を持つ、半導体層と、
    前記底面に対向し、前記第１の導電層に電気的に接続される第１の電極と、
    前記底面に対向し、前記第２の導電層に電気的に接続される第２の電極であって、前記第１の電極と前記第２の電極との間に少なくとも１つのギャップがある、前記第２の電極と、
    前記少なくとも１つのギャップの側壁を絶縁する第１の誘電体層と、
    前記第１の電極及び前記第２の電極とは別個に形成された第１の金属層であって、前記第１の金属層の第１の部分は、前記少なくとも１つのギャップを少なくとも部分的に満たしており、前記第１の電極に電気的に接続され、且つ前記第２の電極から電気的に絶縁されている、前記第１の金属層と、
    を有する、発光ダイオード（ＬＥＤ）フリップチップ構造体。
  2. 前記第１の誘電体層の第１の部分が、前記第２の電極の一部を覆っており、前記第１の金属層の第２の部分が、前記第１の誘電体層の前記第１の部分の上に位置するように形成されている、請求項１記載の構造体。
  3. 前記第１の金属層の前記第２の部分が、前記サブマウント上のパッドに接触するスタッドバンプの第１のグループを形成している、請求項２記載の構造体。
  4. 前記スタッドバンプの第１のグループが、前記第１の電極、前記第２の電極、及び、前記第１の金属層の前記第１の部分から電気的に絶縁されている、請求項３記載の構造体。
  5. 前記第１の導電層がｐ型導電層を有し、前記第２の導電層がｎ型導電層を有し、前記ｐ型導電層の一部と前記活性層の一部とが、前記第２の電極に対する電気的コンタクトを作る前記ｎ型導電層の一部を露出するために、除去されている、請求項１記載の構造体。
  6. 前記第１の金属層が、メッキ金属である、請求項１記載の構造体。
  7. 前記第１の金属層が、前記第１の電極及び前記第２の電極の上に位置するスタッドバンプを有する、請求項１記載の構造体。
  8. 前記構造体が、パッドを持つサブマウントを更に有し、前記第１の電極、前記第２の電極、及び、前記第１の金属層の一部が前記パッドに接合される、請求項１記載の構造体。
  9. 前記少なくとも１つのギャップを少なくとも部分的に満たしている前記第１の金属層の前記第１の部分が、前記第１の誘電体層の端部に亘って延在している前記第１の金属層の第２の部分により、前記第１の電極に電気的に接続される、請求項１記載の構造体。
  10. 前記構造体が、パッドを持つサブマウントを更に有し、前記第１の電極、前記第２の電極、及び、前記第１の金属層の一部が前記パッドに接合され、
    前記第１の金属層の一部が、前記第１の電極及び前記第２の電極の上に位置するスタッドバンプを形成し、
    前記第２の電極の上の前記スタッドバンプが、前記少なくとも１つのギャップを少なくとも部分的に満たしている前記第１の金属層の前記第１の部分から電気的に絶縁される、請求項１記載の構造体。
  11. 前記第１の電極の上の前記スタッドバンプが、前記第１の電極に電気的に接続されるとともに、前記第１の金属層の前記第１の部分に電気的に接続される、請求項１０記載の構造体。
  12. 前記第１の金属層が、前記半導体層を少なくとも部分的に機械的に支持する、請求項１記載の構造体。
  13. 前記サブマウントが、複数のＬＥＤフリップチップがマウントされているサブマウントウェハであり、前記第１の電極、前記第２の電極、及び、前記第１の金属層が、前記複数のＬＥＤのウェハレベルプロセッシングの間に、前記サブマウントウェハのパッドに接合されるときに、前記第１の金属層が、前記半導体層を少なくとも部分的に機械的に支持する、請求項１記載の構造体。
  14. 第１の導電層、活性層、及び、第２の導電層を含み、サブマウントに対向する底面、及び、光が発せられる上面を持つ、半導体層を形成するステップと、
    前記第２の導電層の一部を露出するために、前記第１の導電層の一部と前記活性層の一部とをエッチングするステップと、
    前記底面に対向し、前記第１の導電層に電気的に接続される第１の電極を形成するステップと、
    前記底面に対向し、前記第２の導電層に電気的に接続される第２の電極であって、前記第１の電極と前記第２の電極との間に少なくとも１つのギャップがある、前記第２の電極を形成するステップと、
    前記少なくとも１つのギャップの側壁を絶縁する第１の誘電体層を形成するステップと、
    前記第１の電極及び前記第２の電極とは別個に形成された第１の金属層であって、前記第１の金属層の第１の部分は、前記少なくとも１つのギャップを少なくとも部分的に満たしており、前記第１の電極に電気的に接続され、且つ前記第２の電極から電気的に絶縁されている、前記第１の金属層を形成するステップと、
    を有する、発光ダイオード（ＬＥＤ）フリップチップ構造体を形成するための方法。
  15. 前記第１の誘電体層の第１の部分が、前記第２の電極の一部を覆い、前記第１の金属層の第２の部分が、前記第１の誘電体層の前記第１の部分の上に位置するように形成される、請求項１４記載の方法。
JP2014511976A 2011-05-24 2012-04-25 フリップチップｌｅｄのためのｐ−ｎ分離メタルフィル Active JP5990574B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161489280P 2011-05-24 2011-05-24
US61/489,280 2011-05-24
PCT/IB2012/052062 WO2012160455A1 (en) 2011-05-24 2012-04-25 P-n separation metal fill for flip chip leds

Publications (3)

Publication Number Publication Date
JP2014515557A JP2014515557A (ja) 2014-06-30
JP2014515557A5 JP2014515557A5 (ja) 2015-06-18
JP5990574B2 true JP5990574B2 (ja) 2016-09-14

Family

ID=46148910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014511976A Active JP5990574B2 (ja) 2011-05-24 2012-04-25 フリップチップｌｅｄのためのｐ−ｎ分離メタルフィル

Country Status (9)

Country Link
US (3) US9219209B2 (ja)
EP (1) EP2715813B1 (ja)
JP (1) JP5990574B2 (ja)
KR (1) KR101932996B1 (ja)
CN (1) CN103548162B (ja)
BR (1) BR112013029686A2 (ja)
RU (1) RU2597071C2 (ja)
TW (1) TWI569469B (ja)
WO (1) WO2012160455A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8816383B2 (en) * 2012-07-06 2014-08-26 Invensas Corporation High performance light emitting diode with vias
DE102014102292A1 (de) * 2014-02-21 2015-08-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
CN105591006A (zh) * 2014-10-20 2016-05-18 展晶科技(深圳)有限公司 覆晶式led封装体
US9896777B2 (en) 2015-10-30 2018-02-20 Essential Products, Inc. Methods of manufacturing structures having concealed components
US10158164B2 (en) 2015-10-30 2018-12-18 Essential Products, Inc. Handheld mobile device with hidden antenna formed of metal injection molded substrate
US10741486B2 (en) 2016-03-06 2020-08-11 Intel Corporation Electronic components having three-dimensional capacitors in a metallization stack
WO2018223391A1 (en) * 2017-06-09 2018-12-13 Goertek. Inc Micro-led array transfer method, manufacturing method and display device
US11183616B2 (en) * 2018-09-26 2021-11-23 Lumileds Llc Phosphor converter structures for thin film packages and method of manufacture
CN112968094B (zh) * 2020-07-13 2022-03-01 重庆康佳光电技术研究院有限公司 一种倒装led芯片及其制备方法、显示面板
CN114284413B (zh) * 2021-12-30 2023-04-11 江苏第三代半导体研究院有限公司 半导体器件的电极制作方法及半导体器件

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2720635B2 (ja) * 1991-06-27 1998-03-04 日本電気株式会社 半導体発光素子の製造方法
JP4457427B2 (ja) * 1999-03-18 2010-04-28 ソニー株式会社 半導体発光装置とその製造方法
US6486499B1 (en) * 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
US6885035B2 (en) * 1999-12-22 2005-04-26 Lumileds Lighting U.S., Llc Multi-chip semiconductor LED assembly
US6957899B2 (en) * 2002-10-24 2005-10-25 Hongxing Jiang Light emitting diodes for high AC voltage operation and general lighting
US20040211972A1 (en) 2003-04-22 2004-10-28 Gelcore, Llc Flip-chip light emitting diode
RU2231171C1 (ru) * 2003-04-30 2004-06-20 Закрытое акционерное общество "Инновационная фирма "ТЕТИС" Светоизлучающий диод
US7179670B2 (en) * 2004-03-05 2007-02-20 Gelcore, Llc Flip-chip light emitting diode device without sub-mount
US7285801B2 (en) * 2004-04-02 2007-10-23 Lumination, Llc LED with series-connected monolithically integrated mesas
WO2006035664A1 (ja) 2004-09-27 2006-04-06 Matsushita Electric Industrial Co., Ltd. 半導体発光素子、その製造方法及びその実装方法、並びに発光装置
US7736945B2 (en) 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
TWI294694B (en) 2005-06-14 2008-03-11 Ind Tech Res Inst Led wafer-level chip scale packaging
JP5162909B2 (ja) * 2006-04-03 2013-03-13 豊田合成株式会社 半導体発光素子
KR100752719B1 (ko) * 2006-08-16 2007-08-29 삼성전기주식회사 플립칩용 질화물계 발광다이오드
US7714348B2 (en) * 2006-10-06 2010-05-11 Ac-Led Lighting, L.L.C. AC/DC light emitting diodes with integrated protection mechanism
EP2089915B1 (en) 2007-08-03 2018-08-01 Panasonic Intellectual Property Management Co., Ltd. Wavelength-converted light-emitting device with uniform emission
US9634191B2 (en) * 2007-11-14 2017-04-25 Cree, Inc. Wire bond free wafer level LED
US20090173956A1 (en) * 2007-12-14 2009-07-09 Philips Lumileds Lighting Company, Llc Contact for a semiconductor light emitting device
TW201010122A (en) 2008-08-21 2010-03-01 Univ Nat Central Flip-chip light-emitting diode having the epitaxy strengthening layer, and fabrication method thereof
KR101497953B1 (ko) * 2008-10-01 2015-03-05 삼성전자 주식회사 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US7875984B2 (en) * 2009-03-04 2011-01-25 Koninklijke Philips Electronics N.V. Complaint bonding structures for semiconductor devices
JP2011071339A (ja) * 2009-09-25 2011-04-07 Toyoda Gosei Co Ltd 発光素子
KR101007137B1 (ko) * 2010-03-08 2011-01-10 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP5356312B2 (ja) * 2010-05-24 2013-12-04 株式会社東芝 半導体発光装置

Also Published As

Publication number Publication date
CN103548162A (zh) 2014-01-29
US9219209B2 (en) 2015-12-22
US10170675B2 (en) 2019-01-01
RU2597071C2 (ru) 2016-09-10
US20160126436A1 (en) 2016-05-05
US20170373235A1 (en) 2017-12-28
TWI569469B (zh) 2017-02-01
BR112013029686A2 (pt) 2017-01-17
EP2715813A1 (en) 2014-04-09
US9722161B2 (en) 2017-08-01
RU2013156628A (ru) 2015-06-27
KR20140030264A (ko) 2014-03-11
CN103548162B (zh) 2016-11-09
US20140061714A1 (en) 2014-03-06
TW201301564A (zh) 2013-01-01
WO2012160455A1 (en) 2012-11-29
KR101932996B1 (ko) 2018-12-27
EP2715813B1 (en) 2019-07-24
JP2014515557A (ja) 2014-06-30

Similar Documents

Publication Publication Date Title
JP5990574B2 (ja) フリップチップｌｅｄのためのｐ−ｎ分離メタルフィル
US8236584B1 (en) Method of forming a light emitting diode emitter substrate with highly reflective metal bonding
JP6745323B2 (ja) メタライゼーション層の下に応力緩和層を有するｌｅｄ
TWI467796B (zh) 在發光二極體形成期間之基板移除
TWI487144B (zh) 使用順應式接合結構以接合半導體裝置之方法
TWI612696B (zh) 發光二極體（ｌｅｄ）結構及形成覆晶ｌｅｄ結構之方法
US20140084244A1 (en) Wafer Level Photonic Device Die Structure and Method of Making the Same
WO2013057668A1 (en) Led wafer bonded to carrier wafer for wafer level processing
TW201314959A (zh) 使用載體晶圓之發光二極體晶圓層次處理

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150421

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150421

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160815

R150 Certificate of patent or registration of utility model

Ref document number: 5990574

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250