JP5989721B2

JP5989721B2 - 無線周波数集積回路におけるインダクタのチューニングのための方法及び装置

Info

Publication number: JP5989721B2
Application number: JP2014158043A
Authority: JP
Inventors: アレン・ナン・ヒー
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2007-11-27
Filing date: 2014-08-01
Publication date: 2016-09-07
Anticipated expiration: 2028-11-26
Also published as: US20090134949A1; US8405467B2; TW200939621A; JP2011505104A; CY1116854T1; CN101874347B; KR101194213B1; WO2009070628A1; EP2227861B1; JP2015008486A; EP2227861A1; CN101874347A; KR20100097192A

Description

この開示の実施形態は、全般にインピーダンス整合回路に関し、より具体的には、無線周波数（ＲＦ）インピーダンス整合集積回路（ＩＣ）内でインダクタをチューニング可能な回路に関する。

無線周波数集積回路（ＲＦＩＣ）ネットワークは、ＲＦＩＣネットワーク内で種々のサブセクションを結合させるためのインピーダンス整合回路を利用し得る。インピーダンス整合回路は、ネットワークのサブセクション間での電力転送を改善し、及び／またはサブセクションの電気的な境界間で生じる信号反射を軽減するために使用され得る。このインピーダンス整合回路をＲＦＩＣ基板自身の上に直接形成することは、コストの低減を進めること、及びパッケージング効率を改善することのために有益であるかもしれない。

性能を改善するために整合ネットワークをチューニングすることは、回路設計者に対して難問を提示し得る。様々な回路素子（例えばインダクタ、キャパシタ等）のパラメータが多くの要因に依存するため、インピーダンス整合回路の性能は予測することが困難であり得る。一般的に、インピーダンス整合について十分な精度を得るには、インピーダンス整合ネットワークのチューニングに、反復試行錯誤法を用い得る。一般的なあるアプローチは、特定のオンチップ素子で最初の推測を行うことを含み、そしてその結果を測定して回路の有効性を判断することを含み得る。もし、この回路の性能が十分でなければ、インピーダンス整合回路内の回路素子は、異なる値を有する別のものに置き換えられ得る。このプロセスは、ＲＦネットワークが的確に動作する繰り返し単位であり得る。

回路素子の置き換えは、古い回路素子を物理的に取り除き、それを新しい回路素子で交換することによって行われ得る。しかしながら、このアプローチは、集積回路のダイ（die）上に置かれた回路素子の物理的な交換が困難になり得るにつれて、ほとんど実用的でないかもしれない。回路素子の物理的な交換は、集積回路の高価な金属スピン（metal spins）を含み得る。金属スピンは、追加のテープアウト（例えば、設計を製造に送ること）であり、回路の金属層は修正され、しかしシリコン層は変更せずに残す。

よりコスト効率の良いアプローチは、集積回路上に複数の回路素子（回路素子の“バンク”（bank））を設けること／形成することと、いずれが最良の性能を与えるかを判断するために、複数の回路素子から１つまたはそれ以上の回路素子を選択することとを含み得る。

インピーダンス整合回路は一般に、所望の周波数において共鳴効果を得るためにインダクタを使用し得る。従って、インピーダンス整合回路をチューニングするためには、インダクタのインダクタンス値を変更することが望ましいかもしれない。しかしながら、集積回路技術を用いて形成されたインダクタは、集積回路のダイ上において大きな空間面積を占め得る（例えば、一般的には縦３００μｍ横３００μｍ、またはそれ以上である）。従って、インダクタ値を変更するためにインダクタバンクを実装してインピーダンス整合回路の調整を助けることは、現実的ではないかもしれない。

よって、性能改善のために容易にそして安価にチューニングされ得るＲＦＩＣインピーダンス整合回路が必要とされている。

この発明の実施形態は、無線周波数（ＲＦ）集積回路内でインピーダンスの整合を取る装置を含み得る。この装置は、ＲＦ信号経路中に設けられた第１インピーダンス素子、集積回路上に形成され第１インピーダンス素子に接続された第１インダクタ、及び第１インダクタに直列接続され、第１インダクタとグランドノードとの間に設けられた調整可能な容量回路を備え、この調整可能な容量回路は、第１インダクタのインダクタンスをチューニングするために調整される。

この発明の別の実施形態は、インダクタをチューニングする方法を含み得る。この方法は、ＲＦ集積回路内のインダクタの目標インダクタンス値を確認することと、インダクタに結合される際に、調整可能な容量回路とインダクタの合成インピーダンスが確認された目標インダクタンス値にチューニングされるように、調整可能な容量回路の容量値を決定することとを含む。

この発明の別の実施形態は、インダクタをチューニングする装置を含み得る。この装置は、インダクタに結合される際に、調整可能な容量回路とインダクタとの合成インピーダンスが、無線周波数（ＲＦ）集積回路におけるインダクタにつき目標インダクタンス値にチューニングされるように、調整可能な容量回路の容量値を調整する手段を含む。

この発明の別の実施形態は、整合回路内でインダクタをチューニングする装置を含み得る。ＲＦ信号経路中に設けられた第１インピーダンス素子；集積回路上に形成され第１インピーダンス素子に接続された第１インダクタ；及び第１インダクタに直列接続され第１インダクタとグランドノードとの間に設けられた調整可能な容量回路、を備え、調整可能な容量回路は、調整可能な容量回路とインダクタの合成インピーダンスが、無線周波数（ＲＦ）集積回路におけるインダクタにつき目標インダクタンス値にチューニングされるように、容量値を調整するように構成されたロジックを有する制御器を備える装置。

添付図面は、この発明の実施形態の記述に役立つために与えられ、実施形態の例示のために与えられるに過ぎず、それを限定するものではない。
図１は、インピーダンス整合ネットワークを用いた典型的な送信機及び受信機を示すブロック図。図２は、チューニング可能なインダクタを有する典型的なインピーダンス整合回路の概略図。図３Ａは、典型的な調整可能な容量回路の概略図。図３Ｂは、典型的な調整可能な容量回路の概略図。図３Ｃは、典型的な調整可能な容量回路の概略図。図４Ａは、インピーダンス整合回路の種々の例の概略図。図４Ｂは、インピーダンス整合回路の種々の例の概略図。図４Ｃは、インピーダンス整合回路の種々の例の概略図。図５は、集積回路技術を用いて形成された典型的なインダクタ及びキャパシタの図。図６は、インピーダンス整合回路をチューニングする典型的なプロセスを示すフローチャート。

この発明の側面が、この発明の具体的な実施形態に向けられた関連する図面及び下記の記述に開示される。代わりうる実施形態が、この発明の範囲を逸脱することなく考え出され得る。更に、この発明の関連する詳細が不明確にならないよう、この発明の既知の要素は詳細には説明されず、または省略されるだろう。

用語“典型的”は、本明細書において“例（example）、事例（instance）、または例証（illustration）として与える”ことを意味するために用いられる。“典型的”として本明細書で述べられる実施形態は、他の実施形態より好適または有利なものとして必ずしも解釈されるものではない。同様に、用語“この発明の実施形態”は、この発明の全ての実施形態が、議論された特徴、効果、または動作モードを含むことを求めない。

図１は、この発明の種々の実施形態に従うインピーダンス整合デバイスを用いた典型的な送受信機１００を示すブロック図である。送受信機は、アンテナ１０５、インピーダンス整合ネットワーク（impedance matching network）１１０、送信機１１５、及び／または受信機１２０を含み得る。アプリケーション機器１２５は、送受信機１００に結合されて、信号を供給及び／または取得し得る。送受信機１００が送信モードで動作している際には、アプリケーション機器１２５によって供給された信号は最初に送信機１１５によって変調及び／または増幅され得る。変調及び／または増幅の後、この信号はインピーダンス整合ネットワーク１１０を通過し、そしてアンテナ１０５によって電磁波として大気中に放射され得る。受信モードの動作期間は、大気中に放射されている信号は、アンテナに作用して、これにより受信信号が生成され得る。受信信号は、インピーダンス整合ネットワーク１１０を通過して、その後受信機１２０へ進み、そこで増幅及び／または復調され得る。増幅及び／または復調の後、信号は種々の用途のため、アプリケーション機器１２５に供給され得る。

インピーダンス整合ネットワーク１１０は、送信機１１５／受信機１２０とアンテナ１０５との間の電力転送を改善するために使用され、またこれらのサブシステム間で生じる信号反射を軽減して、この信号の振幅及び／または位相特性を改善し得る。インピーダンス整合ネットワーク１１０は、１つまたはそれ以上のインピーダンス整合回路を含み得る。ある実施形態では、送信機１１５及び受信機は、インピーダンス整合ネットワーク１１０中で同じ回路を共有し得る。別のアプリケーションでは、送信機１１５及び受信機１２０に固有の別々のインピーダンス整合回路があっても良い。整合ネットワークは、個別の周波数領域特性を有し、これはその中の回路素子をチューニング（tuning）することにより変化され、これによりインピーダンス整合ネットワーク１１０の性能が向上され得る。そのようなチューニングの詳細は、図２の記述で以下に与えられる。

送受信機１００は、Bluetooth（登録商標）送受信機を含むあらゆるＲＦアプリケーションに使用されることが出来、それは例えばQualcommのBTS4000 seriesのようなものである。そのような送受信機は、例えば携帯電話のハンズフリーキット（hand-free kits）で使用され得る。その他のアプリケーションは、ＧＨｚの周波数帯域（例えば２．４ＧＨｚ）で動作するＩＥＥＥ８０２．１１ｘ（Ｗｉ−Ｆｉ）ネットワークを含み得る。送受信機１００はまた、送信機または受信機につき、別個のアンテナを用いても良い。あるアプリケーションでは、送受信機は送信機または受信機のみを含んでも良い。

アプリケーション機器１２５は、あらゆるタイプのアナログ及び／またはデジタル機器であって良く、更に情報処理、ネットワーキング、及び／またはその他のあらゆるタイプの通信機器であり得る。そのような機器は、これに限定されるものでは無いが、コンピュータ、携帯電話、携帯情報端末、携帯音楽機器、ヘッドセット、及び／またはその他のオーディオ機器等を含み得る。

図１は、インピーダンス整合ネットワーク１１０の１つの典型的な用途のみを例示する。インピーダンス整合ネットワーク１１０が幅広い種々のその他の電子的アプリケーションに使用され、送受信機、送信機、及び／または受信機のみにおける用途に限定されないことが理解されるべきである。また図１に示すように、インピーダンス整合ネットワークはアンテナ１０５に結合されなくても良く、ＲＦ信号を供給するケーブル、導波路などに結合されても良い。

図２は、インピーダンス整合ネットワーク１１０に含まれ得る典型的なインピーダンス整合回路２００の概略図である。インピーダンス整合回路２００は、インピーダンス整合回路２００の入力及び出力ポート間の信号経路に設けられたインピーダンス２０５を有し得る。図２に示す実施形態では、インダクタ２１０は、インピーダンス整合回路２００の出力側で、インピーダンス２０５に結合され得る（別の実施形態では、下で示すように、異なる構成を可能とし得る）。インダクタ２１０と直列に、調整可能な容量回路（adjustable capacitance circuit）２１５が存在し得る。調整可能な容量回路２１５の他方のノードは、グランドに結合され得る。

調整可能な容量回路２１５はインダクタ２１０と直列であるので、それらの合成インピーダンスは実効インダクタンス（effective inductance）Ｌeffとして考えられ、それは以下の式で表現され得る。

ここで、Ｌeff：インダクタＬ２１０の実効インダクタンスＬ：インダクタＬ２１０の実際のインダクタンス ω：信号の角周波数、及びＣeff：調整可能な容量ネットワーク２１５の実効容量、である。

上記の式から分かるように、実効容量Ｃeffは、インダクタ２１０のインダクタンスを部分的にキャンセルする。従って、調整可能な容量回路２１５の実効容量Ｃeffを変えることにより、実効インダクタンスＬeffが変化し、それによりインピーダンス整合回路２００の性能を改善するためのインダクタ２１０のチューニングを可能とする。更に、Ｌeffを変えることは、インピーダンス整合回路２００の共鳴周波数についての正確に制御された変化をもたらし得る。直接の信号経路内にあることから、調整可能なインピーダンス整合回路２００が、チューニングのために調整可能なインピーダンス２０５を使用しなくて良いことに留意する。チューニング可能な素子を信号の直接のパスに有することは、回路のノイズ量に悪影響を及ぼし得る。

インピーダンス２０５は、あらゆるタイプの既知の回路素子であって良く、例えばキャパシタ、インダクタ、及び／または抵抗のような回路素子である。更に、インピーダンス２０５は、既知の構成における複数のそのような回路素子であり得る。更に、インピーダンス２０５は受動素子に限られず、種々の種類のインピーダンス値を実現するために使用され得る能動素子（例えば他の受動回路素子に接続された増幅器、トランジスタの構成）を含み得る。インダクタ２１０はあらゆるタイプの受動インダクタであって良く、またはインダクタとして使われるように構成された能動素子及び受動素子の組み合わせであっても良い（例えばジャイレータ）。

調整可能な容量回路２１５は、あらゆるタイプの調整可能なキャパシタデバイスであり得る。更に、以下で述べられるように、調整可能な容量回路は、それぞれがスイッチで制御されて所望の容量値を生成する複数のキャパシタを用いて実装されることが出来る。スイッチは、ソフトウェアコマンドに基づいてコントローラ（例えばマイクロプロセッサ）によって操作され得る、トランジスタ（例えば、あらゆるタイプの金属−酸化物−半導体であり、ｎ型（ＮＭＯＳ）及び／またはｐ型（ＰＭＯＳ）のようなもの）のような能動素子であり得る。そのようなアレンジメントにより、製造直後、及びその後のいつでも、調整可能な容量回路のチューニングが可能とされ、このことは、長期間のドリフト（long term drift）についてのコンポーネントの補償に有用であり得る。あるいは、スイッチは、１度だけセット出来、その後は切り替えられない状態を有するデバイス（例えば、スイッチの設定がセットされるために結合され、または非結合（ヒューズの切断）され得るヒューズタイプのアレンジメント）として実現されても良い。デバイスが１度だけ調整されるように１度のみセット出来るスイッチを有することは、単純さゆえ、よりコスト効率が良いかもしれない。しかし、その後調整ができないため、長期間のフレキシビリティには欠けるかもしれない。

インピーダンス整合２００は、集積回路のダイ上に形成され、その中の回路素子はＩＣ製造技術を用いて実現され得る。例えば、キャパシタ、インダクタ、抵抗、及びスイッチ（例えばトランジスタ）は、フォトリソグラフィ、またはその他のタイプのエッチング／インプランテーション技術によって形成され得る。フォトリソグラフィは、シリコン層や金属層（例えば最大で１０）のような、特定の層上にデバイスを定める（define）ウェハ上のパターンを生成するために使用される工程を含み得る。インプランテーションは、シリコン層上の能動素子（例えばトランジスタ）を定めるための工程を含み得る。エッチングは、フォトマスク、またはシリコンまたは金属材料を除去するために使用され、そしてデバイス及び相互接続配線の形状を彫るために使用される得る工程を含む。デポジション（deposition）は、単層上の配線、または層間の接続のためのビアのような相互接続を形成するための金属の堆積のために使用され得る工程を含む。種々のＩＣ製造技術を使って、インダクタは金属配線を含む材料から形成され得る。

図３Ａ〜３Ｃは、調整可能な容量回路２１５を実現するための典型的な回路の概略図である。図３Ａは、スイッチＳ_１、Ｓ_２、…Ｓ_Ｎを用いて並列の配置に構成され得る複数のキャパシタＣ_１、Ｃ_２、…Ｃ_Ｎを有する調整可能な容量回路３００Ａを示す。各キャパシタＣ_Ｘは、直列に接続された対応するスイッチＳ_Ｘを有し、スイッチトキャパシタ（switched capacitor）を構成する。複数のキャパシタＣ_１、Ｃ_２、…Ｃ_Ｎ及びスイッチＳ_１、Ｓ_２、…Ｓ_Ｎは、スイッチトキャパシタアレイを形成する。スイッチＳ_１、Ｓ_２、…Ｓ_Ｎの各々は、特定の実効容量値Ｃeffを生成するために、制御器３１０によって制御され得る。この配置においては、Ｃeffは次の式によって表現され得る。

ここで、スイッチｓ_ｉがオンであればｓ_ｉ＝１であり、スイッチＳ_ｉがオフであれば、ｓ_ｉ＝０である。

図３Ｂは、スイッチＳ_１、Ｓ_２、…Ｓ_Ｎを用いて直列の配置に構成され得る複数のキャパシタＣ_１、Ｃ_２、…Ｃ_Ｎを有する調整可能な容量回路２１５の別の典型的な具現化を示す。各スイッチは、１つまたはそれ以上のキャパシタと並列に配置される。直列に接続されたキャパシタの総数は、スイッチＳ_１、Ｓ_２、…Ｓ_Ｎの配置に依存する。スイッチＳ_１、Ｓ_２、…Ｓ_Ｎの各々は、特定の実効容量値Ｃeffを生成するために、制御器３１５によって制御され得る。本配置においては、Ｃeffは次の式によって表現され得る。

ここで、Ｊはスイッチ番号であり、１からＮまでのうち、閉じられた最初のもののスイッチ番号である。

図３Ｃは、スイッチＳ_１、Ｓ_２、…Ｓ_Ｎを用いて直列の配置に構成され得る複数のキャパシタＣ_１、Ｃ_２、…Ｃ_Ｎを有する調整可能な容量回路２１５の、別の典型的な具現化を示す。ここで、各スイッチは、１つのキャパシタと並列に構成されている。直列に接続されたキャパシタの総数は、スイッチＳ_１、Ｓ_２、…Ｓ_Ｎの配置に依存する。スイッチＳ_１、Ｓ_２、…Ｓ_Ｎの各々は、特定の実効容量値Ｃeffを生成するために、制御器３２０によって制御され得る。この配置においては、Ｃeffは次の式によって表され得る。

ここで、スイッチｓ_ｉがオンの場合にはｓ_ｉ＝１であり、スイッチＳ_ｉがオフの場合にはｓ_ｉ＝０である。

あらゆる構成において、調整可能な容量回路２１５は、キャパシタＣ_１、Ｃ_２、…Ｃ_Ｎが、Ｌeffを変化させる際に均一のステップとなり得る値を有するように、形成され得る。これによりキャパシタは異なる値を有するようにされ、その結果、均一ではないキャパシタバンク（bank）及び／またはラダー（ladder）となる。

図４Ａ、４Ｂ、及び４Ｃは、インピーダンス整合回路の種々の実施形態の概略図である。図４Ａは、２次成分のハイパスフィルタ（a second order, high-pass circuit）である典型的なインピーダンス整合回路４００Ａを示す。インピーダンス整合回路４００Ａは、入力及び出力ポート間の信号経路に設けられたキャパシタ４０５を含む。キャパシタ４０５は、入力及び出力ポートのインピーダンス値に依存して、インダクタの左または右（図示する）に存在し得る。この実施形態では、インダクタ４１０は、インピーダンス整合回路４００Ａの入力側でキャパシタ４０５に結合され得る。調整可能な容量回路４１５は、インダクタ４１０に直列にされ得る。調整可能な容量回路４１５の他方のノードは、グランドに結合され得る。インピーダンス整合回路４００Ａでは、インピーダンス整合回路４００Ａを調整するために、調整可能な容量回路４１５によってインダクタ４１０がチューニングされ得る。キャパシタ４０５が信号経路中にあるため、回路のノイズ量を最小限にするためには、信号経路中にないインダクタ４１０をチューニングすることが望ましいかもしれない。

図４Ｂは、３次成分のＰＩ整合回路（third order PI matching circuit）である典型的なインピーダンス整合回路４００Ｂを示す。インピーダンス整合回路４００Ｂは、入力及び出力ポート間の信号経路中に設けられたキャパシタ４２０を含む。ここで、第１のインダクタ４２５は、インピーダンス整合回路の入力側でキャパシタ４２０に結合され、第２のインダクタ４３５は、回路４００Ｂの出力側でキャパシタ４２０に結合され得る。第１の調整可能な容量回路４３０は第１のインダクタ４２５に直列であり、第２の調整可能な容量回路４４０は第２のインダクタ４３５に直列であり得る。各調整可能な容量回路４３０及び４４０の他方のノードは、グランドに接続され得る。本実施形態では、インピーダンス整合回路４００Ｂは、第１のインダクタ４２５及び第２のインダクタ２３５を、独立してまたは協調してチューニングすることが出来、これにより最良のインピーダンス整合を得る。

図４Ｃは、３次成分のＴ整合回路（third order T matching circuit）である典型的なインピーダンス整合回路４００Ｃを示す。インピーダンス整合回路４００Ｃは、共に入力及び出力ポート間の信号経路中に設けられた、第１のキャパシタ４４５及び第２のキャパシタ４５５を含む。この実施形態では、インダクタ４５０は、第１のキャパシタ４４５と第２のキャパシタ４５５とを接続するノードに結合され得る。調整可能な容量回路４６０は、インダクタ４５０と直列にされ得る。調整可能な容量回路４６０の他方のノードは、グランドに結合され得る。インピーダンス整合回路４００Ｃでは、インダクタ４５０は、インピーダンス整合回路４００Ｃを調整するために、調整可能な容量回路４６０によってチューニングされ得る。

図５は、この発明の種々の実施形態に合致され得る集積回路技術を用いて形成された典型的なインダクタ及びキャパシタの図である。インダクタ５０５は、誘導的な効果（inductive effect）を生成するため、磁束を集中させ得るパターンで金属ストリップを設けることにより、集積回路のダイ上に形成され得る（ここで、インダクタ５０５は、らせん状のパターンで実現されている）。キャパシタ素子５１０もまた示されている。インダクタ５０５は、金属層の形成において、リソグラフィ、化学的またはプラズマエッチング、デポジションまたはメタライゼーション（deposition or metallization）、機械的化学的研磨などを用いて形成され得る。図から分かるように、インダクタ５０５は、キャパシタ５１０が使用するよりも非常に大きいダイ上の表面積を使用する（例えば、インダクタ５０５では３００μｍ×３００μｍ＝９００００μｍ^２であるのに対して、ひとつのキャパシタ５１０では。４μｍ×１０μｍ＝４０μｍ^２）。インダクタがキャパシタよりも非常に大きいであろうことを考えれば、インダクタアレイではなく調整可能なキャパシタアレイを使用することが、スペースの面でより効果的である。

図６は、インピーダンス整合回路をチューニングするための典型的なプロセス６００を示すフローチャートである。まず、インピーダンス整合回路をチューニングするための適切な値であろう、目標となるインダクタンスを確認し得る（ブロック６１０）。目標となるインダクタンスは、回路設計者に体験に基づく経験による方法を用いて、または回路モデリングにより決定され得る。目標となるインダクタンス値に基づき、予測されるプロセスエラー、チューニングレンジが決定される。そして、インダクタ及びキャパシタの値が選択されて、目標となるインダクタンス及びチューニングレンジの補償範囲を確保する。次に、インダクタ２１０を目標となるインダクタンス値にチューニングする調整可能な容量ネットワーク２１５の実効容量値が決定され得る（Ｃeff）（ブロック６１５）。容量値が決定されると、制御器３１０／３１５は、インダクタ２１０が適切なインダクタンスＬeffにチューニングされるように、適切な実効容量Ｃeffを得るために活性化させる１つまたはそれ以上のスイッチを決定し得る（ブロック６１５）。

上述の開示は、この発明の例示的な実施形態を示しているが、種々の修正及び変形が、添付の特許請求の範囲によって定義されたようなこの発明の範囲を逸脱することなく、本明細書においてなされ得ることに留意すべきである。本明細書で述べられた発明の実施形態に従った方法の請求項の機能、ステップ、及び／または動作は、特定の順序で実行される必要はない。更に、この発明の要素が単数で述べられ、または請求項で述べられていても、単数であることの限定が明示的に示されない限り、複数であることが意図される。
以下に、親出願（特願２０１０−５３６１４７）の当初の特許請求の範囲に記載された発明を付記する。
（付記１）
無線周波数（ＲＦ）集積回路内でインピーダンスの整合を取る装置であって、
ＲＦ信号経路中に設けられた第１インピーダンス素子と、
前記集積回路上に形成され、前記第１インピーダンス素子に接続された第１インダクタと、
前記第１インダクタに直列に接続され、前記第１インダクタとグランドノードとの間に設けられ、前記第１インダクタのインダクタンスをチューニングするために調整される、調整可能な容量回路と
を備える装置。
（付記２）
前記調整可能な容量回路は、
複数のキャパシタ及びスイッチを有するチューニング可能なキャパシタアレイを備え、
各スイッチは、そのオン／オフ状態が前記チューニング可能なキャパシタアレイの容量に作用するように構成される、付記１に従った装置。
（付記３）
前記複数のキャパシタ及びスイッチのうち、各キャパシタはスイッチに直列に接続されてスイッチトキャパシタを構成し、複数の前記スイッチトキャパシタは並列に接続される、付記２に従った装置
（付記４）
前記調整可能な容量は次の式によって表され、

ここで、スイッチｓ _ｉがオンの場合にはｓ _ｉ＝１であり、スイッチｓ _ｉがオフの場合にはｓ _ｉ＝０である、付記３に従った装置。
（付記５）
前記複数のキャパシタ及びスイッチのうち、各スイッチは少なくとも１つのキャパシタに並列に接続され、前記少なくとも１つのキャパシタは直列に接続される、付記２に従った装置。
（付記６）
前記調整可能な容量は次の式によって表され、

ここでＪは、１からＮのうちの、閉じられた最初のスイッチのスイッチ番号に等しい、付記５に従った装置。
（付記７）
前記複数のキャパシタ及びスイッチのうち、各キャパシタは１つのスイッチに並列に接続されてスイッチトキャパシタを構成し、複数の前記スイッチトキャパシタは直列に接続される、付記２に従った装置。
（付記８）
前記調整可能な容量は次の式によって表され、

ここでスイッチｓ _ｉがオンの場合にはｓ _ｉ＝１であり、スイッチｓ _ｉがオフの場合にはｓ _ｉ＝０である、付記７に従った装置。
（付記９）
前記複数のスイッチは、ソフトウェアによって制御可能なトランジスタを備える、付記２に従った装置。
（付記１０）
前記トランジスタは、ｎ型の金属−酸化物−半導体（ＮＭＯＳ）デバイスである、付記９に従った装置。
（付記１１）
前記第１インピーダンス素子は、キャパシタを備える、付記１に従った装置。
（付記１２）
前記調整可能な容量回路は、２．４ＧＨｚの周波数帯域で使用される、付記１に従った装置。
（付記１３）
前記集積回路上に形成され、前記第１インピーダンス素子に接続された第２インダクタと、
前記第２インダクタに直列に接続され、前記第２インダクタとグランドノードとの間に設けられた第２調整可能な容量回路と
を更に備え、前記第１インピーダンス素子は、前記第１、第２インダクタの間に設けられ、
前記第２調整可能な容量回路は、前記第２インダクタのインダクタンスをチューニングするために調整される、付記１に従った装置。
（付記１４）
前記ＲＦ信号経路中に設けられ、前記第１インダクタ及び前記第１インピーダンス素子に接続された第２インピーダンス素子を更に備える、付記１に従った装置。
（付記１５）
前記第１インダクタは、磁束を集中させるパターンに形成された金属ストリップを備える、付記１に従った装置。
（付記１６）
前記金属ストリップは、らせん状のパターンを用いて形成される、付記１５に従った装置。
（付記１７）
インダクタをチューニングする方法であって、
前記インダクタに結合される際に、調整可能な容量回路と前記インダクタとの合成インピーダンスが、無線周波数（ＲＦ）集積回路におけるインダクタについての目標となるインダクタンスにチューニングされるように、前記調整可能な容量回路の容量値を調整すること
を備える方法。
（付記１８）
前記調整可能な容量回路は、複数のキャパシタ及びスイッチを含むチューニング可能なキャパシタアレイであり、前記方法は、
前記チューニング可能なキャパシタアレイが、決定された容量値にセットされるように、前記複数のスイッチの設定をセットすること
を更に備える、付記１７に従った方法。
（付記１９）
インダクタをチューニングする装置であって、
前記インダクタに結合される際に、調整可能な容量回路と前記インダクタとの合成インピーダンスが、無線周波数（ＲＦ）集積回路におけるインダクタについての目標となるインダクタンスにチューニングされるように、前記調整可能な容量回路の容量値を調整する手段
を備える装置。
（付記２０）
前記調整可能な容量回路は、複数のキャパシタ及びスイッチを含むチューニング可能なキャパシタアレイであり、前記装置は、
前記チューニング可能なキャパシタアレイが、決定された容量値にセットされるように、前記複数のスイッチの設定を選択する手段
を更に備える、付記１９に従ったインダクタをチューニングする装置。
（付記２１）
整合回路内でインダクタをチューニングする装置であって、
ＲＦ信号経路中に設けられた第１インピーダンス素子と、
集積回路上に形成され、前記第１インピーダンス素子に接続された第１インダクタと、
前記第１インダクタに直列に接続され、前記第１インダクタとグランドノードとの間に設けられ、前記第１インダクタのインダクタンスをチューニングするために調整される、調整可能な容量回路と
を備え、前記調整可能な容量回路は、前記調整可能な容量回路と前記インダクタとの合成インピーダンスが、無線周波数（ＲＦ）集積回路におけるインダクタについての目標となるインダクタンスにチューニングされるように、前記調整可能な容量値を調整するように構成されたロジックを有する制御器を備える、装置。
（付記２２）
前記調整可能な容量回路は、
複数のキャパシタ及びスイッチを含むチューニング可能なキャパシタアレイを更に備え、
前記コントローラは、前記容量値を調整するために前記複数のスイッチの設定をセットするように構成されたロジックを含む、付記２１に従った装置。
（付記２３）
前記複数のキャパシタ及びスイッチのうち、各キャパシタはスイッチに直列に接続されてスイッチトキャパシタを構成し、複数の前記スイッチトキャパシタは並列に接続される、付記２２に従った装置
（付記２４）
前記複数のキャパシタ及びスイッチのうち、各スイッチは少なくとも１つのキャパシタに並列に接続され、前記少なくとも１つのキャパシタは直列に接続される、付記２２に従った装置。
（付記２５）
前記複数のキャパシタ及びスイッチのうち、各キャパシタは１つのスイッチに並列に接続されてスイッチトキャパシタを構成し、複数のスイッチトキャパシタは直列に接続される、付記２２に従った装置。

Claims

ＧＨｚ周波数レンジで動作する無線周波数（ＲＦ）集積回路内でインピーダンスを整合するための装置であって、
ＲＦ信号経路中に設けられた第１のインピーダンス素子と、
前記ＲＦ集積回路上に組み立てられ、前記第１のインピーダンス素子に接続された第１のインダクタと、
前記第１のインダクタとグランドノードとの間で前記第１のインダクタと直列に接続された調整可能な容量回路、ここにおいて前記調整可能な容量回路は、コントローラ、複数の容量及び複数のスイッチを有する同調可能な容量アレイを具備することを特徴とする、と、
を備え、
前記第１のインダクタの実効インダクタンスを変化させる時、前記調整可能な容量回路は、前記複数の容量が前記実効インダクタンスに均一なステップをもたらすような値を有するように作られ、
前記容量の各々は、前記複数のスイッチのうちの１つのスイッチによって制御され、
前記コントローラは、前記調整可能な容量回路及び前記第１のインダクタの組み合わされたインピーダンスがＲＦ集積回路中のインダクタに関するターゲットとする実効インダクタンス値に同調されるように、前記調整可能な容量回路の実効容量値を調整するよう構成され、
前記容量値を調整することは、そのオン／オフ状態が、前記同調可能な容量アレイの前記容量値に作用するように各々のスイッチを構成することを備える、装置。
オンオフ状態中のスイッチの各々の組み合わせは、所定の容量値を生み出す、請求項１の装置。
前記複数の容量及びスイッチから、各々の容量はスイッチドキャパシタを形成するためにスイッチと直列に接続され、前記複数のスイッチドキャパシタは並列に接続される、請求項２の装置。
前記実効容量値は次の式によって表される、

ここで、Ｃ _eff は前記実効容量値、Ｃ _ｉは前記スイッチドキャパシタを構成するキャパシタであり、スイッチｓ_ｉがオンの場合にはｓ_ｉ＝１であり、スイッチｓ_ｉがオフの場合にはｓ_ｉ＝０である、請求項３の装置。
前記複数の容量及びスイッチから、各々のスイッチは、少なくとも１つのキャパシタと並列に接続され、ここにおいて前記複数の容量は直列に接続される、請求項２の装置。
前記実効容量値は次の式によって表される、

ここで、Ｃ _eff は前記実効容量値、Ｃ _ｉはスイッチドキャパシタを構成するキャパシタであり、Ｊは、１からＮのうちの、閉じられた最初のスイッチのスイッチ番号に等しい、請求項５の装置。
前記複数の容量及びスイッチから、各々の容量はスイッチドキャパシタを構成するよう、１つのスイッチと並列に接続され、前記複数のスイッチドキャパシタは直列で接続される、請求項２の装置。
前記実効容量値は次の式によって表される、

ここで、Ｃ _eff は前記実効容量値、Ｃ _ｉは前記スイッチドキャパシタを構成するキャパシタであり、スイッチｓ_ｉがオンの場合にはｓ_ｉ＝１であり、スイッチｓ_ｉがオフの場合にはｓ_ｉ＝０である、請求項７の装置。
前記複数のスイッチは、ソフトウェアによって制御可能であるトランジスタを具備する、請求項２の装置。
前記トランジスタは、ｎ型の金属−酸化物−半導体、ＮＭＯＳ、デバイスである、請求項９の装置。
前記調整可能な容量回路は、２．４ＧＨｚの周波数での使用のために構成される、請求項１の装置。
前記ＲＦ集積回路上に組み立てられ、前記第１のインピーダンス素子に接続された第２のインダクタ、ここにおいて前記第１のインピーダンス素子は、前記第１及び第２のインダクタの間に設置される、と、
前記第２のインダクタと直列に接続され、前記第２のインダクタとグランドノードとの間に設置された第２の調整可能な容量回路、ここにおいて前記第２の調整可能な容量回路は前記第２のインダクタの前記実効インダクタンスを同調するために調整される、と、
を更に備える、請求項１の装置。
前記ＲＦ信号経路中に設けられ、前記第１のインダクタ及び前記第１のインピーダンス素子に接続された第２のインピーダンス素子を更に備える、請求項１の装置。
前記第１のインダクタは、磁束を集束させるためのパターンに形成された金属ストリップを備える、請求項１の装置。
前記金属ストリップは、らせん状のパターンを用いて形成される、請求項１４の装置。
ＧＨｚ周波数レンジで動作する無線周波数（ＲＦ）集積回路内でのインピーダンスを整合させる方法であって、
第１のインダクタに関して目標とするインダクタンス値を確定することと、
前記目標とするインダクタンス値に前記第１のインダクタを調整する容量値を決定することと、
調整可能な容量回路を前記容量値に設定することと、
を具備し、
前記調整可能な容量回路は、コントローラ、複数の容量及び複数のスイッチを有する同調可能な容量アレイを具備し、
前記複数の容量の各々は、前記複数のスイッチのうちの１つのスイッチによって制御され、
前記第１のインダクタの実効インダクタンスを変化させる時、前記調整可能な容量回路は、前記複数の容量が前記実効インダクタンスに均一なステップをもたらすような値を有するように作られ、
前記コントローラは、前記調整可能な容量回路及び前記第１のインダクタの組み合わせたインピーダンスが、ＲＦ集積回路中のインダクタに関するターゲットとする実効インダクタンス値に調整されるよう前記調整可能な容量回路の実効容量値を調整するよう構成され、
前記容量値を調整することは、そのオン／オフ状態が、前記同調可能な容量アレイの前記容量値に作用するように各々のスイッチを構成することを備える、方法。