JP5988304B2 - 薄膜トランジスタおよびその製造方法 - Google Patents

薄膜トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP5988304B2
JP5988304B2 JP2013045952A JP2013045952A JP5988304B2 JP 5988304 B2 JP5988304 B2 JP 5988304B2 JP 2013045952 A JP2013045952 A JP 2013045952A JP 2013045952 A JP2013045952 A JP 2013045952A JP 5988304 B2 JP5988304 B2 JP 5988304B2
Authority
JP
Japan
Prior art keywords
thin film
carbon nanowall
channel layer
silicon substrate
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013045952A
Other languages
English (en)
Other versions
JP2014175418A (ja
Inventor
敏男 河原
敏男 河原
一将 岡本
一将 岡本
松本　和彦
和彦 松本
里佐 宇都宮
里佐 宇都宮
晃明 松葉
晃明 松葉
松本　均
均 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hokkaido University NUC
Nissin Electric Co Ltd
Osaka University NUC
Chubu University Educational Foundation
Original Assignee
Hokkaido University NUC
Nissin Electric Co Ltd
Osaka University NUC
Chubu University Educational Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hokkaido University NUC, Nissin Electric Co Ltd, Osaka University NUC, Chubu University Educational Foundation filed Critical Hokkaido University NUC
Priority to JP2013045952A priority Critical patent/JP5988304B2/ja
Priority to PCT/JP2014/054213 priority patent/WO2014136591A1/ja
Publication of JP2014175418A publication Critical patent/JP2014175418A/ja
Application granted granted Critical
Publication of JP5988304B2 publication Critical patent/JP5988304B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

この発明は、薄膜トランジスタおよびその製造方法に関するものである。
従来、カーボンナノウォールを用いた縦型電流駆動デバイスが知られている（特許文献１）。
図３１は、従来の縦型電流駆動デバイスの概略図である。図３１を参照して、従来の縦型電流駆動デバイス５００は、カーボンナノウォール５０１と、ソース電極５０２と、ドレイン電極５０３と、ゲート電極５０４とを備える。
カーボンナノウォール５０１は、数層のグラフェンシートが積層された構造からなる。
ソース電極５０２は、カーボンナノウォール５０１の一方端に配置され、ドレイン電極５０３は、カーボンナノウォール５０１の頂部においてカーボンナノウォール４０１の最表面または最下面に接して配置される。ゲート電極５０４は、カーボンナノウォール５０１の最表面に接して配置される。
特開２００６−２７２４９１号公報
しかし、特許文献１には、ソース電極およびドレイン電極がチャネル層と同じ材料からなることが記載されていないため、縦型電流駆動デバイスの駆動電圧を低くすることが困難であるという問題がある。
そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、駆動電圧の低減が可能な薄膜トランジスタを提供することである。
また、この発明の別の目的は、駆動電圧の低減が可能な薄膜トランジスタの製造方法を提供することである。
この発明の実施の形態によれば、薄膜トランジスタは、シリコン基板と、チャネル層と、ソース電極と、ドレイン電極と、ゲート電極と、絶縁膜とを備える。シリコン基板は、一主面に凹凸形状がストライプ状または碁盤目状に形成される。チャネル層は、凹凸形状の凸部の長さ方向に沿って凸部上に配置され、シリコン基板の法線方向に成長したグラフェンまたはカーボンナノウォール薄膜からなる。ソース電極は、グラフェンまたはカーボンナノウォール薄膜においてグラフェンまたはカーボンナノウォール薄膜の厚み方向に平行な第１の側面に接し、金属カーボンナノウォール薄膜からなる。ドレイン電極は、グラフェンまたはカーボンナノウォール薄膜の面内方向においてソース電極に対向するように配置され、グラフェンまたはカーボンナノウォール薄膜において第１の側面に対向する第２の側面に接し、金属カーボンナノウォール薄膜からなる。絶縁膜は、グラフェンまたはカーボンナノウォール薄膜とゲート電極との間に配置される。
また、この発明の実施の形態によれば、薄膜トランジスタの製造方法は、カーボンナノウォール薄膜をチャネル層として用いた薄膜トランジスタの製造方法であって、シリコン基板の一主面に凹凸形状をストライプ状または碁盤目状に形成する第１の工程と、チャネル層となるカーボンナノウォール薄膜と、ソース電極となる第１の金属カーボンナノウォール薄膜と、ドレイン電極となる第２の金属カーボンナノウォール薄膜とを、凹凸形状の凸部の長さ方向に沿って凸部上に同時に形成する第２の工程と、チャネル層のカーボンナノウォール薄膜に対向して絶縁膜を形成する第３の工程と、絶縁膜に接してゲート電極を形成する第４の工程とを備える。
更に、この発明の実施の形態によれば、薄膜トランジスタの製造方法は、カーボンナノウォール薄膜をチャネル層として用いた薄膜トランジスタの製造方法であって、シリコン基板の一主面に凹凸形状をストライプ状または碁盤目状に形成する第１の工程と、金属カーボンナノウォール薄膜を凹凸形状の凸部の長さ方向に沿って前記凸部上に形成する第２の工程と、金属カーボンナノウォール薄膜の一部分にドーパントをドーピングして一部分を半導体特性を有するカーボンナノウォール薄膜に変化させ、カーボンナノウォール薄膜からなるチャネル層と、第１の金属カーボンナノウォール薄膜からなるソース電極と、第２の金属カーボンナノウォール薄膜からなるドレイン電極とを凸部上に形成する第３の工程と、チャネル層のカーボンナノウォール薄膜に対向して絶縁膜を形成する第４の工程と、絶縁膜に接してゲート電極を形成する第５の工程とを備える。
この発明の実施の形態による薄膜トランジスタにおいては、チャネル層、ソース電極およびドレイン電極は、炭素原子が配列された同じ材料からなる。その結果、チャネル層と、ソース電極およびドレイン電極との間に電位的な障壁及び接触抵抗が無い。
従って、チャネル層に電流を流すためにソース電極とドレイン電極との間に印加する駆動電圧及び損失を低くできる。
また、この発明の実施の形態による薄膜トランジスタの製造方法は、カーボンナノウォール薄膜をチャネル層として用いた薄膜トランジスタの製造方法であって、チャネル層となるカーボンナノウォール薄膜と、ソース電極となる第１の金属カーボンナノウォール薄膜と、ドレイン電極となる第２の金属カーボンナノウォール薄膜とを同時に形成する。
従って、駆動電圧の低い薄膜トランジスタを製造できる。また、工程数を少なくして薄膜トランジスタを製造できる。
更に、この発明の実施の形態による薄膜トランジスタの製造方法は、カーボンナノウォール薄膜をチャネル層として用いた薄膜トランジスタの製造方法であって、金属カーボンナノウォール薄膜の一部分をカーボンナノウォール薄膜に変えてカーボンナノウォール薄膜からなるチャネル層と、第１の金属カーボンナノウォール薄膜からなるソース電極と、第２の金属カーボンナノウォール薄膜からなるドレイン電極とを形成する。
従って、駆動電圧の低い薄膜トランジスタを製造できる。また、チャネル層、ソース電極およびドレイン電極を形成する工程数を少なくして薄膜トランジスタを製造できる。
この発明の実施の形態１による薄膜トランジスタの構成を示す断面図である。 図１に示すＡ方向から見た薄膜トランジスタの平面図である。 図１および図２に示すシリコン基板、チャネル層、ソース電極およびドレイン電極の斜視図である。 図１に示すチャネル層を構成するグラフェンと、ソース電極およびドレイン電極を構成する金属カーボンナノウォール薄膜とを製造するプラズマ装置の構成を示す断面図である。 図４に示す整合回路側から見た平面導体、給電電極および終端電極の平面図である。 Ｙ方向の平面導体の断面図およびプラズマ密度を示す図である。 図１および図２に示す薄膜トランジスタの製造方法を示す第１の工程図である。 図１および図２に示す薄膜トランジスタの製造方法を示す第２の工程図である。 実施の形態２による薄膜トランジスタの構成を示す断面図である。 図９に示すＡ方向から見た薄膜トランジスタの平面図である。 図９および図１０に示す薄膜トランジスタの製造方法を示す第１の工程図である。 図９および図１０に示す薄膜トランジスタの製造方法を示す第２の工程図である。 図９および図１０に示す薄膜トランジスタの製造方法を示す第３の工程図である。 実施の形態３による薄膜トランジスタの構成を示す断面図である。 図１４に示すＡ方向から見た薄膜トランジスタの平面図である。 図１４および図１５に示すシリコン基板、チャネル層、ソース電極およびドレイン電極の斜視図である。 図１４および図１５に示す薄膜トランジスタの製造方法を示す工程図である。 実施の形態３による別の薄膜トランジスタの構成を示す断面図である。 図１８に示すＡ方向から見た薄膜トランジスタの平面図である。 図１８および図１９に示す薄膜トランジスタの製造方法を示す第１の工程図である。 図１８および図１９に示す薄膜トランジスタの製造方法を示す第２の工程図である。 実施の形態４による薄膜トランジスタの構成を示す断面図である。 図２２に示すＡ方向から見た薄膜トランジスタの平面図である。 図２２および図２３に示す薄膜トランジスタの製造方法を示す第１の工程図である。 図２２および図２３に示す薄膜トランジスタの製造方法を示す第２の工程図である。 実施の形態４による別の薄膜トランジスタの構成を示す断面図である。 図２６に示すＡ方向から見た薄膜トランジスタの平面図である。 図２６および図２７に示す薄膜トランジスタの製造方法を示す第１の工程図である。 図２６および図２７に示す薄膜トランジスタの製造方法を示す第２の工程図である。 図２６および図２７に示す薄膜トランジスタの製造方法を示す第３の工程図である。 従来の縦型電流駆動デバイスの概略図である。
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
［実施の形態１］
図１は、この発明の実施の形態１による薄膜トランジスタの構成を示す断面図である。また、図２は、図１に示すＡ方向から見た薄膜トランジスタの平面図である。
図１および図２を参照して、この発明の実施の形態１による薄膜トランジスタ１０は、シリコン基板１と、チャネル層２と、ソース電極３と、ドレイン電極４と、絶縁膜５と、ゲート電極６とを備える。
シリコン基板１は、ｎ型単結晶シリコン、ｐ型単結晶シリコン、ｎ型多結晶シリコンおよびｐ型多結晶シリコンのいずれかからなる。そして、シリコン基板１は、例えば、０．１〜１Ω・ｃｍの比抵抗を有する。
チャネル層２は、シリコン基板１の一主面上に配置される。そして、チャネル層２は、グラフェンからなり、シリコン基板１に略垂直に配置される。
なお、この明細書においては、グラフェンとは、２次元の平面状炭素シートを言う。
ソース電極３は、シリコン基板１の面内方向において、チャネル層２の一方端に接して配置される。そして、ソース電極３は、金属カーボンナノウォール薄膜からなる。ドレイン電極４は、シリコン基板１の面内方向において、ソース電極３に対向するようにチャネル層２の他方端に接して配置される。そして、ドレイン電極４は、金属カーボンナノウォール薄膜からなる。
なお、この明細書においては、金属カーボンナノウォール薄膜とは、電流−電圧特性が直線状のカーボンナノウォール薄膜を言う。
絶縁膜５は、例えば、二酸化シリコン（ＳｉＯ２）からなる。そして、絶縁膜５は、シリコン基板１のチャネル層２が配置された一主面と反対側の表面に接して配置される。
ゲート電極６は、絶縁膜５に接して配置される。そして、ゲート電極６は、例えば、Ｔｉ／Ａｕの積層構造からなる。この場合、Ｔｉの厚みは、例えば、１０ｎｍであり、Ａｕの厚みは、例えば、２０ｎｍである。
図３は、図１および図２に示すシリコン基板１、チャネル層２、ソース電極３およびドレイン電極４の斜視図である。
図３を参照して、シリコン基板１は、凸部１１と凹部１２とを含む。凸部１１および凹部１２は、方向ＤＲ１に沿ってシリコン基板１の一主面に形成される。方向ＤＲ１における凸部１１および凹部１２の長さは、シリコン基板１の長さと同じであっても、シリコン基板１の長さよりも短くてもよい。凸部１１および凹部１２は、方向ＤＲ１に垂直な方向ＤＲ２において、交互に形成される。凸部１１は、方向ＤＲ２において、０．１〜０．５μｍの長さを有する。凹部１２は、方向ＤＲ２において、０．６〜１．５μｍの長さを有する。即ち、凸部１１は、０．１〜０．５μｍの幅を有し、凹部１２は、０．６〜１．５μｍの幅を有する。また、凸部１１の高さ（＝凹部１２の深さ）は、０．３〜０．６μｍである。
このように、シリコン基板１は、ストライプ状に配置された凹凸形状を一主面に有する。
チャネル層２を構成するグラフェンは、シリコン基板１の凸部１１の長さ方向（＝方向ＤＲ１）に沿って凸部１１上に形成される。
そして、グラフェンは、０．３〜１５ｎｍの厚み、５〜１０μｍの長さ（方向ＤＲ１における長さ）および０．０００３〜１０μｍの高さを有する。
このように、グラフェンは、シリコン基板１の凸部１１の長さ方向に沿って配列される。
ソース電極３は、チャネル層２（グラフェン）の厚み方向に平行な側面２Ａに接するようにシリコン基板１の凸部１１上に配置される。
ドレイン電極４は、チャネル層２（グラフェン）の厚み方向に平行な側面２Ａに対向する側面２Ｂに接するようにシリコン基板１の凸部１１上に配置される。
このように、チャネル層２、ソース電極３およびドレイン電極４は、シリコン基板１の凸部１１の長さ方向（方向ＤＲ１）に沿って直線状に配置される。
所望の電圧をゲート電極６に印加すると、チャネル層２を構成するグラフェンのシリコン基板１側に電子または正孔が誘起される。そして、電子または正孔が誘起された状態で所望の電圧をソース電極３とドレイン電極４との間に印加すると、グラフェンの電子または正孔が誘起された領域を介して、電流がソース電極３とドレイン電極４との間に流れる。この場合、ソース電極３とドレイン電極４との間に流れる電流値は、ゲート電極６に印加される電圧によって制御される。
薄膜トランジスタ１０においては、チャネル層２がグラフェンからなり、ソース電極３およびドレイン電極４が金属カーボンナノウォール薄膜からなるので、チャネル層２、ソース電極３およびドレイン電極４は、炭素原子が配列された同じ材料からなる。その結果、チャネル層２とソース電極３およびドレイン電極４との間に電位的な障壁が存在しない。
従って、チャネル層２に電流を流すためにソース電極３とドレイン電極４との間に印加する駆動電圧を低くできる。
このように、薄膜トランジスタ１０は、グラフェンをチャネル層２として用いた薄膜トランジスタである。また、薄膜トランジスタ１０は、ゲート電極６がチャネル層２の下側に配置されたバックゲート型の薄膜トランジスタである。
図４は、図１に示すチャネル層２を構成するグラフェンと、ソース電極３およびドレイン電極４を構成する金属カーボンナノウォール薄膜とを製造するプラズマ装置の構成を示す断面図である。図４を参照して、プラズマ装置１００は、真空容器２０と、天板２６と、排気口２７と、ガス導入部２８と、ホルダ３２と、ヒータ３４と、軸３６と、軸受部３８と、マスク４２と、仕切り板４４と、平面導体５０と、給電電極５２と、終端電極５４と、絶縁フランジ５６と、パッキン５７，５８と、シールドボックス６０と、高周波電源６２と、整合回路６４と、接続導体６８，６９とを備える。
真空容器２０は、金属製であり、排気口２７を介して真空排気装置に接続される。また、真空容器２０は、電気的に接地ノードに接続される。天板２６は、真空容器２０の上側を塞ぐように真空容器２０に接して配置される。この場合、真空容器２０と天板２６との間には、真空シール用のパッキン５７が配置される。
ガス導入部２８は、真空容器２０内において仕切り板４４よりも上側に配置される。軸３６は、軸受部３８を介して真空容器２０の底面に固定される。ホルダ３２は、軸３６の一方端に固定される。ヒータ３４は、ホルダ３２内に配置される。マスク４２は、ホルダ３２の周縁部においてホルダ３２上に配置される。仕切り板４４は、ホルダ３２よりも上側において真空容器２０とホルダ３２との間を塞ぐように真空容器２０の側壁に固定される。
給電電極５２および終端電極５４は、絶縁フランジ５６を介して天板２６に固定される。この場合、天板２６と絶縁フランジ５６との間には、真空シール用のパッキン５８が配置される。
平面導体５０は、Ｘ方向における両端部がそれぞれ給電電極５２および終端電極５４に接するように配置される。
給電電極５２および終端電極５４は、後述するようにＹ方向（図４の紙面に垂直な方向）において平面導体５０とほぼ同じ長さを有する。そして、給電電極５２は、接続導体６８によって整合回路６４の出力バー６６に接続される。終端電極５４は、接続導体６９を介してシールドボックス６０に接続される。平面導体５０、給電電極５２および終端電極５４は、例えば、銅およびアルミニウム等からなる。
シールドボックス６０は、真空容器２０の上側に配置され、天板２６に接する。高周波電源６２は、整合回路６４と接地ノードとの間に接続される。整合回路６４は、シールドボックス６０上に配置される。
接続導体６８，６９は、Ｙ方向において給電電極５２および終端電極５４とほぼ同じ長さを有する板形状からなる。
ガス導入部２８は、ガスボンベ（図示せず）から供給されたメタン（ＣＨ４）ガスおよび水素（Ｈ２）ガス等のガス２９を真空容器２０内に供給する。ホルダ３２は、シリコン基板１を支持する。ヒータ３４は、シリコン基板１を所望の温度に加熱する。軸３６は、ホルダ３２を支持する。マスク４２は、シリコン基板１の周縁部を覆う。これによって、生成物がシリコン基板１の周縁部に形成されるのを防止できる。仕切り板４４は、プラズマ７０がシリコン基板１の保持機構に達するのを防止する。
給電電極５２は、接続導体６８から供給された高周波電流を平面導体５０に流す。終端電極５４は、平面導体５０の端部を直接またはキャパシタを介して接地ノードに接続し、高周波電源６２から平面導体５０にかけて高周波電流の閉ループを作る。
高周波電源６２は、例えば、１３．５６ＭＨｚの高周波電力を整合回路６４へ供給する。整合回路６４は、高周波電源６２から供給された高周波電力を反射を抑制して接続導体６８に供給する。
図５は、図４に示す整合回路６４側から見た平面導体５０、給電電極５２および終端電極５４の平面図である。図５を参照して、平面導体５０は、例えば、長方形の平面形状からなり、辺５０ａ，５０ｂを有する。辺５０ａは、辺５０ｂよりも長い。そして、辺５０ａは、Ｘ方向に沿って配置され、辺５０ｂは、Ｙ方向に沿って配置される。
給電電極５２および終端電極５４は、それぞれ、平面導体５０の辺５０ｂに沿って平面導体５０のＸ方向の両端部に配置される。給電電極５２および終端電極５４のＹ方向の長さは、高周波電流１６をＹ方向においてできる限り一様に流すために、平面導体５０のＹ方向に平行な辺５０ｂの長さに近づける（例えば、辺５０ｂの長さと実質的に同じにする）のが好ましいが、辺５０ｂの長さよりも幾分短くてもよいし、長くてもよい。数値で表せば、給電電極５２および終端電極５４のＹ方向の長さは、辺５０ｂの長さの８５％以上の長さに設定すればよい。
このように、給電電極５２および終端電極５４は、ブロック状の電極からなるので、Ｙ方向において平面導体５０にほぼ一様に高周波電流１６を流すことができる。
平面導体５０に点状の電極を用いて高周波電流を供給した場合、高周波電流は、平面導体５０を一様に流れない。一般的に、平面導体に高周波電力を供給しても、平面導体の近傍にプラズマが存在しない状態では、表皮効果等によって、高周波電流は、平面導体の通電方向に直交する断面の四隅に集中して流れる。これは、高周波のインピーダンスの分布が平面導体の四隅で小さく、その他の部分で大きくなるからである。
図６は、Ｙ方向の平面導体５０の断面図およびプラズマ密度を示す図である。プラズマ装置１００においては、平面導体５０の近傍にプラズマ７０が発生する。即ち、図６に示すように、高周波電流１６を平面導体５０に流すと、高周波磁界１７が平面導体５０の周囲に発生し、それによって高周波電流１６と逆方向に誘導電界１８が発生する。そして、この誘導電界１８によって電子が加速されて平面導体５０の近傍のガス２９（図４参照）を電離させ、プラズマ７０が平面導体５０の近傍に発生し、そのプラズマ中を誘導電流１９が誘導電界１８と同じ方向（即ち、高周波電流１６と逆方向）に流れる。
このように、プラズマ７０が平面導体５０の近傍に発生し、そのプラズマ７０中を誘導電流１９が高周波電流１６と逆方向に流れると、平面導体５０を流れる高周波電流１６は、通電方向と直交するＹ方向において一様化するようになる。その理由は、次のとおりである。
配電の技術分野においては、ブスバーのような平面導体に流れる電流に近接した別の導体に逆方向に電流が流れる場合、導体のインピーダンスの分布が相互に変化し、低インピーダンス化およびインピーダンスの一様化が生じることが知られている。これは、電流が互いに逆方向に流れることによって、磁束の鎖交数が減少することが関係していると考えられる。プラズマ装置１００においては、このような現象を平面導体とプラズマとの関係に応用したものである。
従って、図６に示すように、平面導体５０の近傍にプラズマ、特に高密度のプラズマ７０が発生すると、平面導体５０内を流れる高周波電流１６の分布は、Ｙ方向において一様化する。このことと、上述したブロック状の給電電極５２および終端電極５４を有していることとが相俟って、高周波電流１６は、平面導体５０内をＹ方向においてほぼ一様に分布して流れるようになる。それによって、平面導体５０のプラズマ７０生成側の面の近傍に、通電方向であるＸ方向のみならず、Ｘ方向と直交するＹ方向においてもほぼ一様に分布した誘導電界１８および誘導電流１９が発生し、この誘導電界１８によって、平面導体５０の面に沿う広範囲に亘って均一性の良いプラズマを発生させることができる。そのプラズマ密度分布Ｄ１は、図６に示すようにほぼ一様である。
このように、プラズマ装置１００は、高周波電流１６を平面導体５０に一様に流すことによって誘導結合型のプラズマを発生する。
図７および図８は、それぞれ、図１および図２に示す薄膜トランジスタ１０の製造方法を示す第１および第２の工程図である。なお、工程（ｃ）〜工程（ｉ）においては、図３に示すＢ方向から見たシリコン基板１を示す。
図７を参照して、薄膜トランジスタ１０の製造が開始されると、ｎ型単結晶シリコンからなるシリコン基板３０をエタノール等で洗浄して脱脂し、その後、シリコン基板３０をフッ酸（ＨＦ）によって洗浄する（工程（ａ）参照）。これによって、シリコン基板３０の表面は、水素によって終端される。
そして、シリコン基板３０の裏面を熱酸化してＳｉＯ２からなる絶縁膜５を形成する（工程（ｂ）参照）。この場合、熱酸化は、例えば、シリコン基板３０を酸素（Ｏ２）ガス雰囲気中で１０００℃で熱処理することによって行われる。
工程（ｂ）の後、シリコン基板３０の一主面（＝絶縁膜５が形成された面と反対側の面）を電子ビームリソグラフィによってパターンニングし、反応性イオンエッチングによってシリコン基板３０の一主面をエッチングして凸部１１および凹部１２をシリコン基板３０の一主面に形成する（工程（ｃ）参照）。これによって、シリコン基板１が形成される。
この場合、レジストをシリコン基板３０の一主面に塗布し、その塗布したレジストを電子ビームリソグラフィによってパターンニングしてレジストパターンを形成し、その形成したレジストパターンをマスクとして反応性イオンエッチングによってシリコン基板３０の一主面をエッチングする。
工程（ｃ）の後、シリコン基板１を真空容器２０内のホルダ３２上に配置し、ヒータ３４を用いてシリコン基板１を６００℃以上に昇温する。そして、ガス導入部２８は、５０ｓｃｃｍのＣＨ４ガスおよび５０ｓｃｃｍのＨ２ガス、または１００ｓｃｃｍのＣＨ４ガスを真空容器２０内に供給する。即ち、真空容器２０内に炭素原子を含む材料ガスを導入する。そして、真空容器２０内の圧力を１．３３Ｐａに調整する。
その後、高周波電源６２は、１３．５６ＭＨｚの周波数を有する１ｋＷの高周波電力を整合回路６４および接続導体６８を介して平面導体５０に印加する。
これによって、プラズマ７０が真空容器２０内に発生し、グラフェン２１がシリコン基板１の凸部１１上に自己組織的に形成される。この場合、グラフェン２１の形成時間は、数分である。
高周波電力を印加し始めてから数分が経過すると、高周波電力の印加を停止し、ＣＨ４ガスおよびＨ２ガス（またはＣＨ４ガス）の供給を停止する。このように、グラフェン２１は、誘導結合型のプラズマを用いて製造される。
工程（ｄ）の後、レジストをグラフェン２１上に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン４０を形成する（工程（ｅ）参照）。
図８を参照して、工程（ｅ）の後、レジストパターン４０をマスクとしてグラフェン２１をエッチングする（工程（ｆ）参照）。これによって、グラフェンからなるチャネル層２が形成される。
そして、試料を真空容器２０内のホルダ３２上に配置し、ヒータ３４を用いてシリコン基板１を６００℃以上に昇温する。ガス導入部２８は、５０ｓｃｃｍのＣＨ４ガスおよび５０ｓｃｃｍのＨ２ガス、または１００ｓｃｃｍのＣＨ４ガスを真空容器２０内に供給する。即ち、真空容器２０内に炭素原子を含む材料ガスを導入する。そして、真空容器２０内の圧力を１．３３Ｐａに調整する。
その後、高周波電源６２は、１３．５６ＭＨｚの周波数を有する１ｋＷの高周波電力を整合回路６４および接続導体６８を介して平面導体５０に印加する。
これによって、プラズマ７０が真空容器２０内に発生し、チャネル層２の両側において、金属カーボンナノウォール薄膜がチャネル層２に接してシリコン基板１の凸部１１上に自己組織的に形成される。この場合、金属カーボンナノウォール薄膜の形成時間は、１０〜３０分である。また、金属カーボンナノウォール薄膜４１がレジストパターン４０上に形成される。
高周波電力を印加し始めてから１０〜３０分が経過すると、高周波電力の印加を停止し、ＣＨ４ガスおよびＨ２ガス（またはＣＨ４ガス）の供給を停止する。これによって、金属カーボンナノウォール薄膜からなるソース電極３およびドレイン電極４が形成される（工程（ｇ）参照）。このように、ソース電極３およびドレイン電極４を構成する金属カーボンナノウォール薄膜は、誘導結合型のプラズマを用いて製造される。また、ソース電極３およびドレイン電極４を構成する金属カーボンナノウォール薄膜は、グラフェン２１を形成するときの基板温度、材料ガス、高周波電力および反応圧力と同じ基板温度、材料ガス、高周波電力および反応圧力を用いて、形成時間を数分から１０〜３０分に長くすることによって形成される。
工程（ｇ）の後、１−メチル−２−ピロリドンを用いてレジストパターン４０を除去する（工程（ｈ）参照）。これによって、金属カーボンナノウォール薄膜４１は、リフトオフによって除去される。
そして、電子ビーム蒸着によってＴｉおよびＡｕを絶縁膜５上に順次積層してゲート電極６を形成する。これによって、薄膜トランジスタ１０が完成する（工程（ｉ）参照）。
なお、図７および図８に示す工程図においては、チャネル層２を形成した後にソース電極３およびドレイン電極４を形成すると説明したが、実施の形態１においては、これに限らず、ソース電極３およびドレイン電極４を形成した後にチャネル層２を形成するようにしてもよい。
なお、上記においては、シリコン基板１は、ストライプ状に形成された凹凸形状を有すると説明したが、実施の形態１においては、これに限らず、シリコン基板１は、碁盤目状に形成された凹凸形状を有していてもよい。この場合、碁盤目状の凹凸形状は、ストライプ状の凹凸形状と同じ方法によって形成される。また、碁盤目状の凹凸形状を有するシリコン基板１を用いて薄膜トランジスタ１０を製造する場合、図７に示す工程（ｃ）において、シリコン基板１の一主面に碁盤目状の凹凸形状が形成される。
［実施の形態２］
図９は、実施の形態２による薄膜トランジスタの構成を示す断面図である。また、図１０は、図９に示すＡ方向から見た薄膜トランジスタの平面図である。
図９および図１０を参照して、実施の形態２による薄膜トランジスタ２００は、図１および図２に示す薄膜トランジスタ１０の絶縁膜５を絶縁膜２１０に代え、ゲート電極６をゲート電極２２０に代えたものであり、その他は、薄膜トランジスタ１０と同じである。
絶縁膜２１０は、一般的には、誘電体からなり、チャネル層２の上側にチャネル層２に接して配置される。誘電体は、例えば、酸化シリコン、チタン酸バリウムおよびイオン液体等からなる。
ゲート電極２２０は、上述したゲート電極６と同じ材料からなり、絶縁膜２１０に接して絶縁膜２１０上に配置される。
このように、薄膜トランジスタ２００は、ゲート電極２２０がチャネル層２よりも上側に配置されたトップゲート型の薄膜トランジスタである。
所望の電圧をゲート電極２２０に印加すると、チャネル層２を構成するグラフェンの絶縁膜２１０側に電子または正孔が誘起される。そして、電子または正孔が誘起された状態で所望の電圧をソース電極３とドレイン電極４との間に印加すると、グラフェンの電子または正孔が誘起された領域を介して、電流がソース電極３とドレイン電極４との間に流れる。この場合、ソース電極３とドレイン電極４との間に流れる電流値は、ゲート電極２２０に印加される電圧によって制御される。
薄膜トランジスタ２００においては、チャネル層２がグラフェンからなり、ソース電極３およびドレイン電極４が金属カーボンナノウォール薄膜からなるので、チャネル層２、ソース電極３およびドレイン電極４は、炭素原子が配列された同じ材料からなる。その結果、チャネル層２とソース電極３およびドレイン電極４との間に電位的な障壁が存在しない。
従って、チャネル層２に電流を流すためにソース電極３とドレイン電極４との間に印加する駆動電圧を低くできる。
図１１から図１３は、それぞれ、図９および図１０に示す薄膜トランジスタ２００の製造方法を示す第１から第３の工程図である。なお、工程（ｃ）〜工程（ｌ）においては、図３に示すＢ方向から見たシリコン基板１を示す。
図１１を参照して、薄膜トランジスタ２００の製造が開始されると、図７に示す工程（ａ）と同じ工程が実行される（工程（ａ）参照）。
そして、図７に示す工程（ｃ）と同じ工程を実行してシリコン基板１を形成する（工程（ｂ）参照）。
その後、図７に示す工程（ｄ），（ｅ）および図８に示す工程（ｆ），（ｇ），（ｈ）と同じ工程を順次実行する（図１１に示す工程（ｃ）〜工程（ｅ）および図１２に示す工程（ｆ），（ｇ）参照）。
図１２を参照して、工程（ｇ）の後、レジストをチャネル層２、ソース電極３およびドレイン電極４上に塗布し、その塗布したレジストをフォトリソグラフィおよびエッチングによってパターンニングし、レジストパターン２０１を形成する（工程（ｈ）参照）。
そして、レジストパターン２０１をマスクとしてチャネル層２上に絶縁膜２１０を形成する（工程（ｉ）参照）。この場合、絶縁膜２０２がレジストパターン２０１上に形成される。
図１３を参照して、工程（ｉ）の後、１−メチル−２−ピロリドンを用いてレジストパターン２０１を除去する（工程（ｊ）参照）。これによって、絶縁膜２０２がリフトオフによって除去される。
そして、レジストをソース電極３、ドレイン電極４および絶縁膜２１０上に塗布し、その塗布したレジストをフォトリソグラフィおよびエッチングによってパターンニングし、レジストパターン２０３を形成する（工程（ｋ）参照）。
その後、レジストパターン２０３をマスクとして電子ビーム蒸着によってＴｉおよびＡｕを絶縁膜２１０上に順次積層し、１−メチル−２−ピロリドンを用いてレジストパターン２０３を除去する。これによって、ゲート電極２２０が絶縁膜２１０上に形成され、薄膜トランジスタ２００が完成する（工程（ｌ）参照）。
なお、図１１から図１３に示す工程図においては、チャネル層２を形成した後にソース電極３およびドレイン電極４を形成すると説明したが、実施の形態２においては、これに限らず、ソース電極３およびドレイン電極４を形成した後にチャネル層２を形成するようにしてもよい。
上述したように、薄膜トランジスタ２００は、薄膜トランジスタ１０と同じ構成からなるチャネル層２、ソース電極３およびドレイン電極４を備える。
従って、チャネル層２に電流を流すためにソース電極３とドレイン電極４との間に印加する駆動電圧を低くできる。
実施の形態２におけるその他の説明は、実施の形態１における説明と同じである。
［実施の形態３］
図１４は、実施の形態３による薄膜トランジスタの構成を示す断面図である。また、図１５は、図１４に示すＡ方向から見た薄膜トランジスタの平面図である。
図１４および図１５を参照して、実施の形態３による薄膜トランジスタ３００は、シリコン基板３０１と、チャネル層３０２と、ソース電極３０３と、ドレイン電極３０４と、絶縁膜３０５と、ゲート電極３０６とを備える。
シリコン基板３０１は、シリコン基板１と同じようにストライプ状に形成された凸部１１および凹部１２を一主面に有する（図３参照）。そして、シリコン基板３０１は、チャネル層３０１に接する領域の厚みがソース電極３０３およびドレイン電極３０４に接する領域の厚みよりも薄い。シリコン基板３０１についてのその他の説明は、シリコン基板１についての説明と同じである。
チャネル層３０２は、シリコン基板３０１の凸部１１の長さ方向に沿って凸部１１上に配置される。そして、チャネル層３０２は、カーボンナノウォール薄膜からなり、シリコン基板３０１に略垂直に配置される。
なお、この明細書においては、カーボンナノウォール薄膜とは、複数のグラフェンが積層された構造からなる薄膜を言い、半導体特性を示すものを言う。半導体特性とは、ゲート電圧によりドレイン−ソース電流が変化する特性のことである。
ソース電極３０３は、シリコン基板３０１の面内方向において、チャネル層３０２の一方端側でチャネル層３０２に接して配置される。そして、ソース電極３０３は、金属カーボンナノウォール薄膜からなる。ドレイン電極３０４は、シリコン基板３０１の面内方向において、ソース電極３０３に対向するようにチャネル層３０２の他方端側でチャネル層３０２に接して配置される。そして、ドレイン電極３０４は、金属カーボンナノウォール薄膜からなる。
絶縁膜３０５は、シリコン基板３０１の裏面（チャネル層３０２が形成される面と反対側の面）に接して配置される。絶縁膜３０５についてのその他の説明は、絶縁膜５についての説明と同じである。
ゲート電極３０６は、絶縁膜３０５に接して配置される。ゲート電極３０６についてのその他の説明は、ゲート電極６についての説明と同じである。
図１６は、図１４および図１５に示すシリコン基板３０１、チャネル層３０２、ソース電極３０３およびドレイン電極３０４の斜視図である。
図１６を参照して、チャネル層３０２を構成するカーボンナノウォール薄膜は、シリコン基板３０１の凸部１１の長さ方向（＝方向ＤＲ１）に沿って凸部１１上に形成される。
そして、カーボンナノウォール薄膜は、１０〜１５ｎｍの厚み、５〜１０μｍの長さ（方向ＤＲ１における長さ）および６０〜２５００ｎｍの高さを有する。
このように、カーボンナノウォール薄膜は、シリコン基板３０１の凸部１１の長さ方向に沿って配列される。
ソース電極３０３は、チャネル層３０２（カーボンナノウォール薄膜）の厚み方向に平行な側面３０２Ａに接してチャネル層３０２と一体的にシリコン基板３０１の凸部１１上に形成される。
ドレイン電極３０４は、チャネル層３０２（カーボンナノウォール薄膜）の厚み方向に平行な側面３０２Ａに対向する側面３０２Ｂに接してチャネル層３０２と一体的にシリコン基板３０１の凸部１１上に形成される。
このように、チャネル層３０２、ソース電極３０３およびドレイン電極３０４は、シリコン基板３０１の凸部１１の長さ方向（方向ＤＲ１）に沿って一体的に形成される。
なお、図１６においては、チャネル層３０２、ソース電極３０３およびドレイン電極３０４が一体的に形成されていることを示すために、チャネル層３０２とソース電極３０３との間、およびチャネル層３０２とドレイン電極３０４との間を点線によって示す。
所望の電圧をゲート電極３０６に印加すると、チャネル層３０２を構成するカーボンナノウォール薄膜のシリコン基板１側に電子または正孔が誘起される。そして、電子または正孔が誘起された状態で所望の電圧をソース電極３０３とドレイン電極３０４との間に印加すると、カーボンナノウォール薄膜の電子または正孔が誘起された領域を介して、電流がソース電極３０３とドレイン電極３０４との間に流れる。そして、ソース電極３０３とドレイン電極３０４との間に流れる電流値は、ゲート電極３０６に印加される電圧によって制御される。
この場合、チャネル層３０２がカーボンナノウォール薄膜からなり、ソース電極３０３およびドレイン電極３０４が金属カーボンナノウォール薄膜からなり、チャネル層３０２、ソース電極３０３およびドレイン電極３０４が一体的に形成されているので、チャネル層３０２と、ソース電極３０３およびドレイン電極３０４との間に電位的な障壁が存在しない。
従って、チャネル層３０２に電流を流すためにソース電極３０３とドレイン電極３０４との間に印加する駆動電圧を低くできる。
このように、薄膜トランジスタ３００は、カーボンナノウォール薄膜をチャネル層３０２として用いた薄膜トランジスタである。また、薄膜トランジスタ３００は、薄膜トランジスタ１０と同じようにバックゲート型の薄膜トランジスタである。
図１７は、図１４および図１５に示す薄膜トランジスタ３００の製造方法を示す工程図である。なお、図１７の工程（ｃ）においては、図１６に示すＡ方向およびＢ方向から見たシリコン基板３０１の２つの側面図が示されている。また、工程（ｄ）〜工程（ｆ）においては、図１６に示すＢ方向から見たシリコン基板３０１を示す。
図１７を参照して、薄膜トランジスタ３００の製造が開始されると、図７に示す工程（ａ），（ｃ）と同じ工程が実行され、シリコン基板１が形成される（工程（ａ），（ｂ）参照）。
そして、シリコン基板１の裏面にレジストを塗布し、その塗布したレジストをフォトリソグラフィおよびエッチングによってパターンニングし、ソース電極３０３およびドレイン電極３０４に対向するシリコン基板１の領域を覆うようにレジストパターンを形成する。そして、その形成したレジストパターンをマスクとしてシリコン基板１の裏面側をエッチングし、凹部３０１１を形成する。これによって、シリコン基板３０１が形成される（工程（ｃ）参照）。
その後、レジストパターンを除去し、シリコン基板３０１の裏面をＯ２ガス雰囲気中で１０００℃の温度で酸化し、絶縁膜３０５を形成する（工程（ｄ）参照）。
そして、シリコン基板３０１／絶縁膜３０５を真空容器２０内のホルダ３２上に配置し、ヒータ３４を用いてシリコン基板３０１／絶縁膜３０５を６００℃以上に昇温する。この場合、シリコン基板３０１は、凹部３０１２を有するため、凹部３０１２に対向するシリコン基板３０１の領域３０１Ａは、６００℃以上に昇温されず、４００〜５００℃に設定され、領域３０１Ａに隣接する２つの領域３０１Ｂ，３０１Ｃは、６００℃以上に設定される。なお、領域３０１Ａの温度が４００〜５００℃よりも昇温される場合は、窒素（Ｎ２）ガスおよびアルゴン（Ａｒ）ガスを凹部３０１２に流し、領域３０１Ａの温度を４００〜５００℃に設定してもよい。
その後、ガス導入部２８は、５０ｓｃｃｍのＣＨ４ガスおよび５０ｓｃｃｍのＨ２ガス、または１００ｓｃｃｍのＣＨ４ガスを真空容器２０内に供給する。即ち、真空容器２０内に炭素原子を含む材料ガスを導入する。そして、真空容器２０内の圧力を１．３３Ｐａに調整する。
そして、高周波電源６２は、１３．５６ＭＨｚの周波数を有する１ｋＷの高周波電力を整合回路６４および接続導体６８を介して平面導体５０に印加する。
これによって、プラズマ７０が真空容器２０内に発生し、カーボンナノウォール薄膜および金属カーボンナノウォール薄膜がシリコン基板３０１の凸部１１上に自己組織的に形成される。この場合、シリコン基板３０１の領域３０１Ａ上には、カーボンナノウォール薄膜が形成され、２つの領域３０１Ｂ，３０１Ｃ上には、金属カーボンナノウォール薄膜が形成される。即ち、カーボンナノウォール薄膜からなるチャネル層３０２と、金属カーボンナノウォール薄膜からなるソース電極３０３およびドレイン電極３０４とが一体的に形成される（工程（ｅ）参照）。そして、カーボンナノウォール薄膜および金属カーボンナノウォール薄膜の形成時間は、１０〜３０分である。
高周波電力を印加し始めてから１０〜３０分が経過すると、高周波電力の印加を停止し、ＣＨ４ガスおよびＨ２ガス（またはＣＨ４ガス）の供給を停止する。このように、カーボンナノウォール薄膜および金属カーボンナノウォール薄膜は、誘導結合型のプラズマを用いて製造される。
工程（ｅ）の後、図８に示す工程（ｉ）と同じ工程を実行してゲート電極３０６を絶縁膜３０５に接して形成する。これによって、薄膜トランジスタ３００が完成する（工程（ｆ）参照）。
このように、薄膜トランジスタ３００においては、チャネル層３０２、ソース電極３０３およびドレイン電極３０４は、１つの工程で一体的に形成されるので、チャネル層３０２とソース電極３０３およびドレイン電極３０４との間には、電位的な障壁が全く存在しない。
従って、チャネル層３０２に電流を流すための駆動電圧を非常に低くできる。
また、図１７に示す工程図においては、チャネル層３０２、ソース電極３０３およびドレイン電極３０４は、１つの工程で同時に形成されるので（工程（ｅ）参照）、薄膜トランジスタ１０，２００に比べて少ない工程数で薄膜トランジスタ３００を製造できる。
図１８は、実施の形態３による別の薄膜トランジスタの構成を示す断面図である。また、図１９は、図１８に示すＡ方向から見た薄膜トランジスタの平面図である。
実施の形態３による薄膜トランジスタは、図１８および図１９に示す薄膜トランジスタ３００Ａであってもよい。
図１８および図１９を参照して、薄膜トランジスタ３００Ａは、図１４および図１５に示す薄膜トランジスタ３００のシリコン基板３０１、絶縁膜３０５およびゲート電極３０６をそれぞれシリコン基板１、絶縁膜５およびゲート電極６に代えたものであり、その他は、薄膜トランジスタ３００と同じである。
薄膜トランジスタ３００Ａにおいては、チャネル層３０２、ソース電極３０３およびドレイン電極３０４は、シリコン基板１の凸部１１の長さ方向に沿って凸部１１上に一体的に形成される。シリコン基板１、絶縁膜５およびゲート電極６については、図１および図２において説明したとおりである。従って、ゲート電極６は、チャネル層３０２の下側に配置される。
このように、薄膜トランジスタ３００Ａは、薄膜トランジスタ１０と同じようにバックゲート型の薄膜トランジスタである。
図２０および図２１は、それぞれ、図１８および図１９に示す薄膜トランジスタ３００Ａの製造方法を示す第１および第２の工程図である。なお、工程（ｃ）〜工程（ｈ）においては、図３に示すＢ方向から見たシリコン基板１を示す。
図２０を参照して、薄膜トランジスタ３００Ａの製造が開始されると、図７に示す工程（ａ）〜工程（ｃ）と同じ工程を実行する（工程（ａ）〜工程（ｃ）参照）。
そして、工程（ｃ）の後、シリコン基板１／絶縁膜５を真空容器２０内のホルダ３２上に配置し、ヒータ３４を用いてシリコン基板１／絶縁膜５を６００℃以上に昇温する。
その後、ガス導入部２８は、５０ｓｃｃｍのＣＨ４ガスおよび５０ｓｃｃｍのＨ２ガス、または１００ｓｃｃｍのＣＨ４ガスを真空容器２０内に供給する。即ち、真空容器２０内に炭素原子を含む材料ガスを導入する。そして、真空容器２０内の圧力を１．３３Ｐａに調整する。
そうすると、高周波電源６２は、１３．５６ＭＨｚの周波数を有する１ｋＷの高周波電力を整合回路６４および接続導体６８を介して平面導体５０に印加する。
これによって、プラズマ７０が真空容器２０内に発生し、金属カーボンナノウォール薄膜３１０がシリコン基板１の凸部１１上に自己組織的に形成される（工程（ｄ）参照）。この場合、金属カーボンナノウォール薄膜３１０の形成時間は、１０〜３０分である。
高周波電力を印加し始めてから１０〜３０分が経過すると、高周波電力の印加を停止し、ＣＨ４ガスおよびＨ２ガス（またはＣＨ４ガス）の供給を停止する。このように、金属カーボンナノウォール薄膜３１０は、誘導結合型のプラズマを用いて製造される。
工程（ｄ）の後、金属カーボンナノウォール薄膜３１０上にレジストを塗布し、その塗布したレジストをフォトリソグラフィおよびエッチングによってパターンニングし、レジストパターン３２０を形成する（工程（ｅ）参照）。
図２１を参照して、工程（ｅ）の後、レジストパターン３２０をマスクとして金属カーボンナノウォール薄膜３１０にドーパントをプラズマＣＶＤ法によってドーピングする（工程（ｆ）参照）。
この場合、ドーパントは、ヨウ素、炭酸ガス、不活性元素およびボロンのいずれかからなる。ヨウ素は、金属カーボンナノウォール薄膜３１０を構成する炭素配列の骨格に入る。また、炭酸ガスは、金属カーボンナノウォール薄膜３１０の表面に吸着する。更に、不活性元素は、例えば、Ａｒからなり、金属カーボンナノウォール薄膜３１０中に欠陥を生成する。ボロンも、不活性元素と同じように、金属カーボンナノウォール薄膜３１０中に欠陥を生成する。
このように、ヨウ素、炭酸ガス、不活性元素およびボロン等を金属カーボンナノウォール薄膜３１０中にドーピングすることによって、金属カーボンナノウォール薄膜３１０が半導体特性を有するカーボンナノウォール薄膜になる。
工程（ｆ）の後、１−メチル−２−ピロリドンを用いてレジストパターン３２０を除去する。その結果、カーボンナノウォール薄膜からなるチャネル層３０２と、金属カーボンナノウォール薄膜からなるソース電極３０３およびドレイン電極３０４とが形成される（工程（ｇ）参照）。
そして、図８に示す工程（ｉ）と同じ工程を実行してゲート電極６を絶縁膜５に接して形成する。これによって、薄膜トランジスタ３００Ａが完成する（工程（ｈ）参照）。
このように、シリコン基板１上に金属カーボンナノウォール薄膜３１０を形成し、その形成した金属カーボンナノウォール薄膜３１０の一部を半導体特性を有するカーボンナノウォール薄膜に変化させることによって、チャネル層３０２、ソース電極３０３およびドレイン電極３０４を形成する（工程（ｆ），（ｇ）参照）。
その結果、チャネル層３０２、ソース電極３０３およびドレイン電極３０４は、炭素原子が配列された同じ材料からなるので、チャネル層３０２とソース電極３０３およびドレイン電極３０４との間に、電位的な障壁が全く存在しなくなる。
従って、チャネル層３０２に電流を流すための駆動電圧を非常に低くできる。
実施の形態３におけるその他の説明は、実施の形態１における説明と同じである。
［実施の形態４］
図２２は、実施の形態４による薄膜トランジスタの構成を示す断面図である。また、図２３は、図２２に示すＡ方向から見た薄膜トランジスタの平面図である。
図２２および図２３を参照して、実施の形態４による薄膜トランジスタ４００は、図１４および図１５に示す薄膜トランジスタ３００の絶縁膜３０５およびゲート電極３０６をそれぞれ絶縁膜４１０およびゲート電極４２０に代えたものであり、その他は、薄膜トランジスタ３００と同じである。
絶縁膜４１０は、チャネル層３０２のシリコン基板３０１側と反対側においてチャネル層３０２に接してチャネル層３０２上に配置される。そして、絶縁膜４１０は、絶縁膜２１０（図９参照）と同じ材料からなる。
ゲート電極４２０は、絶縁膜４１０に接して絶縁膜４１０上に配置される。そして、ゲート電極４２０は、ゲート電極６と同じ材料からなる。
このように、薄膜トランジスタ４００においては、ゲート電極４２０は、チャネル層３０２の上側に配置される。従って、薄膜トランジスタ４００は、トップゲート型の薄膜トランジスタである。
図２４および図２５は、それぞれ、図２２および図２３に示す薄膜トランジスタ４００の製造方法を示す第１および第２の工程図である。なお、図２４の工程（ｃ）においては、図１６に示すＡ方向およびＢ方向から見たシリコン基板３０１の２つの側面図が示されている。また、工程（ｄ）〜工程（ｈ）においては、図１６に示すＢ方向から見たシリコン基板３０１を示す。
図２４を参照して、薄膜トランジスタ４００の製造が開始されると、図１７に示す工程（ａ）〜工程（ｃ）と同じ工程が実行され、シリコン基板３０１が作成される（工程（ａ）〜工程（ｃ）参照）。
そして、図１７に示す工程（ｅ）と同じ工程を実行して、チャネル層３０２、ソース電極３０３およびドレイン電極３０４をシリコン基板３０１上に同時に形成する（工程（ｄ）参照）。
その後、チャネル層３０２、ソース電極３０３およびドレイン電極３０４上にレジストを塗布し、その塗布したレジストをフォトリソグラフィおよびエッチングによってパターンニングし、レジストパターン４３０をソース電極３０３およびドレイン電極３０４上に形成する（工程（ｅ）参照）。
図２５を参照して、工程（ｅ）の後、レジストパターン４３０をマスクとして絶縁膜４１０をチャネル層３０２上に形成する（工程（ｆ）参照）。この場合、絶縁膜４５０がレジストパターン４３０上に形成される。
そして、１−メチル−２−ピロリドンを用いてレジストパターン４３０を除去する。これによって、絶縁膜４５０がリフトオフによって除去される。
その後、ソース電極３０３、ドレイン電極３０４および絶縁膜４１０上にレジストを塗布し、その塗布したレジストをフォトリソグラフィおよびエッチングによってパターンニングし、レジストパターン４６０をソース電極３０３、ドレイン電極３０４、および絶縁膜４１０の一部の上に形成する（工程（ｇ）参照）。
そして、レジストパターン４６０をマスクとして、電子ビーム蒸着によってＴｉおよびＡｕを絶縁膜４１０上に順次積層してゲート電極４２０を形成する。そして、１−メチル−２−ピロリドンを用いてレジストパターン４６０を除去する。これによって、薄膜トランジスタ４００が完成する（工程（ｈ）参照）。
このように、薄膜トランジスタ４００においては、チャネル層３０２、ソース電極３０３およびドレイン電極３０４は、１つの工程で一体的に形成されるので（工程（ｄ）参照）、チャネル層３０２とソース電極３０３およびドレイン電極３０４との間には、電位的な障壁が全く存在しない。
従って、チャネル層３０２に電流を流すための駆動電圧を非常に低くできる。
また、図２４および図２５に示す工程図においては、チャネル層３０２、ソース電極３０３およびドレイン電極３０４は、１つの工程で同時に形成されるので（工程（ｄ）参照）、薄膜トランジスタ１０，２００に比べて少ない工程数で薄膜トランジスタ４００を製造できる。
図２６は、実施の形態４による別の薄膜トランジスタの構成を示す断面図である。また、図２７は、図２６に示すＡ方向から見た薄膜トランジスタの平面図である。
実施の形態４による薄膜トランジスタは、図２６および図２７に示す薄膜トランジスタ４００Ａであってもよい。
図２６および図２７を参照して、薄膜トランジスタ４００Ａは、図２２および図２３に示す薄膜トランジスタ４００のシリコン基板３０１をシリコン基板１に代えたものであり、その他は、薄膜トランジスタ４００と同じである。
薄膜トランジスタ４００Ａにおいては、チャネル層３０２、ソース電極３０３およびドレイン電極３０４は、シリコン基板１の凸部１１の長さ方向に沿って凸部１１上に一体的に形成される。
シリコン基板１については、上述したとおりである。
このように、薄膜トランジスタ４００Ａにおいては、ゲート電極４２０は、チャネル層３０２の上側に配置される。従って、薄膜トランジスタ４００Ａは、トップゲート型の薄膜トランジスタである。
図２８から図３０は、それぞれ、図２６および図２７に示す薄膜トランジスタ４００Ａの製造方法を示す第１から第３の工程図である。なお、工程（ｃ）〜工程（ｊ）においては、図３に示すＢ方向から見たシリコン基板１を示す。
図２８を参照して、薄膜トランジスタ４００Ａの製造が開始されると、図２４に示す工程（ａ），（ｂ）と同じ工程を実行してシリコン基板１を作成する（工程（ａ），（ｂ）参照）。
そして、工程（ｂ）の後、図２０に示す工程（ｄ）と同じ工程を実行して金属カーボンナノウォール薄膜３１０をシリコン基板１上に形成する（工程（ｃ）参照）。
その後、図２０に示す工程（ｅ）および図２１に示す工程（ｆ），（ｇ）と同じ工程を実行してチャネル層３０２、ソース電極３０３およびドレイン電極３０４をシリコン基板１上に形成する（図２８の工程（ｄ），（ｅ）および図２９の工程（ｆ）参照）。
そして、図２４に示す工程（ｅ）および図２５に示す工程（ｆ），（ｇ），（ｈ）と同じ工程を実行して絶縁膜４１０およびゲート電極４２０を形成する。これによって、薄膜トランジスタ４００Ａが完成する（図２９の工程（ｇ），（ｈ），（ｉ）および図３０の工程（ｊ）参照）。
このように、シリコン基板１上に金属カーボンナノウォール薄膜３１０を形成し、その形成した金属カーボンナノウォール薄膜３１０の一部を半導体特性を有するカーボンナノウォール薄膜に変化させることによって、チャネル層３０２、ソース電極３０３およびドレイン電極３０４を形成する（工程（ｅ），（ｆ）参照）。
その結果、チャネル層３０２、ソース電極３０３およびドレイン電極３０４は、炭素原子が配列された同じ材料からなるので、チャネル層３０２とソース電極３０３およびドレイン電極３０４との間に、電位的な障壁が全く存在しない。
従って、チャネル層３０２に電流を流すための駆動電圧を非常に低くできる。
実施の形態４におけるその他の説明は、実施の形態１における説明と同じである。
上述した実施の形態１においては、グラフェンからなるチャネル層２と、金属カーボンナノウォール薄膜からなるソース電極３およびドレイン電極４とを備えるバックゲート型の薄膜トランジスタ１０について説明した。
また、実施の形態２においては、グラフェンからなるチャネル層２と、金属カーボンナノウォール薄膜からなるソース電極３およびドレイン電極４とを備えるトップゲート型の薄膜トランジスタ２００について説明した。
更に、実施の形態３においては、カーボンナノウォール薄膜からなるチャネル層３０２と、金属カーボンナノウォール薄膜からなるソース電極３０３およびドレイン電極３０４とを備えるバックゲート型の薄膜トランジスタ３００，３００Ａについて説明した。
更に、実施の形態４においては、カーボンナノウォール薄膜からなるチャネル層３０２と、金属カーボンナノウォール薄膜からなるソース電極３０３およびドレイン電極３０４とを備えるトップゲート型の薄膜トランジスタ４００，４００Ａについて説明した。
従って、この発明の実施の形態による薄膜トランジスタは、一主面に凹凸形状がストライプ状または碁盤目状に形成されたシリコン基板と、凹凸形状の凸部の長さ方向に沿って凸部上に配置され、シリコン基板の法線方向に成長したグラフェンまたはカーボンナノウォール薄膜からなるチャネル層と、グラフェンまたはカーボンナノウォール薄膜においてグラフェンまたはカーボンナノウォール薄膜の厚み方向に平行な第１の側面に接し、金属カーボンナノウォール薄膜からなるソース電極と、グラフェンまたはカーボンナノウォール薄膜の面内方向においてソース電極に対向するように配置され、グラフェンまたはカーボンナノウォール薄膜において第１の側面に対向する第２の側面に接し、金属カーボンナノウォール薄膜からなるドレイン電極と、ゲート電極と、グラフェンまたはカーボンナノウォール薄膜とゲート電極との間に配置された絶縁膜とを備えていればよい。
チャネル層、ソース電極およびドレイン電極が炭素原子が配列された同じ材料からなっていれば、チャネル層とソース電極およびドレイン電極との間に、電位的な障壁が存在せず、チャネル層に電流を流すためにチャネル層とソース電極およびドレイン電極との間に印加する駆動電圧を低くできるからである。
また、この発明の実施の形態による薄膜トランジスタの製造方法は、カーボンナノウォール薄膜をチャネル層として用いた薄膜トランジスタの製造方法であって、シリコン基板の一主面に凹凸形状をストライプ状または碁盤目状に形成する第１の工程と、チャネル層となるカーボンナノウォール薄膜と、ソース電極となる第１の金属カーボンナノウォール薄膜と、ドレイン電極となる第２の金属カーボンナノウォール薄膜とを、凹凸形状の凸部の長さ方向に沿って凸部上に同時に形成する第２の工程と、チャネル層のカーボンナノウォール薄膜に対向して絶縁膜を形成する第３の工程と、絶縁膜に接してゲート電極を形成する第４の工程とを備えていればよい。
更に、この発明の実施の形態による薄膜トランジスタの製造方法は、カーボンナノウォール薄膜をチャネル層として用いた薄膜トランジスタの製造方法であって、シリコン基板の一主面に凹凸形状をストライプ状または碁盤目状に形成する第１の工程と、金属カーボンナノウォール薄膜を凹凸形状の凸部の長さ方向に沿って凸部上に形成する第２の工程と、金属カーボンナノウォール薄膜の一部分にドーパントをドーピングして一部分を半導体特性を有するカーボンナノウォール薄膜に変化させ、カーボンナノウォール薄膜からなるチャネル層と、第１の金属カーボンナノウォール薄膜からなるソース電極と、第２の金属カーボンナノウォール薄膜からなるドレイン電極とを凸部上に形成する第３の工程と、チャネル層のカーボンナノウォール薄膜に対向して絶縁膜を形成する第４の工程と、絶縁膜に接してゲート電極を形成する第５の工程とを備えていればよい。
これらの製造方法によれば、チャネル層、ソース電極およびドレイン電極を炭素原子が配列された同じ材料によって構成でき、チャネル層に電流を流すためにチャネル層とソース電極およびドレイン電極との間に印加する駆動電圧を低くできるからである。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
この発明は、薄膜トランジスタおよびその製造方法に適用される。
１，３０１ シリコン基板、２，３０２ チャネル層、３，３０３ ソース電極、４，３０４ ドレイン電極、５，２１０，３０５，４１０ 絶縁膜、６，２２０，３０６，４２０ ゲート電極、１０，２００，３００，３００Ａ，４００，４００Ａ 薄膜トランジスタ、１００ プラズマ装置、１０１ 〜１０４ アンテナ、１１０ 反応室、１２０ 基板ホルダー、１２１〜１２８ 導入端子、１３０ ヒーター、１４０ ガス供給装置、１５０ 排気装置、１６０ 整合器、１７０ 高周波電源。

Claims (5)

  1. 一主面に凹凸形状がストライプ状または碁盤目状に形成されたシリコン基板と、
    前記凹凸形状の凸部の長さ方向に沿って前記凸部上に配置され、前記シリコン基板の法線方向に成長したグラフェンまたはカーボンナノウォール薄膜からなるチャネル層と、
    前記グラフェンまたは前記カーボンナノウォール薄膜において前記グラフェンまたは前記カーボンナノウォール薄膜の厚み方向に平行な第１の側面に接し、金属カーボンナノウォール薄膜からなるソース電極と、
    前記グラフェンまたは前記カーボンナノウォール薄膜の面内方向において前記ソース電極に対向するように配置され、前記グラフェンまたは前記カーボンナノウォール薄膜において前記第１の側面に対向する第２の側面に接し、金属カーボンナノウォール薄膜からなるドレイン電極と、
    ゲート電極と、
    前記グラフェンまたは前記カーボンナノウォール薄膜と前記ゲート電極との間に配置された絶縁膜とを備える薄膜トランジスタ。
  2. 前記絶縁膜は、前記シリコン基板の前記一主面と反対側の表面に接して配置され、
    前記ゲート電極は、前記絶縁膜に接して配置され、
    前記ソース電極および前記ドレイン電極は、前記凹凸形状の凸部の長さ方向に沿って配置される、請求項１に記載の薄膜トランジスタ。
  3. 前記絶縁膜は、前記グラフェンまたは前記カーボンナノウォール薄膜において前記シリコン基板側と反対側で前記グラフェンまたは前記カーボンナノウォール薄膜の厚み方向に平行な第３の側面に接して配置され、
    前記ゲート電極は、前記絶縁膜に接して配置され、
    前記ソース電極および前記ドレイン電極は、前記凹凸形状の凸部の長さ方向に沿って配置される、請求項１に記載の薄膜トランジスタ。
  4. カーボンナノウォール薄膜をチャネル層として用いた薄膜トランジスタの製造方法であって、
    シリコン基板の一主面に凹凸形状をストライプ状または碁盤目状に形成する第１の工程と、
    チャネル層となるカーボンナノウォール薄膜と、ソース電極となる第１の金属カーボンナノウォール薄膜と、ドレイン電極となる第２の金属カーボンナノウォール薄膜とを、前記凹凸形状の凸部の長さ方向に沿って前記凸部上に同時に形成する第２の工程と、
    前記チャネル層のカーボンナノウォール薄膜に対向して絶縁膜を形成する第３の工程と、
    前記絶縁膜に接してゲート電極を形成する第４の工程とを備える薄膜トランジスタの製造方法。
  5. カーボンナノウォール薄膜をチャネル層として用いた薄膜トランジスタの製造方法であって、
    シリコン基板の一主面に凹凸形状をストライプ状または碁盤目状に形成する第１の工程と、
    金属カーボンナノウォール薄膜を前記凹凸形状の凸部の長さ方向に沿って前記凸部上に形成する第２の工程と、
    前記金属カーボンナノウォール薄膜の一部分にドーパントをドーピングして前記一部分を半導体特性を有するカーボンナノウォール薄膜に変化させ、前記カーボンナノウォール薄膜からなるチャネル層と、第１の金属カーボンナノウォール薄膜からなるソース電極と、第２の金属カーボンナノウォール薄膜からなるドレイン電極とを前記凸部上に形成する第３の工程と、
    前記チャネル層のカーボンナノウォール薄膜に対向して絶縁膜を形成する第４の工程と、
    前記絶縁膜に接してゲート電極を形成する第５の工程とを備える薄膜トランジスタの製造方法。
JP2013045952A 2013-03-07 2013-03-07 薄膜トランジスタおよびその製造方法 Active JP5988304B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013045952A JP5988304B2 (ja) 2013-03-07 2013-03-07 薄膜トランジスタおよびその製造方法
PCT/JP2014/054213 WO2014136591A1 (ja) 2013-03-07 2014-02-21 薄膜トランジスタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013045952A JP5988304B2 (ja) 2013-03-07 2013-03-07 薄膜トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2014175418A JP2014175418A (ja) 2014-09-22
JP5988304B2 true JP5988304B2 (ja) 2016-09-07

Family

ID=51491113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013045952A Active JP5988304B2 (ja) 2013-03-07 2013-03-07 薄膜トランジスタおよびその製造方法

Country Status (2)

Country Link
JP (1) JP5988304B2 (ja)
WO (1) WO2014136591A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5054896B2 (ja) * 2005-03-28 2012-10-24 勝 堀 カーボンナノウォールの処理方法、カーボンナノウォール、カーボンナノウォールデバイス
JP5578548B2 (ja) * 2010-03-16 2014-08-27 国立大学法人名古屋大学 カーボンナノウォールの選択成長方法および形成方法
US20120276718A1 (en) * 2011-04-27 2012-11-01 Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Method of fabricating graphene-based field effect transistor
US8785911B2 (en) * 2011-06-23 2014-07-22 International Business Machines Corporation Graphene or carbon nanotube devices with localized bottom gates and gate dielectric
JP5886547B2 (ja) * 2011-07-05 2016-03-16 学校法人中部大学 カーボンナノウォール配列体およびカーボンナノウォールの製造方法

Also Published As

Publication number Publication date
JP2014175418A (ja) 2014-09-22
WO2014136591A1 (ja) 2014-09-12

Similar Documents

Publication Publication Date Title
US8753965B2 (en) Graphene transistor with a self-aligned gate
JP5578548B2 (ja) カーボンナノウォールの選択成長方法および形成方法
JP5242009B2 (ja) カーボンナノウォールを用いた光起電力素子
WO2011058651A1 (ja) 半導体装置及びその製造方法
JP6169328B2 (ja) グラフェン構造体及びその製造方法、並びにグラフェン素子及びその製造方法
KR101735712B1 (ko) 다이아몬드 반도체 장치 및 그 제조 방법
US10008605B2 (en) Connecting structure and method for manufacturing the same, and semiconductor device
US20110193053A1 (en) Method for making side growth semiconductor nanowires and transistors obtained by said method
CN105742156B (zh) 形成石墨烯结构的方法
JP5886547B2 (ja) カーボンナノウォール配列体およびカーボンナノウォールの製造方法
JP5116961B2 (ja) カーボンナノウォールを用いたダイオード
RU2391738C2 (ru) Структура и способ изготовления полевых эмиссионных элементов с углеродными нанотрубками, используемыми в качестве катодов
JP5856303B2 (ja) 薄膜トランジスタおよびその製造方法
JP5988304B2 (ja) 薄膜トランジスタおよびその製造方法
JP2006286705A (ja) プラズマ成膜方法及び成膜構造
KR101339426B1 (ko) 그래핀 나노-리본, 그래핀 나노-리본의 제조 방법, 및 그래핀 나노-리본을 이용한 전자 소자
JP5888685B2 (ja) カーボンナノウォールを用いた電子デバイス
CN112133752B (zh) 一种复合终端表面金刚石高压场效应晶体管及其制作方法
JP2013239574A (ja) 太陽電池の製造方法及びプラズマ処理装置
JP2009231631A (ja) カーボンナノチューブを用いた電界効果トランジスタ及びその製造方法
CN110828314A (zh) 基于Al2O3/SiNx双层栅介质的金刚石场效应晶体管及其制备方法
CN117594663A (zh) 半导体器件
JP2008130725A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160803

R150 Certificate of patent or registration of utility model

Ref document number: 5988304

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250