JP5856303B2 - 薄膜トランジスタおよびその製造方法 - Google Patents

薄膜トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP5856303B2
JP5856303B2 JP2014531457A JP2014531457A JP5856303B2 JP 5856303 B2 JP5856303 B2 JP 5856303B2 JP 2014531457 A JP2014531457 A JP 2014531457A JP 2014531457 A JP2014531457 A JP 2014531457A JP 5856303 B2 JP5856303 B2 JP 5856303B2
Authority
JP
Japan
Prior art keywords
thin film
carbon nanowall
film transistor
thin
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014531457A
Other languages
English (en)
Other versions
JPWO2014030239A1 (ja
Inventor
敏男 河原
敏男 河原
一将 岡本
一将 岡本
松本　和彦
和彦 松本
里佐 宇都宮
里佐 宇都宮
晃明 松葉
晃明 松葉
松本　均
均 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hokkaido University NUC
Nissin Electric Co Ltd
Osaka University NUC
Chubu University Educational Foundation
Original Assignee
Hokkaido University NUC
Nissin Electric Co Ltd
Osaka University NUC
Chubu University Educational Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hokkaido University NUC, Nissin Electric Co Ltd, Osaka University NUC, Chubu University Educational Foundation filed Critical Hokkaido University NUC
Application granted granted Critical
Publication of JP5856303B2 publication Critical patent/JP5856303B2/ja
Publication of JPWO2014030239A1 publication Critical patent/JPWO2014030239A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、薄膜トランジスタおよびその製造方法に関するものである。
従来、カーボンナノウォールを用いた縦型電流駆動デバイスが知られている（特許文献１）。
図５０は、従来の縦型電流駆動デバイスの概略図である。図５０を参照して、従来の縦型電流駆動デバイス５００は、カーボンナノウォール５０１と、ソース電極５０２と、ドレイン電極５０３と、ゲート電極５０４とを備える。
カーボンナノウォール５０１は、数層のグラフェンシートが積層された構造からなる。
ソース電極５０２は、カーボンナノウォール５０１の一方端に配置され、ドレイン電極５０３は、カーボンナノウォール５０１の頂部においてカーボンナノウォール４０１の最表面または最下面に接して配置される。ゲート電極５０４は、カーボンナノウォール５０１の最表面に接して配置される。
特開２００６−２７２４９１号公報
しかし、特許文献１には、カーボンナノウォールの配向性を制御する方法が記載されていないため、縦型電流駆動デバイスのチャネル層を複数のカーボンナノウォールによって構成することが困難であり、チャネル層が１つのカーボンナノウォールからなる場合よりも大きい電流を縦型電流駆動デバイスに流すことが困難であるという問題がある。
そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、チャネル層が１つのカーボンナノウォールからなる場合よりも大きい電流を流すことが可能な薄膜トランジスタを提供することである。
また、この発明の別の目的は、チャネル層が１つのカーボンナノウォールからなる場合よりも大きい電流を流すことが可能な薄膜トランジスタの製造方法を提供することである。
この発明の実施の形態によれば、薄膜トランジスタは、シリコン基板と、チャネル層と、ソース電極と、ドレイン電極と、ゲート電極と、絶縁膜とを備える。シリコン基板は、一主面に凹凸形状がストライプ状または碁盤目状に形成されている。チャネル層は、凹凸形状の凸部の長さ方向に沿って複数の凸部上に配置され、各々がシリコン基板の法線方向に成長した複数のカーボンナノウォール薄膜からなる。ソース電極は、複数のカーボンナノウォール薄膜の各々においてカーボンナノウォール薄膜の厚み方向に平行な第１の側面に少なくとも接する。ドレイン電極は、カーボンナノウォール薄膜の面内方向においてソース電極に対向するように配置され、複数のカーボンナノウォール薄膜の各々において第１の側面に対向する第２の側面に少なくとも接する。絶縁膜は、複数のカーボンナノウォール薄膜とゲート電極との間に配置されている。
また、この発明の実施の形態によれば、薄膜トランジスタの製造方法は、複数のカーボンナノウォール薄膜をチャネル層として用いた薄膜トランジスタの製造方法であって、シリコン基板の一主面に凹凸形状をストライプ状または碁盤目状に形成する第１の工程と、凹凸形状の凸部の長さ方向に沿って複数の凸部上に複数のカーボンナノウォール薄膜を形成する第２の工程と、複数のカーボンナノウォール薄膜の各々においてカーボンナノウォール薄膜の厚み方向に平行な第１の側面に少なくとも接するようにソース電極を形成する第３の工程と、カーボンナノウォール薄膜の面内方向においてソース電極に対向するように配置され、複数のカーボンナノウォール薄膜の各々において第１の側面に対向する第２の側面に少なくとも接するようにドレイン電極を形成する第４の工程と、複数のカーボンナノウォール薄膜に対向して絶縁膜を形成する第５の工程と、絶縁膜に接してゲート電極を形成する第６の工程とを備える。
この発明の実施の形態による薄膜トランジスタにおいては、チャネル層を構成する複数のカーボンナノウォール薄膜がソース電極とドレイン電極との間に並列に配置される。その結果、ゲート電極に所望の電圧が印加されると、電流は、ソース電極とドレイン電極との間で複数のカーボンナノウォール薄膜を並列に流れる。
従って、チャネル層が１つのカーボンナノウォール薄膜からなる場合よりも大きい電流を流すことができる。
また、この発明の実施の形態による薄膜トランジスタの製造方法は、チャネル層を構成する複数のカーボンナノウォール薄膜がソース電極とドレイン電極との間に並列に配置されるように薄膜トランジスタを製造する。
従って、この発明の実施の形態による薄膜トランジスタの製造方法によって製造した薄膜トランジスタにおいて、チャネル層が１つのカーボンナノウォール薄膜からなる場合よりも大きい電流を流すことができる。
この発明の実施の形態１による薄膜トランジスタの構成を示す断面図である。 図１に示すＡ方向から見た薄膜トランジスタの平面図である。 図１および図２に示すシリコン基板、チャネル層およびソース電極の斜視図である。 図１に示す複数のカーボンナノウォール薄膜を製造するプラズマ装置の構成を示す断面図である。 図４に示す整合回路側から見た平面導体、給電電極および終端電極の平面図である。 Ｙ方向の平面導体の断面図およびプラズマ密度を示す図である。 図１および図２に示す薄膜トランジスタの製造方法を示す第１の工程図である。 図１および図２に示す薄膜トランジスタの製造方法を示す第２の工程図である。 実施の形態１における別のシリコン基板を示す斜視図である。 図９に示すシリコン基板上に形成したカーボンナノウォール薄膜の概念図である。 図９に示すシリコン基板を用いたときの薄膜トランジスタの製造方法を示す第１の工程図である。 図９に示すシリコン基板を用いたときの薄膜トランジスタの製造方法を示す第２の工程図である。 図９に示すシリコン基板を用いたときの薄膜トランジスタの製造方法を示す第３の工程図である。 図１および図２に示す薄膜トランジスタの別の製造方法を示す第１の工程図である。 図１および図２に示す薄膜トランジスタの別の製造方法を示す第２の工程図である。 実施例１における薄膜トランジスタの電気的特性を示す図である。 実施例２における薄膜トランジスタの電気的特性を示す図である。 実施例４における薄膜トランジスタの電気的特性を示す図である。 薄膜トランジスタの電極が形成された領域のＳＥＭ（写真を示す図である。 カーボンナノウォール薄膜の断面ＳＥＭ写真を示す図である。 実施の形態１による別の薄膜トランジスタの構成を示す平面図である。 実施の形態２による薄膜トランジスタの構成を示す断面図である。 図２２に示すＡ方向から見た薄膜トランジスタの平面図である。 図２２および図２３に示す薄膜トランジスタの製造方法を示す第１の工程図である。 図２２および図２３に示す薄膜トランジスタの製造方法を示す第２の工程図である。 図２２および図２３に示す薄膜トランジスタの製造方法を示す第３の工程図である。 図２２および図２３に示す薄膜トランジスタの別の製造方法を示す第１の工程図である。 図２２および図２３に示す薄膜トランジスタの別の製造方法を示す第２の工程図である。 図２２および図２３に示す薄膜トランジスタの別の製造方法を示す第３の工程図である。 図２２および図２３に示す薄膜トランジスタの別の製造方法を示す第４の工程図である。 図２２および図２３に示す薄膜トランジスタの更に別の製造方法を示す第１の工程図である。 図２２および図２３に示す薄膜トランジスタの更に別の製造方法を示す第２の工程図である。 図２２および図２３に示す薄膜トランジスタの更に別の製造方法を示す第３の工程図である。 実施の形態２による別の薄膜トランジスタの構成を示す平面図である。 実施の形態３による薄膜トランジスタの構成を示す断面図である。 図３５に示す薄膜トランジスタの製造方法を示す第１の工程図である。 図３５に示す薄膜トランジスタの製造方法を示す第２の工程図である。 図３５に示す薄膜トランジスタの製造方法を示す第３の工程図である。 図３５に示す薄膜トランジスタの製造方法を示す第４の工程図である。 図３５に示す薄膜トランジスタの別の製造方法を示す第１の工程図である。 図３５に示す薄膜トランジスタの別の製造方法を示す第２の工程図である。 図３５に示す薄膜トランジスタの別の製造方法を示す第３の工程図である。 図３５に示す薄膜トランジスタの別の製造方法を示す第４の工程図である。 図３５に示す薄膜トランジスタの別の製造方法を示す第５の工程図である。 図３５に示す薄膜トランジスタの更に別の製造方法を示す第１の工程図である。 図３５に示す薄膜トランジスタの更に別の製造方法を示す第２の工程図である。 図３５に示す薄膜トランジスタの更に別の製造方法を示す第３の工程図である。 図３５に示す薄膜トランジスタの更に別の製造方法を示す第４の工程図である。 実施の形態３による別の薄膜トランジスタの構成を示す断面図である。 従来の縦型電流駆動デバイスの概略図である。
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
［実施の形態１］
図１は、この発明の実施の形態１による薄膜トランジスタの構成を示す断面図である。また、図２は、図１に示すＡ方向から見た薄膜トランジスタの平面図である。
図１および図２を参照して、この発明の実施の形態１による薄膜トランジスタ１０は、シリコン基板１と、チャネル層２と、ソース電極３と、ドレイン電極４と、絶縁膜５と、ゲート電極６とを備える。
シリコン基板１は、ｎ型単結晶シリコン、ｐ型単結晶シリコン、ｎ型多結晶シリコンおよびｐ型多結晶シリコンのいずれかからなる。そして、シリコン基板１は、例えば、０．１〜１Ω・ｃｍの比抵抗を有する。
チャネル層２は、シリコン基板１の一主面上に配置される。そして、チャネル層２は、複数のカーボンナノウォール薄膜２１〜２５からなる。カーボンナノウォール薄膜２１〜２５は、シリコン基板１に略垂直に配置されるとともに、相互に略平行に配置される。
ソース電極３は、シリコン基板１の面内方向において、チャネル層２の一方端に接して配置される。ドレイン電極４は、シリコン基板１の面内方向において、ソース電極３に対向するようにチャネル層２の他方端に接して配置される。
そして、ソース電極３およびドレイン電極４の各々は、カーボンナノウォール薄膜２１〜２５の各々に接して配置される。
絶縁膜５は、例えば、二酸化シリコン（ＳｉＯ２）からなる。そして、絶縁膜５は、シリコン基板１のチャネル層２が配置された一主面と反対側の表面に接して配置される。
ゲート電極６は、絶縁膜５に接して配置される。
ソース電極３、ドレイン電極４およびゲート電極６の各々は、例えば、Ｔｉ／Ａｕの積層構造からなる。そして、Ｔｉの厚みは、例えば、１０ｎｍであり、Ａｕの厚みは、例えば、２０ｎｍである。
図３は、図１および図２に示すシリコン基板１、チャネル層２およびソース電極３の斜視図である。
図３を参照して、シリコン基板１は、凸部１１と凹部１２とを含む。凸部１１および凹部１２は、方向ＤＲ１に沿ってシリコン基板１の一主面に形成される。方向ＤＲ１における凸部１１および凹部１２の長さは、シリコン基板１の長さと同じであっても、シリコン基板１の長さよりも短くてもよい。凸部１１および凹部１２は、方向ＤＲ１に垂直な方向ＤＲ２において、交互に形成される。凸部１１は、方向ＤＲ２において、０．１〜０．５μｍの長さを有する。凹部１２は、方向ＤＲ２において、０．６〜１．５μｍの長さを有する。即ち、凸部１１は、０．１〜０．５μｍの幅を有し、凹部１２は、０．６〜１．５μｍの幅を有する。また、凸部１１の高さ（＝凹部１２の深さ）は、０．３〜０．６μｍである。
このように、シリコン基板１は、ストライプ状に配置された凹凸形状を一主面に有する。
チャネル層２のカーボンナノウォール薄膜２１〜２５の各々は、シリコン基板１の凸部１１の長さ方向（＝方向ＤＲ１）に沿って凸部１１上に形成される。
そして、カーボンナノウォール薄膜２１〜２５の各々は、１０〜１５ｎｍの厚み、および６０〜２５００ｎｍの高さを有する。
このように、複数のカーボンナノウォール薄膜２１〜２５は、シリコン基板１の凸部１１の長さ方向に沿って配列される。つまり、複数のカーボンナノウォール薄膜２１〜２５は、所望のパターンに沿って配向している。
ソース電極３は、複数のカーボンナノウォール薄膜２１〜２５の一方端を覆うようにシリコン基板１上に配置される。この場合、ソース電極３は、カーボンナノウォール薄膜２３の一方端側において、カーボンナノウォール薄膜２３の厚み方向に平行な側面２３Ａおよび上面２３Ｃに接する。同様に、ソース電極３は、カーボンナノウォール薄膜２１，２２，２４，２５の一方端側において、カーボンナノウォール薄膜２１，２２，２４，２５の厚み方向に平行な側面（＝側面２３Ａに相当する側面）および上面（＝上面２３Ｃに相当する上面）に接する。
このように、ソース電極３は、複数のカーボンナノウォール薄膜２１〜２５の各々においてカーボンナノウォール薄膜２１〜２５の厚み方向に平行な側面２３Ａに少なくとも接する。
なお、ドレイン電極４は、カーボンナノウォール薄膜２３の他方端側において、カーボンナノウォール薄膜２３の側面２３Ａに対向する側面２３Ｂと、上面２３Ｃとに接する。同様に、ドレイン電極４は、カーボンナノウォール薄膜２１，２２，２４，２５の他方端側において、カーボンナノウォール薄膜２１，２２，２４，２５の側面（＝側面２３Ａに相当する側面）に対向する側面（＝側面２３Ｂに相当する側面）と、上面（＝上面２３Ｃに相当する上面）とに接する。
このように、ドレイン電極４は、複数のカーボンナノウォール薄膜２１〜２５の各々においてカーボンナノウォール薄膜２１〜２５の厚み方向に平行な側面２３Ａに対向する側面２３Ｂに少なくとも接する。
従って、ソース電極３およびドレイン電極４は、カーボンナノウォール薄膜２１〜２５を凸部１１および凹部１２が形成される方向ＤＲ１から挟み込む。その結果、ソース電極３およびドレイン電極４は、カーボンナノウォール薄膜２１〜２５の対向する側面２３Ａ，２３Ｂに少なくとも接する。
所望の電圧をゲート電極６に印加すると、チャネル層２の複数のカーボンナノウォール薄膜２１〜２５のシリコン基板１側に電子または正孔が誘起され、電子または正孔が誘起された状態で所望の電圧をソース電極３とドレイン電極４との間に印加すると、カーボンナノウォール薄膜２１〜２５の低次元性の影響を受けた電場分布により、複数のカーボンナノウォール薄膜２１〜２５の電子または正孔が誘起された領域を介して電流がソース電極３とドレイン電極４との間に流れる。そして、ソース電極３とドレイン電極４との間に流れる電流値は、ゲート電極６に印加される電圧によって制御される。この場合、電流は、ソース電極３とドレイン電極４との間で複数のカーボンナノウォール薄膜２１〜２５を並列に流れる。
従って、チャネル層が１つのカーボンナノウォール薄膜からなる場合よりも大きい電流を薄膜トランジスタ１０に流すことができる。
このように、薄膜トランジスタ１０は、複数のカーボンナノウォール薄膜２１〜２５をチャネル層２として用いた薄膜トランジスタである。また、薄膜トランジスタ１０は、ゲート電極６がチャネル層２の下側に配置されたバックゲート型の薄膜トランジスタである。
図４は、図１に示す複数のカーボンナノウォール薄膜２１〜２５を製造するプラズマ装置の構成を示す断面図である。図４を参照して、プラズマ装置１００は、真空容器２０と、天板２６と、排気口２７と、ガス導入部２８と、ホルダ３２と、ヒータ３４と、軸３６と、軸受部３８と、マスク４２と、仕切り板４４と、平面導体５０と、給電電極５２と、終端電極５４と、絶縁フランジ５６と、パッキン５７，５８と、シールドボックス６０と、高周波電源６２と、整合回路６４と、接続導体６８，６９とを備える。
真空容器２０は、金属製であり、排気口２７を介して真空排気装置に接続される。また、真空容器２０は、電気的に接地ノードに接続される。天板２６は、真空容器２０の上側を塞ぐように真空容器２０に接して配置される。この場合、真空容器２０と天板２６との間には、真空シール用のパッキン５７が配置される。
ガス導入部２８は、真空容器２０内において仕切り板４４よりも上側に配置される。軸３６は、軸受部３８を介して真空容器２０の底面に固定される。ホルダ３２は、軸３６の一方端に固定される。ヒータ３４は、ホルダ３２内に配置される。マスク４２は、ホルダ３２の周縁部においてホルダ３２上に配置される。仕切り板４４は、ホルダ３２よりも上側において真空容器２０とホルダ３２との間を塞ぐように真空容器２０の側壁に固定される。
給電電極５２および終端電極５４は、絶縁フランジ５６を介して天板２６に固定される。この場合、天板２６と絶縁フランジ５６との間には、真空シール用のパッキン５８が配置される。
平面導体５０は、Ｘ方向における両端部がそれぞれ給電電極５２および終端電極５４に接するように配置される。
給電電極５２および終端電極５４は、後述するようにＹ方向（図４の紙面に垂直な方向）において平面導体５０とほぼ同じ長さを有する。そして、給電電極５２は、接続導体６８によって整合回路６４の出力バー６６に接続される。終端電極５４は、接続導体６９を介してシールドボックス６０に接続される。平面導体５０、給電電極５２および終端電極５４は、例えば、銅およびアルミニウム等からなる。
シールドボックス６０は、真空容器２０の上側に配置され、天板２６に接する。高周波電源６２は、整合回路６４と接地ノードとの間に接続される。整合回路６４は、シールドボックス６０上に配置される。
接続導体６８，６９は、Ｙ方向において給電電極５２および終端電極５４とほぼ同じ長さを有する板形状からなる。
ガス導入部２８は、ガスボンベ（図示せず）から供給されたメタン（ＣＨ４）ガスおよび水素（Ｈ２）ガス等のガス２９を真空容器２０内に供給する。ホルダ３２は、シリコン基板１を支持する。ヒータ３４は、シリコン基板１を所望の温度に加熱する。軸３６は、ホルダ３２を支持する。マスク４２は、シリコン基板１の周縁部を覆う。これによって、生成物がシリコン基板１の周縁部に形成されるのを防止できる。仕切り板４４は、プラズマ７０がシリコン基板１の保持機構に達するのを防止する。
給電電極５２は、接続導体６８から供給された高周波電流を平面導体５０に流す。終端電極５４は、平面導体５０の端部を直接またはキャパシタを介して接地ノードに接続し、高周波電源６２から平面導体５０にかけて高周波電流の閉ループを作る。
高周波電源６２は、例えば、１３．５６ＭＨｚの高周波電力を整合回路６４へ供給する。整合回路６４は、高周波電源６２から供給された高周波電力を反射を抑制して接続導体６８に供給する。
図５は、図４に示す整合回路６４側から見た平面導体５０、給電電極５２および終端電極５４の平面図である。図５を参照して、平面導体５０は、例えば、長方形の平面形状からなり、辺５０ａ，５０ｂを有する。辺５０ａは、辺５０ｂよりも長い。そして、辺５０ａは、Ｘ方向に沿って配置され、辺５０ｂは、Ｙ方向に沿って配置される。
給電電極５２および終端電極５４は、それぞれ、平面導体５０の辺５０ｂに沿って平面導体５０のＸ方向の両端部に配置される。給電電極５２および終端電極５４のＹ方向の長さは、高周波電流１６をＹ方向においてできる限り一様に流すために、平面導体５０のＹ方向に平行な辺５０ｂの長さに近づける（例えば、辺５０ｂの長さと実質的に同じにする）のが好ましいが、辺５０ｂの長さよりも幾分短くてもよいし、長くてもよい。数値で表せば、給電電極５２および終端電極５４のＹ方向の長さは、辺５０ｂの長さの８５％以上の長さに設定すればよい。
このように、給電電極５２および終端電極５４は、ブロック状の電極からなるので、Ｙ方向において平面導体５０にほぼ一様に高周波電流１６を流すことができる。
平面導体５０に点状の電極を用いて高周波電流を供給した場合、高周波電流は、平面導体５０を一様に流れない。一般的に、平面導体に高周波電力を供給しても、平面導体の近傍にプラズマが存在しない状態では、表皮効果等によって、高周波電流は、平面導体の通電方向に直交する断面の四隅に集中して流れる。これは、高周波のインピーダンスの分布が平面導体の四隅で小さく、その他の部分で大きくなるからである。
図６は、Ｙ方向の平面導体５０の断面図およびプラズマ密度を示す図である。プラズマ装置１００においては、平面導体５０の近傍にプラズマ７０が発生する。即ち、図６に示すように、高周波電流１６を平面導体５０に流すと、高周波磁界１７が平面導体５０の周囲に発生し、それによって高周波電流１６と逆方向に誘導電界１８が発生する。そして、この誘導電界１８によって電子が加速されて平面導体５０の近傍のガス２９（図４参照）を電離させ、プラズマ７０が平面導体５０の近傍に発生し、そのプラズマ中を誘導電流１９が誘導電界１８と同じ方向（即ち、高周波電流１６と逆方向）に流れる。
このように、プラズマ７０が平面導体５０の近傍に発生し、そのプラズマ７０中を誘導電流１９が高周波電流１６と逆方向に流れると、平面導体５０を流れる高周波電流１６は、通電方向と直交するＹ方向において一様化するようになる。その理由は、次のとおりである。
配電の技術分野においては、ブスバーのような平面導体に流れる電流に近接した別の導体に逆方向に電流が流れる場合、導体のインピーダンスの分布が相互に変化し、低インピーダンス化およびインピーダンスの一様化が生じることが知られている。これは、電流が互いに逆方向に流れることによって、磁束の鎖交数が減少することが関係していると考えられる。プラズマ装置１００においては、このような現象を平面導体とプラズマとの関係に応用したものである。
従って、図６に示すように、平面導体５０の近傍にプラズマ、特に高密度のプラズマ７０が発生すると、平面導体５０内を流れる高周波電流１６の分布は、Ｙ方向において一様化する。このことと、上述したブロック状の給電電極５２および終端電極５４を有していることとが相俟って、高周波電流１６は、平面導体５０内をＹ方向においてほぼ一様に分布して流れるようになる。それによって、平面導体５０のプラズマ７０生成側の面の近傍に、通電方向であるＸ方向のみならず、Ｘ方向と直交するＹ方向においてもほぼ一様に分布した誘導電界１８および誘導電流１９が発生し、この誘導電界１８によって、平面導体５０の面に沿う広範囲に亘って均一性の良いプラズマを発生させることができる。そのプラズマ密度分布Ｄ１は、図６に示すようにほぼ一様である。
このように、プラズマ装置１００は、高周波電流１６を平面導体５０に一様に流すことによって誘導結合型のプラズマを発生する。
図７および図８は、それぞれ、図１および図２に示す薄膜トランジスタ１０の製造方法を示す第１および第２の工程図である。
なお、工程（ｄ）〜工程（ｈ）においては、凸部１１の長さ方向から見た側面図と、凸部１１の長さ方向に垂直な方向から見た側面図とを示す。
図７を参照して、薄膜トランジスタ１０の製造が開始されると、ｎ型単結晶シリコンからなるシリコン基板３０をエタノール等で洗浄して脱脂し、その後、シリコン基板３０をフッ酸（ＨＦ）によって洗浄する（工程（ａ）参照）。これによって、シリコン基板３０の表面は、水素によって終端される。
そして、シリコン基板３０の裏面を熱酸化してＳｉＯ２からなる絶縁膜５を形成する（工程（ｂ）参照）。この場合、熱酸化は、例えば、シリコン基板３０を酸素（Ｏ２）ガス雰囲気中で１０００℃で熱処理することによって行われる。
工程（ｂ）の後、シリコン基板３０の一主面（＝絶縁膜５が形成された面と反対側の面）を電子ビームリソグラフによってパターンニングし、反応性イオンエッチングによってシリコン基板３０の一主面をエッチングして凸部１１および凹部１２をシリコン基板３０の一主面に形成する（工程（ｃ）参照）。これによって、シリコン基板１が形成される。
この場合、レジストをシリコン基板３０の一主面に塗布し、その塗布したレジストを電子ビームリソグラフによってパターンニングしてレジストパターンを形成し、その形成したレジストパターンをマスクとして反応性イオンエッチングによってシリコン基板３０の一主面をエッチングする。
工程（ｃ）の後、シリコン基板１を真空容器２０内のホルダ３２上に配置し、ヒータ３４を用いてシリコン基板１を４００〜６００℃に昇温する。ガス導入部２８は、５０ｓｃｃｍのＣＨ４ガスおよび５０ｓｃｃｍのＨ２ガス、または１００ｓｃｃｍのＣＨ４ガスを真空容器２０内に供給する。即ち、真空容器２０内に炭素原子を含む材料ガスを導入する。そして、真空容器２０内の圧力を１．３３Ｐａに調整する。
その後、高周波電源６２は、１３．５６ＭＨｚの周波数を有する１ｋＷの高周波電力を整合回路６４および接続導体６８を介して平面導体５０に印加する。
これによって、プラズマ７０が真空容器２０内に発生し、カーボンナノウォール薄膜２１〜２５がシリコン基板１の凸部１１上に自己組織的に形成される。この場合、カーボンナノウォール薄膜２１〜２５の形成時間は、１０〜３０分である。
高周波電力を印加し始めてから１０〜３０分が経過すると、高周波電力の印加を停止し、ＣＨ４ガスおよびＨ２ガス（またはＣＨ４ガス）の供給を停止する。このように、カーボンナノウォール薄膜２１〜２５は、誘導結合型のプラズマを用いて製造される。
工程（ｄ）の後、レジストをカーボンナノウォール薄膜２１〜２５上に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン４０を形成する（工程（ｅ）参照）。
図８を参照して、工程（ｅ）の後、電子ビーム蒸着によってＴｉおよびＡｕをカーボンナノウォール薄膜２１〜２５およびレジストパターン４０上に順次積層する。これによって、ソース電極３およびドレイン電極４が形成される（工程（ｆ）参照）。この場合、金属層４１がレジストパターン４０上に形成される。
その後、１−メチル−２−ピロリドンを用いてレジストパターン４０を除去する（工程（ｇ）参照）。これによって、金属層４１は、リフトオフによって除去される。
そして、電子ビーム蒸着によってＴｉおよびＡｕを絶縁膜５上に順次積層してゲート電極６を形成する。これによって、薄膜トランジスタ１０が完成する（工程（ｈ）参照）。
図９は、実施の形態１における別のシリコン基板を示す斜視図である。実施の形態１においては、図９に示すシリコン基板１Ａが用いられてもよい。
図９を参照して、シリコン基板１Ａは、シリコン基板１と同じ材料からなり、領域１３，１４を有する。領域１３は、領域１４の内周側に設けられ、上述した凸部１１および凹部１２を有する。そして、領域１３は、薄膜トランジスタ１０が形成される領域である。領域１４は、平坦な表面を有する。
図１０は、図９に示すシリコン基板１Ａ上に形成したカーボンナノウォール薄膜の概念図である。
図１０を参照して、図４に示すプラズマ装置１００を用いてシリコン基板１Ａ上にカーボンナノウォール薄膜を形成した場合、領域１３内では、複数のカーボンナノウォール薄膜２１〜２５が凸部１１の長さ方向に沿って凸部１１上に形成され（即ち、配向性を持って形成され）、領域１４では、カーボンナノウォール薄膜１５がランダムな方向に形成される。
従って、薄膜トランジスタ１０を領域１３内に作製する場合、カーボンナノウォール薄膜１５が領域１４に存在すると、薄膜トランジスタ１０の電気的特性を低下させる可能性がある。
そこで、薄膜トランジスタ１０を領域１３内に作製する場合、領域１４内のカーボンナノウォール薄膜１５を除去して薄膜トランジスタ１０を領域１３内に作製する。
図１１から図１３は、それぞれ、図９に示すシリコン基板１Ａを用いたときの薄膜トランジスタ１０の製造方法を示す第１から第３の工程図である。
なお、工程（ｄ）〜工程（ｋ）においては、凸部１１の長さ方向から見た側面図と、凸部１１の長さ方向に垂直な方向から見た側面図とを示す。
図１１を参照して、シリコン基板１Ａを用いた薄膜トランジスタ１０の製造が開始されると、図７に示す工程（ａ），（ｂ）と同じ工程が順次実行される（工程（ａ），（ｂ）参照）。
工程（ｂ）の後、シリコン基板３０の一主面（＝絶縁膜５が形成された面と反対側の面）を電子ビームリソグラフによってパターンニングし、反応性イオンエッチングによってシリコン基板３０の一主面をエッチングしてシリコン基板３０の周縁部に平坦部が残るように凸部１１および凹部１２をシリコン基板３０の一主面に形成する（工程（ｃ）参照）。これによって、シリコン基板１Ａが形成される。
この場合、レジストをシリコン基板３０の一主面に塗布し、その塗布したレジストを電子ビームリソグラフによってパターンニングしてレジストパターンを形成し、その形成したレジストパターンをマスクとして反応性イオンエッチングによってシリコン基板３０の周縁部に平坦部が残るようにシリコン基板３０の一主面をエッチングする。
工程（ｃ）の後、シリコン基板１Ａを真空容器２０内のホルダ３２上に配置し、図７に示す工程（ｄ）と同じ条件によってカーボンナノウォール薄膜１５，２１〜２５をシリコン基板１Ａ上に形成する（工程（ｄ）参照）。この場合、カーボンナノウォール薄膜２１〜２５は、シリコン基板１Ａの領域１３内の凸部１１上に形成され、カーボンナノウォール薄膜１５は、シリコン基板１Ａの領域１４（平坦部）に形成される。
工程（ｄ）の後、凸部１１の長さ方向における両端部を除いてカーボンナノウォール薄膜２１〜２５および領域１４上にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン８０，８１を形成する（工程（ｅ）参照）。
図１２を参照して、工程（ｅ）の後、電子ビーム蒸着によってＴｉおよびＡｕをカーボンナノウォール薄膜２１〜２５およびレジストパターン８０，８１上に順次積層する。これによって、ソース電極３およびドレイン電極４が形成される（工程（ｆ）参照）。この場合、金属層８２がレジストパターン８０上に形成され、金属層８３がレジストパターン８１上に形成される。
その後、１−メチル−２−ピロリドンを用いてレジストパターン８０，８１を除去する（工程（ｇ）参照）。これによって、金属層８２，８３は、リフトオフによって除去される。
そして、電子ビーム蒸着によってＴｉおよびＡｕを絶縁膜５上に順次積層してゲート電極６を形成する（工程（ｈ）参照）。
引き続いて、レジストを領域１３を覆うように塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン８４を形成する（工程（ｉ）参照）。
図１３を参照して、工程（ｉ）の後、ガス導入部２８は、６０ｓｃｃｍの酸素（Ｏ２）ガスを真空容器２０内に供給する。そして、真空容器２０内の圧力を４．５Ｐａに調整する。
その後、高周波電源６２は、１３．５６ＭＨｚの周波数を有する１００Ｗの高周波電力を整合回路６４および接続導体６８を介して平面導体５０に印加する。
これによって、プラズマ７０が真空容器２０内に発生し、レジストパターン８４をマスクとしてシリコン基板１Ａの領域１４を酸素プラズマによって処理する（工程（ｊ）参照）。この場合、酸素プラズマによる処理時間は、例えば、３分である。
これによって、領域１４上に形成されたカーボンナノウォール薄膜１５が除去される（工程（ｋ）参照）。
工程（ｋ）の後、１−メチル−２−ピロリドンを用いてレジストパターン８４を除去する。これによって、薄膜トランジスタ１０が完成する（工程（ｌ）参照）。
このように、酸素プラズマを用いて領域１４内に形成されたカーボンナノウォール薄膜１５を除去して薄膜トランジスタ１０を領域１３内に形成する。
なお、図１１から図１３に示す工程図においては、ソース電極３、ドレイン電極４およびゲート電極６を形成した後に、酸素プラズマによって、領域１４上に形成されたカーボンナノウォール薄膜１５を除去すると説明したが、実施の形態１においては、これに限らず、領域１４上に形成されたカーボンナノウォール薄膜１５を除去した後に、ソース電極３、ドレイン電極４およびゲート電極６を形成して薄膜トランジスタ１０を製造するようにしてもよい。
図１４および図１５は、それぞれ、図１および図２に示す薄膜トランジスタ１０の別の製造方法を示す第１および第２の工程図である。
なお、工程（ｄ），（ｄ−１），（ｅ）〜工程（ｈ）においては、凸部１１の長さ方向から見た側面図と、凸部１１の長さ方向に垂直な方向から見た側面図とを示す。
図１４および図１５に示す工程図は、図７および図８に示す工程図の工程（ｄ）と工程（ｅ）との間に工程（ｄ−１）を追加したものであり、その他は、図７および図８に示す工程図と同じである。
図１４を参照して、薄膜トランジスタ１０の製造が開始されると、上述した工程（ａ）〜（ｄ）が順次実行される。
そして、工程（ｄ）の後、ガス導入部２８は、１００ｓｃｃｍの水素（Ｈ２）ガスを真空容器２０内に供給する。そして、真空容器２０内の圧力を６．６５Ｐａに調整する。
その後、高周波電源６２は、１３．５６ＭＨｚの周波数を有する１ｋＷの高周波電力を整合回路６４および接続導体６８を介して平面導体５０に印加する。
これによって、プラズマ７０が真空容器２０内に発生し、カーボンナノウォール薄膜２１〜２５の表面を水素プラズマによって処理する（工程（ｄ−１）参照）。この場合、水素プラズマによる処理時間は、例えば、１分である。
そして、工程（ｄ−１）の後、上述した工程（ｅ）〜（ｈ）が順次実行され、薄膜トランジスタ１０が完成する（図１５の工程（ｅ）〜（ｈ）参照）。
このように、シリコン基板１上に形成したカーボンナノウォール薄膜２１〜２５の表面を水素プラズマによって処理した後にソース電極３およびドレイン電極４を形成して薄膜トランジスタ１０を作製する。
なお、実施の形態１においては、図１１から図１３に示す工程図の工程（ｄ）と工程（ｅ）との間に図１４に示す工程（ｄ−１）を追加して薄膜トランジスタ１０を製造してもよい。
以下、実施例を用いて薄膜トランジスタ１０を詳細に説明する。
（実施例１）
工程（ｄ）においてカーボンナノウォール薄膜２１〜２５を形成するときの基板温度Ｔｓを４００℃に設定し、図７および図８に示す工程（ａ）〜工程（ｈ）を用いて実施例１における薄膜トランジスタ１０Ａを作製した。
（実施例２）
工程（ｄ）においてカーボンナノウォール薄膜２１〜２５を形成するときの基板温度Ｔｓを５００℃に設定した以外は、実施例１と同じ方法によって実施例２における薄膜トランジスタ１０Ｂを作製した。
（実施例３）
工程（ｄ）においてカーボンナノウォール薄膜２１〜２５を形成するときの基板温度Ｔｓを６００℃に設定した以外は、実施例１と同じ方法によって実施例３における薄膜トランジスタ１０Ｃを作製した。
（実施例４）
図１１から図１３に示す工程（ａ）〜工程（ｌ）を用いて実施例４における薄膜トランジスタ１０Ｄを作製した。この場合、カーボンナノウォール薄膜２１〜２５を形成するときの基板温度Ｔｓは、５００℃である。
（実施例５）
図１４および図１５に示す工程（ａ）〜（ｄ），（ｄ−１），（ｅ）〜（ｈ）を用いて実施例５における薄膜トランジスタ１０Ｅを作製した。この場合、カーボンナノウォール薄膜２１〜２５を形成するときの基板温度Ｔｓは、６００℃である。
（実施例６）
工程（ｄ）において、基板温度Ｔｓを４００℃に設定してカーボンナノウォール薄膜を形成し、その後、基板温度Ｔｓを６００℃に設定してカーボンナノウォール薄膜を形成した以外、図７および図８に示す工程（ａ）〜工程（ｈ）を用いて実施例６における薄膜トランジスタ１０Ｆを作製した。
図１６は、実施例１における薄膜トランジスタ１０Ａの電気的特性を示す図である。図１６において、縦軸は、ソース電極３とドレイン電極４との間に流れる電流ＩＤＳを表わし、横軸は、ソース電極３とドレイン電極４との間に印加される電圧ＶＤＳを表わす。
また、曲線ｋ１〜ｋ１１は、それぞれ、ゲート電圧が５，４，３，２，１，０，−１，−２，−３，−４，−５Ｖであるときの電流ＩＤＳと電圧ＶＤＳとの関係を示す。
図１６を参照して、電流ＩＤＳは、各ゲート電圧において、電圧ＶＤＳが−１Ｖから＋１Ｖへ大きくなるに従って増加する（曲線ｋ１〜ｋ１１参照）。
また、電流ＩＤＳは、電圧ＶＤＳの同じ電圧値において、ゲート電圧が＋５Ｖから−５Ｖへ変化するに従って増加する（曲線ｋ１〜ｋ１１参照）。
従って、４００℃の基板温度Ｔｓで形成されたカーボンナノウォール薄膜２１〜２５は、半導体特性を有し、薄膜トランジスタのチャネル層として使用できることが実験的に実証された。
図１７は、実施例２における薄膜トランジスタ１０Ｂの電気的特性を示す図である。図１７において、縦軸は、ソース電極３とドレイン電極４との間に流れる電流ＩＤＳを表わし、横軸は、ソース電極３とドレイン電極４との間に印加される電圧ＶＤＳを表わす。
また、曲線ｋ１２〜ｋ２２は、それぞれ、ゲート電圧が５，４，３，２，１，０，−１，−２，−３，−４，−５Ｖであるときの電流ＩＤＳと電圧ＶＤＳとの関係を示す。
図１７を参照して、電流電圧特性ＩＤＳ−ＶＤＳは、図１６に示す電流電圧特性ＩＤＳ−ＶＤＳよりも劣るものの、電流ＩＤＳは、各ゲート電圧において、電圧ＶＤＳが−１Ｖから＋１Ｖへ大きくなるに従って増加する（曲線ｋ１２〜ｋ２２参照）。
また、電流ＩＤＳは、電圧ＶＤＳの同じ電圧値において、ゲート電圧が＋５Ｖから−５Ｖへ変化するに従って増加する（曲線ｋ１２〜ｋ２２参照）。
従って、５００℃の基板温度Ｔｓで形成されたカーボンナノウォール薄膜２１〜２５も、半導体特性を有し、薄膜トランジスタのチャネル層として使用できることが実験的に実証された。
カーボンナノウォール薄膜２１〜２５を形成するときの基板温度Ｔｓが６００℃である実施例３における薄膜トランジスタ１０Ｃは、薄膜トランジスタ１０Ａ，１０Ｂと同等の電気的特性を有する。基板温度Ｔｓが４００℃，５００℃よりも高い６００℃になると、カーボンナノウォール薄膜２１〜２５の結晶性が向上するので、６００℃の基板温度Ｔｓを用いて形成したカーボンナノウォール薄膜２１〜２５も、半導体特性を有すると考えられるからである。
従って、実施の形態１においては、カーボンナノウォール薄膜２１〜２５は、４００℃〜６００℃の範囲の基板温度Ｔｓを用いて形成される。
図１８は、実施例４における薄膜トランジスタ１０Ｄの電気的特性を示す図である。図１８において、縦軸は、ソース電極３とドレイン電極４との間に流れる電流ＩＤＳを表わし、横軸は、ソース電極３とドレイン電極４との間に印加される電圧ＶＤＳを表わす。なお、ゲート電圧は、＋５Ｖ〜−５Ｖである。
図１８を参照して、電流ＩＤＳは、電圧ＶＤＳが０Ｖ以上になると、または電圧ＶＤＳが０．５Ｖ以上になると、指数関数的に増加する。
カーボンナノウォール薄膜２１〜２５を形成するときの基板温度Ｔｓが５００℃であり、カーボンナノウォール薄膜２１〜２５を形成した後に、薄膜トランジスタ１０が形成される領域１３以外の領域１４に形成されたカーボンナノウォール薄膜を酸素プラズマによって除去しない場合、薄膜トランジスタの電流電圧特性ＩＤＳ−ＶＤＳは、図１７に示す電流電圧特性ＩＤＳ−ＶＤＳになる。
一方、実施例４における薄膜トランジスタ１０Ｄは、５００℃の基板温度Ｔｓを用いてカーボンナノウォール薄膜２１〜２５を形成し、領域１４に形成されたカーボンナノウォール薄膜を酸素プラズマによって除去して作製された。
そして、薄膜トランジスタ１０Ｄは、図１８に示すように、図１７に示す電流電圧特性ＩＤＳ−ＶＤＳよりも優れた電流電圧特性ＩＤＳ−ＶＤＳを有する。
また、領域１４に形成されたカーボンナノウォール薄膜を酸素プラズマを用いて除去しない場合、薄膜トランジスタのリーク電流は、１０μＡであるのに対し、領域１４に形成されたカーボンナノウォール薄膜を酸素プラズマを用いて除去した場合、薄膜トランジスタのリーク電流は、１００ｐＡである。
従って、領域１４に形成されたカーボンナノウォール薄膜を酸素プラズマを用いて除去することによって、リーク電流を大幅に低減でき、その結果、電流電圧特性ＩＤＳ−ＶＤＳを大幅に改善できる。
図１９は、薄膜トランジスタの電極（ソース電極またはドレイン電極）が形成された領域のＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍａｉｃｒｏｓｃｏｐｅ）写真を示す図である。
図１９の（ａ）は、カーボンナノウォール薄膜を水素プラズマによって処理しない場合のＳＥＭ写真を示し、図１９の（ｂ）は、カーボンナノウォール薄膜を水素プラズマによって処理した場合のＳＥＭ写真を示す。
カーボンナノウォール薄膜を水素プラズマによって処理しない場合、電極は、膜状に形成され、カーボンナノウォール薄膜上に載っている（図１９の（ａ）参照）。
一方、カーボンナノウォール薄膜を水素プラズマによって処理した場合、電極は、下地であるカーボンナノウォール薄膜に追従して形成されており、電極とカーボンナノウォール薄膜との密着性を高くできる（図１９の（ｂ）参照）。
従って、実施例５の薄膜トランジスタ１０Ｅにおいて、ソース電極３およびドレイン電極４とカーボンナノウォール薄膜２１〜２５との密着性を高くできる。その結果、薄膜トランジスタ１０Ｅは、良好な電流電圧特性ＩＤＳ−ＶＤＳを有すると考えられる。
図２０は、カーボンナノウォール薄膜の断面ＳＥＭ写真を示す図である。図２０の（ａ）は、６００℃の基板温度Ｔｓを用いて形成したカーボンナノウォール薄膜の断面ＳＥＭ写真を示し、図２０の（ｂ）は、４００℃の基板温度Ｔｓを用いてカーボンナノウォール薄膜を形成し、その後、基板温度Ｔｓを６００℃に上昇して形成したカーボンナノウォール薄膜の断面ＳＥＭ写真を示す。
６００℃の基板温度Ｔｓを用いてたカーボンナノウォール薄膜を形成した場合、カーボンナノウォール薄膜は、基板から一様に成長している（図２０の（ａ）参照）。
一方、基板温度Ｔｓを４００℃と６００℃との２段階に昇温した場合、２つの異なるカーボンナノウォール薄膜が基板に垂直な方向に成長している（図２０の（ｂ）参照）。即ち、領域ＲＥＧには、４００℃の基板温度Ｔｓで成長したカーボンナノウォール薄膜が存在し、その上に、６００℃の基板温度Ｔｓで成長したカーボンナノウォール薄膜が連続的に形成されている。
４００℃の基板温度Ｔｓで成長したカーボンナノウォール薄膜は、図１６に示すように半導体特性を有し、基板温度Ｔｓを４００℃から６００℃に高くすると、カーボンナノウォール薄膜の成長速度が速くなるので、基板温度Ｔｓを４００℃と６００℃との２段階に切り替えることによって、半導体特性を有するカーボンナノウォール薄膜を短時間で形成できる。その結果、余剰炭化物を低減でき、エッチングによるカーボンナノウォール薄膜のダメージを低減できる。
従って、実施例６の薄膜トランジスタ１０Ｆは、良好な電流電圧特性ＩＤＳ−ＶＤＳを有すると考えられる。
このように、実施例１〜６における薄膜トランジスタ１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ，１０Ｆは、複数のカーボンナノウォール薄膜２１〜２５をソース電極３とドレイン電極４との間に並列に配置した構造を有し、良好な電流電圧特性ＩＤＳ−ＶＤＳを有する。
従って、１つのカーボンナノウォール薄膜によってチャネル層を構成する場合よりも大きい電流を薄膜トランジスタ１０のチャネル層２に流すことができる。
図２１は、実施の形態１による別の薄膜トランジスタの構成を示す平面図である。実施の形態１による薄膜トランジスタは、図２１に示す薄膜トランジスタ１０−１であってもよい。
図２１を参照して、薄膜トランジスタ１０−１は、図１および図２に示す薄膜トランジスタ１０のソース電極３をソース電極３Ａ〜３Ｅに代え、ドレイン電極４をドレイン電極４Ａ〜４Ｅに代えたものであり、その他は、薄膜トランジスタ１０と同じである。
ソース電極３Ａ〜３Ｅは、それぞれ、カーボンナノウォール薄膜２１〜２５に対応して設けられ、シリコン基板１の凸部１１の長さ方向において、カーボンナノウォール薄膜２１〜２５の一方端に接続される。
ドレイン電極４Ａ〜４Ｅは、それぞれ、カーボンナノウォール薄膜２１〜２５に対応して設けられ、シリコン基板１の凸部１１の長さ方向において、カーボンナノウォール薄膜２１〜２５の他方端に接続される。
薄膜トランジスタ１０−１の断面構造は、図１に示す薄膜トランジスタ１０の断面構造と同じであるので、薄膜トランジスタ１０−１において、絶縁膜５およびゲート電極６は、チャネル層２の全面に対向して形成されている。
従って、薄膜トランジスタ１０−１においては、カーボンナノウォール薄膜２１、ソース電極３Ａ、ドレイン電極４Ａ、絶縁膜５およびゲート電極６は、１つの薄膜トランジスタを構成し、カーボンナノウォール薄膜２２、ソース電極３Ｂ、ドレイン電極４Ｂ、絶縁膜５およびゲート電極６は、１つの薄膜トランジスタを構成し、カーボンナノウォール薄膜２３、ソース電極３Ｃ、ドレイン電極４Ｃ、絶縁膜５およびゲート電極６は、１つの薄膜トランジスタを構成し、カーボンナノウォール薄膜２４、ソース電極３Ｄ、ドレイン電極４Ｄ、絶縁膜５およびゲート電極６は、１つの薄膜トランジスタを構成し、カーボンナノウォール薄膜２５、ソース電極３Ｅ、ドレイン電極４Ｅ、絶縁膜５およびゲート電極６は、１つの薄膜トランジスタを構成する。
その結果、薄膜トランジスタ１０−１は、シリコン基板１の面内方向において５個の薄膜トランジスタを並列に配置した構成からなる。
薄膜トランジスタ１０−１は、図７および図８に示す工程図において、工程（ｇ）と工程（ｈ）との間に、ソース電極３およびドレイン電極４の一部をエッチングしてソース電極３Ａ，３Ｂ，３Ｃ，３Ｄ，３Ｅおよびドレイン電極４Ａ，４Ｂ，４Ｃ，４Ｄ，４Ｅを形成する工程を追加した工程図に従って製造される。
また、薄膜トランジスタ１０−１は、図１１から図１３に示す工程図において、工程（ｇ）と工程（ｈ）との間に、ソース電極３およびドレイン電極４の一部をエッチングしてソース電極３Ａ，３Ｂ，３Ｃ，３Ｄ，３Ｅおよびドレイン電極４Ａ，４Ｂ，４Ｃ，４Ｄ，４Ｅを形成する工程を追加した工程図に従って製造されてもよい。
更に、薄膜トランジスタ１０−１は、図１４および図１５に示す工程図において、工程（ｇ）と工程（ｈ）との間に、ソース電極３およびドレイン電極４の一部をエッチングしてソース電極３Ａ，３Ｂ，３Ｃ，３Ｄ，３Ｅおよびドレイン電極４Ａ，４Ｂ，４Ｃ，４Ｄ，４Ｅを形成する工程を追加した工程図に従って製造されてもよい。
薄膜トランジスタ１０−１においては、チャネル層２に流れる電流値の大きさに応じて、配線を接続するソース電極およびドレイン電極を選択する。例えば、最も小さい電流値Ｉｍｉｎを流す場合、ソース電極３Ａ，３Ｂ，３Ｃ，３Ｄ，３Ｅのいずれかと、ソース電極３Ａ，３Ｂ，３Ｃ，３Ｄ，３Ｅのいずれかに対応するドレイン電極（＝ドレイン電極４Ａ，４Ｂ，４Ｃ，４Ｄ，４Ｅのいずれか）とを選択する。また、最も大きい電流値Ｉｍａｘを流す場合、ソース電極３Ａ，３Ｂ，３Ｃ，３Ｄ，３Ｅの全てと、ドレイン電極４Ａ，４Ｂ，４Ｃ，４Ｄ，４Ｅの全てとを選択する。更に、電流値Ｉｍｉｎと電流値Ｉｍａｘとの間の電流値を流す場合、その電流値に応じて、ソース電極３Ａ，３Ｂ，３Ｃ，３Ｄ，３Ｅのうちの２〜４個のソース電極と、その選択したソース電極に対応する２〜４個のドレイン電極とを選択する。
また、カーボンナノウォール薄膜２１〜２５は、相互に同じ品質であり、ゲート電極６に印加されたゲート電圧によってカーボンナノウォール薄膜２１〜２５に誘起される電子または正孔の密度は、相互に同じであると考えられるので、１つのカーボンナノウォール薄膜（＝カーボンナノウォール薄膜２１〜２５の各々）を介してソース電極とドレイン電極との間に流れる電流値は、同じである。
従って、５個のソース電極３Ａ，３Ｂ，３Ｃ，３Ｄ，３Ｅと５個のドレイン電極４Ａ，４Ｂ，４Ｃ，４Ｄ，４Ｅとの全体に対して１つのゲート電極６を形成した場合、チャネル層２に流す電流値を階段的に制御できる。
なお、薄膜トランジスタ１０−１においては、ゲート電極６は、５個のカーボンナノウォール薄膜２１〜２５に対応して、５個のゲート電極からなっていてもよい。この場合、５個のゲート電極は、それぞれ、５個のカーボンナノウォール薄膜２１〜２５に対向する位置に形成される。これによって、カーボンナノウォール薄膜２１〜２５の各々に流れる電流値をゲート電極に印加されるゲート電圧によって独立に制御できる。
５個のゲート電極を有する薄膜トランジスタを作製するには、上述した図７および図８に示す工程図、または図１１から図１３に示す工程図、または図１４および図１５に示す工程図において、ゲート電極６を形成した後に、その形成したゲート電極６をエッチングによって５個のゲート電極に分割する工程を追加するか、またはシリコン基板１（またはシリコン基板１Ａ）の裏面の全面にゲート電極６を形成する工程に代えて、マスクを用いて５個のゲート電極を形成する工程を採用すればよい。
薄膜トランジスタ１０−１についてのその他の説明は、薄膜トランジスタ１０についての説明と同じである。
薄膜トランジスタ１０，１０−１においては、カーボンナノウォール薄膜２１〜２５の高さがチャネル幅になる。従って、薄膜トランジスタ１０，１０−１においては、カーボンナノウォール薄膜２１〜２５の高さを制御することによって、チャネル幅を制御できる。
上記においては、薄膜トランジスタ１０，１０−１は、５個のカーボンナノウォール薄膜２１〜２５を備えると説明したが、実施の形態１においては、これに限らず、薄膜トランジスタ１０，１０−１は、一般的には、２個以上のカーボンナノウォール薄膜を備えていればよい。そして、薄膜トランジスタ１０−１は、２個以上のカーボンナノウォール薄膜を備える場合、カーボンナノウォール薄膜の個数と同じ個数のソース電極およびドレイン電極を備えていてもよく、カーボンナノウォール薄膜の個数と同じ個数のソース電極、ドレイン電極およびゲート電極を備えていてもよい。
また、シリコン基板１，１Ａは、碁盤目状に形成された凹凸形状を一主面に備えていてもよく、一般的には、ストライプ状または碁盤目状に形成された凹凸形状を一主面に備えていればよい。碁盤目状に形成された凹凸形状が形成されていても、シリコン基板上に複数のカーボンナノウォール薄膜を平行に形成できるからである。
［実施の形態２］
図２２は、実施の形態２による薄膜トランジスタの構成を示す断面図である。また、図２３は、図２２に示すＡ方向から見た薄膜トランジスタの平面図である。
図２２および図２３を参照して、実施の形態２による薄膜トランジスタ２００は、図１および図２に示す薄膜トランジスタ１０の絶縁膜５を絶縁膜２１０に代え、ゲート電極６をゲート電極２２０に代えたものであり、その他は、薄膜トランジスタ１０と同じである。
絶縁膜２１０は、一般的には、誘電体からなり、カーボンナノウォール薄膜２１〜２５の上側にカーボンナノウォール薄膜２１〜２５に接して配置される。誘電体は、例えば、酸化シリコン、チタン酸バリウムおよびイオン液体等からなる。
ゲート電極２２０は、上述したゲート電極６と同じ材料からなり、絶縁膜２１０上に絶縁膜２１０に接して配置される。
このように、薄膜トランジスタ２００は、ゲート電極２２０がチャネル層２よりも上側に配置されたトップゲート型の薄膜トランジスタである。
図２４から図２６は、それぞれ、図２２および図２３に示す薄膜トランジスタ２００の製造方法を示す第１から第３の工程図である。
なお、工程（ｃ）〜工程（ｋ）においては、凸部１１の長さ方向から見た側面図と、凸部１１の長さ方向に垂直な方向から見た側面図とを示す。また、工程（ｅ）〜工程（ｋ）においては、ソース電極３によって覆われたカーボンナノウォール薄膜２１〜２５を点線で示す。
図２４を参照して、薄膜トランジスタ２００の製造が開始されると、図７に示す工程（ａ）と同じ工程が実行される（工程（ａ）参照）。
そして、図７に示す工程（ｃ）と同じ工程を実行してシリコン基板１を形成する（工程（ｂ）参照）。
その後、図７に示す工程（ｄ），（ｅ）および図８に示す工程（ｆ），（ｇ）と同じ工程を順次実行する（図２４に示す工程（ｃ）〜工程（ｅ）および図２５に示す工程（ｆ）参照）。
図２５を参照して、工程（ｆ）の後、レジストをソース電極３、ドレイン電極４およびカーボンナノウォール薄膜２１〜２５上に塗布し、その塗布したレジストをフォトリソグラフィおよびエッチングによってパターンニングし、レジストパターン２０１を形成する（工程（ｇ）参照）。
そして、レジストパターン２０１をマスクとしてカーボンナノウォール薄膜２１〜２５上に絶縁膜２１０を形成する（工程（ｈ）参照）。この場合、絶縁膜２０２がレジストパターン２０１上に形成される。
図２６を参照して、工程（ｈ）の後、レジストパターン２０１を除去する（工程（ｉ）参照）。これによって、絶縁膜２０２がリフトオフによって除去される。
そして、レジストをソース電極３、ドレイン電極４および絶縁膜２１０上に塗布し、その塗布したレジストをフォトリソグラフィおよびエッチングによってパターンニングし、レジストパターン２０３を形成する（工程（ｊ）参照）。
その後、電子ビーム蒸着によってＴｉおよびＡｕを絶縁膜２１０上に順次積層し、レジストパターン２０３を除去する。これによって、ゲート電極２２０が絶縁膜２１０上に形成され、薄膜トランジスタ２００が完成する（工程（ｋ）参照）。
図２７から図３０は、それぞれ、図２２および図２３に示す薄膜トランジスタ２００の別の製造方法を示す第１から図４の工程図である。
なお、工程（ｃ）〜工程（ｎ）においては、凸部１１の長さ方向から見た側面図と、凸部１１の長さ方向に垂直な方向から見た側面図とを示す。また、工程（ｈ）〜工程（ｎ）においては、ソース電極３によって覆われたカーボンナノウォール薄膜２１〜２５を点線で示す。
図２７を参照して、薄膜トランジスタ２００の製造が開始されると、図１１に示す工程（ａ）と同じ工程が実行される（工程（ａ）参照）。
そして、図１１に示す工程（ｃ），（ｄ）と同じ工程が順次実行される（図２７の工程（ｂ），工程（ｃ）参照）。
工程（ｃ）の後、レジストを領域１３を覆うように塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン８５を形成する（工程（ｄ）参照）。
そして、ガス導入部２８は、６０ｓｃｃｍのＯ２ガスを真空容器２０内に供給する。そして、真空容器２０内の圧力を４．５Ｐａに調整する。
その後、高周波電源６２は、１３．５６ＭＨｚの周波数を有する１００Ｗの高周波電力を整合回路６４および接続導体６８を介して平面導体５０に印加する。
これによって、プラズマ７０が真空容器２０内に発生し、レジストパターン８５をマスクとしてシリコン基板１Ａの領域１４を酸素プラズマによって処理する（工程（ｅ）参照）。この場合、酸素プラズマによる処理時間は、例えば、３分である。これによって、カーボンナノウォール薄膜１５が除去される。酸素プラズマ処理が終了した後、１−メチル−２−ピロリドンを用いてレジストパターン８５を除去する（図２８の工程（ｆ）参照）。
そして、凸部１１の長さ方向における両端部を除いてカーボンナノウォール薄膜２１〜２５上にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン８６を形成する（工程（ｇ）参照）。
引き続いて、電子ビーム蒸着によってＴｉおよびＡｕをカーボンナノウォール薄膜２１〜２５およびレジストパターン８６上に順次積層する。これによって、ソース電極３およびドレイン電極４が形成される（工程（ｈ）参照）。この場合、金属層８７がレジストパターン８６上に形成される。
その後、１−メチル−２−ピロリドンを用いてレジストパターン８６を除去する（工程（ｉ）参照）。これによって、金属層８７は、リフトオフによって除去される。
図２９を参照して、工程（ｉ）の後、レジストをソース電極３、ドレイン電極４およびカーボンナノウォール薄膜２１〜２５上に塗布し、その塗布したレジストをフォトリソグラフィおよびエッチングによってパターンニングし、レジストパターン２０４を形成する（工程（ｊ）参照）。
そして、レジストパターン２０４をマスクとしてカーボンナノウォール薄膜２１〜２５上に絶縁膜２１０を形成する（工程（ｋ）参照）。この場合、絶縁膜２０５がレジストパターン２０４上に形成される。
その後、レジストパターン２０４を除去する（工程（ｌ）参照）。これによって、絶縁膜２０５がリフトオフによって除去される。
図３０を参照して、工程（ｌ）の後、レジストをソース電極３、ドレイン電極４および絶縁膜２１０上に塗布し、その塗布したレジストをフォトリソグラフィおよびエッチングによってパターンニングし、レジストパターン２０６を形成する（工程（ｍ）参照）。
その後、電子ビーム蒸着によってＴｉおよびＡｕを絶縁膜２１０上に順次積層し、レジストパターン２０６を除去する。これによって、ゲート電極２２０が絶縁膜２１０上に形成され、薄膜トランジスタ２００が完成する（工程（ｎ）参照）。
このように、実施の形態２においても、領域１４に形成されたカーボンナノウォール薄膜１５を酸素プラズマによって除去して薄膜トランジスタ２００を製造する。その結果、トップゲート型の薄膜トランジスタ２００において、リーク電流を大幅に低減できる。
なお、図２７から図３０に示す工程図は、領域１４上に形成されたカーボンナノウォール薄膜１５を酸素プラズマによって除去した後に、ソース電極３、ドレイン電極４およびゲート電極２２０を形成して薄膜トランジスタ２００を製造する工程図であるが、実施の形態２においては、これに限らず、ソース電極３、ドレイン電極４およびゲート電極２２０を形成した後に、領域１４上に形成されたカーボンナノウォール薄膜１５を酸素プラズマによって除去して薄膜トランジスタ２００を製造するようにしてもよい。
図３１から図３３は、それぞれ、図２２および図２３に示す薄膜トランジスタ２００の更に別の製造方法を示す第１から図３の工程図である。
なお、工程（ｃ）〜工程（ｋ）においては、凸部１１の長さ方向から見た側面図と、凸部１１の長さ方向に垂直な方向から見た側面図とを示す。また、工程（ｅ）〜工程（ｋ）においては、ソース電極３によって覆われたカーボンナノウォール薄膜２１〜２５を点線で示す。
図３１から図３３に示す工程図は、図２４から図２６に示す工程図の工程（ｄ）と工程（ｅ）との間に工程（ｄ−１）を追加したものであり、その他は、図２４から図２６に示す工程図と同じである。
図３１を参照して、薄膜トランジスタ２００の製造が開始されると、図２４において説明した工程（ａ）〜工程（ｄ）と同じ工程が順次実行される（工程（ａ）〜工程（ｄ）参照）。
そして、工程（ｄ）の後、図１４に示す工程（ｄ−１）と同じ工程が実行される（工程（ｄ−１）参照）。
その後、図２４に示す工程（ｅ）、図２５に示す工程（ｆ）〜工程（ｈ）および図２６に示す工程（ｉ）〜工程（ｋ）と同じ工程が順次実行され、薄膜トランジスタ２００が完成する（図３２に示す工程（ｅ）〜工程（ｈ）および図３３に示す工程（ｉ）〜工程（ｋ）参照）。
このように、実施の形態２においても、水素プラズマによってカーボンナノウォール薄膜２１〜２５の表面を処理した後にソース電極３およびドレイン電極４を形成して薄膜トランジスタ２００を製造する。その結果、トップゲート型の薄膜トランジスタ２００において、ソース電極３およびドレイン電極４の密着性を向上できる。
上述したように、実施の形態２による薄膜トランジスタ２００は、酸素プラズマ処理および水素プラズマ処理の両方を用いない工程図（図２４から図２６に示す工程図）、酸素プラズマ処理を用いた工程図（図２７から図３０に示す工程図）および水素プラズマ処理を用いた工程図（図３１から図３３に示す工程図）のいずれの工程図に従って製造されてもよい。
なお、実施の形態２においては、図２７から図３０に示す工程図の工程（ｆ）と工程（ｇ）との間に図３１の工程（ｄ−１）を追加して薄膜トランジスタ２００を製造してもよい。これによって、トップゲート型の薄膜トランジスタ２００において、リーク電流を大幅に低減できるとともに、ソース電極３およびドレイン電極４の密着性を向上できる。
図３４は、実施の形態２による別の薄膜トランジスタの構成を示す平面図である。実施の形態２による薄膜トランジスタは、図３４に示す薄膜トランジスタ２００−１であってもよい。
図３４を参照して、薄膜トランジスタ２００−１は、図２２および図２３に示す薄膜トランジスタ２００のソース電極３をソース電極３Ａ〜３Ｅに代え、ドレイン電極４をドレイン電極４Ａ〜４Ｅに代えたものであり、その他は、薄膜トランジスタ２００と同じである。
ソース電極３Ａ〜３Ｅおよびドレイン電極４Ａ〜４Ｅについては、上述したとおりである。
薄膜トランジスタ２００−１においては、絶縁膜２１０およびゲート電極２２０は、チャネル層２（＝カーボンナノウォール薄膜２１〜２５）上に配置されている。
従って、薄膜トランジスタ２００−１は、薄膜トランジスタ１０−１（図２１参照）と同じように、シリコン基板１の面内方向において５個の薄膜トランジスタを並列に配置した構成からなる。
薄膜トランジスタ２００−１は、図２４から図２６に示す工程図において、工程（ｆ）と工程（ｇ）との間に、ソース電極３およびドレイン電極４の一部をエッチングしてソース電極３Ａ，３Ｂ，３Ｃ，３Ｄ，３Ｅおよびドレイン電極４Ａ，４Ｂ，４Ｃ，４Ｄ，４Ｅを形成する工程を追加した工程図に従って製造される。
また、薄膜トランジスタ２００−１は、図２７から図３０に示す工程図において、工程（ｉ）と工程（ｊ）との間に、ソース電極３およびドレイン電極４の一部をエッチングしてソース電極３Ａ，３Ｂ，３Ｃ，３Ｄ，３Ｅおよびドレイン電極４Ａ，４Ｂ，４Ｃ，４Ｄ，４Ｅを形成する工程を追加した工程図に従って製造されてもよい。
更に、薄膜トランジスタ２００−１は、図３１から図３３に示す工程図において、工程（ｆ）と工程（ｇ）との間に、ソース電極３およびドレイン電極４の一部をエッチングしてソース電極３Ａ，３Ｂ，３Ｃ，３Ｄ，３Ｅおよびドレイン電極４Ａ，４Ｂ，４Ｃ，４Ｄ，４Ｅを形成する工程を追加した工程図に従って製造されてもよい。
薄膜トランジスタ２００−１は、絶縁膜２１０およびゲート電極２２０がチャネル層２の上側に配置されている点が薄膜トランジスタ１０−１と異なるだけであるので、薄膜トランジスタ１０−１と同じ効果を享受できる。
薄膜トランジスタ２００−１についてのその他の説明は、薄膜トランジスタ１０−１の説明と同じである。
実施の形態２におけるその他の説明は、実施の形態１における説明と同じである。
［実施の形態３］
図３５は、実施の形態３による薄膜トランジスタの構成を示す断面図である。図３５を参照して、実施の形態３による薄膜トランジスタ３００は、シリコン基板１と、チャネル層２と、絶縁膜３０１〜３０４と、ゲート電極３０５〜３１２と、ソース電極３２０と、ドレイン電極３３０とを備える。
シリコン基板１およびチャネル層２については、上述したとおりである。
ソース電極３２０は、シリコン基板１の一主面側に配置される。そして、ソース電極３２０は、不純物領域３２１と、金属領域３２２とを含む。
不純物領域３２１は、シリコン基板１の凸部１１および凹部１２に接し、シリコン基板１中に配置される。そして、不純物領域３２１は、シリコン基板１の導電型と同じ導電型または反対の導電型を有し、約１０２０ｃｍ−３の不純物濃度を有する。より具体的には、不純物領域３２１は、シリコン基板１の導電型に関係無く、約１０２０ｃｍ−３のリン（Ｐ）濃度またはボロン（Ｂ）濃度を有する。
金属領域３２２は、シリコン基板１および不純物領域３２１に接して配置される。そして、金属領域３２２は、ＴｉおよびＡｕを順次積層した構造からなる。
不純物領域３２１がシリコン基板１の凸部１１および凹部１２に接してシリコン基板１中に配置される結果、カーボンナノウォール薄膜２１〜２５の一方端は、ソース電極３２０に接続される。
絶縁膜３０１〜３０４は、それぞれ、カーボンナノウォール薄膜２１，２２間、カーボンナノウォール薄膜２２，２３間、カーボンナノウォール薄膜２３，２４間、およびカーボンナノウォール薄膜２４，２５間に配置され、略Ｕ字形状の断面形状を有する。絶縁膜３０１〜３０４の各々は、例えば、ＳｉＯ２からなる。
そして、絶縁膜３０１は、カーボンナノウォール薄膜２１，２２およびソース電極３２０に接する。絶縁膜３０２は、カーボンナノウォール薄膜２２，２３およびソース電極３２０に接する。絶縁膜３０３は、カーボンナノウォール薄膜２３，２４およびソース電極３２０に接する。絶縁膜３０４は、カーボンナノウォール薄膜２４，２５およびソース電極３２０に接する。
ゲート電極３０５は、カーボンナノウォール薄膜２１に対向するとともに絶縁膜３０１に接して配置される。ゲート電極３０６は、カーボンナノウォール薄膜２２の一方の表面に対向するとともに絶縁膜３０１に接して配置される。
ゲート電極３０７は、カーボンナノウォール薄膜２２の他方の表面に対向するとともに絶縁膜３０２に接して配置される。ゲート電極３０８は、カーボンナノウォール薄膜２３の一方の表面に対向するとともに絶縁膜３０２に接して配置される。
ゲート電極３０９は、カーボンナノウォール薄膜２３の他方の表面に対向するとともに絶縁膜３０３に接して配置される。ゲート電極３１０は、カーボンナノウォール薄膜２４の一方の表面に対向するとともに絶縁膜３０３に接して配置される。
ゲート電極３１１は、カーボンナノウォール薄膜２４の他方の表面に対向するとともに絶縁膜３０４に接して配置される。ゲート電極３１２は、カーボンナノウォール薄膜２５の一方の表面に対向するとともに絶縁膜３０４に接して配置される。
ドレイン電極３３０は、カーボンナノウォール薄膜２１〜２５および絶縁膜３０１〜３０４に接して配置される。より具体的には、ドレイン電極３３０は、シリコン基板１側と反対側において、カーボンナノウォール薄膜２１〜２５の厚み方向に平行な側面および絶縁膜３０１〜３０４の厚み方向に平行な側面に接して配置される。
ゲート電極３０５〜３１２およびドレイン電極３３０の各々は、ＴｉおよびＡｕを順次積層した構造からなる。
薄膜トランジスタ３００においては、ゲート電極３０５，３０７，３０９，３１１，３１２に所望の電圧が印加され、ソース電極３２０とドレイン電極３３０との間に所望の電圧が印加されると、電流がカーボンナノウォール薄膜２１〜２５をシリコン基板１の法線方向へ流れる。そして、カーボンナノウォール薄膜２１〜２５を流れる電流は、ゲート電極３０５，３０７，３０９，３１１，３１２に印加される電圧によって制御される。
なお、カーボンナノウォール薄膜２２〜２４に電流を流す場合、ゲート電極３０７，３０９，３１１に代えてゲート電極３０６，３０８，３１０に所望の電圧を印加してもよく、ゲート電極３０６，３０７；３０８，３０９；３１０，３１１に所望の電圧を印加してもよい。
このように、薄膜トランジスタ３００は、電流がチャネル層２（＝カーボンナノウォール薄膜２１〜２５）をシリコン基板１の法線方向に流れる縦型の薄膜トランジスタである。そして、チャネル層２は、５個のカーボンナノウォール薄膜２１〜２５がシリコン基板１の法線方向においてソース電極３２０とドレイン電極３３０との間に並列に配置された構造からなる。その結果、電流がソース電極３２０とドレイン電極３３０との間で並列に流れる。
従って、チャネル層が１つのカーボンナノウォール薄膜からなる場合よりも大きい電流を流すことができる。また、チャネル層２がシリコン基板１の法線方向に配置されるので、チャネル層がシリコン基板１の面内方向に配置される場合に比べて薄膜トランジスタ３００の集積度を高くできる。更に、チャネル幅は、凸部１１の長さ方向（図３５の紙面に垂直な方向）におけるカーボンナノウォール薄膜２１〜２５の寸法によって決定され、カーボンナノウォール薄膜２１〜２５は、凸部１１上にのみ配向性を持って成長するので、凸部１１の長さによってチャネル幅を制御できる。
図３６から図３９は、それぞれ、図３５に示す薄膜トランジスタ３００の製造方法を示す第１から第４の工程図である。
図３６を参照して、薄膜トランジスタ３００の製造が開始されると、図７に示す工程（ａ），（ｃ）と同じ工程を順次実行し、シリコン基板１を作製する（工程（ａ），（ｂ）参照）。
工程（ｂ）の後、シリコン基板１の凸部１１および凹部１２が形成された一主面側に不純物原子（ＰまたはＢ）をイオン注入し、不純物領域３２１を形成する（工程（ｃ）参照）。
そして、図７に示す工程（ｄ）と同じ工程を実行し、カーボンナノウォール薄膜２１〜２５をシリコン基板１の凸部１１上に形成する（工程（ｄ）参照）。
その後、ＳｉＯ２からなる絶縁膜３４０をカーボンナノウォール薄膜２１〜２５間においてシリコン基板１上に形成する（工程（ｅ）参照）。この場合、絶縁膜３４０は、例えば、シラン（ＳｉＨ４）ガスおよびＯ２ガスを材料ガスとして用い、プラズマＣＶＤ法によって形成される。
図３７を参照して、工程（ｅ）の後、カーボンナノウォール薄膜２１〜２５および絶縁膜３４０上にレジストを塗布し、その塗布したレジストをフォトリソグラフィおよびエッチングによってパターンニングしてレジストパターン３４１を形成する（工程（ｆ）参照）。
そして、レジストパターン３４１をマスクとして絶縁膜３４０をエッチングし、絶縁膜３０１〜３０４を形成する（工程（ｇ）参照）。
その後、レジストパターン３４１をマスクとして電子ビーム蒸着によってＴｉおよびＡｕを絶縁膜３０１〜３０４に接するように順次堆積して金属層３４２〜３４５を形成し、レジストパターン３４１を除去する（工程（ｈ）参照）。この場合、レジストパターン３４１上に堆積した金属層は、リフトオフによって除去される。
図３８を参照して、工程（ｈ）の後、カーボンナノウォール薄膜２１〜２５、絶縁膜３０１〜３０４および金属層３４２〜３４５上にレジストを塗布し、その塗布したレジストをフォトリソグラフィおよびエッチングによってパターンニングしてレジストパターン３５０を形成する（工程（ｉ）参照）。
そして、レジストパターン３５０をマスクとして金属層３４２〜３４５をエッチングしてゲート電極３０５〜３１２を形成し、レジストパターン３５０を除去する（工程（ｊ）参照）。これによって、ゲート電極３０５〜３１２が形成される。
その後、電子ビーム蒸着によってＴｉおよびＡｕをカーボンナノウォール薄膜２１〜２５および絶縁膜３０１〜３０４上に順次堆積してドレイン電極３３０を形成する（工程（ｋ）参照）。
図３９を参照して、工程（ｋ）の後、シリコン基板１の裏面側をエッチングして不純物領域３２１に達する凹部３５１を形成する（工程（ｌ）参照）。
そして、電子ビーム蒸着によってＴｉおよびＡｕを凹部３５１に順次堆積し、金属領域３２２を形成する。これによって、ソース電極３２０が形成され、薄膜トランジスタ３００が完成する（工程（ｍ）参照）。
図４０から図４４は、それぞれ、図３５に示す薄膜トランジスタ３００の別の製造方法を示す第１から第５の工程図である。
図４０を参照して、薄膜トランジスタ３００の製造が開始されると、図２７に示す工程（ａ），（ｂ）と同じ工程を順次実行し、シリコン基板１Ａを作製する（工程（ａ），（ｂ）参照）。
そして、工程（ｂ）の後、シリコン基板１Ａの凸部１１および凹部１２が形成された一主面側に不純物原子（ＰまたはＢ）をイオン注入し、不純物領域３２１を形成する（工程（ｃ）参照）。
その後、図２７に示す工程（ｃ）〜工程（ｅ）および図２８に示す工程（ｆ）と同じ工程を順次実行してカーボンナノウォール薄膜２１〜２５以外のカーボンナノウォール薄膜１５を酸素プラズマによって除去し、レジストパターン８５を除去する（図４０の工程（ｄ），（ｅ）および図４１の工程（ｆ），（ｇ）参照）。
工程（ｇ）の後、図３６の工程（ｅ）から図３９の工程（ｍ）までの工程と同じ工程を順次実行する（図４１の工程（ｈ）、図４２の工程（ｉ）〜工程（ｋ）、図４３の工程（ｌ）〜工程（ｎ）および図４４の工程（ｏ），（ｐ）参照）。これによって、薄膜トランジスタ３００が完成する。
このように、チャネル層２がシリコン基板１Ａの法線方向に配置された薄膜トランジスタ３００も、領域１４に形成されたカーボンナノウォール薄膜１５を酸素プラズマによって除去して製造される。その結果、薄膜トランジスタ３００において、リーク電流を大幅に低減できる。
なお、図４０から図４４に示す工程図は、領域１４上に形成されたカーボンナノウォール薄膜１５を酸素プラズマによって除去した後に、ゲート電極３０５〜３１２、ソース電極３２０およびドレイン電極３３０を形成して薄膜トランジスタ３００を製造する工程図であるが、実施の形態３においては、これに限らず、ゲート電極３０５〜３１２、ソース電極３２０およびドレイン電極３３０を形成した後に、領域１４上に形成されたカーボンナノウォール薄膜１５を酸素プラズマによって除去して薄膜トランジスタ３００を製造するようにしてもよい。
図４５から図４８は、それぞれ、図３５に示す薄膜トランジスタ３００の更に別の製造方法を示す第１から第４の工程図である。
図４５から図４８に示す工程図は、図３６から図３９に示す工程図の工程（ｄ）と工程（ｅ）との間に工程（ｄ−１）を追加したものであり、その他は、図３６から図３９に示す工程図と同じである。
図４５を参照して、薄膜トランジスタ３００の製造が開始されると、図３６に示す工程（ａ）〜工程（ｄ）と同じ工程が順次実行される（工程（ａ）〜工程（ｄ）参照）。
そして、図１４に示す工程（ｄ−１）と同じ工程を実行し、カーボンナノウォール薄膜２１〜２５の表面を水素プラズマによって処理する（工程（ｄ−１）参照）。
その後、図３６の工程（ｅ）から図３９の工程（ｍ）までの工程と同じ工程を順次実行する（図４６の工程（ｅ）〜工程（ｇ）、図４７の工程（ｈ）〜工程（ｊ）および図４８の工程（ｋ）〜工程（ｍ）参照）。これによって、薄膜トランジスタ３００が完成する。
このように、チャネル層２がシリコン基板１Ａの法線方向に配置された薄膜トランジスタ３００も、カーボンナノウォール薄膜２１〜２５の表面を水素プラズマによって処理した後にドレイン電極３３０を形成して製造される。その結果、薄膜トランジスタ３００において、ドレイン電極３３０の密着性を向上できる。
図４９は、実施の形態３による別の薄膜トランジスタの構成を示す断面図である。実施の形態３による薄膜トランジスタは、図４９に示す薄膜トランジスタ３００−１であってもよい。
図４９を参照して、薄膜トランジスタ３００−１は、図３５に示す薄膜トランジスタ３００のソース電極３２０をソース電極３６０，３７０，３８０，３９０，４００に代え、ドレイン電極３３０をドレイン電極４１１〜４１５に代えたものであり、その他は、薄膜トランジスタ３００と同じである。
ソース電極３６０，３７０，３８０，３９０，４００は、それぞれ、カーボンナノウォール薄膜２１〜２５に対応して設けられる。
ソース電極３６０は、不純物領域３６１と、金属領域３６２とを含む。ソース電極３７０は、不純物領域３７１と、金属領域３７２とを含む。ソース電極３８０は、不純物領域３８１と、金属領域３８２とを含む。ソース電極３９０は、不純物領域３９１と、金属領域３９２とを含む。ソース電極４００は、不純物領域４０１と、金属領域４０２とを含む。
不純物領域３６１，３７１，３８１，３９１，４０１の各々は、シリコン基板１の凸部１１に接し、シリコン基板１中に配置される。そして、不純物領域３６１，３７１，３８１，３９１，４０１の各々は、シリコン基板１の導電型と同じ導電型または反対の導電型を有し、約１０２０ｃｍ−３の不純物濃度を有する。より具体的には、不純物領域３６１，３７１，３８１，３９１，４０１の各々は、シリコン基板１の導電型に関係無く、約１０２０ｃｍ−３のＰ濃度またはＢ濃度を有する。
金属領域３６２，３７２，３８２，３９２，４０２は、それぞれ、不純物領域３６１，３７１，３８１，３９１，４０１に接するとともに、シリコン基板１に接する。そして、金属領域３６２，３７２，３８２，３９２，４０２の各々は、ＴｉおよびＡｕを順次積層した構造からなる。
不純物領域３６１，３７１，３８１，３９１，４０１の各々がシリコン基板１の凸部１１に接してシリコン基板１中に配置される結果、シリコン基板１の法線方向におけるカーボンナノウォール薄膜２１〜２５の一方端は、それぞれ、ソース電極３６０，３７０，３８０，３９０，４００に接する。
ドレイン電極４１１〜４１５の各々は、ＴｉおよびＡｕを順次積層した構造からなる。そして、ドレイン電極４１１〜４１５は、それぞれ、シリコン基板１側と反対側においてカーボンナノウォール薄膜２１〜２５の厚み方向に平行な側面および絶縁膜３０１〜３０４の厚み方向に平行な側面に接して配置される。
薄膜トランジスタ３００−１においては、カーボンナノウォール薄膜２１、ソース電極３６０、ドレイン電極４１１、絶縁膜３０１およびゲート電極３０５は、１つの薄膜トランジスタを構成し、カーボンナノウォール薄膜２２、ソース電極３７０、ドレイン電極４１２、絶縁膜３０１，３０２およびゲート電極３０６，３０７は、１つの薄膜トランジスタを構成し、カーボンナノウォール薄膜２３、ソース電極３８０、ドレイン電極４１３、絶縁膜３０２，３０３およびゲート電極３０８，３０９は、１つの薄膜トランジスタを構成し、カーボンナノウォール薄膜２４、ソース電極３９０、ドレイン電極４１４、絶縁膜３０３，３０４およびゲート電極３１０，３１１は、１つの薄膜トランジスタを構成し、カーボンナノウォール薄膜２５、ソース電極４００、ドレイン電極４１５、絶縁膜３０４およびゲート電極３１２は、１つの薄膜トランジスタを構成する。
その結果、薄膜トランジスタ３００−１は、シリコン基板１の法線方向に５個の薄膜トランジスタを並列に配置した構成からなる。
薄膜トランジスタ３００−１は、図３６から図３９に示す工程図の工程（ｃ）において、不純物原子（ＰまたはＢ）をシリコン基板１の凸部１１にのみイオン注入して不純物領域３６１，３７１，３８１，３９１，４０１を形成し、工程（ｋ）において、ドレイン電極４１１〜４１５を形成し、工程（ｌ）において、不純物領域３６１，３７１，３８１，３９１，４０１にそれぞれ接する５個の孔をシリコン基板１の裏面側に形成し、工程（ｍ）において、その形成した５個の孔にそれぞれ金属領域３６２，３７２，３８２，３９２，４０２を形成することによって製造される。
また、薄膜トランジスタ３００−１は、図４０から図４４に示す工程図の工程（ｃ）において、不純物原子（ＰまたはＢ）をシリコン基板１Ａの凸部１１にのみイオン注入して不純物領域３６１，３７１，３８１，３９１，４０１を形成し、工程（ｎ）において、ドレイン電極４１１〜４１５を形成し、工程（ｏ）において、不純物領域３６１，３７１，３８１，３９１，４０１にそれぞれ接する５個の孔をシリコン基板１の裏面側に形成し、工程（ｐ）において、その形成した５個の孔にそれぞれ金属領域３６２，３７２，３８２，３９２，４０２を形成することによって製造されてもよい。
更に、薄膜トランジスタ３００−１は、図４５から図４８に示す工程図の工程（ｃ）において、不純物原子（ＰまたはＢ）をシリコン基板１の凸部１１にのみイオン注入して不純物領域３６１，３７１，３８１，３９１，４０１を形成し、工程（ｋ）において、ドレイン電極４１１〜４１５を形成し、工程（ｌ）において、不純物領域３６１，３７１，３８１，３９１，４０１にそれぞれ接する５個の孔をシリコン基板１の裏面側に形成し、工程（ｍ）において、その形成した５個の孔にそれぞれ金属領域３６２，３７２，３８２，３９２，４０２を形成することによって製造されてもよい。
薄膜トランジスタ３００−１は、シリコン基板１の法線方向に５個の薄膜トランジスタを並列に配置した構成からなるので、上述した薄膜トランジスタ１０−１（図２１参照）と同じ効果を享受できる。
薄膜トランジスタ３００においては、ドレイン電極３３０がソース電極３２０のようにシリコン基板１中に配置され、ソース電極３２０がドレイン電極３３０のようにシリコン基板１の法線方向においてシリコン基板１側と反対側でカーボンナノウォール薄膜２１〜２５に接していてもよい。
従って、薄膜トランジスタ３００においては、ソース電極３２０およびドレイン電極３３０のいずれか一方が凸部１１および凹部１２に接するようにシリコン基板１中に配置され、ソース電極３２０およびがドレイン電極３３０のいずれか他方がシリコン基板１の法線方向においてシリコン基板１側と反対側でカーボンナノウォール薄膜２１〜２５に接していればよい。
薄膜トランジスタ３００−１についても、ソース電極３６０，３７０，３８０，３９０，４００およびドレイン電極４１１〜４１５のいずれか一方が凸部１１に接するようにシリコン基板１中に配置され、ソース電極３６０，３７０，３８０，３９０，４００およびドレイン電極４１１〜４１５のいずれか他方がシリコン基板１の法線方向においてシリコン基板１側と反対側でカーボンナノウォール薄膜２１〜２５に接していてもよい。
実施の形態３におけるその他はの説明は、実施の形態１の説明と同じである。
上述したように、実施の形態１においては、バックゲート型の薄膜トランジスタ１０，１０−１について説明し、実施の形態２においては、トップゲート型の薄膜トランジスタ２００，２００−１について説明し、実施の形態３においては、チャネル層２がシリコン基板１，１Ａの法線方向に配置された薄膜トランジスタ３００，３００−１について説明した。
従って、この発明の実施の形態による薄膜トランジスタは、一主面に凹凸形状がストライプ状または碁盤目状に形成されたシリコン基板と、凹凸形状の凸部の長さ方向に沿って複数の凸部上に配置され、各々がシリコン基板の法線方向に成長した複数のカーボンナノウォール薄膜からなるチャネル層と、複数のカーボンナノウォール薄膜の各々においてカーボンナノウォール薄膜の厚み方向に平行な第１の側面に少なくとも接するソース電極と、カーボンナノウォール薄膜の面内方向においてソース電極に対向するように配置され、複数のカーボンナノウォール薄膜の各々において第１の側面に対向する第２の側面に少なくとも接するドレイン電極と、ゲート電極と、複数のカーボンナノウォール薄膜とゲート電極との間に配置された絶縁膜とを備えていればよい。
また、この発明の実施の形態による薄膜トランジスタの製造方法は、複数のカーボンナノウォール薄膜をチャネル層として用いた薄膜トランジスタの製造方法であって、シリコン基板の一主面に凹凸形状をストライプ状または碁盤目状に形成する第１の工程と、凹凸形状の凸部の長さ方向に沿って複数の凸部上に複数のカーボンナノウォール薄膜を形成する第２の工程と、複数のカーボンナノウォール薄膜の各々においてカーボンナノウォール薄膜の厚み方向に平行な第１の側面に少なくとも接するようにソース電極を形成する第３の工程と、カーボンナノウォール薄膜の面内方向においてソース電極に対向するように配置され、複数のカーボンナノウォール薄膜の各々において第１の側面に対向する第２の側面に少なくとも接するようにドレイン電極を形成する第４の工程と、複数のカーボンナノウォール薄膜に対向して絶縁膜を形成する第５の工程と、絶縁膜に接してゲート電極を形成する第６の工程とを備えていればよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
この発明は、薄膜トランジスタおよびその製造方法に適用される。

Claims (9)

  1. 一主面に凹凸形状がストライプ状または碁盤目状に形成されたシリコン基板と、
    前記凹凸形状の凸部の長さ方向に沿って複数の凸部上に配置され、各々が前記シリコン基板の法線方向に成長した複数のカーボンナノウォール薄膜からなるチャネル層と、
    前記複数のカーボンナノウォール薄膜の各々において前記カーボンナノウォール薄膜の厚み方向に平行な第１の側面に少なくとも接するソース電極と、
    前記カーボンナノウォール薄膜の面内方向において前記ソース電極に対向するように配置され、前記複数のカーボンナノウォール薄膜の各々において前記第１の側面に対向する第２の側面に少なくとも接するドレイン電極と、
    ゲート電極と、
    前記複数のカーボンナノウォール薄膜と前記ゲート電極との間に配置された絶縁膜とを備える薄膜トランジスタ。
  2. 前記絶縁膜は、前記シリコン基板の前記一主面と反対側の表面に接して配置され、
    前記ゲート電極は、前記絶縁膜に接して配置され、
    前記ソース電極および前記ドレイン電極は、前記凹凸形状の凸部の長さ方向に沿って配置される、請求項１に記載の薄膜トランジスタ。
  3. 前記絶縁膜は、前記複数のカーボンナノウォール薄膜の各々において前記シリコン基板側と反対側で前記カーボンナノウォール薄膜の厚み方向に平行な第３の側面に接して配置され、
    前記ゲート電極は、前記絶縁膜に接して配置され、
    前記ソース電極および前記ドレイン電極は、前記凹凸形状の凸部の長さ方向に沿って配置される、請求項１に記載の薄膜トランジスタ。
  4. 前記ソース電極は、前記複数のカーボンナノウォール薄膜に対応して設けられ、各々が対応するカーボンナノウォール薄膜の前記第１の側面に少なくとも接して配置された複数のソース電極部材からなり、
    前記ドレイン電極は、前記複数のカーボンナノウォール薄膜に対応して設けられ、各々が対応するカーボンナノウォール薄膜の前記第２の側面に少なくとも接して配置された複数のドレイン電極部材からなる、請求項２または請求項３に記載の薄膜トランジスタ。
  5. 前記絶縁膜は、前記複数のカーボンナノウォール薄膜に対応して設けられるとともに前記カーボンナノウォール薄膜の面内方向に沿って配置され、各々が対応するカーボンナノウォール薄膜に接する複数のゲート絶縁膜からなり、
    前記ゲート電極は、前記複数のゲート絶縁膜に対応して設けられ、各々が対応するゲート絶縁膜に接して配置された複数のゲート電極部材からなり、
    前記ソース電極および前記ドレイン電極の一方は、前記凸部側において前記シリコン基板中に配置され、
    前記ソース電極および前記ドレイン電極の他方は、前記シリコン基板の法線方向において前記シリコン基板側と反対側に配置される、請求項１に記載の薄膜トランジスタ。
  6. 前記絶縁膜は、前記複数のカーボンナノウォール薄膜に対応して設けられるとともに前記カーボンナノウォール薄膜の面内方向に沿って配置され、各々が対応するカーボンナノウォール薄膜に接する複数のゲート絶縁膜からなり、
    前記ゲート電極は、前記複数のゲート絶縁膜に対応して設けられ、各々が対応するゲート絶縁膜に接して配置された複数のゲート電極部材からなり、
    前記ソース電極および前記ドレイン電極の一方は、前記複数のカーボンナノウォール薄膜に対応して設けられた複数の第１の電極部材からなり、
    前記ソース電極および前記ドレイン電極の他方は、前記複数のカーボンナノウォール薄膜に対応して設けられた複数の第２の電極部材からなり、
    前記複数の第１の電極部材の各々は、対応するカーボンナノウォール薄膜に接する凸部に形成された不純物領域と、前記不純物領域に接して配置された金属領域とを含み、
    前記複数の第２の電極部材の各々は、対応するカーボンナノウォール薄膜の厚み方向に平行であり、かつ、前記対応するカーボンナノウォール薄膜の前記シリコン基板側と反対側に配置された第３の側面に接する、請求項１に記載の薄膜トランジスタ。
  7. 複数のカーボンナノウォール薄膜をチャネル層として用いた薄膜トランジスタの製造方法であって、
    シリコン基板の一主面に凹凸形状をストライプ状または碁盤目状に形成する第１の工程と、
    前記凹凸形状の凸部の長さ方向に沿って複数の凸部上に複数のカーボンナノウォール薄膜を形成する第２の工程と、
    前記複数のカーボンナノウォール薄膜の各々において前記カーボンナノウォール薄膜の厚み方向に平行な第１の側面に少なくとも接するようにソース電極を形成する第３の工程と、
    前記カーボンナノウォール薄膜の面内方向において前記ソース電極に対向するように配置され、複数のカーボンナノウォール薄膜の各々において前記第１の側面に対向する第２の側面に少なくとも接するようにドレイン電極を形成する第４の工程と、
    前記複数のカーボンナノウォール薄膜に対向して絶縁膜を形成する第５の工程と、
    前記絶縁膜に接してゲート電極を形成する第６の工程とを備える薄膜トランジスタの製造方法。
  8. 前記薄膜トランジスタの配置位置以外の領域に形成されたカーボンナノウォール薄膜を酸素ガスを用いたプラズマによって除去する第７の工程を更に備える、請求項７に記載の薄膜トランジスタの製造方法。
  9. 前記複数のカーボンナノウォール薄膜を水素ガスを用いたプラズマによって処理する第８の工程を更に備え、
    前記第３および第４の工程は、前記第８の工程に続いて実行される、請求項７または請求項８に記載の薄膜トランジスタの製造方法。
JP2014531457A 2012-08-23 2012-08-23 薄膜トランジスタおよびその製造方法 Active JP5856303B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/071297 WO2014030239A1 (ja) 2012-08-23 2012-08-23 薄膜トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP5856303B2 true JP5856303B2 (ja) 2016-02-09
JPWO2014030239A1 JPWO2014030239A1 (ja) 2016-07-28

Family

ID=50149574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014531457A Active JP5856303B2 (ja) 2012-08-23 2012-08-23 薄膜トランジスタおよびその製造方法

Country Status (4)

Country Link
US (1) US9236488B2 (ja)
JP (1) JP5856303B2 (ja)
CN (1) CN104584228A (ja)
WO (1) WO2014030239A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102003031B1 (ko) * 2017-12-21 2019-07-25 주식회사 엔디디 바이오 감지 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006272491A (ja) * 2005-03-28 2006-10-12 Toyota Motor Corp カーボンナノウォールの処理方法、カーボンナノウォール、カーボンナノウォールデバイス
JP2009234833A (ja) * 2008-03-26 2009-10-15 Univ Nagoya カーボンナノウォール及びその製造方法
WO2010038793A1 (ja) * 2008-09-30 2010-04-08 凸版印刷株式会社 ナノ炭素材料複合基板およびその製造方法
JP2011190156A (ja) * 2010-03-16 2011-09-29 Nagoya Univ カーボンナノウォールの選択成長方法、およびカーボンナノウォールを用いた電子デバイス

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4669957B2 (ja) * 2007-03-02 2011-04-13 日本電気株式会社 グラフェンを用いる半導体装置及びその製造方法
JP5453045B2 (ja) * 2008-11-26 2014-03-26 株式会社日立製作所 グラフェン層が成長された基板およびそれを用いた電子・光集積回路装置
JP5228986B2 (ja) * 2009-02-20 2013-07-03 凸版印刷株式会社 ナノ炭素材料複合基板製造方法
US8809153B2 (en) * 2012-05-10 2014-08-19 International Business Machines Corporation Graphene transistors with self-aligned gates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006272491A (ja) * 2005-03-28 2006-10-12 Toyota Motor Corp カーボンナノウォールの処理方法、カーボンナノウォール、カーボンナノウォールデバイス
JP2009234833A (ja) * 2008-03-26 2009-10-15 Univ Nagoya カーボンナノウォール及びその製造方法
WO2010038793A1 (ja) * 2008-09-30 2010-04-08 凸版印刷株式会社 ナノ炭素材料複合基板およびその製造方法
JP2011190156A (ja) * 2010-03-16 2011-09-29 Nagoya Univ カーボンナノウォールの選択成長方法、およびカーボンナノウォールを用いた電子デバイス

Also Published As

Publication number Publication date
US20150221779A1 (en) 2015-08-06
CN104584228A (zh) 2015-04-29
WO2014030239A1 (ja) 2014-02-27
JPWO2014030239A1 (ja) 2016-07-28
US9236488B2 (en) 2016-01-12

Similar Documents

Publication Publication Date Title
JP5578548B2 (ja) カーボンナノウォールの選択成長方法および形成方法
JP5054896B2 (ja) カーボンナノウォールの処理方法、カーボンナノウォール、カーボンナノウォールデバイス
WO2011058651A1 (ja) 半導体装置及びその製造方法
US8652944B2 (en) Method for making side growth semiconductor nanowires and transistors obtained by said method
US10008605B2 (en) Connecting structure and method for manufacturing the same, and semiconductor device
KR20110056868A (ko) 분자빔 에피탁시 방법을 이용한 카본 절연층 제조방법 및 이를 이용한 전계효과 트랜지스터 제조방법
WO2014203551A1 (ja) 電子装置及びその製造方法
JP5886547B2 (ja) カーボンナノウォール配列体およびカーボンナノウォールの製造方法
JP5856303B2 (ja) 薄膜トランジスタおよびその製造方法
TWI802410B (zh) 沉積具有減少的表面粗糙度的材料之方法
TWI593012B (zh) Plasma processing method and plasma processing device
JP2008171888A (ja) プラズマｃｖｄ装置、薄膜形成方法
JP5888685B2 (ja) カーボンナノウォールを用いた電子デバイス
JP5988304B2 (ja) 薄膜トランジスタおよびその製造方法
TW525196B (en) Method for producing a ferroelectric layer
JP2007224390A (ja) 二酸化バナジウム薄膜製造装置、二酸化バナジウム薄膜製造方法、スイッチング素子製造方法、およびスイッチング素子
CN117321242A (zh) 无氦硅形成
KR20060105588A (ko) 실리콘계 피처리물의 처리 방법, 처리 장치 및 반도체장치의 제조 방법
KR100536140B1 (ko) 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의제조 방법
TWI789951B (zh) 控制閘極凹槽的輪廓成型
TWI794691B (zh) 高硼含量硬遮罩材料及其形成方法
KR101242349B1 (ko) 탄소나노튜브 전자소자와 그 제조방법
JP2002134500A (ja) 絶縁膜の形成方法、その製造装置およびそれを用いた薄膜トランジスタおよびその製造方法
CN110828314A (zh) 基于Al2O3/SiNx双层栅介质的金刚石场效应晶体管及其制备方法
KR20230054721A (ko) 게르마늄에 대한 확산 배리어들

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151210

R150 Certificate of patent or registration of utility model

Ref document number: 5856303

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250