JP5984550B2 - 情報処理装置および情報処理方法 - Google Patents

Description

本発明は、画像データを処理する情報処理装置および情報処理方法に関する。

従来、記録ヘッドからインクを吐出して記録媒体に記録するインクジェット記録装置が知られている。一般的に、インクジェット記録装置は、記録ヘッドおよびインクタンクを搭載したキャリッジと、記録媒体を搬送する搬送機構と、それらの動作を制御する制御構成とを備えている。インクジェット記録装置は、記録ヘッドを記録媒体の搬送方向（副走査方向）と交差する方向（主走査方向）に走査させながらインクを吐出し、各走査間において記録媒体を間欠搬送する。複数回の走査と間欠搬送によって、インクジェット記録装置は記録媒体上の全画像領域の記録を行なうことができる。また、記録ヘッドには複数種類のインク色に応じた複数のノズル列を備えており、各ノズル列から吐出されるインク滴を重ねあわせる若しくは近接して着弾することによって、カラー画像を記録することができる。インクジェット記録装置は、比較的容易で優れた記録方法として幅広い産業分野で需要が高まっており、記録速度のさらなる高速化や、より一層の高品位画像が要求されている。そのような要求に応じて、近年のインクジェット記録装置の記録ヘッドはますます高精細化、多ノズル化が実現されている。

上記のような動きの中、単位時間あたりに要求されるデータ処理量もますます多くなってきており、インクジェット記録装置の画像データ処理系の高速化も要求されてきている。特許文献１には、画像データ処理系の高速化を図るために、各画像処理部からのアクセスのみを専用に受け付ける画像処理専用ＳＲＡＭを設けた構成が記載されている。特許文献１では、そのような構成により、ホスト装置から受信して画像データを格納したＤＲＡＭに各画像処理部がアクセスする構成よりも高速化を図ることができると記載されている。

特開２００２−２４８８１３号公報

上記の画像処理部には、例えば、スムージング処理がある。スムージング処理とは、記録しようとする画素（注目画素）に対してその注目画素を囲む周辺領域（例えば１１×９画素）のデータを参照し、その結果に応じて注目画素を変更するものである。その際には、ドット群で構成される図形の輪郭がスムースに記録されるような画像データに変更される。

従って、スムージング処理においては、注目画素の周辺領域の画素データを参照して、その特徴を調べる必要があるので、実際の処理対象領域よりも大きい領域をＤＲＡＭから画像処理専用ＳＲＡＭに予め読み出しておく必要がある。また、注目画素に対して参照する領域のデータはスムージング処理によって変更される前のデータであることが必要である。

ここで、画像データを予め定められた単位領域で順に処理を行っていく場合を考えると、ｎ回目の処理を行なう際に、参照のための周辺領域分、（ｎ−１）回目の処理と重複する領域が存在してしまう。また、（ｎ−１）回目の処理の際に使用したデータは既に画素情報が変更されてしまっているので、ｎ回目の処理の際に周辺領域の参照のためにデータを再使用することができない。従って、少なくともその重複する領域分について、データが変更されていない画像データを、再度、ＤＲＡＭから読み出す必要が生じてしまう。

しかしながら、通常は、画像処理専用ＳＲＡＭで処理された画像データはＤＲＡＭに書き戻されるので、上記の実現のためには、ＤＲＡＭ内でホスト装置から受信した画像データを重複して格納しておくか、ホスト装置からその都度、画像データを受信する必要がある。

本発明の目的は、このような従来の問題点を解決することにある。本発明は、上記の点に鑑み、画像データの処理効率を改善する情報処理装置および情報処理方法を提供することを目的とする。

上記課題を解決するため、本発明に係る画像処理装置は、第１領域、第２領域、第３領域、第４領域を有し、前記第２領域、前記第３領域及び前記第４領域にそれぞれ同じサイズが割り当てられた第１メモリと、前記第１領域及び前記第２領域に、第２メモリから読み出したデータを格納させる制御手段と、前記第１領域と、前記第２領域と、前記第３領域または前記第４領域との３つの領域に格納されたデータに対して、所定処理を行う処理手段と、前記第１メモリに格納されたデータのうち前記処理手段により処理されるべきデータを選択する選択手段と、前記処理手段により前記所定処理が行われた後に、当該処理済みのデータを前記第２メモリに書き込む書き込み手段と、を有し、前記制御手段は、前記処理手段が前記所定処理を行う前に、前記第２領域に格納されたデータと同じデータを前記第３領域または前記第４領域に格納させ、前記選択手段は、前記制御手段が前記第３領域に同じデータを格納させた場合には、前記処理手段により処理されるべきデータとして、前記第１領域、前記第２領域及び前記第４領域のデータを選択し、前記制御手段が前記第４領域に同じデータを格納させた場合には、前記処理手段により処理されるべきデータとして、前記第１領域、前記第２領域及び前記第３領域のデータを選択することを特徴とする。

本発明によれば、画像データの処理効率を改善することができる。

インクジェット記録装置の構成の概要を示す外観斜視図である。 インクジェット記録装置の制御構成を示すブロック図である。 インクジェット記録装置の記録部の概略構成を示す斜視図である。 インクジェット記録装置の画像処理部周辺の構成を示すブロック図である。 画像処理専用メモリコントローラの内部構成を示すブロック図である。 画像処理専用メモリコントローラ周辺の接続構成を示す図である。 各ブロック間でのデータアクセスの際のタイミングチャート図である。 本実施例における画像処理の手順を説明するための図である。 本実施例における画像処理の手順を説明するための他の図である。 ＳＲＡＭの他の構成例を示す図である。 スムージング処理を説明するための第１の図である。 スムージング処理を説明するための第２の図である。 スムージング処理を説明するための第３の図である。 スムージング処理を説明するための第４の図である。 スムージング処理を説明するための第５の図である。

以下、添付図面を参照して本発明の好適な実施例を詳しく説明する。尚、以下の実施例は特許請求の範囲に係る本発明を限定するものでなく、また本実施例で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。

＜インクジェット記録装置の説明＞
図１は本発明の代表的な実施例であるインクジェット記録装置の構成の概要を示す外観斜視図である。

図１に示すように、インクジェット記録装置１００は、インクジェット方式に従ってインクを吐出して記録を行なう記録ヘッド１０３を搭載したキャリッジ１０２にキャリッジモータＭ１によって発生する駆動力を伝達機構１０４より伝え、キャリッジ１０２を矢印Ａ方向に往復移動させるとともに、例えば、記録紙などの記録媒体Ｐを給紙機構１０５を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド１０３から記録媒体Ｐにインクを吐出することで記録を行なう。

また、記録ヘッド１０３の状態を良好に維持するためにキャリッジ１０２を回復装置１１０の位置まで移動させ、間欠的に記録ヘッド１０３の吐出回復処理を行う。

インクジェット記録装置１００のキャリッジ１０２には記録ヘッド１０３を搭載するのみならず、記録ヘッド１０３に供給するインクを貯留するインクカートリッジ１０６が装着される。インクカートリッジ１０６は、キャリッジ１０２に対して着脱自在になっている。

図１に示したインクジェット記録装置１００はカラー記録が可能であり、そのためにキャリッジ１０２は、マゼンタ（Ｍ）、シアン（Ｃ）、イエロー（Ｙ）、ブラック（Ｋ）のインクを夫々、収容した４つのインクカートリッジを搭載している。これら４つのインクカートリッジは夫々独立に着脱可能である。

さて、キャリッジ１０２と記録ヘッド１０３とは、両部材の接合面が適正に接触されて所要の電気的接続を達成維持できるようになっている。記録ヘッド１０３は、記録信号に応じてエネルギーを印加することにより、複数の吐出口からインクを選択的に吐出して記録する。特に、本実施例における記録ヘッド１０３は、熱エネルギーを利用してインクを吐出するインクジェット方式を採用しており、熱エネルギーを発生するために電気熱変換体を備え、その電気熱変換体に印加される電気エネルギーが熱エネルギーへと変換され、その熱エネルギーをインクに与えることにより生じる膜沸騰による気泡の成長、収縮によって生じる圧力変化を利用して、吐出口よりインクを吐出させる。この電気熱変換体は各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出する。

図１に示されているように、キャリッジ１０２はキャリッジモータＭ１の駆動力を伝達する伝達機構１０４の駆動ベルト１０７の一部に連結されており、ガイドシャフト１１３に沿って矢印Ａ方向に摺動自在に案内支持されるようになっている。従って、キャリッジ１０２は、キャリッジモータＭ１の正転及び逆転によってガイドシャフト１１３に沿って往復移動する。また、キャリッジ１０２の移動方向（矢印Ａ方向）に沿ってキャリッジ１０２の位置を示すためのスケール１０８（ＣＲエンコーダフィルム）が備えられている。この実施例では、スケール１０８は透明なＰＥＴフィルムに必要なピッチで黒色のバーを印刷したものを用いており、その一方はシャーシ１０９に固着され、他方は板バネ（不図示）で支持されている。

また、インクジェット記録装置１００には、記録ヘッド１０３の吐出口（不図示）が形成された吐出口面に対向してプラテン（不図示）が設けられており、キャリッジモータＭ１の駆動力によって記録ヘッド１０３を搭載したキャリッジ１０２が往復移動されると同時に、記録ヘッド１０３に記録信号を与えてインクを吐出することによって、プラテン上に搬送された記録媒体Ｐの全幅にわたって記録が行われる。

さらに、図１における搬送ローラ１１４は、記録媒体Ｐを搬送するために搬送モータＭ２によって駆動される。また、ピンチローラ１１５は、バネ（不図示）により記録媒体Ｐを搬送ローラ１１４に当接する。また、ピンチローラホルダ１１６は、ピンチローラ１１５を回転自在に支持する。また、搬送ローラギヤ１１７は、搬送ローラ１１４の一端に固着されている。そして、搬送ローラギヤ１１７に中間ギヤ（不図示）を介して伝達された搬送モータＭ２の回転により、搬送ローラ１１４が駆動される。

また、排出ローラ１２０は、記録ヘッド１０３によって画像が形成された記録媒体Ｐをインクジェット記録装置外ヘ排出する。排出ローラ１２０は、搬送モータＭ２の回転が伝達されることで駆動されるようになっている。なお、排出ローラ１２０は、記録媒体Ｐをバネ（不図示）により圧接する拍車ローラ（不図示）により当接する。拍車ホルダ１２２は、拍車ローラを回転自在に支持する。

また、インクジェット記録装置１００には、図１に示されているように、記録ヘッド１０３を搭載するキャリッジ１０２の記録動作のための往復運動の範囲外（記録領域外）の所望位置（例えば、ホームポジションに対応する位置）に、記録ヘッド１０３の吐出不良を回復するための回復装置１１０が配設されている。

回復装置１１０は、記録ヘッド１０３の吐出口面をキャッピングするキャッピング機構１１１と記録ヘッド１０３の吐出口面をクリーニングするワイピング機構１１２を備えており、キャッピング機構１１１による吐出口面のキャッピングに連動して回復装置内の吸引構成（吸引ポンプ等）により吐出口からインクを強制的に排出させ、それによって、記録ヘッド１０３のインク流路内の粘度の増したインクや気泡等を除去するなどの吐出回復処理を行う。

また、非記録動作時等には、記録ヘッド１０３の吐出口面をキャッピング機構１１１によりキャッピングすることによって、記録ヘッド１０３を保護するとともにインクの蒸発や乾燥を防止することができる。一方、ワイピング機構１１２はキャッピング機構１１１の近傍に配され、記録ヘッド１０３の吐出口面に付着したインク液滴を拭き取るようになっている。

これらキャッピング機構１１１及びワイピング機構１１２により、記録ヘッド１０３のインク吐出状態を正常に保つことが可能となっている。

＜インクジェット記録装置の制御構成＞
図２は図１に示したインクジェット記録装置１００の制御構成を示すブロック図である。

図２に示すように、制御部２１０は、ＭＰＵ２１１と、後述する制御シーケンスに対応したプログラム、所要のテーブル、その他の固定データを格納したＲＯＭ２１２と、キャリッジモータＭ１や搬送モータＭ２の制御、及び、記録ヘッド１０３の制御のための制御信号を生成する特殊用途集積回路（ＡＳＩＣ）２１３と、画像データの展開領域やプログラム実行のための作業用領域等を設けたＲＡＭ２１４と、各ブロックを相互に接続してデータの授受を行うシステムバス２１５と、以下に説明するセンサ群からのアナログ信号を入力してＡ／Ｄ変換し、デジタル信号をＭＰＵ２１１に供給するＡ／Ｄ変換器２１６とを含んで構成される。

また、図２において、ホスト装置２００は、画像データの供給源となるコンピュータ（或いは、画像読取り用のリーダやデジタルカメラなど）である。ホスト装置２００とインクジェット記録装置１００との間ではインタフェース（Ｉ／Ｆ）２０１を介して画像データ、コマンド、ステータス信号等を送受信する。

さらに、スイッチ群２２０は、電源スイッチ２２１、プリント開始を指令するためのプリントスイッチ２２２、及び記録ヘッド１０３のインク吐出性能を良好な状態に維持するための処理（回復処理）の起動を指示するための回復スイッチ２２３など、操作者による指令入力を受けるためのスイッチから構成される。センサ群２３０は、ホームポジションを検出するためのフォトカプラなどの位置センサ２３１、環境温度を検出するためにインクジェット記録装置１００の適宜の箇所に設けられた温度センサ２３２等から構成されるインクジェット記録装置１００の状態を検出するためのセンサ群である。

さらに、キャリッジモータドライバ２４０は、キャリッジ１０２を図１に示す矢印Ａ方向に往復走査させるためのキャリッジモータＭ１を駆動させる。また、搬送モータドライバ２５０は、記録媒体Ｐを搬送するための搬送モータＭ２を駆動させる。

ＡＳＩＣ２１３は、記録ヘッド１０３による記録走査の際に、ＲＯＭ２１２の記憶領域に直接アクセスしながら記録ヘッドに対して記録素子（吐出ヒータ）の駆動データを転送する。

なお、図１に示す構成は、インクカートリッジ１０６と記録ヘッド１０３とが分離可能な構成であるが、これらが一体的に形成されて交換可能なヘッドカートリッジを構成しても良い。

さらに、以下の実施例において、記録ヘッドから吐出される液滴はインクであるとして説明し、さらにインクタンクに収容される液体はインクであるとして説明したが、その収容物はインクに限定されるものではない。例えば、記録画像の定着性や耐水性を高めたり、その画像品質を高めたりするために記録媒体に対して吐出される処理液のようなものがインクタンクに収容されていても良い。

以下の実施例は、特にインクジェット記録方式の中でも、インク吐出を行わせるために利用されるエネルギーとして熱エネルギーを発生する構成（例えば電気熱変換体やレーザ光等）を備え、熱エネルギーによりインクの状態変化を生起させる方式を用いることにより記録の高密度化、高精細化が達成できる。

さらに、インクジェット記録装置１００が記録できる記録媒体の最大幅に対応した長さを有するフルラインタイプの記録ヘッドとしては、上述した明細書に開示されているような複数記録ヘッドの組み合わせによってその長さを満たす構成や、一体的に形成された１個の記録ヘッドとしての構成のいずれでもよい。

加えて、上記で説明した記録ヘッド自体に一体的にインクタンクが設けられたカートリッジタイプの記録ヘッドのみならず、装置本体に装着されることで、装置本体との電気的な接続や装置本体からのインクの供給が可能になる交換自在のチップタイプの記録ヘッドを用いてもよい。

さらに加えて、本実施例におけるインクジェット記録装置１００の形態としては、コンピュータ等の情報処理機器の画像出力端末として一体または別体に設けられるものの他、読取装置等と組み合わせられた複写装置、さらには送受信機能を有するファクシミリ装置の形態を取るものであっても良い。

図３は、インクジェット記録装置１００の記録部の概略構成を示す斜視図である。同図において、インクカートリッジ３０１は、ブラック（Ｂｋ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の４色のインクをそれぞれ個別に貯留するように構成され、複数のインクタンクを一体として構成している。記録ヘッドカートリッジ３０２は、インクカートリッジ３０１に貯留される各インクに対応した記録素子列が１色あたり２つ、計８つの記録素子列を収納する。キャリッジ３０３に、インクカートリッジ３０１および記録ヘッドカートリッジ３０２をそれぞれ着脱自在に装着することができる。キャリッジ３０３は、ガイド軸３１０と摺動自在に結合することによってガイド軸３１０に沿って移動することができる。

エンコーダスケール３０４は、キャリッジ３０３に対向する面に設置され、３００ｄｐｉの間隔でスリットが設けられている。そして、不図示のエンコーダセンサが発光した光がエンコーダスケール３０４に照射され、その透過光に基づいてキャリッジ３０３の走査位置についての信号がエンコーダセンサから出力される。紙送りローラ３０５は、補助ローラ３０６とともに記録媒体３０９を挟持しつつ図中の矢印の方向に回転することによって、記録媒体３０９を図中ｙ方向に搬送する。また、一対の給紙ローラ３０７及び３０８は、記録媒体３０９を挟持しつつ、その給紙を行なう。

図４は、インクジェット記録装置１００の画像処理部周辺の構成を示すブロック図である。ＣＰＵ４０１は、各ブロックのレジスタ設定、割り込み処理などインクジェット記録装置１００全体を制御する。ＳＤＲＡＭ４０２は、外部のホスト装置から受信した画像データに対して色変換、マスキング、ガンマ変換など記録のための所定の画像処理を実行した後、最終的に２値化処理を行なって得られる二値画像データを一時的に格納する。メモリコントローラ４０３は、各ブロックからのＳＤＲＡＭ４０２へのアクセスリクエストに対して予め設定された優先順序に則ってアクセス許可を行ない、ＳＤＲＡＭ４０２に対するリード、ライト制御を行なう。
なお、このＳＤＲＡＭ４０２には、スムージング処理前のラスタデータを保持する領域と、スムージング処理済のデータを格納する領域とを備える。

画像処理専用メモリコントローラ４０４は、ＳＤＲＡＭ４０２に格納された画像データを読出す為にメモリコントローラ４０３に要求を出し、メモリコントローラ４０３により読み出された画像データを画像処理専用ＳＲＡＭ４０５に格納する。そのような構成により、各画像処理部４０６〜４０９（後述）は、各画像処理を行なうことができる。また、画像処理専用メモリコントローラ４０４は、各画像処理部４０６〜４０９からの要求に応じて、画像データを画像処理専用ＳＲＡＭ４０５から読み出して要求のあった各画像処理部に渡す。また、画像処理専用メモリコントローラ４０４は、各画像処理部からの書き込み要求に応じて、処理された画像データを受け取って画像処理専用ＳＲＡＭ４０５に書き込む。更に、画像処理専用メモリコントローラ４０４は、所望の全ての画像処理が行なわれた画像処理専用ＳＲＡＭ４０５に格納されている画像データを読み出す。そして、画像処理専用メモリコントローラ４０４は、ＳＤＲＡＭ４０２に読み出した画像データを格納する為にメモリコントローラ１２０３に要求を出す。画像処理専用ＳＲＡＭ４０５は、各画像処理部４０６〜４０９が画像処理を行なう為に、画像処理専用メモリコントローラ４０４がＳＤＲＡＭ４０２から読み出してきた画像データを格納する。画像処理専用ＳＲＡＭ４０５の容量は、少なくとも１回あたりの画像処理に必要な画像データを格納できる容量である。

ＨＶ変換処理部４０６は、ＳＤＲＡＭ４０２から読み出されて画像処理専用ＳＲＡＭ４０５に格納されている画像データを、画像処理専用メモリコントローラ４０４に要求を出して読み込む。読み込まれた画像データは、全てラスタ方向に整列されているラスタ形式のデータであるので、これを記録素子列の方向（カラム方向）に整列されているカラム形式のデータに変換する。つまり、ＨＶ変換処理部４０６は、カラム形式のデータ（カラムデータ）を生成するデータ生成部である。変換後は、再び、画像処理専用メモリコントローラ４０４に要求を出して画像処理専用ＳＲＡＭ４０５に書き戻す。また、ＨＶ変換処理部４０６が画像データを画像処理専用ＳＲＡＭ４０５に書き込む際に、画像処理専用メモリコントローラ４０４は、書き戻す画像データの一部を画像処理専用ＳＲＡＭ４０５の所定の２箇所の領域（後述）に対して書き戻す。スムージング処理部４０７は、ＳＤＲＡＭ４０２から読み出され、画像処理専用ＳＲＡＭ４０５に格納されている画像データを、画像処理専用メモリコントローラ４０４に要求を出して読み込む。そして、スムージング処理後、画像処理専用メモリコントローラ４０４に要求を出して画像処理専用ＳＲＡＭ４０５に書き戻す。

画像処理部４０８と画像処理部４０９は、ＳＤＲＡＭ４０２から読み出されて画像処理専用ＳＲＡＭ４０５に格納されている画像データを、画像処理専用メモリコントローラ４０４に要求を出して読み込む。そして、画像処理部４０８と画像処理部４０９は、所定の画像処理を行なった後に、画像処理専用メモリコントローラ４０４に要求を出して画像処理専用ＳＲＡＭ４０５に書き戻す。

ここで、スムージング処理について説明する。スムージング処理とは、図１１に示すように印刷しようとする画素Ａ（注目画素）に対する周辺領域（主走査方向１１画素×副走査方向９画素）の画素データを参照し、その特徴に応じて、注目画素を変更するものである。具体的には、例えば、図１２に示したアルファベット文字「ａ」のドットデータ群のうち注目画素Ａに対してスムージング処理をする場合には注目画素Ａを囲む領域Ｓ（主走査方向１１画素×副走査方向９画素＝９９画素）のドットデータを一次メモリに格納する。これによって、図１３に示すようなドットデータを記憶する。その後、領域Ｓ内のドットデータ群を参照し、それらの特徴に応じて印刷すべき注目画素Ａのデータを変更する。その際には、ドットデータ群で構成される図形の輪郭がスムースに印刷されるようなデータに変更される。さらに、注目画素Ａとなるべき対象を変更してスムージング処理を続ける場合には、その新たな注目画素Ａを囲む新たな領域Ｓについて、スムージング処理前の画素データが必要となる。

このように、スムージング処理においては、注目画素Ａの周辺領域の画素データを参照する必要があることが特徴である。図１４（ａ）と図１４（ｂ）に示すように、領域１４１はスムージング処理の対象領域である。領域１４２は、参照のみされる領域である。データ１４３は、領域１４１において上流側のデータである。データ１４４は、領域１４１において下流側のデータである。補足すると、図８（ｄ）においては、データ１４３は領域Ａに格納され、データ１４４は領域Ｃに格納されている。また、図８（ｈ）においては、データ１４３は領域Ｄに格納され、データ１４４は領域Ｃに格納されている。スムージング処理は、図１４（ａ）に示すように順に行われる。符号Ａは主走査方向であり、図１の符号Ａに対応している。符号Ｆは副走査方向である。図１４（ｂ）に示すように、スムージング処理対象領域１４１の周囲に参照領域１４２（主走査方向の両側に５画素、副走査方向の両側に４画素の領域）が割り当てられている。補足すると、図９で示した領域９０２〜９０６は、それぞれ図１４（ｂ）に示す領域１４１と領域１４２に対応している。図１４（ｃ）に示すように、ｎ番目の処理を行う場合には、ｎ−１番目の処理で参照した領域１４５を参照する。なお、図９において、領域９０２〜９０６のデータ格納量は、同じである。

図５は、画像処理専用メモリコントローラ４０４の内部構成を示すブロック図である。ＤＭＡＣ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌｌｅｒ）５０１は、データを転送するための構成である。ＤＭＡＣ５０１は、メモリコントローラ４０３に読み出し要求を出して、メモリコントローラ４０３がＳＤＲＡＭ４０２から読み出した画像データを受け取り、画像処理専用ＳＲＡＭ４０５に書き込む。また、画像処理専用ＳＲＡＭ４０５からデータを読み出し、メモリコントローラ４０３に書き込み要求を出して、メモリコントローラ４０３経由でＳＤＲＡＭ４０２に画像データを書き込む。

アービタ５０２は、各画像処理部４０６〜４０９及びＣＰＵ４０１からの、画像処理専用ＳＲＡＭ４０５に格納されている画像データへの読み出し又は書き込み要求に対して、所定の優先順位に基づいて読み出し又は書き込み許可を出す。各画像処理部又はＣＰＵ４０１に対して読み出し又は書き込み許可を出した場合には、要求内容に応じて画像処理専用ＳＲＡＭ４０５に対しての画像データの読み出し又は書き込みを行なう。セレクタ５０３は、ＤＭＡＣ５０１とアービタ５０２とから画像処理専用ＳＲＡＭ４０５に対しての信号線のいずれかが波形生成回路５０４に接続されるように切り替える。波形生成回路５０４は、セレクタ５０３を介して出されるＤＭＡＣ５０１又はアービタ５０２からの画像処理専用ＳＲＡＭ４０５に対するアクセス要求を受けて、画像処理専用ＳＲＡＭ４０５の物理的構造に適応したアクセス信号を生成する。

図６は、図５に示す画像処理専用メモリコントローラ４０４の内部及びメモリコントローラ４０３との詳細な接続関係を説明する図である。図６に示すように、セレクタ５０３と波形生成回路５０４との間で、sram_cex６０１、sram_wex６０２、sram_address[9:0]６０３、sram_wr_data[64:0]６０４、sram_rd_data[64:0]６０５の５種類の信号線が接続される。また、セレクタ５０３とＤＭＡＣ５０１との間で、cex1６０６、wex1６０７、address1[9:0]６０８、wr_data1[64:0]６０９、rd_data1[64:0]６１０の５種類の信号線が接続される。

セレクタ５０３とアービタ５０２との間で、cex2６１１、wex2６１２、address2[9:0]６１３、wr_data2[64:0]６１４、rd_data2[64:0]６１５の５種類の信号線が接続される。ＤＭＡＣ５０１とメモリコントローラ４０３との間で、req3６２０、wex3６２１、address3[31:3]６２２、req_ackx3６２３、wr_data3６２４、rd_data3[64:0]６２５、dt_ackx3[64:0]６２６の７種類の信号線が接続される。アービタ５０２とＨＶ変換処理部４０６との間で、req4６３０、wex4６３１、address4[31:3]６３２、req_ackx4６３３、wr_data4６３４、rd_data4[64:0]６３５、dt_ackx4[64:0]６３６の７種類の信号線が接続される。 アービタ５０２とスムージング処理部４０７との間で、req5６４０、wex5６４１、address5[31:3]６４２、req_ackx5６４３、wr_data5６４４、rd_data5[64:0]６４５、dt_ackx5[64:0]６４６の７種類の信号線が接続される。アービタ５０２と画像処理部４０８との間で、req6６５０、wex6６５１、address6[31:3]６５２、req_ackx6６５３、wr_data6６５４、rd_data6[64:0]６５５、dt_ackx6[64:0]６５６の７種類の信号線が接続される。アービタ５０２と画像処理部４０９との間で、req7６６０、wex7６６１、address7[31:3]６６２、req_ackx7６６３、wr_data7６６４、rd_data7[64:0]６６５、dt_ackx[64:0]６６６の７種類の信号線が接続される。

図７は、図６で示す各ブロック間でデータアクセスを行なう際のタイミングチャート図であり、クロック信号ｃｌｋのサイクルに同期した通信が行なわれる。図７（ａ）及び（ｂ）は、ＤＭＡＣ５０１とメモリコントローラ４０３との間、アービタ５０２とＨＶ変換処理部４０６との間、アービタ５０２とスムージング処理部４０７との間、アービタ５０２と画像処理部４０８との間、アービタ５０２と画像処理部４０９との間で各データアクセスを行なう場合のタイミングチャート図である。また、図７（ａ）及び（ｂ）におけるreqは各ブロック間のreq3〜req7に対応し、wexは各ブロック間のwex3〜wex7に対応する。また、addressは各ブロック間のaddress3〜address7に対応し、req_ackxは各ブロック間のreq_ackx3〜req_ackx7に対応する。また、wr_dataは各ブロック間のwr_data3〜wr_data7に対応し、rd_dataは各ブロック間のrd_data3〜rd_data7に対応する。また、dt_ackxは各ブロック間のdt_ackx3〜dt_ackx7に対応する。

図７（ａ）はデータ読み出し時のタイミングチャート図であり、図７（ｂ）はデータ書き込み時のタイミングチャート図である。図７（ｃ）及び（ｄ）は、セレクタ５０３と波形生成回路５０４との間、セレクタ５０３とＤＭＡＣ５０１との間、セレクタ５０３とアービタ５０２との間で各データアクセスを行なう場合のタイミングチャート図である。図７（ｃ）及び（ｄ）におけるcsxは各ブロック間のsram_csx、csx1、csx2に対応し、wexは各ブロック間のsram_wex、wex1、wex2に対応する。また、addressは各ブロック間のsram_address、address1、address2に対応し、wr_dataは各ブロック間のsram_wr_data、wr_data1、wr_data2に対応する。また、rd_dataは各ブロック間のsram_rd_data、rd_data1、rd_data2に対応する。また、図７（ｃ）はデータ読み出し時のタイミングチャート図であり、図７（ｄ）はデータ書き込み時のタイミングチャート図である。

以下、本実施理例における画像処理のシーケンスの詳細を図８及び図９（ａ）〜（ｄ）を参照して説明する。図８は、図４に示す構成で行なわれる画像処理のシーケンスを画像処理専用ＳＲＡＭ４０５に格納された画像データのイメージに基づき示した図である。図９（ａ）〜（ｄ）は、図８に示す画像処理で、記録媒体中のいずれの位置の処理を現在行なっているかを示している。

図８には、画像処理専用ＳＲＡＭ４０５に格納された記録時に用いられる画像データのイメージが示され、ここでは、画像処理専用ＳＲＡＭ４０５の矩形領域のサイズは、横８４画素×縦７２画素である。本実施例においては、横８４画素×縦７２画素の領域は、さらに所定方向に対応して領域Ａ（第４領域）、Ｂ（第１領域）、Ｃ（第２領域）、Ｄ（第３領域）に分けられる。領域Ａは横１０画素×縦７２画素であり、領域Ｂは横５４画素×縦７２画素であり、領域Ｃは横１０画素×縦７２画素であり、領域Ｄは横１０画素×縦７２画素である。領域ＡとＣとＤには、所定方向に１０画素数が割り当てられている。上述したように、ＳＲＡＭ４０５には、領域の大きさに対応した量の画像データが格納される。この所定方向は、上述した主走査方向である。

図９（ａ）に示す領域９０２は、最初に画像処理専用ＳＲＡＭ４０５において処理を行なう領域であり、記録媒体９０１上では左上の端部に対応する。領域９０２に対して図８（ａ）〜（ｄ）に示す処理が行なわれる（１回目の処理）。まず、図８（ａ）では、領域Ａは記録媒体９０１外の部分であるので、ＤＭＡＣ５０１は、領域Ａの全領域に対してヌルデータ「０」を書き込む。ＤＭＡＣ５０１は、ヌルデータ「０」を生成するヌルデータ生成部を備えている。同時に、ＤＭＡＣ５０１は、領域Ｂ、Ｃに対してＳＤＲＡＭ４０２から画像データを読み出して格納する。このような、ヌルデータや画像データの格納する領域の選択は、例えばＣＰＵ４０１が行う。

図８（ｂ）に示すように、領域Ｂ及びＣの全ての画像データをＨＶ変換処理部４０６が読み出してＨＶ変換処理を行なった後、再度、領域Ｂ及びＣに書き戻す。波形生成回路５０４はＨＶ変換処理部４０６からの書き戻し要求が出されると、領域Ｃに書き戻される画像データを、領域Ｄにも書き込む。領域Ｃと領域Ｄに対する画像データの書き込む手順は、領域Ｃと領域Ｄに順に書き込む手順でも、領域Ｃと領域Ｄに同時に書き込む手順でも構わない。つまり、ここで領域Ｄにコピーされる画像データは、画像処理前（スムージング処理前）の画像データである。

図８（ｃ）に示すように、領域Ａ、Ｂ、Ｃの画像データに対して、スムージング処理部４０７、画像処理部４０８、画像処理部４０９がそれぞれ所定の処理を行なう為に、画像処理専用ＳＲＡＭ４０５から画像データを読み出し、処理を終了した後、再度、画像処理専用ＳＲＡＭ４０５に画像データを書き戻す。このような、画像データの読み出しを行う領域の選択、所定の処理を行う領域の選択も、例えばＣＰＵ４０１が行う。

図８（ｄ）に示すように、画像処理を終了した領域Ａ、Ｂ、Ｃの画像データをＤＭＡＣ５０１がＳＤＲＡＭ４０２に書き戻す。ここで、領域Ａ、Ｂ、Ｃの画像データにおいて実際にスムージング処理が行われたのは破線で囲まれた領域である。つまり、破線で囲まれた領域の外側の画像データは、スムージング処理を行なう際に参照されただけであるので、ＳＤＲＡＭ４０２に書き戻す画像データも破線で囲まれた領域の画像データのみである。

次に処理を行なうのは、図９（ｂ）に示す９０３の領域であり、１回目に処理を行なった領域９０２と所定方向に隣接する領域である。領域９０３に対して図８（ｅ）〜（ｈ）に示す処理を行なう（２回目の処理）。

まず、図８（ｅ）に示すように、ＤＭＡＣ５０１は、領域Ｂ及びＣに対してＳＤＲＡＭ４０２から画像データを読み出して格納する。図８（ｆ）に示すように、領域Ｂ及びＣの全ての画像データをＨＶ変換処理部４０６が読み出してＨＶ変換処理を行なった後、再度、領域Ｂ及びＣに書き戻す。波形生成回路５０４は、ＨＶ変換処理部４０６からの書き戻し要求が出されると、領域Ｃに書き戻される画像データを、同時に領域Ａにも書き込む。

図８（ｇ）に示すように、上記１回目の処理で既にＨＶ変換処理を終了している領域Ｄの画像データと領域Ｂ、Ｃの画像データが領域Ｄ、Ｂ、Ｃの順でイメージ上は連続である。従って、領域Ｄ、Ｂ、Ｃの画像データに対して、スムージング処理部４０７、画像処理部４０８、画像処理部４０９がそれぞれ所定の処理を行なう為に、画像処理専用ＳＲＡＭ４０５から画像データを読み出し、処理を終了した後、再度、画像処理専用ＳＲＡＭ４０５に画像データを書き戻す。

図８（ｈ）に示すように、ＤＭＡＣ５０１は、画像処理を終了した画像データをＳＤＲＡＭ１２０２に書き戻す。ここでも、１回目の処理と同様に領域Ｄ、Ｂ、Ｃの画像データにおいて実際に画像処理を行なったのは破線で囲まれた領域であり、破線で囲まれた領域の外側の画像データは、スムージング処理を行なう際に参照されただけであるので、ＳＤＲＡＭ４０２に書き戻す画像データも破線で囲まれた領域の画像データのみである。

次に処理を行なうのは図９（ｃ）に示す９０４の領域であり、２回目に処理を行なった領域９０３と隣接する領域である。領域９０４に対して図８（ｉ）〜（ｌ）に示す処理を行なう（３回目の処理）。

まず(ｉ)では、ＤＭＡＣ５０１は、領域Ｂ、Ｃに対してＳＤＲＡＭ４０２から画像データを読み出して格納する。図８（ｊ）に示すように、領域Ｂ及びＣの全ての画像データをＨＶ変換処理部４０６が読み出してＨＶ変換処理を行なった後、再度、領域Ｂ及びＣに書き戻す。波形生成回路５０４は、ＨＶ変換処理部４０６からの書き戻し要求が出されると、領域Ｃに書き戻される画像データを、同時に領域Ｄにも書き込む。

図８（ｋ）に示すように、２回目の処理で既にＨＶ変換処理を終了している領域Ａの画像データと領域Ｂ、Ｃの画像データが領域Ａ、Ｂ、Ｃの順でイメージ上は連続であるので、領域Ａ、Ｂ、Ｃの画像データに対して、スムージング処理部４０７、画像処理部４０８、画像処理部４０９がそれぞれ所定の処理を行なう為に、画像処理専用ＳＲＡＭ４０５から画像データを読み出し、処理を終了した後には再度、画像処理専用ＳＲＡＭ４０５に画像データを書き戻す。

図８（ｌ）に示すように、ＤＭＡＣ５０１は、画像処理を終了した画像データをＳＤＲＡＭ４０２に書き戻す。ここでも１回目及び２回目の処理と同様に領域Ａ、Ｂ、Ｃの画像データにおいて実際に画像処理を行なったのは破線で囲まれた領域であり、破線で囲まれた領域の外側の画像データは、スムージング処理を行なう際に参照されただけであるので、ＳＤＲＡＭ４０２に書き戻す画像データも破線で囲まれた領域の画像データのみである。

その後も偶数回目の処理では、２回目の処理と同様の処理を繰り返し、また、奇数回目の処理では、３回目の処理と同様の処理を順次繰り返して行く。このように、次々と処理を繰り返して行き、記録媒体９０１上では右上の端部にあたる図９（ｄ）の９０６の領域に対して、その処理が奇数回目である場合には、図８（ｍ）〜（ｐ）に示す処理を行い、偶数回目である場合には、図８（ｑ）〜（ｔ）に示す処理を行なう（Ｎ回目の処理）。

ここで、Ｎ回目の処理が奇数回目であった場合について述べる。まず、図８（ｍ）に示すように、領域Ｂは記録媒体外の部分であるので、ＤＭＡＣ５０１は、領域Ｂの全領域に対して「０」を書き込む。

図８（ｎ）に示すように、領域Ｂ及びＣの全ての画像データをＨＶ変換処理部４０６が読み出してＨＶ変換処理を行なった後、再度、領域Ｂ及びＣに書き戻す。波形生成回路５０４はＨＶ変換処理部４０６からの書き戻し要求が出されると、領域Ｃに書き戻される画像データを、同時に領域Ｄにも書き込む。

図８（ｏ）に示すように、領域Ａ、Ｂ、Ｃの画像データに対して、スムージング処理部４０７、画像処理部４０８、画像処理部４０９がそれぞれ所定の処理を行なう為に、画像処理専用ＳＲＡＭ４０５から画像データを読み出し、処理を終了した後、再度、画像処理専用ＳＲＡＭ４０５に画像データを書き戻す。

図８（ｐ）に示すように、画像処理を終了した領域Ａ、Ｂ、Ｃの画像データをＤＭＡＣ５０１がＳＤＲＡＭ４０２に書き戻す。領域Ａ、Ｂ、Ｃの画像データにおいて実際に画像処理を行なったのは破線で囲まれた領域であり、破線で囲まれた領域の外側の画像データは、スムージング処理を行なう際に参照されただけであるので、ＳＤＲＡＭ４０２に書き戻す画像データも破線で囲まれた領域の画像データのみである。

次にＮ回目の処理が偶数回目であった場合について述べる。

まず、図８（ｑ）に示すように、領域Ｂは記録媒体外の部分であるので、ＤＭＡＣ５０１は、領域Ｂの全領域に対して「０」を書き込む。

図８（ｒ）に示すように、領域Ｂ及びＣの全ての画像データをＨＶ変換処理部４０６が読み出してＨＶ変換処理を行なった後、再度、領域Ｂ及びＣに書き戻す。波形生成回路５０４はＨＶ変換処理部４０６からの書き戻し要求が出されると、領域Ｃに書き戻される画像データを、同時に領域Ａにも書き込む。

図８（ｓ）に示すように、１回目の処理で既にＨＶ変換処理を終了している領域Ｄの画像データと領域Ｂ、Ｃの画像データが領域Ｄ、Ｂ、Ｃの順でイメージ上は連続であるので、領域Ｄ、Ｂ、Ｃの画像データに対して、スムージング処理部４０７、画像処理部４０８、画像処理部４０９がそれぞれ所定の処理を行なう為に、画像処理専用ＳＲＡＭ４０５から画像データを読み出し、処理を終了した後、再度、画像処理専用ＳＲＡＭ４０５に画像データを書き戻す。

図８（ｔ）に示すように、画像処理を終了した画像データをＤＭＡＣ５０１がＳＤＲＡＭ４０２に書き戻す。ここでも１回目の処理と同様に領域Ｄ、Ｂ、Ｃの画像データにおいて実際に画像処理を行なったのは破線で囲まれた領域であり、破線で囲まれた領域の外側の画像データは、スムージング処理を行なう際に参照されただけであるので、ＳＤＲＡＭ４０２に書き戻す画像データも破線で囲まれた領域の画像データのみである。以上のように、ＣＰＵ４０１の制御によって、ＨＶ変換処理部４０６を動作させた後に、スムージング処理部４０７を動作させる工程を、複数回行う。

次に、図１５（ａ）と図１５（ｂ）を用いて、図８において、ＳＲＡＭ４０５に保持されているスムージング処理されたデータのうち、ＳＤＲＡＭ４０２に書き込むデータ量とデータ領域を説明する。例えば、図８（ｄ）において、図１５（ａ）に示すように、斜線領域１５１のデータが読み出されて、ＳＤＲＡＭ４０２に格納される。これは、図８（ｉ）や図８（ｐ）のデータの読み出しは、図８（ｄ）におけるデータの読み出しと同様である。また、図８（ｈ）において、図１５（ｂ）に示すように、斜線領域１５２、１５３のデータが、読み出されてＳＤＲＡＭ４０２に格納される。図８（ｔ）のデータの読み出しは、図８（ｈ）におけるデータの読み出しと同様である。

なお、画像処理専用ＳＲＡＭ４０５のサイズは、上述した構成に限定するものではない。また、領域Ａ、Ｂ、Ｃ、Ｄのサイズは全て等しく場合でも構わない。例えば、領域Ａ、Ｂ、Ｃ、Ｄの横サイズはすべて１２８画素でもかまわない。

以上のように、本実施例においては、図１４に示したように、画像処理単位の順序に対応して、画像処理を行う前に、次の画像処理における対象のデータや参照データを、ＣＰＵ４０１によって指定された領域に格納する。図８を参照して具体的に説明すると、１回目の画像処理において、図８（ｂ）のように領域Ｃに格納されたデータを領域Ｄに格納する。また、２回目の画像処理において、図８（ｆ）のように領域Ｃに格納されたデータを領域Ａに格納する。

上記の画像処理のシーケンスにおいて、ＨＶ変換処理部４０６がＨＶ変換処理を行なった後、画像データを領域Ｂ及びＣに書き戻す際に、波形生成回路５０４は領域Ｃに書き戻される画像データを同時に領域Ａ若しくは領域Ｄにも書き込むが、画像処理専用ＳＲＡＭ４０５の異なる箇所に並列にデータを書き込む事が可能なように画像処理専用ＳＲＡＭ４０５はデュアルポート仕様のＳＲＡＭであるか、若しくは図１０に示すように領域Ａ及びＤで物理的に１つのＳＲＡＭ＿ＡＤ１００１、領域Ｂ及びＤで物理的に１つのＳＲＡＭ＿ＢＤ１００２となっているような構成であっても良い。この構成は、画像処理専用ＳＲＡＭ４０５と波形生成回路５０４との間に、バス（１０１０〜１０１４、２０１０〜２０１４）が設けられる。この構成により、ＳＲＡＭ＿ＡＤ１００１、ＳＲＡＭ＿ＡＤ１００２と波形生成回路５０４との間で独立にデータのリードとライトを行える。但し、要求される処理時間に余裕がある場合や、回路のゲート規模に余裕がない場合には、領域Ｃに画像データを書き込む前後の時間に領域Ａ若しくは領域Ｄに領域Ｃに書き込む画像データと同じ画像データを書き込むようにして、画像処理専用ＳＲＡＭ４０５をシングルポート仕様で且つ物理的に１つのＳＲＡＭで構成されるようにしても良い。

本実施例においては、スムージング処理でなくても、実際に処理を行なう領域よりも大きな領域を参照し、且つ前回の画像処理の際に使用したデータを再利用できない画像処理を行うのであれば、（ｎ−１）回目の処理とｎ回目の処理とで重複する領域をＳＲＡＭ内でコピーしておくことで、同様の処理が可能となる。

本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。

Claims (12)

1. 第１領域、第２領域、第３領域、第４領域を有し、前記第２領域、前記第３領域及び前記第４領域にそれぞれ同じサイズが割り当てられた第１メモリと、
   前記第１領域及び前記第２領域に、第２メモリから読み出したデータを格納させる制御手段と、
   前記第１領域と、前記第２領域と、前記第３領域または前記第４領域との３つの領域に格納されたデータに対して、所定処理を行う処理手段と、
   前記第１メモリに格納されたデータのうち前記処理手段により処理されるべきデータを選択する選択手段と、
   前記処理手段により前記所定処理が行われた後に、当該処理済みのデータを前記第２メモリに書き込む書き込み手段と、を有し、
   前記制御手段は、前記処理手段が前記所定処理を行う前に、前記第２領域に格納されたデータと同じデータを前記第３領域または前記第４領域に格納させ、
   前記選択手段は、前記制御手段が前記第３領域に同じデータを格納させた場合には、前記処理手段により処理されるべきデータとして、前記第１領域、前記第２領域及び前記第４領域のデータを選択し、前記制御手段が前記第４領域に同じデータを格納させた場合には、前記処理手段により処理されるべきデータとして、前記第１領域、前記第２領域及び前記第３領域のデータを選択することを特徴とする情報処理装置。
2. 前記選択手段は、前記第１領域、前記第２領域及び前記第４領域のデータを選択した場合、前記処理手段により次に処理されるべきデータとして、前記第１領域、前記第２領域及び前記第３領域のデータを選択し、前記第１領域、前記第２領域及び前記第３領域のデータを選択した場合、前記処理手段により次に処理されるべきデータとして、前記第１領域、前記第２領域及び前記第４領域のデータを選択することを特徴とする請求項１に記載の情報処理装置。
3. 前記制御手段は、前記処理手段により前記所定処理が行われた後に、前記第２メモリから読み出したデータを前記第１領域と前記第２領域に格納させることを特徴とする請求項１又は２に記載の情報処理装置。
4. 前記第１メモリに格納されるデータは、前記第２メモリに格納されているデータの一部であり、
   前記処理手段により前記所定処理が行われた後に新たに前記第１領域に格納されるデータは、前記第２メモリに格納されているデータのうち前記第２領域に前回格納させたデータと隣接する領域のデータであることを特徴とする請求項３に記載の情報処理装置。
5. 前記第１領域と前記第２領域に格納されたデータに変換処理を行う変換手段、をさらに有し、
   前記制御手段は、前記変換手段により変換処理された変換済みのデータを前記第１領域と前記第２領域に格納させると共に、前記第２領域に格納された変換済みのデータと同じデータを前記第３領域または前記第４領域に格納させ、
   前記処理手段は、前記変換手段により変換処理された変換済みのデータに対して前記所定処理として画像処理を実行することを特徴とする請求項１乃至４のいずれか１項に記載の情報処理装置。
6. 第１メモリに、第２メモリから読み出したデータを格納させる制御手段と、
   前記第１メモリから読み出されたデータに対して所定処理を行う処理手段と、
   前記処理手段により前記所定処理が行われた後に、当該処理済みのデータを前記第２メモリに書き込む書き込み手段と、を備え、
   前記第１メモリにデータを格納させる場合、前記第１メモリに格納させるデータのうち、前記処理手段が実行する第１処理及び当該第１処理の次の第２処理の両方で使用されるデータを前記第１メモリの２つの領域に書き込み、
   前記処理手段は、前記第１処理を実行するために前記第１メモリに格納されたデータを読み出す際に、前記２つの領域のうち一方の領域に格納されるデータを読み出さず、
   前記制御手段は、前記第１メモリに格納されたデータの一部が読み出された後、前記第１メモリのうち読み出されなかったデータを格納する領域を除く少なくとも一部の領域に、前記第２メモリから読み出したデータを格納し、
   前記第２メモリから読み出したデータは、前記第２メモリに格納されるデータのうち、前記２つの領域に格納されたデータと隣接する領域のデータを含む所定サイズのデータであることを特徴とする情報処理装置。
7. 前記データは、画像データであり、
   前記所定処理は、画像処理であることを特徴とする請求項１乃至６のいずれか１項に記載の情報処理装置。
8. 前記所定処理はスムージング処理を含むことを特徴とする請求項７に記載の情報処理装置。
9. 前記第２メモリから読み出したデータを前記第１メモリに格納させ、前記所定処理を行い、前記所定処理が行われたデータを前記第２メモリに書き込む処理が複数回行われることを特徴とする請求項１乃至８のいずれか１項に記載の情報処理装置。
10. 前記処理手段により前記所定処理が行われたデータに基づいて、印刷を実行する印刷手段をさらに備えることを特徴とする請求項１乃至９のいずれか１項に記載の情報処理装置。
11. 第１領域、第２領域、第３領域、第４領域を有し、前記第２領域、前記第３領域及び前記第４領域にそれぞれ同じサイズが割り当てられた第１メモリの前記第１領域及び前記第２領域に、第２メモリから読み出したデータを格納させる格納工程と、
    前記第１メモリに格納されたデータのうち処理されるべきデータを選択する選択工程と、
    前記選択工程において選択された、前記第１領域と、前記第２領域と、前記第３領域または前記第４領域との３つの領域に格納されたデータに対して、所定処理を行う処理工程と、
    前記処理工程において前記所定処理が行われた後に、当該処理済みのデータを前記第２メモリに書き込む書き込み工程と、を有し、
    前記処理工程において前記所定処理を行う前に、前記第２領域に格納したデータと同じデータを前記第３領域または前記第４領域に格納させ、
    前記選択工程では、前記第３領域に前記同じデータを格納させた場合には、前記処理工程において処理されるべきデータとして、前記第１領域、前記第２領域及び前記第４領域のデータを選択し、前記第４領域に前記同じデータを格納させた場合には、前記処理工程において処理されるべきデータとして、前記第１領域、前記第２領域及び前記第３領域のデータを選択することを特徴とする情報処理方法。
12. 前記第１領域と前記第２領域に格納されたデータに変換処理を行う変換工程、をさらに有し、
    前記変換工程において変換処理された変換済みのデータを前記第１領域と前記第２領域に格納させると共に、前記第２領域に格納された変換済みのデータと同じデータを前記第３領域または前記第４領域に格納させ、
    前記処理工程では、前記変換工程において変換処理された変換済みのデータに対して前記所定処理として画像処理を実行することを特徴とする請求項１１に記載の情報処理方法。

Images