本発明は、光源が実装された基板等の寄生容量に依存する発光遅延時間(以下、寄生遅延時間)と対応した固定値である第一のアンダーシュート電流と、光源の光量に応じて制御される第二のアンダーシュート電流とを含む駆動電流を生成する。本発明では、この駆動電流を光源に供給することにより、光出力波形の立ち下がりのなまりを軽減し、光出力の応答特性を改善する。
以下に本発明の概要について説明する。
図1は、光源を消灯したときの電流波形と発光素子の電位とを示す図である。図1では、単に光源に供給する駆動電流をオフし、光源を消灯させた場合を示しており、図1(A)は光源に供給される駆動電流の波形を示し、図1(B)は光源の電位を示している。尚以下の実施形態では、光源をLD(Laser Diode)として説明する。
本実施形態のLDの電位は、単に駆動電流をオフして消灯した場合、消灯後にゆっくりと下降し、数百nsecの時間経過後目標電位に安定する。これは、LDと回路を接続する配線やLDが搭載されたパッケージ内の配線等に存在する寄生容量や、LDの微分抵抗等を含む応答特性の影響によるものである。尚以下の説明では、駆動電流がオフされてからLDの電位が目標電位に安定するまでの時間Tを遅延時間Tと呼ぶ。目標電位は、例えば駆動電流にバイアス電流を含む場合にはバイアス電位となり、駆動電流にバイアス電流を含まない場合にはゼロ電位となる。
以下に図2を参照し、寄生容量及び微分抵抗などのLDの応答特性について説明する。図2は、光源の寄生容量を説明する図である。
図2に示すLDは、所定電流Iopが供給されると所定光量Poを出力する。図2に示すCは、寄生容量である。寄生容量Cは、例えばLDがLDドライバ等の回路と共に回路基板等に実装された際に、LDとLDドライバ等の回路とを接続する配線に発生する寄生容量を含む。また寄生容量Cは、LDやLDドライバ等の回路がパッケージ化されている場合には、パッケージ等の寄生容量も含む。
LDに所定電流Iopが供給されると、所定電流Iopの一部の電流Icは、寄生容量Cに供給されて寄生容量Cの充電を行う。寄生容量Cが所定電流Iopにより充電されている間、LDには所定電流Iopの一部である電流(Iop−Ic)が供給される。そして寄生容量Cの充電が完了すると、所定電流IopがLDに対して供給される。すなわち電流Icによる寄生容量Cの充電時間は、LDには所定電流Iopの一部の電流(Iop−Ic)しか供給されないため、光出力を得られない時間となる。この光出力が得られない時間が寄生遅延時間である。
LDでは、駆動電流源から所定電流Iopの供給を停止した場合の放電においても同様に、寄生容量Cの放電に時間を要する。よって所定電流Iopの供給が停止されてからLDの電位が目標電位に安定するのに時間がかかる。この時間が、図1で示した遅延時間Tである。
LDの光出力波形は、LDの電位と対応する。よって光出力波形は、単に駆動電流の供給をオフさせてLDを消灯させた場合、遅延時間Tにより立ち下がりがなまる(鈍る)。光出力波形のなまりは、LDにアンダーシュート電流を印加することで改善される。アンダーシュート電流とは、駆動電流波形の立ち下がり部分において、波形が定常値となる基線を下回る電流である。
図3は、アンダーシュート電流を説明する図である。図3(A)はLDに供給される駆動電流の波形を示し、図3(B)はLDの電位を示している。図3では、アンダーシュート電流の値を所定の固定値とした例である。
LDの電位は、駆動電流がオフされるタイミングでアンダーシュート電流が印加されるため、急速に落ちている。しかし図3に示すアンダーシュート電流は、所定の固定値である。したがってLDの電位が変動する場合に、アンダーシュート電流の値は適正な値でなくなる可能性がある。尚LDの電位とは、LDから発光される光量と対応する。
このため図3の例では、図1と比較すると遅延時間Tは短縮されているが、依然として数十nsecの遅延時間Tが発生している。この場合、例えばLDの消灯時間(LDオフ時間)を数nsec以下とした場合には、LDの電位が安定する前にLDに駆動電流が供給される可能性があり、光出力波形の立ち上がりにも影響を及ぼす虞がある。
そこで本発明では、駆動電流に寄生容量を放電させる時間に依存した固定値である第一のアンダーシュート電流と、LDの光量に応じて調整される第二のアンダーシュート電流とを含めた。
図4は、光源駆動回路からLDに供給される駆動電流を説明する図である。
駆動電流Ikは、LDから所定光量Pを得るための所定電流Iopと、第一のアンダーシュート電流Iud1と、第二のアンダーシュート電流Iud2とを含む。所定電流Iopは、スイッチング電流Ihとバイアス電流Ibで構成されている。
以下に本実施形態の第一のアンダーシュート電流Iud1と第二のアンダーシュート電流Iud2について説明する。本発明の第一及び第二のアンダーシュート電流Iud1、Iud2は、LDの光出力波形の立ち下がりの鈍りを改善し、且つ寄生容量Cに充電されている電荷を放電させる。
第一のアンダーシュート電流Iud1は、寄生容量Cに充電されている電荷を必要量放電する役割を果たすものであり、電流の値は予め設定された固定値である。第一のアンダーシュート電流Iud1の値は、例えば寄生容量Cと、バイアス電流Ibによる寄生容量Cの充電量と、に基づき設定される。寄生容量Cは、例えばLDが搭載される光源駆動回路に依存する。よって第一のアンダーシュート電流Iud1は、光源駆動回路の構成とバイアス電流Ibの値が決まった段階で設定することができる。
第二のアンダーシュート電流Iud2は、LDの光量に応じて調整される。これは、LD光量が変わると必要となるアンダーシュート電流量も変化するためである。
本実施形態では、所定電流Iop(スイッチング電流Ih)の立ち下がりのタイミングでLDに第二のアンダーシュート電流Iud2を第二のアンダーシュート期間tud2印加する。そして本実施形態では、第二のアンダーシュート期間tud2が経過すると、LDに第一のアンダーシュート電流Iud1を第一のアンダーシュート期間tud1印加する。
以上のように本発明では、駆動電流Ikに寄生容量に応じて設定された固定値である第一のアンダーシュート電流Iud1と、LDの光量に応じて調整される変動値である第二のアンダーシュート電流Iud2とを含む。よって本発明によれば、LDの消灯直後に高速かつ正確に発光電位から目標電位に安定させることができる。
(第一の実施形態)
以下に図面を参照して本発明の第一の実施形態について説明する。図5は、第一の実施形態の画像形成装置の構成の概略を説明する図である。
本実施形態の画像形成装置10は、光走査装置20、感光体30、書込制御部40、クロック生成回路50を有する。
本実施形態の光走査装置20は、ポリゴンミラー21、走査レンズ22、光源駆動回路100、発光素子(光源)であるLD(Laser Diode;半導体レーザ)、受光素子となるPD(フォトディテクタ)を有する。尚本実施形態では光源をLDとしたが、これに限定されない。光源は、半導体レーザアレー(LDA;Laser Diode Array)、VCSEL(Vertical Cavity Surface Emitting Laser;垂直共振器面発光レーザ)等であっても良い。
LDから発光されたレーザ光は、回転するポリゴンミラー21によりスキャンされ、走査レンズ22を介して被走査媒体である感光体30上に照射される。照射されたレーザ光は感光体30上で光スポットとなり、これにより感光体30上に静電潜像が形成される。またポリゴンミラー21は、1ラインの走査が終わる毎にレーザ光をPDに照射する。PDはレーザ光が照射されると、これを電気信号に変換し、この電気信号を書込制御部40の有する位相同期回路41に入力する。位相同期回路41は、電気信号が入力されると次の1ライン分の画素クロックを生成する。また位相同期回路41には、クロック生成回路50から高周波クロック信号が入力されており、これにより画素クロックの位相同期が図られている。
書込制御部40は、生成された画素クロックに従って基準パルス信号を光源駆動回路100へ供給する。また書込制御部40は、目標光量設定信号を光源駆動回路100に供給し、LDを駆動する。これにより、画像データの静電潜像が感光体30上に形成される。
以下に図6を参照して本実施形態の光源駆動回路100を説明する。図6は、第一の実施形態の光源駆動回路を説明する図である。
本実施形態の光源駆動回路100は、CPU(Central Processing Unit)110、メモリ120、DAC(Digital to Analog Converter)130、ADC(Analog to Digital Converter)140、LDドライバ200、抵抗R1を有する。尚抵抗R1は、光源駆動回路100に含まれなくても良い。この場合抵抗R1は、光源駆動回路100の外部に設けられる。
本実施形態の光源駆動回路100は、LDとPDとに接続されており、LDの光量に応じてPDから出力される電気信号に基づきLDの駆動を制御する。
CPU110は、光源駆動回路100の各種動作を制御する。メモリ120は、光源駆動回路100の動作に用いられる各種の値等が格納されている。CPU110の機能及びメモリ120に格納される値の詳細は後述する。
DAC130は、CPU110から出力される信号をアナログ値に変換する。ADC140は、PDから出力された電気信号をデジタル値に変換する。
LDドライバ200は、基準パルス信号と目標光量設定信号とに基づきLDに供給する駆動電流を生成し、LDの発光タイミングを制御する。本実施形態のLDドライバ200は、所定電流Iopの立ち下がりのタイミングで印加される第一及び第二のアンダーシュート電流Iud1、Iud2を含む駆動電流Ikを出力する。
本実施形態の光源駆動回路100は、CPU110とLDドライバ200とにより、駆動電流Ikの制御を行う。具体的には光源駆動回路100は、LDの所定光量Pに応じて設定される第二のアンダーシュート電流Iud2の値と、予め設定された第一のアンダーシュート電流Iud1とを含む駆動電流Ikを生成する。
以下に本実施形態のLDドライバ200について説明する。本実施形態のLDドライバ200は、スイッチング電流源210、バイアス電流源220、第一のアンダーシュート電流源230、第二のアンダーシュート電流源240、スイッチ211、221、231、241を有する。
スイッチング電流源210、バイアス電流源220、第一のアンダーシュート電流源230、第二のアンダーシュート電流源240は、LDの駆動電流Ikを生成する。本実施形態の駆動電流Ikは、各電流源から出力される電流値を加算した電流である。
スイッチング電流源210は、CPU110からの点灯制御信号に基づき、所定のスイッチング電流Ihを生成する。スイッチング電流源210は、スイッチ211を介してLDと接続されている。スイッチ211は、例えばトランジスタ等により構成され、CPU110から供給される点灯制御信号に基づきオン/オフが制御される。またスイッチング電流Ihの値は、CPU110からの指示により設定される。
バイアス電流源220は、CPU110からのバイアスオン信号に基づき所定のバイアス電流Ibを生成する。バイアス電流源220は、スイッチ221を介してLDと接続されている。スイッチ221は、例えばトランジスタ等により構成され、CPU110から供給されるバイアスオン信号に基づきオン/オフが制御される。またバイアス電流Ibの値は、CPU110からの指示により設定される。
第一のアンダーシュート電流源230は、第二のアンダーシュート電流Iud2の印加後にLDに印加される第一のアンダーシュート電流Iud1を生成する。第一のアンダーシュート電流源230は、スイッチ231を介してLDと接続されている。スイッチ231は、例えばトランジスタ等により構成され、CPU110から供給される第一のオン信号に基づきオン/オフが制御される。本実施形態では、第一のオン信号がオンの期間が第一のアンダーシュート期間tud1である。
第二アンダーシュート電流源240は、スイッチング電流Ihの立ち下がりのタイミングでLDに印加される第二のアンダーシュート電流Iud2を生成する。尚スイッチング電流Ihの立ち下がりとは、所定電流Iopの立ち下がりである。第二のアンダーシュート電流源240は、スイッチ241を介してLDと接続されている。スイッチ241は、例えばトランジスタ等により構成され、CPU110から供給される第二のオン信号に基づきオン/オフが制御される。本実施形態では、第二のオン信号がオンの期間が第二のアンダーシュート期間tud2である。
以下に図7を参照して本実施形態のCPU110の機能とメモリ120に格納された値について説明する。図7は、CPUの機能構成及びメモリに格納された値を説明する図である。
本実施形態のCPU110は、電流制御部111、パルス生成部112を有する。
メモリ120は、電流値記憶部121、遅延時間記憶部122、相関関数記憶部123を有する。電流値記憶部121には、光源駆動回路100の有する各種電流源における設定値が記憶されている。具体的には電流値記憶部121には、例えばバイアス電流Ibの値、第一のアンダーシュート電流Iud1の値等が格納されている。
遅延時間記憶部122は、第一及び第二のアンダーシュート期間tud1、tud2を決めるための遅延時間が格納されている。相関関数記憶部123には、後述するアンダーシュート電流調整部114による第二のアンダーシュート電流Iud2の調整の際に使用される相関関数が格納されている。
本実施形態のCPU110において、電流制御部111は、電流比較制御部113と、アンダーシュート電流調整部114とを有する。
本実施形態の電流比較制御部113は、電流値記憶部122に格納された各種電流源の設定値を取得し、各種電流源に対してDAC130を介して設定値に対応する電流を出力させる。また本実施形態の電流比較制御部113は、ADC140によりディジタル値に変換されたPDの出力と、目標光量設定信号とを比較し、PDの出力と目標光量設定信号により設定される値とが一致するように、スイッチング電流源210の設定値を制御する。
本実施形態では、このようにスイッチング電流源210を制御することで、目標光量設定信号に基づくスイッチング電流IhをLDに供給できる。
本実施形態のアンダーシュート電流調整部114は、第二のアンダーシュート電流Iud2の値を調整する。具体的には本実施形態のアンダーシュート電流調整部114は、メモリ120の相関関数を参照し、第二のアンダーシュート電流Iud2の値を調整する。本実施形態のアンダーシュート電流調整部114の処理の詳細は後述する。
本実施形態のパルス生成部112は、遅延時間記憶部122に格納された遅延時間と、基準パルス信号とに基づき、第一のオン信号と第二のオン信号とを生成する信号生成部である。またパルス生成部112は、バイアスオン信号を生成しても良い。
以下に図8を参照して本実施形態のパルス生成部112による第一のオン信号及び第二のオン信号の生成について説明する。図8は、第一のオン信号及び第二のオン信号の生成について説明する図である。
本実施形態のパルス生成部112には、例えば遅延時間記憶部122から遅延時間t1と遅延時間t2を取得する。
遅延時間t1は、第二のアンダーシュート期間tud2と一致する時間である。遅延時間t2は、第一のアンダーシュート期間tud1と第二のアンダーシュート期間tud2との合計と一致する時間である。パルス生成部112は、基準パルス信号を遅延時間t1分遅延させたパルス信号S1と、基準パルス信号を遅延時間t2分遅延させたパルス信号S2とを生成する。パルス生成部112は、例えば基準パルス信号がローレベルであり、且つパルス信号S1とパルス信号S2とがハイレベルのとき第二のアンダーシュート期間tud2がオン(ハイレベル)となる第二のオン信号を生成する。またパルス生成部112は、例えば基準パルス信号とパルス信号S1がローレベル且つパルス信号S2がハイレベルのとき第一のアンダーシュート期間tud1がオン(ハイレベル)となる第一のオン信号を生成する。
本実施形態では、第一のアンダーシュート期間tud1と第二のアンダーシュート期間tud2とが等しくなるように、遅延時間t1,t2が設定されていても良い。
尚本実施形態では、遅延時間t1,t2がメモリ120に格納されたものとしたが、これに限定されない。本実施形態の遅延時間t1,t2は、上記以外の方法で取得されても良い。本実施形態のパルス生成部112は、例えばインバータ列やバッファ列によりパルス信号S1,S2を生成しても良い。また本実施形態では、抵抗とコンデンサ等からなるローパスフィルタで基準パルス信号を遅延させた後、波形整形した信号をパルス信号S1,S2として用いても良い。どちらの場合も、遅延量を変更する事は段数やフィルタ定数の変更により容易に実施する事が出来る。
次に図9を参照して本実施形態のアンダーシュート電流調整部114の処理について説明する。図9は、アンダーシュート電流調整部の処理を説明するフローチャートである。
まず始めにCPU110は、第二のアンダーシュート電流Iud2の設定指示を受け付ける(ステップS91)。本実施形態では、例えば光源駆動回路100からLDへの駆動電流Ikの供給が途切れた後に、再度LDへの駆動電流Ikの供給を開始する際に設定指示を受け付ける。この設定指示は、例えば画像形成装置10の動作全体を制御するメインCPU(図示せず)等からCPU110へ通知されても良い。本実施形態では、具体的には例えば、画像形成装置10がスリープモードから起動するときや、画像形成装置10の筐体に設けられたドアが開かれた後に閉じられたとき等に設定指示を受け付ける。
続いてアンダーシュート電流調整部114は、電流値記憶部121から所定電流Iopの値を読み出す(ステップS92)。続いてアンダーシュート電流調整部114は、ADC140を介してPDの出力を検出する(ステップS93)。
続いてアンダーシュート電流調整部114は、メモリ120の相関関数記憶部123から相関関数を読み出す(ステップS94)。本実施形態の相関関数は、LDの光量と、第二のアンダーシュート電流Iud2の値とを関連付けた関数である。本実施形態では、LDの光量をPDの出力とし、PDの出力と第二のアンダーシュート電流Iud2の値とを関連付けても良い。
この相関関数は、例えばLDの光量を変化させ、適切な第二のアンダーシュート電流Iud2の値をサンプリングする実験等を行った結果として得られた関数であり、例えば一次近似や二次近似等で示される関数であっても良い。
続いてアンダーシュート電流調整部114は、PDの出力と読み出した相関関数とに基づき、第二のアンダーシュート電流Iud2の値を算出する(ステップS95)。続いてアンダーシュート電流調整部114は、算出した値を第二のアンダーシュート電流Iud2の設定値として電流値記憶部121に格納する(ステップS94)。第二のアンダーシュート電流Iud2の設定値が電流値記憶部121に格納されると、電流比較制御部113は、第二のアンダーシュート電流源240に対してDAC130を介して設定値に対応する電流を出力させる。
尚本実施形態では、第二のアンダーシュート電流Iud2の値とPDの出力との関係を相関関数で示すものとしたが、これに限定されない。第二のアンダーシュート電流Iud2の値とPDの出力との関係は、例えばそれぞれの値が対応付けられたルックアップテーブルとしてメモリ120に格納されていても良い。すなわち本実施形態で、メモリ120に第二のアンダーシュート電流Iud2の値とPDの出力とを関連付けた関連付け情報が格納されていれば良い。この関連付け情報は、例えば関数であっても良いし、テーブルであっても良い。本実施形態では、この関連付け情報を有することにより、第二のアンダーシュート電流Iud2の調整を簡単に行うことができる。
以上のように本実施形態では、駆動電流Ikに寄生容量Cに基づき設定された固定値である第一のアンダーシュート電流Iud1と、光源であるLDの光量に応じて調整される第二のアンダーシュート電流Iud2と、を含めた。このため本実施形態によれば、LDの消灯直後に高速かつ正確に発光電位から目標電位に安定させることができる。よって本実施形態によれば、LDの光出力波形の立ち下がりの鈍りを改善し、光出力の応答特性を改善することができる。
図10は、光量が変化した場合の第二のアンダーシュート電流Iud2の変動を示す図である。図10(A)はLDの光量が少ない場合の駆動電流Ikを示しており、図10(B)はLDの光量が多い場合の駆動電流Ikを示している。
本実施形態の駆動電流Ikでは、LDの光量の変動に応じて第二のアンダーシュート電流Iud2の値が変動する。図10の例では、光量の増加に伴い第二のアンダーシュート電流Iud2の値が増加している。本実施形態では、このように光量の変化に応じて、第二のアンダーシュート電流Iud2の値を調整することで、LDの電位を高速に目標電位に安定させることを可能にしている。
図11は、光量毎の光源の電位の遷移を示す図である。図11(A)はアンダーシュート電流の値が一定である場合を示し、図11(B)は本実施形態の第二のアンダーシュート電流Iud2の値が調整された場合を示している。
アンダーシュート電流を一定とすると、図11(A)に示すように、光量毎にアンダーシュート電流が印加された直後のLDの電位が異なる。このためLDの電位は、光量の変動に応じて、LDの電位が目標電位に安定するまでの遅延時間Tにばらつきが生じる。図11(A)の例では、LDの光量が中程度である場合の遅延時間がTaであるのに対し、LDの光量が低い場合と高い場合の遅延時間はTbとなる。
これに対し本実施形態では、LDの光量に応じて第二のアンダーシュート電流Iud2を調整するため、LDの光量が変動してもアンダーシュート電流の総電荷量が、LDの電位を目標電位まで遷移させる電荷量に調整される。したがって本実施形態の駆動電流IkをLDに印加した場合、LDが消灯した後に第一及び第二のアンダーシュート電流Iud1、Iud2により、LDの電位を目標電位まで遷移させる電荷量が放電される。尚本実施形態の目標電位とはバイアス電位である。
よって本実施形態では、図11(B)に示すように、LDの光量が変動した場合でもLDの電位(発光電位)から目標電位に高速安定させることが可能となる。
したがって本実施形態では、点灯周期や消灯時間幅によらず安定した光出力波形を得ることができる。このため本実施形態では、画素の再現性を向上し、特に低濃度における階調再現性に優れた画像形成装置を実現できる。
図12は、第二のアンダーシュート電流の値が調整された場合の光出力波形を説明する図である。図12(A)はLDを消灯させるLDオフ時間が長い場合の光出力波形を示し、図12(B)はLDオフ時間が短い場合の光出力波形を示している。
図12(A)、(B)に示すように、本実施形態では、LDに第一及び第二のアンダーシュート電流Iud1、Iud2を印加することで、高速にLDの電位が安定していることがわかる。このため本実施形態では、光出力波形の立ち下がりに鈍りが生じることもない。よって本実施形態では、LDオフ時間に依らず光波形波形の立ち上がりを一定にすることができる。
図13は、アンダーシュート電流が異なる場合のLDの電位の差を説明する図である。
図13は、アンダーシュート電流の値が固定値である場合に、アンダーシュート電流に応じてアンダーシュート電流の印加直後のLDの電位が異なる様子を示している。
図13(A)の例では、アンダーシュート電流の値が比較的小さく、アンダーシュート電流の印加直後のLDの電位がバイアス電位より高くなり、ゆっくりとLDの電位がバイアス電位まで下がっていく。この場合、LDの電位がバイアス電位に安定するまでに遅延時間Tc1が生じる。
図13(B)の例では、アンダーシュート電流の値が比較的大きく、アンダーシュート電流の印加直後のLDの電位が、バイアス電位より低くなり、ゆっくりと電位がバイアス電位まで上がっていく。この場合、LDの電位がバイアス電位に安定するまでに遅延時間Tc2が生じる。
アンダーシュート電流の値が固定値の場合、遅延時間Tc1又はTc2も変動しない。このため、例えばLDの消灯期間であるLDオフ時間が遅延時間Tc1又はTc2より短い場合、LDの電位がバイアス電位に安定する前に再度LDに駆動電流Ikが印加されることになる。よってLDの電位は立ち上がりにおいて電位のレベルが異なることになり、光出力波形の立ち上がりの応答や発振遅延に影響を及ぼす。これらは、応答波形や発光量の差となって現れる。
図14は、LDオフ時間の違いによる光出力波形の差を説明する第一の図である。
図14は、アンダーシュート電流の値が比較的小さい場合の例を示している。図14(A)は、LDオフ時間が長い場合を示しており、図14(B)はLDオフ時間が短い場合を示している。
図14(A)のようにLDオフ時間が、LDの電位がバイアス電位に安定するまでの遅延時間Td1より長い場合、LDの電位がバイアス電位まで安定した状態で、所定電流Iopが供給になるため、LDの電位は発光電位まで理想的に変化し、光波形も理想的に立ち上がる。
これに対し図14(B)のようにLDオフ時間が遅延時間Td1より短い場合、LDの電位がバイアス電位まで下がる前、つまりLDの電位がバイアス電位より高い状態で所定電流Iopが印加される。よってLDの電位が発光電位を一時的に越え、光出力が一時的に過発光になってしまう。
図15は、LDオフ時間の違いによる光出力波形の差を説明する第二の図である。
図15は、アンダーシュート電流の値が比較的小さい場合の例を示している。図15(A)は、LDオフ時間が長い場合を示しており、図15(B)はLDオフ時間が短い場合を示している。
図15も図14と同様である。図15(A)のようにLDオフ時間が、LDの電位がバイアス電位に安定するまでの遅延時間Td2より長ければ、LDの電位は発光電位まで理想的に変化し、光波形も理想的に立ち上がる。
これに対し図15(B)のようにLDオフ時間が遅延時間Td2より短い場合、LDの電位がバイアス電位まで上がる前、つまりLDの電位がバイアス電位より低い状態で所定電流Iopが印加されるので、LDの電位が発光電位に上がるまで時間を要し、光出力波形の立ち上がりが理想に比べ鈍ってしまう。
本実施形態では、LDの光量に応じて調整される第二のアンダーシュート電流Iud2を設けることで、上述するような問題を解決している。
さらに従来では、特に、パッケージの大きいLDでは、寄生容量の増大や波長帯によっては抵抗成分が増大すること等、さまざまな応答特性の変動要因を有している。例えば、波長780nm帯の赤外半導体レーザと比較して、650nm帯赤色光半導体レーザは一般的に微分抵抗が大きいため、常に高速に光出力の応答が得られるわけではなく、波形の鈍りが発生する場合がある。また赤外半導体レーザでも、VCSEL(Vertical Cavity Surface Emitting Laser;垂直共振器面発光レーザ)等は、構造上の違いにより微分抵抗が数百Ω程度と、端面型レーザに比較して非常に大きい微分抵抗を持っている。よってVCSEL自身の端子容量やVCSELを搭載している基板の寄生容量やドライバの端子容量等とVCSELの微分抵抗によりCRの時定数が発生する。このため、VCSEL自身は高速に変調できる素子特性やカットオフ周波数Ftを持っていても、基板に搭載すると所望の高速に光出力の応答が得られないという問題があった。
本実施形態では、どのような光源であっても、寄生容量と微分抵抗などに応じて光出力波形を補正するため、光出力波形の応答特性を改善できる。すなわち本実施形態では、第一及び第二のアンダーシュート電流Iud1、Iud2によるアンダーシュート電荷量を、LDの電位を発光電位から消灯時の目標電位に変化させる分だけ印加する構成としている。このため本実施形態では、消灯時にLDの電位を目標電位に高速に下げることが可能となり、LDオフ時間の長短に関わらず、次にLDを点灯させる際のLDの電位を目標電位とすることができる。
以上のように、本実施形態によれば、光波形出力の応答のばらつきを低減し、光出力波形の再現性を向上させることが出来き、光出力波形の応答特性を改善することができる。
尚本実施形態では、LDに第二のアンダーシュート電流Iud2が印加された後に第一のアンダーシュート電流Iud1を印加する構成としたが、これに限定されない。第一のアンダーシュート電流Iud1と第二のアンダーシュート電流Iud2とは、例えば同じタイミングで同時にLDに印加されても良い。
図16は、第一及び第二のアンダーシュート電流を同時にLDに印加した場合の駆動電流波形の例を示す図である。
図16の例では、第一及び第二のアンダーシュート電流Iud1、Iud2を同時に印加し、且つ第一のアンダーシュート期間tud1と第二のアンダーシュート期間tud2を等しくした。こうすることで、より高速にLDにアンダーシュート電流を印加することができ、遅延時間Tをより短縮できる。
また図16の例では、LDオフ時間が数nsec程度とさらに短くなった場合でも、第一及び第二のアンダーシュート電流Iud1、Iud2をLDに印加することができる。例えば1画素の実使用条件下での最大パルス幅が75%dutyの場合、最短オフ時間は25%つまり1/4画素と設定する必要がある。ここで1画素のLDの点灯時間を10secとすると、最短のLDオフ時間は2.5nsecとなる。よって、第一及び第二のアンダーシュート電流Iud1、Iud2の印加時間は2.5nsecより短く設定する必要がある。
図16の例では、上述したようにLDオフ時間が短い場合における第一及び第二のアンダーシュート電流Iud1、Iud2の印加に有効である。
尚駆動電流Ikを図16に示す波形とする場合、本実施形態の光源駆動回路100は、第一のアンダーシュート電流源230と第二のアンダーシュート電流源240を共通化しても良い。この場合スイッチ231とスイッチ241も共通化される。
(第二の実施形態)
以下に図面を参照して本発明の第二の実施形態について説明する。本発明の第二の実施形態では、駆動電流Ikにバイアス電流Ibを含まない点のみ、第一の実施形態と相違する。よって以下の第二の実施形態の説明では、第一の実施形態との相違点についてのみ説明し、第一の実施形態と同様の機能構成を有するものには第一の実施形態の説明で用いた符号と同様の符号を付与し、その説明を省略する。
図17は、第二の実施形態の光源駆動回路を説明する図である。
本実施形態の光源駆動回路100Aは、CPU(Central Processing Unit)110、メモリ120、DAC(Digital to Analog Converter)130、ADC(Analog to Digital Converter)140、LDドライバ200A、抵抗R1を有する。
本実施形態のLDドライバ200Aは、スイッチング電流源210、第一のアンダーシュート電流源230、第二のアンダーシュート電流源240と、各電流源とLDとの接続を制御するスイッチ211、231、241を有する。
図18は、第二の実施形態の駆動電流波形の例を示す図である。本実施形態の駆動電流Ikは、所定電流Iopがスイッチング電流Ihのみで構成されており、バイアス電流Ibは含まない。
本実施形態では、駆動電流Ikにバイアス電流Ibが含まれないため、LDの消灯後に収束する目標電位が0電位となる。よって本実施形態では、第一のアンダーシュート電流Iud1の電流量は、LDの消灯後のLDの電位をゼロ電位とする電流量、すなわち寄生容量Cの充電量をゼロにする電流量に設定される。尚第一のアンダーシュート電流Iud1の電流量は、第一のアンダーシュート電流Iud1の値と、第一のアンダーシュート期間tud1の積によって求められる。
また第二のアンダーシュート電流Iud2は、第一の実施形態と同様に算出した光量値に応じて設定される。
本実施形態では、以上のように第一及び第二のアンダーシュート電流Iud1、Iud2の値を設定することで、第一のアンダーシュート電流Iud1の印加後のLDの電位を高速にゼロ電位に安定させることができ、光出力波形の応答特性を改善することができる。
(第三の実施形態)
以下に図面を参照して本発明の第三の実施形態について説明する。本発明の第三の実施形態では、駆動電流Ikにオーバーシュート電流Iovを含む点が、第一の実施形態と相違する。よって以下の第三の実施形態の説明では、第一の実施形態との相違点についてのみ説明し、第一の実施形態と同様の機能構成を有するものには第一の実施形態の説明で用いた符号と同様の符号を付与し、その説明を省略する。
図19は、第三の実施形態の光源駆動回路を説明する図である。
本実施形態の光源駆動回路100Bは、CPU(Central Processing Unit)110、メモリ120、DAC(Digital to Analog Converter)130、ADC(Analog to Digital Converter)140、LDドライバ200B、抵抗R1を有する。
本実施形態のLDドライバ200Bは、スイッチング電流源210、バイアス電流源220、第一のアンダーシュート電流源230、第二のアンダーシュート電流源240、オーバーシュート電流源250と、各電流源とLDとの接続を制御するスイッチ211、231、241、251を有する。
本実施形態のオーバーシュート電流Iovは、スイッチング電流Ihと同期してLDに印加される。オーバーシュート電流Iovは、例えば寄生容量Cの充電の高速化と、LDの微分の抵抗等による波形の鈍りを改善する効果がある。
図20は、第三の実施形態の駆動電流波形の例を示す図である。本実施形態の駆動電流Ikは、所定電流Iopと同期して印加されるオーバーシュート電流Iovを含む。
本実施形態のオーバーシュート電流Iovの電流量は、第一のアンダーシュート電流Iud1の電流量と、第二のアンダーシュート電流Iud2の電流量との和と等しくなるよう設定される。尚オーバーシュート電流Iovの電流量は、オーバーシュート電流Iovの値と、オーバーシュート電流IovがLDに印加されるオーバーシュート期間tovとの積により求められる。本実施形態のメモリ120の電流値記憶部121には、オーバーシュート電流Iovの値が予め記憶されていても良い。また本実施形態のメモリ120の遅延時間記憶部122には、オーバーシュート期間tovの間スイッチ251をオンさせるパルス信号を生成するための遅延時間が予め記憶されていても良い。
本実施形態では、以上のように設定されたオーバーシュート電流Iovを駆動電流Ikに含むことで、光出力波形の立ち下がりだけでなく、光出力波形の立ち上がりの鈍りも改善することができ、光出力波形の応答特性を改善することができる。
(第四の実施形態)
以下に図面を参照して本発明の第四の実施形態について説明する。本発明の第四の実施形態では、駆動電流Ikに第一のオーバーシュート電流Iov1と第二のオーバーシュート電流Iov2とを含む点が、第一の実施形態と相違する。よって以下の第四の実施形態の説明では、第一の実施形態との相違点についてのみ説明し、第一の実施形態と同様の機能構成を有するものには第一の実施形態の説明で用いた符号と同様の符号を付与し、その説明を省略する。
図21は、第四の実施形態の光源駆動回路を説明する図である。
本実施形態の光源駆動回路100Cは、CPU(Central Processing Unit)110、メモリ120、DAC(Digital to Analog Converter)130、ADC(Analog to Digital Converter)140、LDドライバ200C、抵抗R1を有する。
本実施形態のLDドライバ200Cは、スイッチング電流源210、バイアス電流源220、第一のアンダーシュート電流源230、第二のアンダーシュート電流源240、第一のオーバーシュート電流源260と、第二のオーバーシュート電流源270と、各電流源とLDとの接続を制御するスイッチ211、231、241、261、271を有する。
図22は、第四の実施形態の駆動電流波形の例を示す第一の図である。
本実施形態の駆動電流Ikは、所定電流Iopと同期して印加される第一のオーバーシュート電流Iov1と第二のオーバーシュート電流Iov2とを含む。
本実施形態では、第一のオーバーシュート電流Iov1の値を固定値とし、第二のオーバーシュート電流Iov2の値を変動値とした。また本実施形態では、第一のオーバーシュート電流Iov1と第二のオーバーシュート電流Iov2は、同時にオーバーシュート期間tovの間LDに印加されるものとした。
本実施形態の第一のオーバーシュート電流Iov1の値は、第一のオーバーシュート電流Iov1の電流量が第一のアンダーシュート電流Iud1の電流量と等しくなるように設定される。また第二のオーバーシュート電流Iov2の値は、第二のオーバーシュート電流Iov2の電流量が第二のアンダーシュート電流Iud2の電流量と等しくなるように設定される。
図23は、第四の実施形態の駆動電流波形の例を示す第二の図である。
図23に示す駆動電流Ikでは、第一のオーバーシュート電流Iov1は、所定電流Iopの立ち上がりに先立ってLDに印加され、第二のオーバーシュート電流Iov2が所定電流Iopの立ち上がりと同期してLDに印加される。
また本実施形態では、第一及び第二のアンダーシュート電流Iud1、Iud2は、所定電流Iopの立ち下がりと同期して、アンダーシュート期間tudの間LDに印加される。本実施形態の第一のオーバーシュート期間tov1及び第二のオーバーシュート期間tov2は、アンダーシュート期間tudと同じ期間とした。
図23に示す駆動電流Ikでは、第一のオーバーシュート電流Iov1により、寄生容量Cを前もって充電するため、充電時間によるLDの発振遅延時間を軽減することができる。
また図22、23に示すように、本実施形態の駆動電流Ikでは、第一及び第二のオーバーシュート電流Iov1、Iov2の電流量が第一及び第二のアンダーシュート電流Iud1、Iud2の電流量と等しくなるように設定する。よって本実施形態では、第一及び第二のオーバーシュート電流Iov1、Iov2を設定するための回路構成を必要とせず、簡易な構成で光出力波形の立ち上がりの鈍り等を改善できる。
以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。