JP5964616B2 - マトリクスコンバータ回路の制御回路、および、当該制御回路を備えたマトリクスコンバータ装置 - Google Patents
マトリクスコンバータ回路の制御回路、および、当該制御回路を備えたマトリクスコンバータ装置 Download PDFInfo
- Publication number
- JP5964616B2 JP5964616B2 JP2012053118A JP2012053118A JP5964616B2 JP 5964616 B2 JP5964616 B2 JP 5964616B2 JP 2012053118 A JP2012053118 A JP 2012053118A JP 2012053118 A JP2012053118 A JP 2012053118A JP 5964616 B2 JP5964616 B2 JP 5964616B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transfer function
- phase
- deviation
- correction value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000011159 matrix material Substances 0.000 title claims description 296
- 238000012546 transfer Methods 0.000 claims description 288
- 238000000034 method Methods 0.000 claims description 145
- 238000006243 chemical reaction Methods 0.000 claims description 138
- 238000012937 correction Methods 0.000 claims description 132
- 238000012545 processing Methods 0.000 claims description 120
- 230000008569 process Effects 0.000 claims description 108
- 238000013461 design Methods 0.000 claims description 36
- 230000004044 response Effects 0.000 claims description 27
- 238000007493 shaping process Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 42
- 230000009466 transformation Effects 0.000 description 22
- 230000002441 reversible effect Effects 0.000 description 21
- 230000003111 delayed effect Effects 0.000 description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000003786 synthesis reaction Methods 0.000 description 11
- 230000018199 S phase Effects 0.000 description 9
- 238000004458 analytical method Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 239000013598 vector Substances 0.000 description 8
- 230000003068 static effect Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 238000013016 damping Methods 0.000 description 4
- 230000002194 synthesizing effect Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 230000002730 additional effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000007562 laser obscuration time method Methods 0.000 description 2
- 229940050561 matrix product Drugs 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 description 1
- 101000701902 Homo sapiens Serpin B4 Proteins 0.000 description 1
- 102100030326 Serpin B4 Human genes 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000819 phase cycle Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Ac-Ac Conversion (AREA)
Description
であることを特徴とする。
GF(s)=T・ω0/{(T・s+1)2+(T・ω0)2} ・・・ (47)
ω0 :系統電圧の基本波の角周波数(例えば、ω0=120π[rad/sec](60[Hz]))
T :時定数
1,1’ マトリクスコンバータ回路
2 入力電流センサ
3 出力電圧センサ
4 制御回路
5,5’,5”,8,8’,50,50’ 仮想コンバータ制御部
51 三相/二相変換部(二相変換手段)
52,52” 電流コントローラ(制御手段)
52’a α軸電流コントローラ(制御手段)
52’b β軸電流コントローラ(制御手段)
53 二相/三相変換部
54,54’ PWM信号生成部
55 位相遅延部(二相変換手段)
6,6’,6”,9,9’,60,60’ 仮想インバータ制御部
61 三相/二相変換部(二相変換手段)
62,62” 電圧コントローラ(制御手段)
62’a α軸電圧コントローラ(制御手段)
62’b β軸電圧コントローラ(制御手段)
63 二相/三相変換部
64,64’ PWM信号生成部
65 位相遅延部(二相変換手段)
7,7’ PWM信号合成部
10,10’ 高調波補償コントローラ
11 5次高調波補償部
12 7次高調波補償部
13 11次高調波補償部
B,B’ 電力系統
L,L’ 負荷
Claims (20)
- 周波数を変換するためのマトリクスコンバータ回路の制御回路であって、
前記マトリクスコンバータ回路の入力に基づく信号から仮想コンバータを制御するためのPWM信号を生成する仮想コンバータ制御手段と、
前記マトリクスコンバータ回路の出力に基づく信号から仮想インバータを制御するためのPWM信号を生成する仮想インバータ制御手段と、
前記仮想コンバータを制御するためのPWM信号と前記仮想インバータを制御するためのPWM信号とから前記マトリクスコンバータ回路を制御するためのPWM信号を生成するPWM信号合成手段と、
を備えており、
前記仮想コンバータ制御手段または前記仮想インバータ制御手段は、
前記入力に基づく信号または前記出力に基づく信号を第1の信号と第2の信号に変換する二相変換手段と、
前記第1の信号および前記第2の信号とそれぞれの目標値との偏差である第1の偏差信号および第2の偏差信号を生成する偏差信号生成手段と、
前記第1の偏差信号および前記第2の偏差信号にそれぞれ含まれる基本波成分をそれぞれゼロに制御するための第1の補正値信号および第2の補正値信号を生成する制御手段と、
前記第1の補正値信号または前記第2の補正値信号に基づいてPWM信号を生成するPWM信号生成手段と、
を備えており、
前記制御手段は、
前記第1の偏差信号を第1の伝達関数によって信号処理することで前記第1の補正値信号を生成し、
前記第2の偏差信号を前記第1の伝達関数によって信号処理することで前記第2の補正値信号を生成し、
前記第1の伝達関数は、インパルス応答f(t)をもつ一入力一出力伝達関数をF(s)とし、前記入力または出力に基づく信号の基本波の角周波数をω0、虚数単位をjとした場合、
ことを特徴とする制御回路。 - 周波数を変換するためのマトリクスコンバータ回路の制御回路であって、
前記マトリクスコンバータ回路の入力に基づく信号から仮想コンバータを制御するためのPWM信号を生成する仮想コンバータ制御手段と、
前記マトリクスコンバータ回路の出力に基づく信号から仮想インバータを制御するためのPWM信号を生成する仮想インバータ制御手段と、
前記仮想コンバータを制御するためのPWM信号と前記仮想インバータを制御するためのPWM信号とから前記マトリクスコンバータ回路を制御するためのPWM信号を生成するPWM信号合成手段と、
を備えており、
前記仮想コンバータ制御手段または前記仮想インバータ制御手段は、
前記入力に基づく信号または前記出力に基づく信号とそれぞれの目標値との偏差である偏差信号を生成する偏差信号生成手段と、
前記偏差信号を第1の偏差信号および第2の偏差信号に変換する二相変換手段と、
前記第1の偏差信号および前記第2の偏差信号にそれぞれ含まれる基本波成分をそれぞれゼロに制御するための第1の補正値信号および第2の補正値信号を生成する制御手段と、
前記第1の補正値信号または前記第2の補正値信号に基づいてPWM信号を生成するPWM信号生成手段と、
を備えており、
前記制御手段は、
前記第1の偏差信号を第1の伝達関数によって信号処理することで前記第1の補正値信号を生成し、
前記第2の偏差信号を前記第1の伝達関数によって信号処理することで前記第2の補正値信号を生成し、
前記第1の伝達関数は、インパルス応答f(t)をもつ一入力一出力伝達関数をF(s)とし、前記入力または出力に基づく信号の基本波の角周波数をω0、虚数単位をjとした場合、
ことを特徴とする制御回路。 - 前記制御手段は、
前記第1の偏差信号を前記第1の伝達関数によって信号処理し、前記第2の偏差信号を第2の伝達関数によって信号処理し、これらを加算することで前記第1の補正値信号を生成し、
前記第1の偏差信号を第3の伝達関数によって信号処理し、前記第2の偏差信号を前記第1の伝達関数によって信号処理し、これらを加算することで前記第2の補正値信号を生成し、
前記第2の伝達関数および前記第3の伝達関数は、それぞれ、
請求項1または2に記載の制御回路。 - 前記マトリクスコンバータ回路は三相交流の周波数を変換するものであり、
前記二相変換手段は、3つの信号を前記第1の信号と前記第2の信号に変換するものであり、
前記第1の補正値信号と前記第2の補正値信号とを3つの補正値信号に変換する二相三相変換手段をさらに備え、
前記PWM信号生成手段は、前記3つの補正値信号に基づいて前記PWM信号を生成する、
請求項1ないし3のいずれかに記載の制御回路。 - 前記マトリクスコンバータ回路は単相交流の周波数を変換するものであり、
前記二相変換手段は、前記入力に基づく信号または前記出力に基づく信号を前記第1の信号とし、前記第1の信号の位相を90度遅らせた信号を前記第2の信号として生成する、
請求項1ないし3のいずれかに記載の制御回路。 - 三相交流の周波数を変換するためのマトリクスコンバータ回路の制御回路であって、
前記マトリクスコンバータ回路の入力に基づく信号から仮想コンバータを制御するためのPWM信号を生成する仮想コンバータ制御手段と、
前記マトリクスコンバータ回路の出力に基づく信号から仮想インバータを制御するためのPWM信号を生成する仮想インバータ制御手段と、
前記仮想コンバータを制御するためのPWM信号と前記仮想インバータを制御するためのPWM信号とから前記マトリクスコンバータ回路を制御するためのPWM信号を生成するPWM信号合成手段と、
を備えており、
前記仮想コンバータ制御手段または前記仮想インバータ制御手段は、
前記入力に基づく信号または前記出力に基づく信号である3つの信号とそれぞれの目標値との偏差である第1の偏差信号、第2の偏差信号、および第3の偏差信号にそれぞれ含まれる基本波成分をそれぞれゼロに制御するための第1の補正値信号、第2の補正値信号、および第3の補正値信号を生成する制御手段と、
前記3つの補正値信号に基づいてPWM信号を生成するPWM信号生成手段と、
を備えており、
前記制御手段は、
前記第1の偏差信号を第1の伝達関数によって信号処理し、前記第2の偏差信号を第2の伝達関数によって信号処理し、前記第3の偏差信号を前記第2の伝達関数によって信号処理し、これらを加算することで前記第1の補正値信号を生成し、
前記第1の偏差信号を前記第2の伝達関数によって信号処理し、前記第2の偏差信号を前記第1の伝達関数によって信号処理し、前記第3の偏差信号を前記第2の伝達関数によって信号処理し、これらを加算することで前記第2の補正値信号を生成し、
前記第1の偏差信号を前記第2の伝達関数によって信号処理し、前記第2の偏差信号を前記第2の伝達関数によって信号処理し、前記第3の偏差信号を前記第1の伝達関数によって信号処理し、これらを加算することで前記第3の補正値信号を生成し、
前記第1の伝達関数および前記第2の伝達関数は、インパルス応答f(t)をもつ一入力一出力伝達関数をF(s)とし、前記入力または出力に基づく信号の基本波の角周波数をω0、虚数単位をjとした場合、それぞれ、
ことを特徴とする制御回路。 - 三相交流の周波数を変換するためのマトリクスコンバータ回路の制御回路であって、
前記マトリクスコンバータ回路の入力に基づく信号から仮想コンバータを制御するためのPWM信号を生成する仮想コンバータ制御手段と、
前記マトリクスコンバータ回路の出力に基づく信号から仮想インバータを制御するためのPWM信号を生成する仮想インバータ制御手段と、
前記仮想コンバータを制御するためのPWM信号と前記仮想インバータを制御するためのPWM信号とから前記マトリクスコンバータ回路を制御するためのPWM信号を生成するPWM信号合成手段と、
を備えており、
前記仮想コンバータ制御手段または前記仮想インバータ制御手段は、
前記入力に基づく信号または前記出力に基づく信号である3つの信号とそれぞれの目標値との偏差である第1の偏差信号、第2の偏差信号、および第3の偏差信号にそれぞれ含まれる基本波成分をそれぞれゼロに制御するための第1の補正値信号、第2の補正値信号、および第3の補正値信号を生成する制御手段と、
前記3つの補正値信号に基づいてPWM信号を生成するPWM信号生成手段と、
を備えており、
前記制御手段は、
前記第1の偏差信号を第1の伝達関数によって信号処理し、前記第2の偏差信号を第2の伝達関数によって信号処理し、前記第3の偏差信号を第3の伝達関数によって信号処理し、これらを加算することで前記第1の補正値信号を生成し、
前記第1の偏差信号を前記第3の伝達関数によって信号処理し、前記第2の偏差信号を前記第1の伝達関数によって信号処理し、前記第3の偏差信号を前記第2の伝達関数によって信号処理し、これらを加算することで前記第2の補正値信号を生成し、
前記第1の偏差信号を前記第2の伝達関数によって信号処理し、前記第2の偏差信号を前記第3の伝達関数によって信号処理し、前記第3の偏差信号を前記第1の伝達関数によって信号処理し、これらを加算することで前記第3の補正値信号を生成し、
前記第1ないし第3の伝達関数は、インパルス応答f(t)をもつ一入力一出力伝達関数をF(s)とし、前記入力または出力に基づく信号の基本波の角周波数をω0、虚数単位をjとした場合、それぞれ、
ことを特徴とする制御回路。 - 単相交流の周波数を変換するためのマトリクスコンバータ回路の制御回路であって、
前記マトリクスコンバータ回路の入力に基づく信号から仮想コンバータを制御するためのPWM信号を生成する仮想コンバータ制御手段と、
前記マトリクスコンバータ回路の出力に基づく信号から仮想インバータを制御するためのPWM信号を生成する仮想インバータ制御手段と、
前記仮想コンバータを制御するためのPWM信号と前記仮想インバータを制御するためのPWM信号とから前記マトリクスコンバータ回路を制御するためのPWM信号を生成するPWM信号合成手段と、
を備えており、
前記仮想コンバータ制御手段または前記仮想インバータ制御手段は、
前記入力に基づく信号または前記出力に基づく信号と目標値との偏差である偏差信号を生成する偏差信号生成手段と、
前記偏差信号に含まれる基本波成分をゼロに制御するための補正値信号を生成する制御手段と、
前記補正値信号に基づいてPWM信号を生成するPWM信号生成手段と、
を備えており、
前記制御手段は、
前記偏差信号を第1の伝達関数によって信号処理することで前記補正値信号を生成し、
前記第1の伝達関数は、インパルス応答f(t)をもつ一入力一出力伝達関数をF(s)とし、前記入力または出力に基づく信号の基本波の角周波数をω0、虚数単位をjとした場合、
ことを特徴とする制御回路。 - 前記伝達関数F(s)が、F(s)=KI/s(但し、KIは積分ゲイン)である、請求項1ないし8のいずれかに記載の制御回路。
- 前記伝達関数F(s)が、F(s)=KP+KI/s(但し、KPおよびKIは、それぞれ比例ゲインおよび積分ゲイン)である、請求項1ないし8のいずれかに記載の制御回路。
- 前記伝達関数F(s)が、F(s)=KP+KI/s+KD・s(但し、KP、KIおよびKDは、それぞれ比例ゲイン、積分ゲイン、微分ゲイン)である、請求項1ないし8のいずれかに記載の制御回路。
- 前記第1の信号および前記第2の信号にそれぞれ含まれる所定の高調波成分を抑制する制御を行って、第1の高調波補償信号および第2の高調波補償信号を生成し、前記第1の高調波補償信号および前記第2の高調波補償信号をそれぞれ前記第1の補正値信号および前記第2の補正値信号に加算する高調波補償手段をさらに備え、
前記高調波補償手段は、
前記第1の信号を第4の伝達関数によって信号処理することで前記第1の高調波補償信号を生成し、
前記第2の信号を前記第4の伝達関数によって信号処理することで、前記第2の高調波補償信号を生成し、
前記第4の伝達関数は、インパルス応答f(t)をもつ一入力一出力伝達関数をF’(s)、前記入力または出力に基づく信号の基本波の角周波数をω0、虚数単位をjとし、n次高調波を抑制する場合、
請求項1に記載の制御回路。 - 前記高調波補償手段は、
前記第1の信号を前記第4の伝達関数によって信号処理し、前記第2の信号を第5の伝達関数によって信号処理し、これらを加算して位相の調整処理を行うことで、前記第1の高調波補償信号を生成し、
前記第1の信号を第6の伝達関数によって信号処理し、前記第2の信号を前記第4の伝達関数によって信号処理し、これらを加算して位相の調整処理を行うことで、前記第2の高調波補償信号を生成し、
前記第5の伝達関数および前記第6の伝達関数は、
n次高調波(n=3k+1:k=1,2,…)を抑制する場合、それぞれ、
n次高調波(n=3k+2:k=0,1,2,…)を抑制する場合、それぞれ、
請求項12に記載の制御回路。 - 前記3つの信号である第1の信号、第2の信号、および第3の信号にそれぞれ含まれる所定の高調波成分を抑制する制御を行って、第1の高調波補償信号、第2の高調波補償信号、および第3の高調波補償信号を生成し、前記第1の高調波補償信号ないし前記第3の高調波補償信号をそれぞれ前記第1の補正値信号ないし前記第3の補正値信号に加算する高調波補償手段をさらに備えており、
前記高調波補償手段は、
前記第1の信号を第4の伝達関数によって信号処理し、前記第2の信号を第5の伝達関数によって信号処理し、前記第3の信号を前記第5の伝達関数によって信号処理し、これらを加算して位相の調整処理を行うことで、前記第1の高調波補償信号を生成し、
前記第1の信号を前記第5の伝達関数によって信号処理し、前記第2の信号を前記第4の伝達関数によって信号処理し、前記第3の信号を前記第5の伝達関数によって信号処理し、これらを加算して位相の調整処理を行うことで、前記第2の高調波補償信号を生成し、
前記第1の信号を前記第5の伝達関数によって信号処理し、前記第2の信号を前記第5の伝達関数によって信号処理し、前記第3の信号を前記第4の伝達関数によって信号処理し、これらを加算して位相の調整処理を行うことで、前記第3の高調波補償信号を生成し、
前記第4の伝達関数および前記第5の伝達関数は、インパルス応答f(t)をもつ一入力一出力伝達関数をF’(s)、前記入力または出力に基づく信号の基本波の角周波数をω0、虚数単位をjとし、n次高調波を抑制する場合、それぞれ、
請求項6または7に記載の制御回路。 - 前記3つの信号である第1の信号、第2の信号、および第3の信号にそれぞれ含まれる所定の高調波成分を抑制する制御を行って、第1の高調波補償信号、第2の高調波補償信号、および第3の高調波補償信号を生成し、前記第1の高調波補償信号ないし前記第3の高調波補償信号をそれぞれ前記第1の補正値信号ないし前記第3の補正値信号に加算する高調波補償手段をさらに備えており、
前記高調波補償手段は、
前記第1の信号を第4の伝達関数によって信号処理し、前記第2の信号を第5の伝達関数によって信号処理し、前記第3の信号を第6の伝達関数によって信号処理し、これらを加算して位相の調整処理を行うことで、前記第1の高調波補償信号を生成し、
前記第1の信号を前記第6の伝達関数によって信号処理し、前記第2の信号を前記第4の伝達関数によって信号処理し、前記第3の信号を前記第5の伝達関数によって信号処理し、これらを加算して位相の調整処理を行うことで、前記第2の高調波補償信号を生成し、
前記第1の信号を前記第5の伝達関数によって信号処理し、前記第2の信号を前記第6の伝達関数によって信号処理し、前記第3の信号を前記第4の伝達関数によって信号処理し、これらを加算して位相の調整処理を行うことで、前記第3の高調波補償信号を生成し、
前記第4の伝達関数ないし第6の伝達関数は、インパルス応答f(t)をもつ一入力一出力伝達関数をF’(s)、前記入力または出力に基づく信号の基本波の角周波数をω0、虚数単位をjとし、
n次高調波(n=3k+1:k=1,2,…)を抑制する場合、それぞれ、
n次高調波(n=3k+2:k=0,1,2,…)を抑制する場合、それぞれ、
請求項6または7に記載の制御回路。 - 前記入力に基づく信号または前記出力に基づく信号は、入力電流または出力電流を検出した信号である、請求項1ないし15のいずれかに記載の制御回路。
- 前記入力に基づく信号または前記出力に基づく信号は、入力電圧または出力電圧を検出した信号である、請求項1ないし15のいずれかに記載の制御回路。
- 制御系の設計が、ロバスト制御設計を用いて行われている、請求項1ないし17のいずれかに記載の制御回路。
- 制御系の設計が、H∞ループ整形法を用いて行われている、請求項18に記載の制御回路。
- マトリクスコンバータ回路と、請求項1ないし19のいずれかに記載の制御回路とを備えていることを特徴とするマトリクスコンバータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012053118A JP5964616B2 (ja) | 2012-03-09 | 2012-03-09 | マトリクスコンバータ回路の制御回路、および、当該制御回路を備えたマトリクスコンバータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012053118A JP5964616B2 (ja) | 2012-03-09 | 2012-03-09 | マトリクスコンバータ回路の制御回路、および、当該制御回路を備えたマトリクスコンバータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013188062A JP2013188062A (ja) | 2013-09-19 |
JP5964616B2 true JP5964616B2 (ja) | 2016-08-03 |
Family
ID=49389052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012053118A Active JP5964616B2 (ja) | 2012-03-09 | 2012-03-09 | マトリクスコンバータ回路の制御回路、および、当該制御回路を備えたマトリクスコンバータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5964616B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111628506A (zh) * | 2019-02-28 | 2020-09-04 | 中国电力科学研究院有限公司 | 一种负荷虚拟同步机控制方法及系统 |
CN116191899B (zh) * | 2023-03-02 | 2023-08-29 | 南京航空航天大学 | 基于虚拟阻抗的三次谐波注入矩阵变换器的控制方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3372177B2 (ja) * | 1996-12-04 | 2003-01-27 | 株式会社荏原製作所 | 直交2軸信号用フィルタ回路 |
JPH10193811A (ja) * | 1997-01-17 | 1998-07-28 | Dainippon Printing Co Ltd | 熱転写シート及びその製造方法 |
JP4579627B2 (ja) * | 2004-09-02 | 2010-11-10 | 三菱電機株式会社 | 回転機の制御装置 |
JP4742234B2 (ja) * | 2005-07-28 | 2011-08-10 | 富士電機株式会社 | 交流交流直接変換装置の制御方法 |
JP4862477B2 (ja) * | 2006-05-10 | 2012-01-25 | 株式会社明電舎 | 交流−交流直接変換装置の入出力デューティ制御方法 |
JP4893150B2 (ja) * | 2006-08-15 | 2012-03-07 | 株式会社明電舎 | 交流−交流直接変換装置の空間ベクトル変調方法 |
JP4957304B2 (ja) * | 2007-03-14 | 2012-06-20 | 株式会社明電舎 | 交流−交流直接変換装置の空間ベクトル変調方法 |
JP5944660B2 (ja) * | 2011-09-29 | 2016-07-05 | 株式会社ダイヘン | 電力変換回路の制御回路、この制御回路を用いた系統連系インバータシステムおよび三相pwmコンバータシステム |
JP5964613B2 (ja) * | 2012-03-05 | 2016-08-03 | 株式会社ダイヘン | モータ駆動用インバータ回路の制御回路、および、当該制御回路を備えたインバータ装置 |
-
2012
- 2012-03-09 JP JP2012053118A patent/JP5964616B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013188062A (ja) | 2013-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10833576B2 (en) | Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system | |
Zarif et al. | Step-by-step design and tuning of VOC control loops for grid connected rectifiers | |
Bouzidi et al. | Hybrid direct power/current control using feedback linearization of three-level four-leg voltage source shunt active power filter | |
JP6414795B2 (ja) | 電力供給システム及び制御方法 | |
Xie et al. | Resistance-emulating control strategy for three-phase voltage source rectifiers under unbalanced grids | |
CN106655182A (zh) | 基于高补偿精度电流环的复合控制有源滤波器及控制方法 | |
JP7322566B2 (ja) | モジュラー・マルチレベル・カスケード変換器 | |
JP5944670B2 (ja) | 電力変換回路の制御回路、この制御回路を用いた系統連系インバータシステムおよび単相pwmコンバータシステム | |
JP5964613B2 (ja) | モータ駆動用インバータ回路の制御回路、および、当該制御回路を備えたインバータ装置 | |
JP5865090B2 (ja) | 電力変換回路の制御回路、この制御回路を用いた系統連系インバータシステムおよび単相pwmコンバータシステム | |
JP5964616B2 (ja) | マトリクスコンバータ回路の制御回路、および、当該制御回路を備えたマトリクスコンバータ装置 | |
Prince et al. | Design and implementation of finite control set MPC with an LCL filter for grid-tied PMSG based wind turbine | |
JP5892787B2 (ja) | 電力変換回路の制御回路、この制御回路を用いた系統連系インバータシステムおよび三相pwmコンバータシステム | |
Jeong et al. | High-performance control of three-phase four-wire DVR systems using feedback linearization | |
Singh et al. | Software PLL based control algorithm for power quality improvement in distribution system | |
Fereidouni et al. | A new space-vector Hysteresis current-control modulation for active power filter applications | |
JP5944660B2 (ja) | 電力変換回路の制御回路、この制御回路を用いた系統連系インバータシステムおよび三相pwmコンバータシステム | |
Sukanth | Comparative study of different control strategies for DSTATCOM | |
Shao et al. | Advanced current control based on linear quadratic regulators for 3-phase grid-connected inverters | |
Razali et al. | Implementation of dq decoupling and feed-forward current controller for grid connected three phase voltage source converter | |
JP5527054B2 (ja) | コンバータの制御装置 | |
CN205863921U (zh) | 基于高补偿精度电流环的复合控制型有源滤波器 | |
JP5944663B2 (ja) | 電力変換回路の制御回路、この制御回路を用いた系統連系インバータシステムおよび三相pwmコンバータシステム | |
Zaveri et al. | Analysis of different real time reference generation techniques used for harmonic mitigation in three phase shunt active filters | |
Yepes et al. | Ineffectiveness of orthogonal axes cross-coupling decoupling technique in dual sequence current control |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160630 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5964616 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |