JP5960632B2 - 車両用電子制御装置 - Google Patents
車両用電子制御装置 Download PDFInfo
- Publication number
- JP5960632B2 JP5960632B2 JP2013059912A JP2013059912A JP5960632B2 JP 5960632 B2 JP5960632 B2 JP 5960632B2 JP 2013059912 A JP2013059912 A JP 2013059912A JP 2013059912 A JP2013059912 A JP 2013059912A JP 5960632 B2 JP5960632 B2 JP 5960632B2
- Authority
- JP
- Japan
- Prior art keywords
- core
- activation mode
- processor
- information
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 claims description 34
- 230000002159 abnormal effect Effects 0.000 claims description 11
- 238000012806 monitoring device Methods 0.000 claims description 6
- 230000004913 activation Effects 0.000 description 164
- 238000000034 method Methods 0.000 description 111
- 238000012545 processing Methods 0.000 description 34
- 230000005856 abnormality Effects 0.000 description 33
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 32
- 238000012544 monitoring process Methods 0.000 description 29
- 238000004364 calculation method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Description
[実施例1]
〔1.電子制御装置の構成〕
図1は、本実施例における車両用の電子制御装置の構成の一例を示すブロック図である。
次に、第1コア31及び第2コア32で伝送される情報及び処理の概要について、図2を参照しながら説明する。なお、図2では説明の都合上、EEPROM5を2箇所に分けて図示している。また、外部監視回路8等については図示を省略している。
第2コア32は、第2コア32の動作情報伝送処理323を行い、第2コア動作情報43をRAM4に格納する。
そして、次回に例えば第2コア32に対してリセットがかけられ、第2コア32が再起動するときに、第1コア31は、第2コア32の起動モード指示処理314を行い、第2コア起動モード指示情報44をRAM4に格納する。
一方、第2コア32は、第2コア32の起動モード選択処理324を行う。
ここで、第1コア31及び第2コア32が行う動作状態判定処理において、相手側プロセッサの動作状態を、動作情報の伝送状況に基づいて判定する方式の具体例について、図3を参照しながら説明する。また、図4は、各判定方式において用いる信号やデータの具体例を示す。なお、ここでは、第1コア31の動作状態を第2コア32で判定する例を示して説明するが、第2コア32の動作状態を第1コア31で判定する場合も同様である。
なお、プロセッサの動作状態の判定方法はこれらの具体例に限定されず、いかなる方法であってもよい。
次に、第1コア31及び第2コア32で実行される処理について、図5及び図6に示すフローチャートを参照しながら説明する。
まず、図5において破線で囲われたブロックの処理、すなわち、第1コア31が実行する第1コア32の動作情報伝送処理311及び第2コア32が実行する第1コア31の動作状態判定処理321について説明する。当該処理により、第1コア31の動作状態に応じた起動モードが第2コア32によって選択され、EEPROM5に格納される。当該処理は、例えば所定時間毎に継続的に実行される。
ステップS101で、第1コア31は、第2コア32へ渡す第1コア動作情報41を決定する。なお、動作情報の具体例については前述したとおりである。
ステップS102で、第1コア31は、第2コア32に第1コア動作情報41を渡す。具体的には、第1コア31は、RAM4に第1コア動作情報41を格納することにより、第2コア32に第1コア動作情報41を伝送する。
ステップS201で、第2コア32は、第1コア動作情報41をRAM4から読み出す。
ステップS202で、第2コア32は、第1コア動作情報41の伝送状況に基づき、第1コア31の動作状態を判定する。第1コア31の動作状態が正常な場合はステップS203に進み、軽度の異常であると判定した場合(例えば、第1コア動作情報41の伝送が不規則に正常でない状態になり、動作状態が不安定な場合など)はステップS204に進み、重度の異常であると判定した場合(例えば第1コア動作情報41の伝送自体が停止されている場合など)はステップS205に進む。なお、動作状態が軽度の異常か重度の異常かの判定基準については、例えば、動作情報が正常に伝送される回数が所定回数(又は所定時間)連続しているか否かなどの基準を用いることができる。
ステップS204で、第2コア32は、第1コア31の起動モードを、より安全にプログラムを実行させる起動モードBにすることを決定する。なお、このような起動モードとしては、例えば、優先順位の低い機能(例えば、学習制御や診断処理等)を一部制限させて、プログラムを実行するプロセッサの負荷を軽減する起動モードなどがある。また例えば、フェールセーフ制御を行う起動モードとしてもよい。
ステップS206で、第2コア32は、ステップS203〜ステップS205のいずれかで選択した第1コア31の起動モードを示す第1コア起動モード情報51を、EEPROM5に格納する。
ステップS301で、第2コア32は、第1コア31へ渡す第2コア動作情報43を決定する。
ステップS302で、第2コア32は、第1コア31に第2コア動作情報43を渡す。具体的には、第2コア32は、RAM4に第2コア動作情報43を格納することにより、第1コア31に第2コア動作情報43を伝送する。
ステップS401で、第1コア31は、第2コア動作情報43をRAM4から読み出す。
ステップS402で、第1コア31は、第2コア動作情報43の伝送状況に基づき、第2コア32の動作状態を判定する。第2コア32の動作状態が正常な場合はステップS403に進み、軽度の異常であると判定した場合はステップS404に進み、重度の異常であると判定した場合はステップS405に進む。
ステップS404で、第1コア31は、第2コア32の起動モードを、起動モードBにすることを決定する。
ステップS405で、第1コア31は、第2コア32の起動モードを、起動モードCにすることを決定する。
ステップS406で、第1コア31は、ステップS403〜ステップS405のいずれかで選択した第2コア32の起動モードを示す第2コア起動モード情報52を、EEPROM5に格納する。
まず、図6において破線で囲われたブロックの処理、すなわち、第2コア32が実行する第1コア31の起動モード指示処理322及び第1コア31が実行する第1コア31の起動モード選択処理312について説明する。当該処理により、第1コア31の動作状態に応じた起動モードが第2コア32から第1コア31に指示され、第1コア31において選択される。当該処理は、第1コア31が再起動されるときに実行される。
ステップS501で、第2コア32は、動作状態判定処理321においてEEPROM5に格納した第1コア起動モード情報51を読み出す。
ステップS502で、第2コア32は、第1コア起動モード情報51に基づき、第1コア31の起動モードを判定する。第1コア起動モード情報が、起動モードAである場合はステップS503に進み、起動モードBである場合はステップS504に進み、起動モードCである場合にはステップS505に進む。
ステップS504で、第2コア32は、起動モードBを示す第2コア起動モード指示情報42をRAM4に格納することで、第1コア31に対して起動モードの指示を行う。
ステップS505で、第2コア32は、起動モードCを示す第2コア起動モード指示情報42をRAM4に格納することで、第1コア31に対して起動モードの指示を行う。
ステップS601で、第1コア31は、第2コア32によって格納された第1コア起動モード指示情報42をRAM4から読み出す。
ステップS602で、第1コア31は、第1コア起動モード指示情報42に基づき、第1コア31の起動モードを判定する。第1コア起動モード指示情報42が、起動モードAである場合はステップS603に進み、起動モードBである場合はステップS604に進み、起動モードCである場合にはステップS605に進む。
ステップS604で、第1コア31は、起動モードBを選択する。
ステップS605で、第1コア31は、起動モードCを選択する。
ステップS701で、第1コア31は、動作状態判定処理313においてEEPROM5に格納した第1コア起動モード情報52を読み出す。
ステップS702で、第1コア31は、第2コア起動モード情報52に基づき、第2コア32の起動モードを判定する。第2コア起動モード情報52が、起動モードAである場合はステップS703に進み、起動モードBである場合はステップS704に進み、起動モードCである場合にはステップS705に進む。
ステップS704で、第1コア31は、起動モードBを示す第1コア起動モード指示情報44をRAM4に格納することで、第2コア32に対して起動モードの指示を行う。
ステップS705で、第1コア31は、起動モードCを示す第1コア起動モード指示情報44をRAM4に格納することで、第2コア32に対して起動モードの指示を行う。
ステップS801で、第2コア32は、第1コア31によって格納された第2コア起動モード指示情報44をRAM4から読み出す。
ステップS802で、第2コア32は、第2コア起動モード指示情報44に基づき、第2コア32の起動モードを判定する。第2コア起動モード指示情報44が、起動モードAである場合はステップS803に進み、起動モードBである場合はステップS804に進み、起動モードCである場合にはステップS805に進む。
ステップS804で、第2コア32は、起動モードBを選択する。
ステップS805で、第2コア32は、起動モードCを選択する。
本実施例によれば、第1コア31及び第2コア32は相互に相手プロセッサの動作状態を監視し、相手プロセッサが再起動を行うときには、相手プロセッサの動作状態に応じた適切な起動モードを相手プロセッサに指示することができる。このため、第1コア31及び第2コア32はいずれも、動作状態に応じた適切な起動モードで再起動することができ、再起動後にリセットが繰り返し生じるなどの状態の発生を抑制することができる。
なお、本実施例における各処理は、前述した電子制御装置1の構成のみならず、例えば外部監視回路8がない構成においても実現することが可能である。
実施例2では、メインプロセッサとして機能する1つのプロセッサが複数のプロセッサとの間で相互に処理を行う構成について説明する。
以下、実施例1と同様の内容については原則として説明を省略する。
図7は、本実施例における車両用の電子制御装置の一例を示すブロック図である。
電子制御装置1のマイコン2は、マルチコアのCPU3を備え、CPU3内ではメインプロセッサである第1コア31が動作するとともに、第2コア32、第3コア33及び第4コア34が動作している。
次に、第1コア31並びに第2コア32、第3コア33及び第4コア34で伝送される情報及び処理の概要について、図8を参照しながら説明する。なお、外部監視回路8等については図示を省略している。
第1コア31は、第2コア32に対して第1コア31の動作情報伝送処理3112を行い、第1コア動作情報412をRAM4に格納する。
一方、第2コア32は、第1コア31の動作状態判定処理3212を行い、第1コア31の起動モードを示す第1コア起動モード情報512をEEPROM5に格納する。
そして、次回に第1コア31が再起動するときに、第2コア32は、第1コア31の起動モード指示処理3222を行い、第1コア起動モード指示情報422をRAM4に格納する。
また、第1コア31は、第3コア33及び第4コア34との間でも、図8に示すように、前述した第2コア32との間の処理と同様の処理を行う。
次に、本実施例における各処理のうち、特に、第1コア31が実行する起動モード選択処理3121について、図9に示すフローチャートを参照しながら説明する。
ステップS901で、第1コア31は、第2コア32によって格納された第1コア起動モード指示情報422をRAM4から読み出す。
ステップS902で、第1コア31は、第3コア33によって格納された第1コア起動モード指示情報423をRAM4から読み出す。
ステップS904で、第1コア31は、ステップS901〜ステップS903で読み出した第1コア起動モード指示情報422、第1コア起動モード指示情報423及び第1コア起動モード指示情報424に基づき、第1コア31の起動モードを判定する。これらの3つの第1コア起動モード指示情報の内訳が起動モードAのみの場合はステップS905に進み、起動モードA又は起動モードBの場合はステップS906に進み、起動モードCが存在する場合にはステップS907に進む。
ステップS906で、第1コア31は、起動モードBを選択する。
ステップS907で、第1コア31は、起動モードCを選択する。
本実施例によれば、実施例1で説明した効果に加え、第1コア31が再起動するときに、第2コア32〜第4コア34の複数の他のプロセッサによる動作状態の判定結果に基づく起動モード指示情報を総合して、起動モードを選択することが可能となる。このため、メインプロセッサである第1コア31が選択する起動モードがより適切なものとなり、再起動後にリセットが繰り返し生じるなどの状態が発生することをさらに抑制することができる。特に、これらの複数の起動モード指示情報のうち、安全に動作することが可能な起動モードを選択することで、異常が発生したプロセッサをより安全にリセットから復帰させることが可能となる。
実施例3では、複数のプロセッサのうち1つのプロセッサのみを外部監視回路が監視している構成において、外部監視回路による監視対象のプロセッサが外部監視回路による監視対象外のプロセッサの異常を検出したときに、外部監視回路によるプロセッサ全体に対するリセット機能を利用し、異常が発生したプロセッサに対して意図的にリセットを行う構成について説明する。
本実施例における電子制御装置1の構成は、実施例1と同様であるため、説明を省略する。
次に、第1コア31及び第2コア32によって実行される処理の概要について、図10を参照しながら説明する。図10は、第2コア32の動作状態に応じた起動モードを第1コア31が第2コア32に指示し、第2コア32がこれに基づいて起動モードを選択する処理について示している。なお、本実施例の説明では、第1コア31の動作状態に応じた起動モードを第2コア32が第1コア31に指示し、第1コア31がこれに基づいて起動モードを選択する処理については、実施例1で示した動作情報伝送処理311、動作状態判定処理321、起動モード指示処理322及び起動モード選択処理312と同様であるため説明を省略する。
一方、第1コア31は、第2コア32の動作状態判定処理315を行う。ここで、第2コア32の動作状態が異常であると判定した場合、第1コア31は、第2コア起動モード情報52をRAM4に格納した後、次の処理を行う。すなわち、第1コア31は、外部監視装置8が第1コア31及び第2コア32の両方にリセットを行うことができることを利用して外部監視装置8に第2コア32をリセットさせるため、外部監視装置8に対する動作信号の送信を停止する。(なお、図10では図示を省略しているが、このとき第1コア31は第2コア32に対しては正常な動作情報を渡し続けている(あるいはCPU3を意図的にリセットする旨の情報を明示的に渡してもよい)ため、第2コア32では、第1コア31の動作状態に異常が発生したという判定はしない。)
そして、第2コア32が再起動するときに、第1コア31は、EEPROM5にバックアップした第2コア起動モード情報52を読み出して第2コア32の起動モード指示処理314を行い、第2コア起動モード指示情報44をRAM4に格納する。
一方、第2コア32は、第2コア32の起動モード選択処理324を行う。
ここで、本実施例における各処理のうち、特に、第1コア31が実行する第2コア32の動作状態判定処理315について、図11に示すフローチャートを参照しながら説明する。
ステップS1001で、第1コア31は、第2コア動作情報43をRAM4から読み出す。
ステップS1002で、第1コア31は、第2コア動作情報43の伝送状況に基づき、第2コア32の動作状態を判定する。第2コア32の動作状態が正常な場合はステップS1003に進み、軽度の異常であると判定した場合はステップS1004に進み、重度の異常であると判定した場合はステップS1005に進む。
ステップS1004で、第1コア31は、起動モードBを選択する。
ステップS1005で、第1コア31は、ステップS1003又はステップS1004のいずれかで選択した第2コア32の起動モードを示す第2コア起動モード情報52を、EEPROM5に格納する。
ステップS1007で、第1コア31は、ステップS1006で選択した起動モードCを示す第2コア起動モード情報52を、EEPROM5に格納する。
ステップS1007で、第1コア31は、外部監視回路8に対する動作信号の送信を停止する。
本実施例によれば、実施例1で説明した効果に加え、さらに、外部監視回路8による監視対象の第1コア31が外部監視回路による監視対象外の第2コア32の異常を検出したときに、外部監視回路8によるCPU3全体に対するリセット機能を利用し、異常が発生した第2コア32に対して意図的にリセットを行うことができる。このため、第2コア32に対してさらに外部監視回路による監視を行う構成にしなくても、第2コア32に対する意図的なリセットが可能となり、ハードウェア構成が複雑化することを回避することができる。しかも、第2コア32がリセット後に再起動するときには、第2コア32の動作状態に応じた適切な起動モードで再起動することができる。
なお、本実施例の構成は、実施例2に記載したような構成、すなわち、外部監視回路8による監視対象外のプロセッサが複数存在する構成においても適用可能である。
前述した各実施例では、1つのCPU内のプロセッサコア間において動作状態の判定や起動モードの指示を行うことについて説明したが、本発明の実施形態はかかる構成に限定されない。例えば、図12に示す電子制御装置1のように、図1で示した第1コア31及び第2コア32の代わりに、マイコン21及びマイコン22を備えたハードウェア構成の電子制御装置1において、マイコン21及びマイコン22が夫々備える第1CPU331及び第2CPU332間で本実施形態の処理をさせることも可能である。この図12の例の場合、第1CPU331及び第2CPU332がそれぞれプロセッサの一例であり、夫々前述した実施例における第1コア31及び第2コア32が実行した処理を実行する。また、実施例2のように、1つのメインプロセッサとして機能するCPUが、他の複数のCPUとの間で相互に処理を行うことも同様に可能である。
(イ)前記他のプロセッサが、自装置の動作情報を前記1つのプロセッサに伝送し、
前記他のプロセッサが再起動を行うときに、前記1つのプロセッサが、前記他のプロセッサからの動作情報の伝送状況に応じた起動モードの指示情報を前記他のプロセッサに伝送する、請求項1〜3のいずれか1項に記載の車両用電子制御装置。
上記発明によると、複数のプロセッサが、相互に相手プロセッサの動作状態を監視し、相手プロセッサが再起動を行うときには、相手プロセッサの動作状態に応じた適切な起動モードを相手プロセッサに指示することができる。
上記発明によると、再起動するプロセッサが、多くのプロセッサによって指示された起動モードにしたがって起動モードを選択するため、選択される起動モードがより適切なものとなる。
上記発明によると、プロセッサに異常が発生している場合に、プロセッサをより安全にリセットから復帰させることが可能となる。
前記1つのプロセッサが再起動を行うときに、前記他のプロセッサが、夫々異なる動作情報の伝送状況に応じた起動モードの指示情報を前記1つのプロセッサに伝送する、請求項2記載の車両用電子制御装置。
上記発明によると、プロセッサの動作状態の判定を複数のプロセッサで多面的に行うことで、プロセッサで発生した異常をより高い精度で検出し、適切な動作状態を指示することが可能となる。
上記発明によると、例えば他のプロセッサにおいて意図せぬリセットがかかった場合でも、起動モードの指示情報が消去されずに維持される。
Claims (3)
- 複数のプロセッサを備えた車両用電子制御装置において、
前記複数のプロセッサのうち1つのプロセッサが、自装置の動作状態を示す動作情報を他のプロセッサに伝送し、
前記1つのプロセッサが再起動を行うときに、前記他のプロセッサが、前記1つのプロセッサからの動作情報の伝送状況に応じた起動モードの指示情報を前記1つのプロセッサに伝送する、車両用電子制御装置。 - 前記他のプロセッサが複数であり、
前記1つのプロセッサが、複数の前記他のプロセッサから夫々伝送された複数の起動モードの指示情報に基づいて自装置の起動モードを選択する、請求項1記載の車両用電子制御装置。 - 少なくとも前記他のプロセッサからの動作情報の伝送状況に基づいて前記他のプロセッサの動作状態を監視し、前記他のプロセッサの動作状態が異常であるときに前記複数のプロセッサ全体に対してリセットを行う機能を備えた外部監視装置をさらに備え、
前記他のプロセッサは、前記1つのプロセッサの動作状態が異常であるときに、前記外部監視装置に対する動作情報の伝送を停止する又は前記外部監視装置に対して自装置の動作状態が異常であることを示す動作情報を伝送する、請求項1又は2記載の車両用電子制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013059912A JP5960632B2 (ja) | 2013-03-22 | 2013-03-22 | 車両用電子制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013059912A JP5960632B2 (ja) | 2013-03-22 | 2013-03-22 | 車両用電子制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014186454A JP2014186454A (ja) | 2014-10-02 |
JP5960632B2 true JP5960632B2 (ja) | 2016-08-02 |
Family
ID=51833992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013059912A Active JP5960632B2 (ja) | 2013-03-22 | 2013-03-22 | 車両用電子制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5960632B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6895719B2 (ja) | 2016-06-24 | 2021-06-30 | 日立Astemo株式会社 | 車両制御装置 |
JP6729407B2 (ja) * | 2017-01-13 | 2020-07-22 | 株式会社デンソー | マイクロコンピュータ |
JP2019057267A (ja) * | 2017-09-19 | 2019-04-11 | 株式会社明電舎 | 情報処理装置 |
JP7291541B2 (ja) * | 2019-05-29 | 2023-06-15 | 株式会社デンソーテン | 制御装置および監視方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0296840A (ja) * | 1988-10-03 | 1990-04-09 | Hitachi Denshi Ltd | 中央処理装置の暴走防止回路 |
JPH0424838A (ja) * | 1990-05-21 | 1992-01-28 | Fuji Xerox Co Ltd | マルチプロセッサの障害管理方式 |
JPH04223534A (ja) * | 1990-12-26 | 1992-08-13 | Nec Field Service Ltd | 情報処理システム |
JP3233274B2 (ja) * | 1997-12-10 | 2001-11-26 | 日産自動車株式会社 | マイクロコンピュータのプログラムリブート方法およびプログラムリブート装置 |
-
2013
- 2013-03-22 JP JP2013059912A patent/JP5960632B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014186454A (ja) | 2014-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6692763B2 (ja) | 制御装置および制御プログラム更新方法 | |
JP5960632B2 (ja) | 車両用電子制御装置 | |
EP3249534B1 (en) | Vehicle control device | |
US10296322B2 (en) | Controller and control program updating method | |
US11853147B2 (en) | System-on-chip and method of operating the same | |
US20170154480A1 (en) | Information processing apparatus and large scale integrated circuit | |
JP2016071635A (ja) | Ecuの異常監視回路 | |
US20180081762A1 (en) | Information processing device | |
JP5533777B2 (ja) | プログラム群 | |
JP6049961B1 (ja) | Cpu監視装置 | |
JP2011008702A (ja) | 故障処理装置 | |
CN109491771B (zh) | 基于系统性能优化的任务处理方法及相关设备 | |
JP2014115703A (ja) | データ処理装置 | |
JP2007172096A (ja) | 情報処理装置、および、その起動制御方法 | |
US20190332506A1 (en) | Controller and function testing method | |
US20160011582A1 (en) | Numerical controller with function of automatically reconstructing settings and function of preventing incorrect settings | |
JP4633553B2 (ja) | デバッグシステム、デバッグ方法およびプログラム | |
US10514970B2 (en) | Method of ensuring operation of calculator | |
JP2009187474A (ja) | 半導体装置、携帯可能な電子装置、自己診断方法、自己診断プログラム | |
JP2014238661A (ja) | 制御装置 | |
US11163591B2 (en) | Power management method and device, electronic apparatus, and computer program product | |
JP5392058B2 (ja) | 処理装置及び制御方法 | |
CN115617409A (zh) | 智能操作系统内核的启动方法、系统、装置、设备及介质 | |
JP2022144118A (ja) | 計算機システムおよび再起動プログラム | |
JP2007157060A (ja) | マルチプロセッサシステムと初期立ち上げ方法およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160623 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5960632 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |