JP5939184B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5939184B2
JP5939184B2 JP2013060691A JP2013060691A JP5939184B2 JP 5939184 B2 JP5939184 B2 JP 5939184B2 JP 2013060691 A JP2013060691 A JP 2013060691A JP 2013060691 A JP2013060691 A JP 2013060691A JP 5939184 B2 JP5939184 B2 JP 5939184B2
Authority
JP
Japan
Prior art keywords
substrate
film
thin film
insulating thin
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013060691A
Other languages
English (en)
Other versions
JP2014187166A (ja
JP2014187166A5 (ja
Inventor
宣年 藤井
藤井　　宣年
賢哉 萩本
賢哉 萩本
青柳　健一
健一 青柳
恵永 香川
恵永 香川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=51552209&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP5939184(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2013060691A priority Critical patent/JP5939184B2/ja
Priority to TW103104291A priority patent/TWI614880B/zh
Priority to KR1020140020012A priority patent/KR102158394B1/ko
Priority to US14/206,489 priority patent/US9190275B2/en
Priority to CN201810156644.8A priority patent/CN108198834A/zh
Priority to CN201410095150.5A priority patent/CN104064574B/zh
Priority to CN201910468930.2A priority patent/CN110211979B/zh
Priority to CN201910445485.8A priority patent/CN110190076B/zh
Publication of JP2014187166A publication Critical patent/JP2014187166A/ja
Publication of JP2014187166A5 publication Critical patent/JP2014187166A5/ja
Priority to US14/880,957 priority patent/US9666627B2/en
Publication of JP5939184B2 publication Critical patent/JP5939184B2/ja
Application granted granted Critical
Priority to US15/607,845 priority patent/US10134795B2/en
Priority to US15/987,278 priority patent/US10707258B2/en
Priority to US16/554,347 priority patent/US11107855B2/en
Priority to US17/392,733 priority patent/US20210366958A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/052—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein
    • H10W20/0526—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein by thermal treatment thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/094—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by transforming insulators into conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/097—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by thermally treating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01951—Changing the shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/953—Materials of bond pads not comprising solid metals or solid metalloids, e.g. polymers, ceramics or liquids
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/011—Manufacture or treatment of pads or other interconnections to be direct bonded
    • H10W80/031—Changing or setting shapes of the pads
    • H10W80/035—Changing or setting shapes of the pads by heating, e.g. melting or causing diffusion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/301—Bonding techniques, e.g. hybrid bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/301—Bonding techniques, e.g. hybrid bonding
    • H10W80/312—Bonding techniques, e.g. hybrid bonding characterised by the direct bonding of electrically conductive pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/301—Bonding techniques, e.g. hybrid bonding
    • H10W80/327—Bonding techniques, e.g. hybrid bonding characterised by the direct bonding of insulating parts, e.g. of silicon oxide layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/701—Direct bonding of chips, wafers or substrates characterised by the pads after the direct bonding
    • H10W80/732—Direct bonding of chips, wafers or substrates characterised by the pads after the direct bonding having shape changed during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/701—Direct bonding of chips, wafers or substrates characterised by the pads after the direct bonding
    • H10W80/754—Direct bonding of chips, wafers or substrates characterised by the pads after the direct bonding having material changed during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/791—Package configurations characterised by the relative positions of pads or connectors relative to package parts of direct-bonded pads
    • H10W90/792—Package configurations characterised by the relative positions of pads or connectors relative to package parts of direct-bonded pads between multiple chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本開示は、半導体装置の製造方法に関し、特に、電極同士が電気的に接合された状態で２枚の基板を貼り合わせて構成される半導体装置の製造方法に関する。
従来、２次元構造の半導体装置の高集化は、微細プロセスの導入と実装密度の向上によって実現されてきたが、これらによる２次元構造の高集化には物理的な限界がある。そこで、さらなる半導体装置の小型化および画素の高密度化を実現するため、３次元構造の半導体装置が開発されている。例えば、特許文献１には、光電変換部を有するセンサ基板と周辺回路部を有する回路基板とを積層させて貼り合わせてなる３次元構造の半導体装置が提案されている。
上述の３次元構造の半導体装置は、Ｃｕ電極と絶縁膜とを露出させた貼合せ面を有する基板を２枚用いて、貼合せ面を対向させた状態でＣｕ電極同士を位置合わせし、さらに熱処理をすることにより、基板同士を貼り合わせて作製される。このようにＣｕ電極を直接接合（Ｃｕ−Ｃｕ接合）することによって、基板を積層して貼り合わせてなる３次元構造の半導体装置がある（例えば、特許文献２乃至５参照）。
特開２００６−１９１０８１号公報 特開２０００−２９９３７９号公報 特表２００６−５２２４６１号公報 特開２０１０−１２９５７６号公報 特開２０１２−２５６７３６号公報
しかしながら、上述した３次元構造の半導体装置は、製造工程中のＣｕ電極同士の位置合わせにおいて生じるズレや、またはＣｕ電極の形状や大きさの違い等により、Ｃｕ電極と絶縁膜との接合面が形成される。このＣｕ電極と絶縁膜が接合される接合面おいては、ボイドが発生する。そのため、接合面の貼合せ強度の低下による基板間の剥がれ等の問題点が生じる。
本開示はこのような状況に鑑みてなされたものであり、２枚の基板を貼り合わせて電極同士を接合させた構成において、基板の接合面でのボイドの発生を防止して、基板間の貼合せ強度の向上が図られた３次元構造の半導体装置を提供できるようにするものである。
本開示の第２の側面である製造方法は、半導体装置の製造方法において、電極および絶縁膜が露出された貼合せ面を有する２枚の基板のうち少なくとも一方の貼合せ面を覆う状態で、絶縁性薄膜を成膜し、前記絶縁性薄膜を介して前記２枚の基板の貼合せ面同士を対向配置し、前記２枚の基板の電極同士が前記絶縁性薄膜を介して電気的に接続される状態に位置合わせをして、前記２枚の基板を貼り合わせ、貼り合わされた前記２枚の基板を、前記電極の成膜温度よりも高温で熱処理して、前記電極同士で狭持された絶縁性薄膜を、対応する電極それぞれを構成する金属の結晶粒成長による変形・移動によって破壊し、前記電極同士を直接接触させる。
前記２枚の基板の両方に、前記絶縁性薄膜を成膜することができる。
前記２枚の基板の両方に、同じ材料からなる前記絶縁性薄膜を成膜することができる。
原子層堆積法により前記絶縁性薄膜を成膜することができる。
前記２枚の基板の貼合せ面は、平坦化処理によって形成することができる。
本開示によれば、２枚の基板を貼り合わせて電極同士を接続させた構成において、接合界面におけるボイドの発生を防止でき、これにより２枚の基板間の接合強度が増して信頼性の向上が図られた半導体装置を得ることが可能になる。
本開示が適用される半導体装置の一例を示す概略構成図である。 本実施形態の半導体装置の構成を示す要部断面図である。 本実施形態の半導体装置の製造における第１基板（センサ基板）の作製手順（その１）を示す断面工程図である。 本実施形態の半導体装置の製造における第１基板（センサ基板）の作製手順（その２）を示す断面工程図である。 本実施形態の半導体装置の製造における第２基板（回路基板）の作製手順を示す断面工程図である。 本実施形態の半導体装置の製造における貼り合わせを示す断面図（その１）である。 本実施形態の半導体装置の製造における貼り合わせを示す断面図（その２）である。 本開示を適用して得られた半導体装置を用いた電子機器の構成図である。
以下、本開示の実施の形態を、図面に基づいて次に示す順に説明する。
１．本実施形態の半導体装置の概略構成例
２．本実施形態の半導体装置の構成
３．本実施形態の半導体装置の製造における第１基板（センサ基板）の作製手順
４．本実施形態の半導体装置の製造における第２基板（回路基板）の作製手順
５．本実施形態の半導体装置の製造における基板の貼り合わせ手順
６．本実施形態の半導体装置を用いた電子機器の一例
≪１．本実施形態の半導体装置の概略構成例≫
図１に、本開示が適用される半導体装置の一例として、固体撮像装置の概略構成を示す。
この固体撮像装置１は、センサ基板としての第１基板２と、この第１基板２に対して積層された状態で貼り合せらされた回路基板としての第２基板７とを含む、いわゆる３次元構造の半導体装置である。
このうち、第１基板２には、光電変換部を含む複数の画素３が規則的に２次元配列された画素領域４が設けられている。この画素領域４には、複数の画素駆動線５が行方向に配線され、複数の垂直信号線６が列方向に配線されており、１つの画素３が１本の画素駆動線５と１本の垂直信号線６とに接続される状態で配置されている。これらの各画素３には、光電変換部と、フローティングディフュージョンと、複数のトランジスタ（いわゆるＭＯＳトランジスタ）および容量素子等で構成された画素回路とが設けられている。なお、複数の画素で画素回路の一部を共有している場合もある。
また、第２基板７には、第１基板２に設けられた各画素３を駆動するための垂直駆動回路８、カラム信号処理回路９、水平駆動回路１０、およびシステム制御回路１１などの周辺回路が設けられている。
≪２．本実施形態の半導体装置の構成≫
図２は、本実施形態の半導体装置の構成を示す要部断面図であり、図１における３画素分の断面図である。以下、この要部断面図に基づいて、本実施形態の半導体装置の詳細な構成を説明する。
図２に示す半導体装置１は、絶縁性薄膜１２を挟持する状態で第１基板２の貼合せ面４１と第２基板７の貼合せ面７１が対向配置されて、第１基板２と第２基板７とが貼り合わせられた３次元構造の固体撮像装置である。
ここで、第１基板２は、半導体層２ａ、配線層２ｂ、および電極層２ｃが、第２基板７とは反対側から順に積層されており、さらに電極層２ｃの表面が第２基板７に対する貼合せ面４１として構成されている。一方、第２基板７は、半導体層７ａ、配線層７ｂ、および電極層７ｃが、第１基板２の反対側から順に積層されており、さらに電極層７ｃの表面が第１基板２に対する貼合せ面７１として構成されている。
また、第１基板２における第２基板７と反対側の面には、保護膜１５、カラーフィルタ層１７、およびオンチップレンズ１９が図示される順に積層されている。
次に、第１基板２および第２基板７を構成する各層、および絶縁性薄膜１２の詳細な構成を順次説明し、さらに、保護膜１５、カラーフィルタ層１７、およびオンチップレンズ１９の構成を順次説明する。
［半導体層２ａ（第１基板２側）］
第１基板２側の半導体層２ａは、例えば単結晶シリコンからなる半導体基板２０を薄膜化したものである。この半導体層２ａにおいて、カラーフィルタ層１７やオンチップレンズ１９等が配置されている第１面側には、例えばｎ型不純物層（またはｐ型不純物層）からなる光電変換部２１が画素毎に設けられている。一方、半導体層２ａの第２面側には、ｎ＋型不純物層からなるフローティングディフュージョンＦＤおよびトランジスタＴｒのソース／ドレイン２３、さらにはここでの図示を省略した他の不純物層などが設けられている。
[配線層２ｂ（第１基板２側）］
第１基板２において半導体層２ａ上に設けられた配線層２ｂは、半導体層２ａとの界面側に、ゲート絶縁膜２５を介して設けられた転送ゲートＴＧおよびトランジスタＴｒのゲート電極２７、さらにはここでの図示を省略した他の電極を有している。これらの転送ゲートＴＧおよびゲート電極２７は、層間絶縁膜２９で覆われており、層間絶縁膜２９に形成された溝パターン内には埋込配線３１が設けられている。この埋込配線３１は、溝パターンの内壁を覆うバリアメタル層３１ａと、バリアメタル層３１ａを介して溝パターンに埋め込まれた銅（Ｃｕ）からなる配線層３１ｂとにより構成されている。
なお、以上のような配線層２ｂは、さらに積層された多層配線層として構成されていてもよい。
［電極層２ｃ（第１基板２側）］
第１基板２において配線層２ｂ上に設けられた電極層２ｃは、配線層２ｂとの界面側に、銅（Ｃｕ）に対する拡散防止絶縁膜３２と、これに積層された第１絶縁膜３５とを備えている。第１絶縁膜３５は、例えばＴＥＯＳ膜からなり、第１絶縁膜３５に形成された溝パターン内には、埋込電極として第１電極３３が設けられている。なおＴＥＯＳ膜とは、ＴＥＯＳガス（Tetra Ethoxy Silaneガス：組成Ｓｉ（ＯＣ２Ｈ５）４）を原料ガスとする化学気相成長法（Chemical Vapor Deposition：以下ＣＶＤ法）により成膜された酸化シリコン膜である。
そして、第１電極３３は、溝パターンの内壁を覆うバリアメタル層３３ａと、バリアメタル層３３ａを介して溝パターンに埋め込まれた銅（Ｃｕ）からなる第１電極膜３３ｂとにより構成されている。また、少なくとも貼り合わせられる面となる電極層２ｃを形成する銅（Ｃｕ）は、貼り合わせ後の熱処理温度よりも低い温度で成膜されることが必要である。このような構成の電極層２ｃの表面が、第２基板７に対する第１基板２側の貼合せ面４１となっている。貼合せ面４１は、第１電極３３および第１絶縁膜３５が露出して構成されており、例えば化学的機械研磨（Chemical Mechanical Polishing：以下ＣＭＰ）によって平坦化された状態となっている。
なお、ここでの図示は省略したが、第１絶縁膜３５に設けられた溝パターンの一部は、配線層２ｂに設けた埋込配線３１に達しており、この溝パターン内部に埋め込まれた第１電極３３が必要に応じて埋込配線３１に接続された状態となっている。
［半導体層７ａ（第２基板７側）］
一方、第２基板７側の半導体層７ａは、例えば単結晶シリコンからなる半導体基板５０を薄膜化したものである。この半導体層７ａにおいて、第１基板２側の表面層には、トランジスタＴｒのソース／ドレイン５１、さらにはここでの図示を省略した不純物層などが設けられている。
[配線層７ｂ（第２基板７側）］
第２基板７において半導体層７ａ上に設けられた配線層７ｂは、半導体層７ａとの界面側に、ゲート絶縁膜５３を介して設けられたゲート電極５５、さらにはここでの図示を省略した他の電極を有している。これらのゲート電極５５および他の電極は、層間絶縁膜５７で覆われており、層間絶縁膜５７に形成された溝パターン内には埋込配線５９が設けられている。埋込配線５９は、溝パターンの内壁を覆うバリアメタル層５９ａと、バリアメタル層５９ａを介して溝パターンに埋め込まれた銅（Ｃｕ）からなる配線層５９ｂとにより構成されている。
なお、以上のような配線層７ｂは、多層配線層構造としてもよい。
［電極層７ｃ（第２基板７側）］
第２基板７において配線層７ｂ上に設けられた電極層７ｃは、配線層７ｂとの界面側に、銅（Ｃｕ）に対する拡散防止絶縁膜６１と、この上部に積層された第２絶縁膜６９とを備えている。第２絶縁膜６９は例えばＴＥＯＳ膜からなり、第２絶縁膜６９に形成された溝パターン内には、埋込電極として第２電極６７が設けられている。第２電極６７は、溝パターンの内壁を覆うバリアメタル層６７ａと、バリアメタル層６７ａを介して溝パターンに埋め込まれた銅（Ｃｕ）からなる第２電極膜６７ｂとにより構成されている。
また、第１基板２と同様に、少なくとも貼り合わせられる面となる電極層７ｃを形成する銅（Ｃｕ）は、貼り合わせ後の熱処理温度よりも低い温度で成膜されることが必要である。この第２電極６７は、第１基板２側の第１電極３３と対応するように配置され、絶縁性薄膜１２を介した状態で第１基板２側の第１電極３３と電気的に接続される。このような電極層７ｃの表面が、第１基板２に対する第２基板７側の貼合せ面７１となっている。貼合せ面７１は、第２電極６７および第２絶縁膜６９が露出して構成されており、例えばＣＭＰによって平坦化された状態となっている。
［絶縁性薄膜１２］
絶縁性薄膜１２は、第１基板２側の貼合せ面４１と第２基板７側の貼合せ面７１との間に狭持されており、貼合せ面４１および貼合せ面７１の全面を覆っている。すなわち、第１基板２と第２基板７とは、この絶縁性薄膜１２を介して貼り合わされる。貼り合わされた第１基板２と第２基板７を銅（Ｃｕ）の成膜温度よりも高い温度で熱処理することにより、銅（Ｃｕ）の結晶粒が移動し、絶縁性薄膜を破壊することが可能となる。このときの熱処理温度は、銅（Ｃｕ）の成膜温度との差が大きいほど絶縁性薄膜１２を破壊することが可能である。すなわち、銅（Ｃｕ）の結晶粒成長がより大きくなる為である。また、絶縁性薄膜１２は銅（Ｃｕ）の存在する箇所のみで破壊されるため、電極以外の部分は絶縁性を保つことができる。
上述のような絶縁性薄膜１２は、例えば、酸化膜および窒化膜からなり、半導体に一般的に使用されている酸化膜および窒化膜が用いられる。ただし、前述のとおり、貼り合わせ後に銅（Cu）の結晶粒成長によって絶縁性薄膜１２を破壊するため、絶縁性薄膜１２の成膜時に銅（Ｃｕ）の結晶粒成長を促進してはいけない。そのため、この成膜は銅（Ｃｕ）の成膜を含む、接合面にくる電極形時の温度以下にする必要がある。絶縁性薄膜１２の構成材料について詳しく説明する。
絶縁性薄膜１２が酸化膜からなる場合は、例えば、酸化シリコン（ＳｉＯ２）、酸化ハフニウム（ＨｆＯ２）を用いる。
絶縁性薄膜１２が窒化膜からなる場合は、例えば、窒化シリコン（ＳｉＮ）を用いる。
また特に本実施形態では、絶縁性薄膜１２を介した状態で、第１基板２側の第１電極３３と第２基板７側の第２電極６７とが貼り合わされた後に熱処理され、電極部分の絶縁性薄膜１２が破壊されて、電極同士が直接接続されることが重要である。そのため、絶縁性薄膜１２の膜厚は極めて薄い。その膜厚は、絶縁性薄膜１２の材料により異なるものの、例えば、酸化シリコン（ＳｉＯ２）、ハフニア（ＨｆＯ２）等の酸化物や、その他のほとんどの材料において、およそ１ｎｍ以下が望ましい。これは、例えば銅（Ｃｕ）の成膜温度を150℃で行った後に400℃の熱処理をした場合に銅（Ｃｕ）の表面が結晶粒成長によって変化する量から決定される。ただし、絶縁性薄膜１２の膜質および成膜温度と熱処理の温度差によっては、さらに厚い膜を用いることも可能である。このような方法で直接接触された第１電極３３と第２電極６７との間は完全な導通状態となり電流が流れる。
なお、本実施形態の半導体装置１において、絶縁性薄膜１２は、上述の一層の構造に限らず、同じ材料による積層構造であってもよく、また異なる材料による積層構造であってもよい。
［保護膜１５、カラーフィルタ層１７、オンチップレンズ１９］
保護膜１５は、第１基板２の光電変換部２１を覆って設けられている。この保護膜１５は、パッシベーション性を有する材料膜で構成され、例えば酸化シリコン膜、窒化シリコン膜、または酸窒化シリコン膜などが用いられる。
カラーフィルタ層１７は、各光電変換部２１に対応して１対１で設けられた各色のカラーフィルタで構成されている。各色のカラーフィルタの配列が限定されることはない。
オンチップレンズ１９は、各光電変換部２１およびカラーフィルタ層１７を構成する各色のカラーフィルタに対応して１対１で設けられ、各光電変換部２１に入射光が集光されるように構成されている。
［本実施形態の半導体装置の構成による効果］
上述のように構成された本実施形態の半導体装置１は、図２に示すように、絶縁性薄膜１２を介して第１基板２と第２基板７とが貼り合わせられたことにより、第１基板２の貼合せ面４１と第２基板７の貼合せ面７１とが直接接することはない。したがって、これらの貼合せ面が直接接合された構成において接合界面に生じていたボイドの発生が防止される。これにより、２枚の基板間の接合強度が増して信頼性の向上が図られた半導体装置を得ることが可能になる。
特に第１絶縁膜３５および第２絶縁膜６９がＴＥＯＳ膜からなる場合には、ＴＥＯＳ膜表面にＯＨ基が多く存在するため、ＴＥＯＳ膜からなる絶縁膜同士が直接接合する接合界面において、脱水縮合によるボイドが発生する。このように絶縁膜がＴＥＯＳ膜である場合においても、本実施形態の半導体装置１では、絶縁性薄膜１２を介して基板を貼り合わせるので、ＴＥＯＳ膜同士が直接接合することはなく、脱水縮合によるボイドの発生を防止できる。これにより、２枚の基板間の接合強度が増して信頼性の向上が図られた半導体装置を得ることが可能になる。
≪３．本実施形態の半導体装置の製造における第１基板（センサ基板）の作製手順≫
図３は上述した本実施形態の半導体装置の製造に用いる第１基板２の作製手順を示す断面工程図（その１）であり、図４はこの図３に続く断面工程図（その２）である。以下、これらの図に基づいて本実施形態に用いる第１基板２（センサ基板）の作製手順を説明する。
図３Ａに示すように、例えば単結晶シリコンからなる半導体基板２０を用意する。この半導体基板２０の所定深さにｎ型不純物層からなる光電変換部２１を形成し、さらに光電変換部２１の表面層に、ｎ＋型不純物層からなる電荷転送部やｐ＋型不純物層からなる正孔用の電荷蓄積部を形成する。また半導体基板２０の表面層に、ｎ＋型不純物層からなるフローティングディフュージョンＦＤ、およびソース／ドレイン２３、さらにはここでの図示を省略した他の不純物層を形成する。
次に、半導体基板２０上に、ゲート絶縁膜２５を成膜し、さらにこの上部に転送ゲートＴＧおよびゲート電極２７を形成する。ここで、転送ゲートＴＧはフローティングディフュージョンＦＤと光電変換部２１との間に形成され、ゲート電極２７は、ソース／ドレイン２３間に形成される。またこれと同一工程により、ここでの図示を省略した他の電極を形成する。
なお、ここまでの工程は、通常の作製手順を適宜選択して行なってもよい。
その後、ゲート絶縁膜２５上に、転送ゲートＴＧおよびゲート電極２７を覆う状態で、例えば酸化シリコンからなる層間絶縁膜２９を成膜する。さらに層間絶縁膜２９に溝パターンを形成し、この溝パターン内にバリアメタル層３１ａを介して配線層３１ｂを埋め込んでなる埋込配線３１を形成する。この埋込配線３１は、必要箇所で転送ゲートＴＧに接続して形成される。またここでの図示は省略したが、一部の埋込配線３１は、必要箇所でソース／ドレイン２３に接続して形成される。以上により、埋込配線３１を備えた配線層２ｂを得る。なお、この埋込配線３１の形成には、図３Ｂ以下を用いて説明する埋込配線技術を適用する。
続いて、配線層２ｂ上に、拡散防止絶縁膜３２を成膜し、さらにこの上に第１絶縁膜３５を成膜する。例えばＴＥＯＳガスを用いたＣＶＤ法により、ＴＥＯＳ膜からなる第１絶縁膜３５を成膜する。その後、この第１絶縁膜３５に、以下に説明する埋込配線技術を適用して、第１電極３３を形成する。
図３Ｂに示すように、第１絶縁膜３５に溝パターン３５ａを形成する。ここでの図示は省略したが、溝パターン３５ａは、必要な箇所では埋込配線３１に達する形状で形成される。
図３Ｃに示すように、溝パターン３５ａの内壁を覆う状態でバリアメタル層３３ａを成膜し、この上部に溝パターン３５ａを埋め込む状態で第１電極膜３３ｂを成膜する。バリアメタル層３３ａは、第１電極膜３３ｂが第１絶縁膜３５に拡散することを防ぐようなバリア性のある材料で構成され、一方、第１電極膜３３ｂは銅（Ｃｕ）からなるが、これに限らず、導電性のある材料により構成される。
図４Ｄに示すように、ＣＭＰ法により、バリアメタル層３３ａが露出するまで第１電極膜３３ｂを平坦化除去し、さらに、第１絶縁膜３５が露出するまでバリアメタル層３３ａを平坦化除去する。これにより、溝パターン３５ａ内にバリアメタル層３３ａを介して第１電極膜３３ｂを埋め込んでなる第１電極３３を形成する。以上により、第１電極３３を備えた電極層２ｃを得る。
以上の工程により、第１電極３３と第１絶縁膜３５とが露出された平坦な貼合せ面４１を有する第１基板２が、センサ基板として作製される。なお、必要に応じて、貼合せ面４１に対して、ウェット処理またはプラズマ処理による前処理を施しておく。
ここまでの工程は、一般的な半導体装置の製造工程手順で行えばよく、また特に工程手順が限定されることはなく、適宜の手順で行うことができる。ただし、貼り合わせ面となる第1電極３３の形成において、銅（Ｃｕ）の成膜温度は例えば100℃程度に低くし、貼り合わせ後の熱処理温度（例えば400℃）との温度差を可能な限り大きくする。本開示では、次の絶縁性薄膜の成膜が特徴的な工程となる。
［絶縁性薄膜の成膜手順］
図４Ｅに示すように、第１基板２における貼合せ面４１の全面を覆う状態で、原子層堆積法（Atomic Layer Deposition：以下ＡＬＤ法）によって絶縁性薄膜１２ａを成膜する。
ＡＬＤ法の手順について、概略を説明する。
まず、成膜される薄膜の構成元素を含有する第１反応物と第２反応物とを準備する。成膜工程として、基板上に、第１反応物を含むガスを供給して吸着反応させる第１工程と、第２反応物を含むガス供給して吸着反応させる第２工程とがあり、この工程の間には不活性ガスを流して、未吸着の反応物をパージする。この成膜工程を１サイクル行なうことで原子層１層を堆積させ、繰り返すことにより所望膜厚の成膜をする。なお、第１工程と第２工程は、どちらを先に行なってもよい。
以上のような成膜方法がＡＬＤ法であり、次のような特徴がある。
ＡＬＤ法は、上述のように、成膜工程のサイクルを繰り返して成膜する方法であり、このサイクル数の調整によって、成膜する膜厚を原子層単位で高精度に制御した成膜が可能である。このようなＡＬＤ法を絶縁性薄膜１２ａの成膜に適用すると、極めて薄い絶縁性薄膜１２ａであっても膜厚制御性よく成膜できる。
ＡＬＤ法は、さらに約５００℃以下の低温プロセスでの成膜が可能な方法である。さらにＳｉＯ２などでは室温での成膜も可能となっている。絶縁性薄膜１２ａの成膜時には、すでに電極層２ｃが形成されているため、電極層２ｃを構成する金属への耐熱性を考慮する必要があり、絶縁性薄膜１２ａの成膜には低温プロセスが要求される。そこで、このようなＡＬＤ法を絶縁性薄膜１２ａの成膜に適用すると、低温プロセスにより電極層２ｃを劣化させることなく絶縁性薄膜１２ａを成膜できる。
ＡＬＤ法は、上述のように、原子層を１層ずつ堆積させて成膜する方法である。このようなＡＬＤ法を絶縁性薄膜１２ａの成膜に適用すると、ＣＭＰにより超平坦化された基板表面の凹凸を悪化させることなく、平坦かつ均一な絶縁性薄膜１２で貼合せ面４１の全面を覆うことができる。
以下に、一例として、酸化膜または窒化膜からなる絶縁性薄膜１２ａのＡＬＤ法による成膜条件について、具体的に説明する。
絶縁性薄膜１２ａが酸化膜（ＳｉＯ２、ＨｆＯ２等）からなる場合、上述のＡＬＤ法において、第１反応物をＳｉ含有反応物またはＨｆ含有反応物とし、第２反応物をＯ含有反応物とする。これらの反応物を供給して吸着反応させる工程を交互に繰り返すことによって、酸化膜（ＳｉＯ２またはＨｆＯ２）からなる絶縁性薄膜１２ａを貼合せ面４１上に成膜する。ここで、Ｓｉ含有反応物は、例えば、シラン（ＳｉＨ４）、ジクロロシラン（Ｈ２ＳｉＣｌ２）等のガス状で供給可能な物質を用いる。Ｈｆ含有反応物は、テトラキスジメチルアミノハフニウム（Ｈｆ［Ｎ（ＣＨ３）２］４等を用いる。Ｏ含有反応物は、水蒸気ガス、オゾンガス等を用いる。
一方、絶縁性薄膜１２ａが窒化膜（ＳｉＮ等）からなる場合、上述のＡＬＤ法において、第１反応物をＳｉ含有反応物とし、第２反応物をＮ含有反応物とする。これらの反応物を供給して吸着反応させる工程を交互に繰り返すことによって、窒化膜（ＳｉＮ）からなる絶縁性薄膜１２ａを貼合せ面４１上に成膜する。ここで、Ｎ含有反応物は、例えば、窒素ガスやアンモニアガス等を用いる。Ｏ含有反応物は、水蒸気ガス、オゾンガス等を用いる。
以上により、第１基板２上に、貼合せ面４１の全面を覆う状態で、極めて薄い均一な絶縁性薄膜１２ａを成膜する。
≪４．本実施形態の半導体装置の製造における第２基板（回路基板）の作製手順≫
図５は、上述した本実施形態の半導体装置の製造に用いる第２基板７の作製手順を説明するための断面工程図である。以下、この図に基づいて本実施形態に用いる第２基板７（回路基板）の作製手順を説明する。
図５Ａに示すように、例えば単結晶シリコンからなる半導体基板５０を用意する。この半導体基板５０の表面層に、各導電型のソース／ドレイン５１、およびここでの図示を省略した他の不純物層を形成する。これにより、半導体層７ａを得る。
次に、半導体層７ａの上に、ゲート絶縁膜５３を成膜し、さらにこの上部にゲート電極５５を形成する。ゲート電極５５は、ソース／ドレイン５１間に形成される。また、これと同一工程で、ここでの図示を省略した他の電極を形成する。
続いて、ゲート絶縁膜５３の上に、ゲート電極５５を覆う状態で、例えば酸化シリコンからなる層間絶縁膜５７を成膜する。この層間絶縁膜５７の溝パターン内にバリアメタル層５９ａを介して配線層５９ｂを埋め込んでなる埋込配線５９を形成し、埋込配線５９を備えた配線層７ｂを得る。ここでの埋込配線５９の形成は、上述した第１電極３３の形成と同様に、埋込配線技術を適用して行なう。
その後、配線層７ｂ上に拡散防止絶縁膜６１を介して、例えばＴＥＯＳ膜からなる第２絶縁膜６９を積層させて成膜する。これにより、第２絶縁膜６９の溝パターン内にバリアメタル層６７ａを介して第２電極膜６７ｂを埋め込んでなる第２電極６７を形成し、第２電極６７を備えた電極層７ｃを得る。ここでの第２電極６７の形成は、上述した第１電極３３の形成と同様にして行なう。
以上の工程により、第２電極６７と第２絶縁膜６９とが露出された平坦な貼合せ面７１を有する第２基板７が、回路基板として作製される。
ここまでの工程は、通常の工程手順で行えばよく、また特に工程手順が限定されることはなく、適宜の手順で行うことができる。ただし、貼り合わせ面となる第２電極６７の形成において、銅（Ｃｕ）の成膜温度は例えば100℃程度に低くし、貼り合わせ後の熱処理温度（例えば400℃）との温度差を可能な限り大きくする。本開示では、次の絶縁性薄膜の成膜、および基板の貼り合わせが特徴的な工程となる。
図５Ｂに示すように、第１基板２側の絶縁性薄膜１２ａと同様にして、貼合せ面７１の上に、ＡＬＤ法により絶縁性薄膜１２ｂを成膜する。
これにより、第２基板７上に、貼合せ面７１の全面を覆う状態で、極めて薄い均一な絶縁性薄膜１２ｂを成膜する。なお、絶縁性薄膜１２ｂは、第１基板２側の絶縁性薄膜１２ａと異なる膜でもよいが、同じ膜でもよい。
≪５．本実施形態の半導体装置の製造における基板の貼り合わせ手順≫
図６および図７を用いて、貼合せ面４１上に絶縁性薄膜１２ａを成膜した第１基板２と、貼合せ面７１上に絶縁性薄膜１２ｂを成膜した第２基板７との貼り合わせ手順を説明する。
図６に示すように、絶縁性薄膜を介した状態で第１基板２の貼合せ面４１と第２基板７の貼合せ面７１とを対向配置させ、さらに、第１基板２の第１電極３３と、第２基板７の第２電極６７とが対応するように位置合わせする。図示した例では、第１電極３３と第２電極６７とが１：１で対応している状態を示したが、対応状態はこれに限定されることはない。
図７に示すように、第１基板２上の絶縁性薄膜１２ａと、第２基板７上の絶縁性薄膜１２ｂとを対向させた状態で熱処理を行うことにより、絶縁性薄膜１２ａと絶縁性薄膜１２ｂとの間の接合をする。このような熱処理は、第１基板２および第２基板７に形成された素子や配線に影響のない範囲で、絶縁性薄膜１２同士が十分に接合する温度および時間で行われる。さらにこのとき、銅（Ｃｕ）の結晶粒成長が発生し、第１電極３３と第２電極６７の間の絶縁性薄膜１２を両側から破壊する。これにより、電極の銅（Ｃｕ）同士が直接接触する。
例えば、第１電極３３および第２電極６７が、銅（Ｃｕ）を主とする材料で構成される場合、２００℃〜６００℃で１５分〜５時間程度の熱処理が行われる。このような熱処理は、加圧雰囲気下で行ってもよく、または、第１基板２と第２基板７とを両面側から押圧した状態で行ってもよい。一例として、４００℃で４時間の熱処理を行うことで、絶縁性薄膜１２を介した第１電極３３と第２電極６７との間の接続を行なう。これにより、絶縁性薄膜１２ａと絶縁性薄膜１２ｂとの間が接合され、第１基板２と第２基板７とが貼り合わせられる。ここで、銅（Ｃｕ）の成膜時の温度と熱処理の温度差が大きいほど、銅（Ｃｕ）の結晶粒成長を促進できるため、絶縁性薄膜１２の破壊が容易になる。
ここで、上述のように第１基板２および第２基板７の両方の貼合せ面４１，７１上に絶縁性薄膜１２ａ，１２ｂが成膜される場合は、その絶縁性薄膜１２ａ，１２ｂが同じ材料であっても、異なる材料であってもよい。
なお、本実施形態の半導体装置の製造方法では、第１基板２および第２基板７のうちどちらか一方の基板の貼合せ面のみに絶縁性薄膜を成膜してもよい。例えば、第１基板２の貼合せ面４１上のみに絶縁性薄膜１２ａを成膜して、第１基板２側の絶縁性薄膜１２ａと第２基板７側の貼合せ面７１との間の接合により、第１基板２と第２基板７を貼り合わせてもよい。
以上のように、第１基板２と第２基板７とを貼り合わせた後、第１基板２側の半導体基板２０を薄膜化して半導体層２ａとし、光電変換部２１を露出させる。また必要に応じて、第２基板７側の半導体層７ａにおいて、半導体基板５０を薄膜化してもよい。
その後は図２に示すように、第１基板２における光電変換部２１の露出面上に保護膜１５を成膜し、さらに保護膜１５上にカラーフィルタ層１７およびオンチップレンズ１９を形成し、半導体装置（固体撮像装置）１を完成させる。
［本実施形態の半導体装置の製造方法による効果］
上述のような本実施形態の半導体装置の製造方法では、第１基板２および第２基板７の上にそれぞれ絶縁性薄膜１２ａ，１２ｂを成膜し、この絶縁性薄膜１２ａ，１２ｂが成膜された面同士を接合することにより、第１基板２と第２基板７を貼り合わせている。このため、ＣＭＰにより平坦化処理された貼合せ面４１，７１同士を直接接合する場合と比較して、絶縁性薄膜１２ａ，１２ｂが成膜された面同士の接合によって、第１基板２と第２基板７を貼り合わせる本実施形態の半導体装置１は接合性がよい。なお、第１基板２の貼合せ面４１上にのみ絶縁性薄膜１２ａを成膜した場合であっても、第１基板２側の絶縁性薄膜１２ａと第２基板７側の貼合せ面７１との間の接合になり、貼合せ面４１，７１同士を直接接合する場合よりも基板の接合性がよい。
例えば、ＣＭＰにより平坦化処理された貼合せ面４１，７１は、ＣＭＰの工程において貼合せ面４１，７１を構成する第１絶縁膜３５および第２絶縁膜６９が含水する可能性がある。また、この貼合せ面４１，７１を構成する第１絶縁膜３５および第２絶縁膜６９がＴＥＯＳ膜からなる場合であれば、そのＴＥＯＳ膜の成膜条件ゆえに、もともと含水率の高い膜として第１絶縁膜３５および第２絶縁膜６９が形成される。したがって、このような含水している貼合せ面４１，７１同士を直接接合する場合、貼合せ後の熱処理において、脱ガスが接合界面に集中しボイドを形成する。しかしながら、本実施形態では、貼合せ面４１，７１の全面を絶縁性薄膜１２ａ，１２ｂで覆うことにより、脱ガスが接合界面に集中することを防止しボイドの発生を抑えることが可能である。
特に、第１基板２の貼合せ面４１上の絶縁性薄膜１２ａと第２基板７の貼合せ面７１上の絶縁性薄膜１２ｂが、同一材料膜で構成されている場合は、同一材料膜同士の接合となるので、より強固な接合が可能になる。これにより、基板の接合強度が増して信頼性の向上が図られた半導体装置を得ることができる。
さらには、絶縁性薄膜１２ａ，１２ｂの成膜をＡＬＤ法により行なったことにより、次のような効果もある。
まず、ＡＬＤ法は原子層単位の成膜により膜厚制御性のよい方法なので、極めて薄い絶縁性薄膜を成膜できる。これにより、第１基板２側の第１電極３３と第２基板７側の第２電極６７とが絶縁性薄膜１２を介して対向配置された構造であっても、この絶縁性薄膜１２が極めて薄い膜厚であるので、第１電極３３と第２電極６７との間の電気的な接続が可能となる。
次に、ＡＬＤ法は原子層単位の成膜により膜厚均一性のよい方法なので、ＣＭＰにより平坦化された貼合せ面４１，７１の平坦性を維持して、均一な絶縁性薄膜１２ａ，１２ｂを第１基板２および第２基板７の上に成膜する。このような絶縁性薄膜１２ａ，１２ｂの成膜された平坦な接合面同士によって接合が図られるので、密着性に優れた接合が行なわれ、接合強度の向上した基板の接合が可能となる。
続いて、ＡＬＤ法は低温プロセスでの成膜をする方法なので、第１基板２側の電極層２ｃおよび第２基板７側の電極層７ｃを構成する金属が高熱により劣化することなく、第１基板２および第２基板７の上に絶縁性薄膜１２ａ，１２ｂを成膜できる。従って、本開示の要点である、銅（Ｃｕ）の結晶粒成長を貼り合わせ後の熱処理で促進する目的に適している。ここまでＡＬＤ法による利点を記述したが、ＣＶＤ法による方法であっても、上述した利点を実現できるのであればＡＬＤ法による成膜にはこだわらない。さらに、ガスを用いた気相成長による成膜以外でも、例えば塗布方法などによる成膜であっても、本開示の原理を実現できる薄膜が形成出来れば良い。
最後に、ＡＬＤ法は原子層単位の成膜方法なので、成膜された絶縁性薄膜１２ａ，１２ｂは緻密な膜であって含水率が極めて低い。含水率の低い絶縁性薄膜１２ａ，１２ｂの成膜された接合面同士による接合となるので、接合面にボイドの発生する虞は全くない。
以上により、基板の接合強度が増して信頼性の向上が図られた半導体装置が得られる。
≪６．本実施形態の半導体装置を用いた電子機器の一例≫
上述の本実施形態で説明した本開示に係る半導体装置（固体撮像装置）は、例えばデジタルカメラやビデオカメラ等のカメラシステム、さらには撮像機能を有する携帯電話、あるいは撮像機能を備えた他の機器などの電子機器に適用することができる。
図８は、本開示に係る電子機器の一例として、固体撮像装置を用いたカメラの構成図を示す。本実施形態に係るカメラ９１は、静止画像又は動画撮影可能なビデオカメラを例としたものである。このカメラ９１は、固体撮像装置９２と、固体撮像装置９２の光電変換部に入射光を導く光学系９３と、シャッタ装置９４と、固体撮像装置９２を駆動する駆動回路９５と、固体撮像装置９２の出力信号を処理する信号処理回路９６とを有する。
固体撮像装置９２は、上述した本実施形態で説明した構成の半導体装置（１）が適用される。光学系（光学レンズ）９３は、被写体からの像光（入射光）を固体撮像装置９２の撮像面上に結像させる。これにより、固体撮像装置９２内に、一定期間信号電荷が蓄積される。このような光学系９３は、複数の光学レンズから構成された光学レンズ系としてもよい。シャッタ装置９４は、固体撮像装置９２への光照射期間および遮光期間を制御する。駆動回路９５は、固体撮像装置９２およびシャッタ装置９４に駆動信号を供給し、供給した駆動信号（タイミング信号）により、固体撮像装置９２の信号処理回路９６への信号出力動作の制御、およびシャッタ装置９４のシャッタ動作を制御する。すなわち、駆動回路９５は、駆動信号（タイミング信号）の供給により、固体撮像装置９２から信号処理回路９６への信号転送動作を行う。信号処理回路９６は、固体撮像装置９２から転送された信号に対して、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、或いは、モニタに出力される。
以上説明した本実施形態に係る電子機器によれば、センサ基板と回路基板とを積層させた信頼性の高い３次元構造の半導体装置１を固体撮像装置として用いたことにより、撮像機能を有する電子機器の小型化および信頼性の向上を図ることが可能になる。
１ 半導体装置， ２ 第１基板（センサ基板）， ７ 第２基板（回路基板）， １２ 絶縁性薄膜， ３３ 第１電極， ３５ 第１絶縁膜， ４１，７１ 貼合せ面， ６７ 第２電極， ６９ 第２絶縁膜

Claims (5)

  1. 半導体装置の製造方法において、
    電極および絶縁膜が露出された貼合せ面を有する２枚の基板のうち少なくとも一方の貼合せ面を覆う状態で、絶縁性薄膜を成膜し、
    前記絶縁性薄膜を介して前記２枚の基板の貼合せ面同士を対向配置し、
    前記２枚の基板の電極同士が前記絶縁性薄膜を介して電気的に接続される状態に位置合わせをして、前記２枚の基板を貼り合わせ、
    貼り合わされた前記２枚の基板を、前記電極の成膜温度よりも高温で熱処理して、前記電極同士で狭持された絶縁性薄膜を、対応する電極それぞれを構成する金属の結晶粒成長による変形・移動によって破壊し、前記電極同士を直接接触させる
    製造方法。
  2. 前記２枚の基板の両方に、前記絶縁性薄膜を成膜する
    請求項１に記載の製造方法。
  3. 前記２枚の基板の両方に、同じ材料からなる前記絶縁性薄膜を成膜する
    請求項１または２に記載の製造方法。
  4. 原子層堆積法により前記絶縁性薄膜を成膜する
    請求項１から３のいずれかに記載の製造方法。
  5. 前記２枚の基板の貼合せ面は、平坦化処理によって形成されている
    請求項１から４のいずれかに記載の製造方法。
JP2013060691A 2013-03-22 2013-03-22 半導体装置の製造方法 Active JP5939184B2 (ja)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP2013060691A JP5939184B2 (ja) 2013-03-22 2013-03-22 半導体装置の製造方法
TW103104291A TWI614880B (zh) 2013-03-22 2014-02-10 半導體裝置及製造方法
KR1020140020012A KR102158394B1 (ko) 2013-03-22 2014-02-21 반도체 장치 및 제조 방법
US14/206,489 US9190275B2 (en) 2013-03-22 2014-03-12 Bonding substrates with electrical connection through insulating film
CN201810156644.8A CN108198834A (zh) 2013-03-22 2014-03-14 半导体装置和制造方法
CN201410095150.5A CN104064574B (zh) 2013-03-22 2014-03-14 半导体装置和制造方法
CN201910468930.2A CN110211979B (zh) 2013-03-22 2014-03-14 光检测装置及其制造方法
CN201910445485.8A CN110190076B (zh) 2013-03-22 2014-03-14 半导体装置和制造方法
US14/880,957 US9666627B2 (en) 2013-03-22 2015-10-12 Electronic apparatus and manufacturing method for an electronic apparatus having multiple substrates directly electrically connected through an insulating film
US15/607,845 US10134795B2 (en) 2013-03-22 2017-05-30 Semiconductor device with multiple substrates electrically connected through an insulating film and manufacturing method
US15/987,278 US10707258B2 (en) 2013-03-22 2018-05-23 Semiconductor device with multiple substrates electrically connected through an insulating film
US16/554,347 US11107855B2 (en) 2013-03-22 2019-08-28 Method for bonding and connecting substrates
US17/392,733 US20210366958A1 (en) 2013-03-22 2021-08-03 Semiconductor device and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013060691A JP5939184B2 (ja) 2013-03-22 2013-03-22 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2014187166A JP2014187166A (ja) 2014-10-02
JP2014187166A5 JP2014187166A5 (ja) 2015-03-19
JP5939184B2 true JP5939184B2 (ja) 2016-06-22

Family

ID=51552209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013060691A Active JP5939184B2 (ja) 2013-03-22 2013-03-22 半導体装置の製造方法

Country Status (5)

Country Link
US (6) US9190275B2 (ja)
JP (1) JP5939184B2 (ja)
KR (1) KR102158394B1 (ja)
CN (4) CN110190076B (ja)
TW (1) TWI614880B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5517800B2 (ja) * 2010-07-09 2014-06-11 キヤノン株式会社 固体撮像装置用の部材および固体撮像装置の製造方法
JP5682327B2 (ja) 2011-01-25 2015-03-11 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び電子機器
JP5939184B2 (ja) * 2013-03-22 2016-06-22 ソニー株式会社 半導体装置の製造方法
TWI648986B (zh) * 2014-04-15 2019-01-21 Sony Corporation 攝像元件、電子機器
TWI676280B (zh) * 2014-04-18 2019-11-01 日商新力股份有限公司 固體攝像裝置及具備其之電子機器
JP6570417B2 (ja) * 2014-10-24 2019-09-04 株式会社半導体エネルギー研究所 撮像装置および電子機器
JP2016092413A (ja) * 2014-10-29 2016-05-23 株式会社半導体エネルギー研究所 撮像装置および電子機器
JP6335099B2 (ja) * 2014-11-04 2018-05-30 東芝メモリ株式会社 半導体装置および半導体装置の製造方法
JP2016174016A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置および半導体装置の製造方法
JP2016181531A (ja) * 2015-03-23 2016-10-13 ソニー株式会社 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器
JP2017117828A (ja) 2015-12-21 2017-06-29 ソニー株式会社 固体撮像素子および電子装置
CN117133784A (zh) 2017-07-25 2023-11-28 索尼半导体解决方案公司 固态摄像装置
TWI905469B (zh) * 2017-10-30 2025-11-21 日商索尼半導體解決方案公司 固體攝像裝置及電子機器
WO2020079945A1 (ja) * 2018-10-15 2020-04-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
CN110233980B (zh) * 2019-06-27 2021-11-02 Oppo广东移动通信有限公司 一种有源像素图像传感器及图像处理方法、存储介质
KR102780353B1 (ko) * 2019-08-26 2025-03-12 삼성전자주식회사 반도체 장치 및 그 제조방법
US11094653B2 (en) * 2019-11-13 2021-08-17 Sandisk Technologies Llc Bonded assembly containing a dielectric bonding pattern definition layer and methods of forming the same
CN112885777B (zh) 2020-01-07 2022-12-09 长江存储科技有限责任公司 金属-电介质键合方法和结构
CN115315808A (zh) * 2020-03-31 2022-11-08 索尼半导体解决方案公司 摄像元件和摄像元件的制造方法
CN115244693A (zh) * 2020-03-31 2022-10-25 索尼半导体解决方案公司 摄像元件和摄像元件的制造方法
US12199018B2 (en) * 2020-09-18 2025-01-14 Intel Corporation Direct bonding in microelectronic assemblies
US11990448B2 (en) 2020-09-18 2024-05-21 Intel Corporation Direct bonding in microelectronic assemblies
JP2022096892A (ja) * 2020-12-18 2022-06-30 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び電子機器
TW202238844A (zh) * 2021-02-22 2022-10-01 日商東京威力科創股份有限公司 半導體元件、接合方法及接合系統
US12094849B2 (en) * 2021-07-22 2024-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition bonding layer for joining two semiconductor devices
KR20230052360A (ko) * 2021-10-12 2023-04-20 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP2023137581A (ja) * 2022-03-18 2023-09-29 キオクシア株式会社 半導体装置、半導体装置の製造方法
US20230411325A1 (en) * 2022-06-15 2023-12-21 Xilinx, Inc. Chip package integration with hybrid bonding
KR20240002437A (ko) 2022-06-29 2024-01-05 삼성전자주식회사 이미지 센서
WO2024024450A1 (ja) * 2022-07-26 2024-02-01 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3663786B2 (ja) * 1996-10-14 2005-06-22 ヤマハ株式会社 半導体チップの実装方法と実装構造
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
JP4575782B2 (ja) 2002-12-20 2010-11-04 インターナショナル・ビジネス・マシーンズ・コーポレーション ３次元デバイスの製造方法
KR100610481B1 (ko) 2004-12-30 2006-08-08 매그나칩 반도체 유한회사 수광영역을 넓힌 이미지센서 및 그 제조 방법
US20070023158A1 (en) * 2005-08-01 2007-02-01 Honda Motor Co., Ltd. Method of and apparatus for manufacturing joined body
JP2007049040A (ja) * 2005-08-11 2007-02-22 Omron Corp 接合方法
US8288184B2 (en) * 2007-12-18 2012-10-16 Sharp Kabushiki Kaisha Production method of semiconductor device and semiconductor device
JP2010066723A (ja) * 2008-09-12 2010-03-25 Kobe Steel Ltd 表示装置の製造方法
JP2010129576A (ja) 2008-11-25 2010-06-10 Nikon Corp 積層半導体基板、及び、積層半導体基板の製造方法
KR20100129576A (ko) 2009-06-01 2010-12-09 주식회사 유니온 메디칼 마이크로 니들을 구비한 스탬프
KR101411800B1 (ko) * 2009-12-26 2014-06-24 캐논 가부시끼가이샤 고체 촬상 장치 및 촬상 시스템
JP5843475B2 (ja) * 2010-06-30 2016-01-13 キヤノン株式会社 固体撮像装置および固体撮像装置の製造方法
US8377798B2 (en) * 2010-11-10 2013-02-19 Taiwan Semiconductor Manufacturing Co., Ltd Method and structure for wafer to wafer bonding in semiconductor packaging
TWI458072B (zh) * 2010-12-16 2014-10-21 索泰克公司 將半導體構造直接黏附在一起之方法以及應用此等方法所形成之黏附半導體構造
US8778773B2 (en) * 2010-12-16 2014-07-15 Soitec Methods for directly bonding together semiconductor structures, and bonded semiconductor structures formed using such methods
US8716105B2 (en) * 2011-03-31 2014-05-06 Soitec Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures and intermediate structures formed using such methods
CN102751266B (zh) * 2011-04-21 2016-02-03 精材科技股份有限公司 芯片封装体及其形成方法
JP5919653B2 (ja) 2011-06-09 2016-05-18 ソニー株式会社 半導体装置
US8896125B2 (en) * 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
US8697493B2 (en) * 2011-07-18 2014-04-15 Soitec Bonding surfaces for direct bonding of semiconductor structures
US8916448B2 (en) * 2013-01-09 2014-12-23 International Business Machines Corporation Metal to metal bonding for stacked (3D) integrated circuits
JP5939184B2 (ja) * 2013-03-22 2016-06-22 ソニー株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20180269248A1 (en) 2018-09-20
CN110190076A (zh) 2019-08-30
US9666627B2 (en) 2017-05-30
TWI614880B (zh) 2018-02-11
CN104064574A (zh) 2014-09-24
CN104064574B (zh) 2019-06-07
CN110211979B (zh) 2022-11-18
US20140284744A1 (en) 2014-09-25
JP2014187166A (ja) 2014-10-02
US20160035777A1 (en) 2016-02-04
CN108198834A (zh) 2018-06-22
US10134795B2 (en) 2018-11-20
KR20140115948A (ko) 2014-10-01
CN110190076B (zh) 2022-12-16
US20190386056A1 (en) 2019-12-19
CN110211979A (zh) 2019-09-06
US20210366958A1 (en) 2021-11-25
TW201438208A (zh) 2014-10-01
KR102158394B1 (ko) 2020-09-21
US20170263666A1 (en) 2017-09-14
US11107855B2 (en) 2021-08-31
US10707258B2 (en) 2020-07-07
US9190275B2 (en) 2015-11-17

Similar Documents

Publication Publication Date Title
KR102158394B1 (ko) 반도체 장치 및 제조 방법
JP6127360B2 (ja) 半導体装置および半導体装置の製造方法
US11569123B2 (en) Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
KR102673911B1 (ko) 반도체 장치, 반도체 장치의 제조 방법 및 전자 장치
JP5994274B2 (ja) 半導体装置、半導体装置の製造方法、及び、電子機器
JP5982748B2 (ja) 半導体装置、半導体装置の製造方法、および電子機器
JP6031765B2 (ja) 半導体装置、電子機器、及び、半導体装置の製造方法
JP5975617B2 (ja) 固体撮像装置およびその製造方法ならびにカメラ
US7393715B2 (en) Manufacturing method for image pickup apparatus
TW201133810A (en) Solid-state image sensor and method of manufacturing the same
US10998370B2 (en) Semiconductor device with insulating layers forming a bonding plane between first and second circuit components, method of manufacturing the same, and electronic device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160502

R151 Written notification of patent or utility model registration

Ref document number: 5939184

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250