JP5930629B2 - シリコン半導体ウェハ - Google Patents

シリコン半導体ウェハ Download PDF

Info

Publication number
JP5930629B2
JP5930629B2 JP2011180450A JP2011180450A JP5930629B2 JP 5930629 B2 JP5930629 B2 JP 5930629B2 JP 2011180450 A JP2011180450 A JP 2011180450A JP 2011180450 A JP2011180450 A JP 2011180450A JP 5930629 B2 JP5930629 B2 JP 5930629B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
single crystal
ratio
rmax
defects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011180450A
Other languages
English (en)
Other versions
JP2011231012A (ja
Inventor
ザトラー アンドレアス
ザトラー アンドレアス
フォン アモン ヴィルフリート
フォン アモン ヴィルフリート
ヴェーバー マルティン
ヴェーバー マルティン
ヘックル ヴァルター
ヘックル ヴァルター
シュミット ヘルベルト
シュミット ヘルベルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2011231012A publication Critical patent/JP2011231012A/ja
Application granted granted Critical
Publication of JP5930629B2 publication Critical patent/JP5930629B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、ルツボ中に含まれる融液から界面で成長する単結晶を引き上げ、前記の引き上げられた単結晶から半導体ウェハを切り分けるシリコン半導体ウェハの製造方法において引き上げの間に熱を界面の中心に供給し、かつ界面に対して垂直方向の温度勾配であるG及び単結晶を融液から引き上げる引き上げ速度であるVを用いて、界面の中心から縁部までの比V/Gの半径方向プロフィールを制御する、シリコン半導体ウェハの製造方法に関する。
本発明は、前記方法により製造することができる無欠陥のシリコン半導体ウェハにも関する。シリコン半導体ウェハは、本発明の文脈において、OSF欠陥も、Aスワール欠陥も、30nmよりも大きいサイズを有するCOP欠陥も検出されない場合に無欠陥であるとされる。
方法は、本発明の文脈において、特に、少なくとも300mmの直径を有する単結晶を、ルツボから少なくとも0.5mm/minの速度で引き上げることでき、かつ半導体ウェハの全歩留まりに対して、高い歩留まりで無欠陥半導体ウェハを供給することができる場合に、経済的であるとされる。
DE103 39 792 A1は、シリコン単結晶を製造する方法を記載されていて、前記方法はその欠陥特性に関して最適化される。この研究の焦点は、内因性点欠陥及びその集合体並びにこのような欠陥の形成についての予測を可能にしているボロンコフモデル(Voronkov-Modell)にある。内因性点欠陥の場合に、シリコン格子間原子(interstitials)及び空孔とに区別される。単結晶が冷却される際に点欠陥が過飽和になると、シリコン格子間原子は集合体を形成し、この集合体は転移ループ(Aスワール欠陥、LPIT)及びより小さなクラスター(Bスワール欠陥)の形で検出することができる。過飽和の場合に、空孔が空孔集合体(ボイド)を形成し、これは検出方法に応じて特にCOP欠陥(crystal originated particies, COPs)、FPD(flow pattern defects)、LLS(localized light scatterers)又はDSOD(direct surface oxide defects)と言われる。シリコンの半導体ウェハは素子の製造のために重要な領域内にAスワール欠陥を有することはなく、かつできる限り素子の構造幅の範囲以上のサイズのCOP欠陥がないことを保証する必要がある。前記の必要性を満たす半導体ウェハは、その結晶格子が原則として小さなCOP欠陥又はBスワール欠陥又は両方の欠陥タイプを含んでいるにもかかわらず、しばしば無欠陥又はパーフェクトといわれる。ボロンコフモデルにより、結晶格子内へ過剰に組み込まれる内因性点欠陥タイプは、単結晶の引き上げ時に、主に単結晶を融液から引き上げる引き上げ速度Vと、成長する単結晶と融液との間の界面に対して垂直方向の温度勾配Gとの比に依存する。しばしば、モデル計算において、界面に対して垂直方向の温度勾配に代えて、融液表面に対して垂直方向の軸方向温度勾配も使用される。この比V/Gが臨界比を下回る場合には、過剰なシリコン格子間原子が生じる。臨界比を上回る場合に、空孔が優勢となる。空孔が過剰に存在する場合に、形成されるCOP欠陥のサイズは主に2つのプロセスパラメータに依存する、つまり既に述べた比V/Gと、ボイドの核形成温度の約1100℃〜1000℃までの範囲内で単結晶を冷却する速度とに依存する。このCOP欠陥は、従って、比V/Gを臨界比の近くにしかつ前記の温度範囲内での単結晶をより急速に冷却すればそでだけ小さくなる。従って、実際には、この2つのプロセスパラメータを単結晶の引き上げの間に制御して、空孔の過飽和により生じる欠陥を十分に小さくして、電子素子の製造の際に害にならないように努められる。素子の構造幅は各世代と共に小さくなるため、許される欠陥サイズも相応して小さくなる。
通常では石英からなるルツボの腐食により酸素は融液内へ侵入する。この酸素は、単結晶中でいわゆる小さな析出物(as grown bulk micro defects、BMD)を形成する。これは、所定の範囲内で望ましい、それというのも、これはそれ自体、金属不純物を結合(ゲッタリング)し、このような不純物を半導体ウェハの表面の領域から内部(バルク)へ移動させるために利用できるためである。
比V/Gが臨界比を僅かにだけ越える条件下で前記単結晶を引き上げる場合に、空孔と酸素原子との相互作用が、OSF欠陥(oxidation induced stacking faults)を引き起こす核も形成させる。このような核を有する領域(OSF領域)の存在は、通常では、単結晶からスライシングされた半導体ウェハを数時間約1100℃でウェット酸素中で酸化させ、それによりOSF欠陥を形成させることにより検出される。この欠陥タイプは、電子素子の機能適性に対して同様に不利であるため、例えばOSF欠陥の形成に必要な酸素より少ない酸素が単結晶中に運び込まれるように融液中の酸素濃度を低下させることにより、前記OSF形成を抑制するように努められる。このOSF領域は、例えば高い又は低い引き上げ速度を使用することによる比V/Gの変更によっても回避することができる。更に、OSF核の形成は、高い冷却速度(900℃での析出温度領域での)によって回避することができる。さらに、OSF欠陥の抑制のために、単結晶にとって僅かな濃度の水素を含有する場合が有利であることは公知である。
比V/Gの制御の場合の特別な難点は、単結晶の周辺が通常では中心よりもより速く冷却し、それにより比V/Gが中心から周辺に向かって低下するという事実から生じる。これにより、相応する制御にもかかわらず、中心では許容できない大きなCOP欠陥が形成され、及び/又は周辺領域でAスワール欠陥が形成されることになる。半径方向位置rに関するGの依存性G(r)は、従って、特に、大きな直径を有する無欠陥のシリコン半導体ウェハを経済的に製造すべき場合に考慮しなければならない。
上記のDE 103 39 792 A1では、下側から界面の中心へ向かって熱の輸送を生じさせることが提案されている。それにより2つの目的が達成される。一方で、熱輸送に関連する温度勾配Gの上昇により、それにより欠陥を生じさせることなく、引き上げ速度Vを相応して高めることが達成される。他方で、比V/Gの半径方向プロフィールは均質化され、つまり同等化されるため、前記比は界面の中心から縁部に向かって可能な限りわずかに変動し、かつ可能な限り臨界比付近にされる。この手法によって、300mmの直径を有する無欠陥半導体ウェハの製造が達成され、その際、単結晶は0.36mm/minの速度で引き上げることができる。
US 6,869,478 B2には、単結晶の方向に向かって湾曲する界面が、界面に対して垂直方向に最も高い温度勾配を生じることが記載されている。点欠陥を温度勾配の方向に向かって拡散させかつシリコン格子間原子を空孔よりも速く拡散させて、ボロンコフモデルを考慮しながら、さらに、前記界面の湾曲により生じるシリコン格子間原子の半径方向の拡散が界面の中心での空孔の濃度を高めることが記載されている。従って、空孔及びシリコン格子間原子の濃度に互いに相当するV/Gの比も、前記界面が単結晶方向に向かってより強く湾曲すればそれだけ、より低下する。
本発明の発明者は、欠陥分布の予測は、これが半径方向の拡散を考慮した場合であっても、単結晶を引き上げる速度が速くなればそれだけかつ単結晶の直径が大きくなればそれだけ、実験において観察された欠陥分布からより著しく相違することを確認した。
図1は、この観察に対する極端な例を示す。300mmの公称径を有するシリコン単結晶を、高い引き上げ速度で引き上げ、V/Gの不均一な半径方向プロフィールを調節した。中央領域では、V/Gは、ボロンコフモデルの予想通りにこの領域でAスワール欠陥の形成を期待できるように低く調節された。しかしながら、実際には30nmより大きな直径を有するCOP欠陥が見られた。縁部領域では、比V/Gは、そこで大きなCOP欠陥が形成されるように高く調節された。しかしながら、実際には、Aスワール欠陥が見られた。
この結果は、今まで先行技術で行われた比V/Gを調節し、その半径方向プロフィールを可能な限り変化させず、かつ可能な限り臨界比に一致させる手法は、無欠陥のシリコン半導体を経済的に製造すべき場合には有効でないことが示された。
DE103 39 792 A1 US 6,869,478 B2
従って、本発明の課題は、経済的に行われる方法を提供することによりこの状況を改善することであった。
本発明は、ルツボ中に含まれる融液から界面で成長する単結晶を引き上げ、前記の引き上げられた単結晶から半導体ウェハを切り分けるシリコン半導体ウェハの製造方法において、引き上げの間に熱を界面の中心に供給し、かつ界面に対して垂直方向の温度勾配であるG及び単結晶を融液から引き上げる引き上げ速度であるVを用いて、界面の中心から縁部までの比V/Gの半径方向プロフィールを制御し、かつ、その際、前記界面に接する単結晶中の熱機械応力場(thermomechanical stress fields)の効果を内因性点欠陥の発生に関して補償するように比V/Gの前記半径方向プロフィールを制御する、シリコン半導体ウェハの製造方法に関する。
集中的な研究により、発明者は、熱機械応力場が、この実験的所見を理解可能に説明できる可能な原因であると確認した。熱機械応力場は、意外にも内因性点欠陥の濃度に、ひいては欠陥形成に直接的に著しく影響を及ぼすことができる。発明者の認識によると、特に、無欠陥の半導体ウェハを供給する少なくとも300mmの直径を有する単結晶を経済的に引き上げるために、熱機械応力場の強度は減少させなければならず、その作用をV/Gの半径方向プロフィールの構成で補償しなければならない。
K. Tanahashi及びN. Inoue, Journal of Materials Science: Materials in Electronics 10 (1999) 359-363は、結晶化するシリコン中での熱機械応力場及び内因性点欠陥の拡散率及び溶解性に関するその作用に取り組んでいる。前記文献は、引っ張り応力の領域内ではシリコン格子間原子の形成が、圧縮応力の領域内では空孔の形成が熱力学的に促進されるが、そのモデル計算は前記欠陥形成に特別な影響を及ぼさないことも示すとする結論に達している。
しかしながら、本願発明の発明者は、前記熱機械応力場の影響は著しくなることがあることを認識し、かつ本発明は応力場の強度を制限しなければならないことを教示する。さらに、内因性点欠陥の発生に関してその影響を補償しなければならない。これは、単結晶の圧縮応力の下で生じかつ界面の中心領域に接する領域中の温度勾配Gは、界面の縁部領域に接しかつ単結晶の縁部にまで延びる、引っ張り応力の下で生じる領域中の温度勾配Gよりも大きく維持されることにより有利に生じる。圧縮応力の領域中でのより大きな温度勾配により、より多数のシリコン格子間原子が提供され、これは圧縮応力のために付加的に存在する空孔を消失させる。引張応力の領域中でのより小さな温度勾配により、より多数の空孔が提供され、これは引張応力のために付加的に存在するシリコン格子間原子を消失させる。結果として、空孔とシリコン格子間原子とのバランスのとれた関係が得られ、これは、無欠陥半導体ウェハの製造のための重要な前提条件であるために望ましい。
比V/Gに関して、本発明は、V/Gの可能な限り均一な半径方向プロフィールを達成しようとするのではなく、圧縮応力の領域内での界面での、臨界比より小さなV/Gを有し、かつ引っ張り応力の領域内での界面での、臨界比より大きなV/Gを有する不均一な半径方向プロフィールを達成しようとすることを教示する。前記臨界比は、平坦な界面の場合にボロンコフモデルに従う前提条件である比V/Gであり、それにより欠陥形成する過剰量の点欠陥は生じない。
図2には、比V/Gは熱機械応力場の領域内で、前記熱機械応力場の強度の増加と共に、臨界比から次第に大きく相違することを示す。期待すべき圧縮応力及び引っ張り応力は、シミュレーション計算により予想することができる。この計算のために、市販のプログラム、例えばSemiconductor Technology Research, Inc社のFlow Moduleプログラムを利用することができる。
図3は、特に、圧縮応力の領域内のV/Gと引っ張り応力の領域内のV/Gとの比が重要であることを示す。V/Gの半径方向プロフィールを、有利に(V/G)t/(V/G)cが少なくとも1.5より大きく、より有利に1.8より大きく、さらに有利に2より大きくなるように制御し、その際、(V/G)cは圧縮応力の下の領域内での最低の比V/Gであり、(V/G)tは引っ張り応力の下の領域内での最高の比V/Gである。もっぱらボロンコフモデルに合わせた、例えばDE 103 39 792 A1に記載されたような手法は、均一でかつ可能な限り臨界比から相違しないV/Gの半径方向プロフィールを達成しようとしている。さらに、シリコン格子間原子の半径方向の拡散率を考慮しかつ例えばUS 6,869,478 B2に記載されたような手法は、比(V/G)t/(V/G)cが未だに明らかに1.5を下回り、従ってほぼ均一であることを示すV/Gの半径方向プロフィールを開示している。最後に挙げた手法を用いて、最近の見方により無欠陥であると見なされるシリコン半導体ウェハを製造することはできるが、あまり経済的ではないと見なさなければならない方法によって製造できるにすぎない。本発明は、それというのも本発明による方法により、少なくとも300mmの直径を有しかつ少なくとも0.5mm/minの速度で経済的に引き上げられる単結晶から無欠陥のシリコンウェハを得ることもできるため、前記の欠点を克服している。
エピタキシャル半導体ウェハ及びSOIウェハの製造のための基板としても適している半導体ウェハは、公知のように引き上げられた単結晶から得られた無欠陥のシリコン半導体ウェハとは、特に酸素ストライプ又はドーパントストライプの傾き角θの半径方向プロフィールに関して簡単に区別することができる。このボロンコフモデルは、無欠陥の半導体ウェハ用の単結晶は、基本的に温度勾配Gを上昇させた場合にだけ極めて急速に引き上げることができることを予測している。こうして、引き上げ速度Vを高めることができかつ同時に臨界比V/Gを維持することができる。この上昇する熱供給は、界面が単結晶に対して凸型に湾曲する面の形を取る結果となる。この湾曲の程度は、高さhにより表すことができる。この高さは、融液の表面と界面の中心との間の距離と同じである。本発明により引き上げられる単結晶の場合に、界面の湾曲は著しい。この界面は等温面と解釈することもでき、つまり、同じ温度の位置により形成される面である。酸素及びドーパント、例えばホウ素、リン、ヒ素又はアンチモンが単結晶中に取り入れられる濃度は、界面の領域での温度に敏感に依存する。不可避な温度変動により、時間経過において界面の軸方向位置は僅かな程度変動するだけでなく、時間経過において変動する単結晶中への酸素及びドーパントの取り込みも変動する。この元素の多様な濃度は、界面のプロフィールにより形成される成長縞の形で見ることができる半導体ウェハを上から見た図では、前記成長縞はリングとして現れ、前記半導体ウェハの断面又は単結晶の部分の縦方向の断面を横から見た図では湾曲した線として現れる。前記の線の傾き角θのプロフィールは、単結晶の引き上げ時の界面の湾曲に関する情報を提供する。このような傾き角のプロフィールを有する単結晶は、これが無欠陥のシリコン半導体ウェハを提供する限り、本発明による方法でだけ製造することができるため、傾き角θのプロフィールは本発明による方法の適用についての明確な指標である。
従って、本発明は、OSF欠陥も、Aスワール欠陥も、30nmより大きなサイズを有するCOP欠陥も有しない、酸素又はドーパントの成長縞の半径方向プロフィールを有するシリコン半導体ウェハにおいて、水平線と成長縞に接する接線との間の傾き角θは、傾き角θがr/rmax=0.1〜r/rmax=0.9の範囲内で測定される場合(その際、rは接線が成長縞に接する半径方向位置であり、rmaxは半導体ウェハの半径を表す)に、不等式θ<−17x(r/rmax)により記載される角度で表される数値範囲にある、シリコン半導体ウェハにも関する。つまり半導体ウェハは、r/rmax=0.1〜r/rmax=0.9の範囲内に少なくとも1つの傾き角θが存在し、その値が前記不等式により設定された数値範囲にある限り、本発明による半導体ウェハである。
前記傾き角θがr/rmax=0.1〜r/rmax=0.9の範囲内で完全に前記の数値範囲内に留まる場合が有利である。この有利な定義によると、半導体ウェハは、つまりr/rmax=0.1〜r/rmax=0.9の範囲内で全ての傾き角θが前記不等式により設定された数値範囲内にある場合に本発明による半導体ウェハである。
傾き角θがr/rmax=0.1〜r/rmax=0.9の範囲内で完全に、変更された不等式−50x(r/rmax)<θ<−17x(r/rmax)により記載される数値範囲にとどまる場合が特に有利である。この特に有利な定義によると、半導体ウェハは、つまりr/rmax=0.1〜r/rmax=0.9の範囲内で全ての傾き角θが前記の変更された不等式により設定された数値範囲内にある場合に本発明による半導体ウェハである。
図4では、本発明による半導体ウェハが先行技術による半導体ウェハとどのように異なるかをグラフにより示す。傾き角θを半導体ウェハの半径にわたりプロットした場合、本発明による半導体ウェハの場合にだけ、前記の特定の不等式で記載された範囲内で明らかな曲線を生じる。この範囲は0.1〜0.9の半径方向位置r/rmaxに限定される、それというのも境界を接する範囲中の傾き角θは不正確に測定できるにすぎないためである。比較のために、図4には、US 6,869,478 B2又はDE 103 39 792 A1に記載された方法により製造された半導体ウェハについて生じる傾き角θのプロフィールも記載する。
本発明による半導体ウェハは、酸素及び少なくとも1種のドーパントの他に、有利に少なくとも1種の代表的な元素の炭素、窒素及び水素も含有する。窒素が存在する場合に、その濃度は有利に2.0×1013〜1.0×1015原子/cm3である。炭素、窒素又は両方の元素の存在は、BMDの形成を促進し、従って、ゲッター能力を改善する。これは酸素濃度が比較的低い場合に特に有利である。水素の存在は、OSF欠陥の形成を抑制する。従って、これは酸素濃度が比較的高い場合に特に有利である。
比V/Gの半径方向プロフィールを本発明により制御するために、基本的に、前記パラメータの一つに影響を及ぼすことが知られている全ての処置が挙げられる。可能な限り経済的に、従って可能な限り速く引き上げなければならないという条件に従って、引き上げ速度を変更する許容範囲は僅かであるため、大抵の措置は、温度勾配Gの半径方向プロフィールを、特に圧縮応力及び引っ張り応力の領域内で、本発明の基準に従って調節することに向けられる。これは、単結晶の近傍の周辺領域、いわゆる「ホットゾーン」の適切な形成及び影響によって、ひいては単結晶への熱の供給及び単結晶からの熱の搬出の適切な措置によっても最適に達成される。例えばDE 103 39 792 A1に既に比V/Gの制御のために記載された措置が特に有利である。前記措置はこの文献の言及により、本発明の明らかな要素としても通用する。特に挙げられる例は熱源の使用であり、前記熱源により特別な程度で熱を界面の中心に輸送することができ、これは特にルツボ中心の下方に配置されかつルツボと共に上昇及び加工することができるヒーターの形態である。このようなヒーターは、ルツボ底部で、ルツボ底部の中心で明らかな温度最大値を有する半径方向の温度プロフィールを生じさせる場合に、特に有利である。付加的に、前記ルツボ底部は、ルツボの下方に固定配置され、従って単結晶の引き上げ時にルツボと一緒に引き上げられない熱源を用いて加熱することができる。ルツボを取り囲む通常の側面加熱器と一緒に、有利に3つの経路で熱は融液に供給される。界面の中心に向かう有利な熱輸送は、ルツボと単結晶との同じ向きの回転によって、それにより達成されるGの上昇があまり明らかでない場合でも生じさせることができる。磁場、特に水平磁界又はCUSP磁界又は移動磁界の付加的な使用によって、単結晶中の酸素濃度が制限できるばかりでなく、熱輸送に影響を及ぼすことができる。特別にCUSP磁界は、界面の中心に上方向に向かって熱を輸送する融液流を集束するための手段として適している。この作用は、CUSP磁界の中立面が軸対称の水平磁界と同様であり、融液の表面からの距離が少なくとも50mmである場合に特に明らかである。温度勾配Gを高めるための更なる機器は、単結晶を取り囲みかつ単結晶から熱を有効に搬送する冷却器である。同様に、温度勾配Gを制御し、さらに単結晶中の熱機械応力を低減させるために、界面に接する単結晶の縁部を加熱する熱源が適していて、これは融液の表面付近で単結晶を取り囲む環状ヒーターの形態であるのが特に有利である。
環状ヒーター及び冷却器は、有利に、単結晶の表面での軸方向温度プロフィールが、少なくとも1つの変曲点を有する曲線によって描くことができるように運転され、つまり少なくとも3つの次数の多項式により近似することができ、従って、US6,869,478 B2に記載された放物線状の温度プロフィールとは異なっている。有利な軸方向の温度プロフィールは図5に図示されている。この単結晶は、有利に、界面の中心と融液の表面との間の高さhよりも長い、融液表面からの距離まで冷却しない。
図6aと6bとは、大きな単結晶を急速に引き上げる際に、一方でV/Gの半径方向プロフィールを可能な限り均質にかつ臨界比付近に保持する手法(図6a)で処理し、他方で本発明による手法(図6b)で処理する場合の、温度勾配Gの半径方向プロフィール及び熱機械応力場の強度を比較して示す。V/Gの半径方向プロフィールが均一である場合に、単結晶中で、界面の中心領域に接する極めて明らかな圧縮応力を有する領域と、単結晶の縁部領域及び界面に接する極めて明らかな引っ張り応力を有する領域とが形成される。これは、臨界比に調節された比V/Gがこの両方の領域で、内因性点欠陥の欠陥形成する過剰量を抑制するために必要な値から明らかに相違する結果となる。これに対して、図6bでは等温線の異なる間隔が示され、本発明による方法を用いて比V/Gのこのような不利な調節は行われない。圧縮応力の領域ではより高い温度勾配Gが調節され、引っ張り応力の領域ではより低い温度勾配Gが調節され、その結果、内因性点欠陥の欠陥形成する過剰量が生じることは抑制される。図6bは、さらに、環状ヒーターの使用により応力場の強度は弱まり、従ってV/Gの半径方向プロフィールを本発明に適合させることにより欠陥形成へのその影響に対向することがより容易となることを示す。この高さhは有利に少なくとも20mmである。
単結晶中の酸素濃度は、有利に同様に制御され、OSF欠陥の形成を促進するような条件で単結晶を引き上げた場合であってもOSF欠陥を生じさせない。他方で、有利に十分な酸素が存在し、それにより酸素析出物(BMD)についての十分な核形成中心が存在しているのも好ましい。ASTM規格F121−83による濃度は5×1017原子/cm3から6.5×1017原子/cm3の範囲内に調節するのが有利である。この酸素濃度は、有利に、電磁コイルにより作成される電界強度、引き上げ装置中の圧力、及び不活性ガス、例えばアルゴンが引き上げ装置を通過するように導入される時間単位当たりの流量又はこれらの制御機器の組合せによって制御される。単結晶中の酸素濃度は融液流に依存する。単結晶とルツボとが同じ向きで回転する場合、例えばルツボ回転を高めることにより高い酸素含有量が生じる。融液中で少なくとも10mT(7960A/m)〜80mT(63700A/m)の引き上げ軸の範囲内での電界強度、並びに0.004〜0.03mbar/(l/h)の圧力−流量比が特に有利である。
本発明の観察についての極端な例を示す図。 比V/Gは熱機械応力場の領域内で、前記熱機械応力場の強度の増加と共に、臨界比から次第に大きく相違することを示す図。 圧縮応力の領域内のV/Gと引っ張り応力の領域内のV/Gとの比が重要であることを示す図。 本発明による半導体ウェハと先行技術による半導体ウェハとが異なることを示す図。 本発明による有利な軸方向の温度プロフィールを示す図。 先行技術による温度勾配Gの半径方向プロフィール及び熱機械応力場の強度を示す図。 本発明による手法による温度勾配Gの半径方向プロフィール及び熱機械応力場の強度を示す図。 本発明による半導体ウェハを製造するための装置を示す図。 単結晶中で熱機械応力場を示す図。 引き上げられた単結晶の片の板状の縦断面図。 傾き角θの半径方向プロフィールを示す図。
比較例:
可能な限り多くの無欠陥半導体ウェハを得ることを目的として、シリコン単結晶を0.65mm/minの速度で引き上げることを試験した。この目的を達成するために、比V/Gの半径方向プロフィールを、DE 103 39 792 A1に記載されたできる限り均一にかつ臨界比にある半径方向プロフィールを得る手法に従って制御した。臨界比との最大の相違は、実際に9%よりも大きくなかった。しかしながら、この手法を用いて、無欠陥の半導体ウェハを得ることはできなかった。
実施例:
本発明による半導体ウェハを製造するために、比較例の場合と同じ装置を使用した。
図7に示された装置は、融液を含有するルツボ8と、前記ルツボを取り囲む側面ヒーター6、並びに熱シールド2を有する。さらに、CUPS磁界を作成する2つの相互に向かい合う電磁場コイル5と、成長する単結晶9の界面の中心に向かって熱を搬送するための前記ルツボと一緒に引き上げ可能な底部ヒーター10を有する。この引き上げ装置の他の特徴は、固定式底部ヒーター7、単結晶を取り囲む、水で冷却されかつ内面が黒色化された冷却器1、並びに環状ヒーター3である。
このホットゾーンについて、シミュレーション計算を用いて、単結晶中で熱機械応力場を表したマップを作成した。シミュレーションプログラムとして、弾性応力を二次元的に軸対称でかつ等方性に計算する、既に記載したプログラムFlow Moduleを使用した。この計算は、シリコンのヤング率E=150GPa、ポアソン比ν=0.25及び線形膨張係数α=2.6×10-6/Kに基づく。図8に示すように、圧縮応力の領域内で−26MPaまでの熱機械応力が見られ、引っ張り応力の領域内で7.53MPaまでの熱機械応力が見られた。この知見を考慮するために、V/Gの半径方向プロフィールを変更し、図3のグラフに応じて、約1.93の比(V/G)t/(V/G)c、0.7の(V/G)c/(V/G)crit及び1.35の(V/G)t/(V/G)crit及び臨界比として(V/G)critで調節した。
この条件下で0.6mm/minの速度で引き上げた単結晶から、300mmの直径を有する無欠陥のシリコン半導体ウェハを高い歩留まりで得ることができた。この半導体ウェハに関して、Aスワール欠陥も、FPDも、OSF欠陥も検出できなかった。COP欠陥に関する試験は、Mitsui, Mining社のタイプMO−4の散乱レーザー光測定器を用いて、例えばNakai et al.著、Jap. Journal of Applied Physics, Vol.43, No.4A, 2004, pp.1247-1253に記載されている適用を行った。30nmより大きな直径を有するCOP欠陥が見られなかった。
図9a及び9bは、ドーパント縞のプロフィールを表したフォトスキャニングの結果を示す。この方法の場合に、電荷キャリアをレーザー光により励起させ、電気的に検出する。図9aは、引き上げられた単結晶の80mmの長さの片の板状の縦断面の側面図を示す。図9bには、どのような傾き角θの半径方向プロフィールが半導体ウェハの断面の側面図の評価により確認されたかを示す。実施例中で確認された傾き角θの半径方向プロフィールは、図4に示されたプロフィールに相当する。
傾き角θの半径方向プロフィールは、これとは別に又はドーパント縞のプロフィール評価のため補足して、酸素縞の同様の評価によって確認することができる。この酸素縞は、熱処理による酸素の析出後に断片をエッチングしかつUV光の斜めからの入射の下で評価することにより表される。

Claims (4)

  1. OSF欠陥も、Aスワール欠陥も、30nmより大きなサイズを有するCOP欠陥も有しない、酸素又はドーパントの成長縞の半径方向プロフィールを有するシリコン半導体ウェハにおいて、水平線と成長縞に接する接線との間の傾き角θは、傾き角θがr/rmax=0.1〜r/rmax=0.9の範囲内で測定される場合(その際、rは接線が成長縞に接する半径方向位置であり、rmaxは半導体ウェハの半径を表す)に、例外なく不等式−50°x(r/rmax)<θ<−23°x(r/rmax)により記載される角度で表される数値範囲にあり、
    前記ウェハは少なくとも300mmの直径を有し、単結晶から切り出されたものである、シリコン半導体ウェハ。
  2. 炭素、窒素及び水素の元素からなる元素のグループからの少なくとも1種の元素の添加を有する、請求項1に記載の半導体ウェハ。
  3. 2.0×1013〜1.0×1015原子/cm3の窒素濃度を有する、請求項1または2
    に記載の半導体ウェハ。
  4. 5×1017原子/cm3〜6.5×1017原子/cm3の酸素濃度を有する、請求項1から3までのいずれか1項記載の半導体ウェハ。
JP2011180450A 2007-02-02 2011-08-22 シリコン半導体ウェハ Active JP5930629B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007005346.2A DE102007005346B4 (de) 2007-02-02 2007-02-02 Halbleiterscheiben aus Silicium und Verfahren zu deren Herstellung
DE102007005346.2 2007-02-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008022904A Division JP4819833B2 (ja) 2007-02-02 2008-02-01 シリコン半導体ウェハの製造方法及びシリコン半導体ウェハ

Publications (2)

Publication Number Publication Date
JP2011231012A JP2011231012A (ja) 2011-11-17
JP5930629B2 true JP5930629B2 (ja) 2016-06-08

Family

ID=39597396

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008022904A Active JP4819833B2 (ja) 2007-02-02 2008-02-01 シリコン半導体ウェハの製造方法及びシリコン半導体ウェハ
JP2011180450A Active JP5930629B2 (ja) 2007-02-02 2011-08-22 シリコン半導体ウェハ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008022904A Active JP4819833B2 (ja) 2007-02-02 2008-02-01 シリコン半導体ウェハの製造方法及びシリコン半導体ウェハ

Country Status (7)

Country Link
US (2) US8043427B2 (ja)
JP (2) JP4819833B2 (ja)
KR (1) KR100953361B1 (ja)
CN (2) CN101302646B (ja)
DE (1) DE102007005346B4 (ja)
SG (1) SG144857A1 (ja)
TW (1) TWI363108B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4710247B2 (ja) * 2004-05-19 2011-06-29 株式会社Sumco 単結晶製造装置及び方法
JP2006069841A (ja) * 2004-09-02 2006-03-16 Sumco Corp 磁場印加式シリコン単結晶の引上げ方法
DE102006060359B4 (de) * 2006-12-20 2013-09-05 Siltronic Ag Verfahren und Vorrichtung zur Herstellung von Halbleiterscheiben aus Silicium
DE102009056638B4 (de) * 2009-12-02 2013-08-01 Siltronic Ag Verfahren zum Ziehen eines Einkristalls aus Silizium mit einem Abschnitt mit gleich bleibendem Durchmesser
DE102009057593A1 (de) * 2009-12-09 2011-06-16 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102010007460B4 (de) 2010-02-10 2013-11-28 Siltronic Ag Verfahren zum Ziehen eines Einkristalls aus Silicium aus einer in einem Tiegel enthaltenen Schmelze und dadurch hergestellter Einkristall
JP2012142455A (ja) * 2010-12-29 2012-07-26 Siltronic Ag アニールウエハの製造方法
JP2013129564A (ja) * 2011-12-21 2013-07-04 Siltronic Ag シリコン単結晶基板およびその製造方法
RU2530203C2 (ru) * 2012-09-13 2014-10-10 Владимир Александрович Филоненко Способ создания межсоединений в полупроводниковых лазерах
CN104047052B (zh) * 2013-03-11 2018-10-19 三菱综合材料株式会社 半导体装置用硅部件及半导体装置用硅部件的制造方法
US8907494B2 (en) 2013-03-14 2014-12-09 International Business Machines Corporation Electrical leakage reduction in stacked integrated circuits having through-silicon-via (TSV) structures
TW201440124A (zh) * 2013-04-12 2014-10-16 Wafer Works Corp 低應力之磊晶用的矽晶圓
JP6044530B2 (ja) * 2013-12-05 2016-12-14 株式会社Sumco シリコン単結晶の育成方法
JP6263999B2 (ja) * 2013-12-05 2018-01-24 株式会社Sumco シリコン単結晶の育成方法
DE102016209008B4 (de) * 2016-05-24 2019-10-02 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium, Vorrichtung zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium und Halbleiterscheibe aus einkristallinem Silizium
JP6604338B2 (ja) * 2017-01-05 2019-11-13 株式会社Sumco シリコン単結晶の引き上げ条件演算プログラム、シリコン単結晶のホットゾーンの改良方法、およびシリコン単結晶の育成方法
DE102019208670A1 (de) * 2019-06-14 2020-12-17 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben aus Silizium
DE102019211609A1 (de) 2019-08-01 2021-02-04 Siltronic Ag Verfahren zum Ziehen eines Einkristalls aus Silizium gemäß der Czochralski-Methode aus einer Schmelze
JP7218708B2 (ja) * 2019-10-29 2023-02-07 株式会社Sumco 点欠陥シミュレーター、点欠陥シミュレーションプログラム、点欠陥シミュレーション方法、シリコン単結晶の製造方法および単結晶引き上げ装置
EP4321656A1 (de) 2022-08-09 2024-02-14 Siltronic AG Verfahren zum herstellen eines monokristallinen kristalls aus silizium

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3085146B2 (ja) * 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JP4158237B2 (ja) 1998-08-24 2008-10-01 株式会社Sumco 高品質シリコン単結晶の育成方法
JP4218080B2 (ja) * 1998-07-30 2009-02-04 信越半導体株式会社 シリコン単結晶ウエーハ及びその製造方法
EP1125009B1 (en) * 1998-10-14 2002-12-18 MEMC Electronic Materials, Inc. Method for accurately pulling a crystal
TW505710B (en) * 1998-11-20 2002-10-11 Komatsu Denshi Kinzoku Kk Production method for silicon single crystal and production device for single crystal ingot, and heat treating method for silicon single crystal wafer
JP4079548B2 (ja) * 1999-04-30 2008-04-23 株式会社荏原製作所 結晶の連続引き上げ装置
JP4357068B2 (ja) 1999-05-11 2009-11-04 Sumco Techxiv株式会社 単結晶インゴット製造装置及び方法
US6458202B1 (en) * 1999-09-02 2002-10-01 Memc Electronic Materials, Inc. Process for preparing single crystal silicon having uniform thermal history
JP4808832B2 (ja) * 2000-03-23 2011-11-02 Sumco Techxiv株式会社 無欠陥結晶の製造方法
JP2003002785A (ja) * 2001-06-15 2003-01-08 Shin Etsu Handotai Co Ltd 表層部にボイド無欠陥層を有する直径300mm以上のシリコン単結晶ウエーハおよびその製造方法
CN1327041C (zh) * 2002-11-12 2007-07-18 Memc电子材料有限公司 用于生长单晶锭的拉晶机和方法
DE10259588B4 (de) * 2002-12-19 2008-06-19 Siltronic Ag Verfahren und Vorrichtung zur Herstellung eines Einkristalls aus Silicium
KR100588425B1 (ko) * 2003-03-27 2006-06-12 실트로닉 아게 실리콘 단결정, 결정된 결함분포를 가진 실리콘 단결정 및 실리콘 반도체 웨이퍼의 제조방법
DE10339792B4 (de) 2003-03-27 2014-02-27 Siltronic Ag Verfahren und Vorrichtung zur Herstellung eines Einkristalls aus Silicium
JP2005206391A (ja) * 2004-01-20 2005-08-04 Shin Etsu Handotai Co Ltd シリコン単結晶基板の抵抗率保証方法及びシリコン単結晶基板の製造方法並びにシリコン単結晶基板
US7371283B2 (en) * 2004-11-23 2008-05-13 Siltron Inc. Method and apparatus of growing silicon single crystal and silicon wafer fabricated thereby
US7442251B2 (en) 2005-06-20 2008-10-28 Sumco Corporation Method for producing silicon single crystals and silicon single crystal produced thereby
US7819972B2 (en) * 2005-06-20 2010-10-26 Sumco Corporation Method for growing silicon single crystal and method for manufacturing silicon wafer
JP4806974B2 (ja) * 2005-06-20 2011-11-02 株式会社Sumco シリコン単結晶育成方法
DE102007027111B4 (de) * 2006-10-04 2011-12-08 Siltronic Ag Siliciumscheibe mit guter intrinsischer Getterfähigkeit und Verfahren zu ihrer Herstellung

Also Published As

Publication number Publication date
CN102174710B (zh) 2015-02-11
DE102007005346A1 (de) 2008-08-14
US20080187736A1 (en) 2008-08-07
JP2011231012A (ja) 2011-11-17
TW200833881A (en) 2008-08-16
DE102007005346B4 (de) 2015-09-17
JP4819833B2 (ja) 2011-11-24
CN101302646A (zh) 2008-11-12
CN102174710A (zh) 2011-09-07
SG144857A1 (en) 2008-08-28
KR20080072548A (ko) 2008-08-06
JP2008189544A (ja) 2008-08-21
US20110316128A1 (en) 2011-12-29
KR100953361B1 (ko) 2010-04-20
US8043427B2 (en) 2011-10-25
CN101302646B (zh) 2011-10-05
US8231725B2 (en) 2012-07-31
TWI363108B (en) 2012-05-01

Similar Documents

Publication Publication Date Title
JP5930629B2 (ja) シリコン半導体ウェハ
JP4814207B2 (ja) シリコン半導体ウェハを製造する方法及び装置
US6893499B2 (en) Silicon single crystal wafer and method for manufacturing the same
US9650725B2 (en) Method for manufacturing a defect-controlled low-oxygen concentration silicon single crystal wafer
KR101985939B1 (ko) 다결정 실리콘 로드
WO2006117939A1 (ja) シリコンウェーハの製造方法
JP5163459B2 (ja) シリコン単結晶の育成方法及びシリコンウェーハの検査方法
US10100430B2 (en) Method for growing silicon single crystal
JP2010222241A (ja) Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法
JP5145721B2 (ja) シリコン単結晶の製造方法および製造装置
US20100127354A1 (en) Silicon single crystal and method for growing thereof, and silicon wafer and method for manufacturing thereof
JP4710905B2 (ja) 単結晶の製造方法
WO2014155985A1 (ja) シリコン単結晶製造装置およびこれを用いたシリコン単結晶製造方法
JP2009274888A (ja) シリコン単結晶製造方法及びシリコン単結晶ウェーハ
TWI439583B (zh) 直徑至少為450毫米之由矽組成之半導體晶圓之製造方法以及直徑為450毫米之由矽組成之半導體晶圓
JP5928363B2 (ja) シリコン単結晶ウエーハの評価方法
JP5724890B2 (ja) シリコン単結晶ウエーハ、その酸素析出量の面内均一性評価方法、シリコン単結晶の製造方法
JP4842861B2 (ja) シリコン単結晶の製造方法
WO2007007479A1 (ja) 単結晶の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110831

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141017

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141210

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150123

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160426

R150 Certificate of patent or registration of utility model

Ref document number: 5930629

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250