CN101302646B - 硅半导体晶片及其制造方法 - Google Patents

硅半导体晶片及其制造方法 Download PDF

Info

Publication number
CN101302646B
CN101302646B CN2008100035429A CN200810003542A CN101302646B CN 101302646 B CN101302646 B CN 101302646B CN 2008100035429 A CN2008100035429 A CN 2008100035429A CN 200810003542 A CN200810003542 A CN 200810003542A CN 101302646 B CN101302646 B CN 101302646B
Authority
CN
China
Prior art keywords
monocrystalline
phase interface
ratio
zone
defective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100035429A
Other languages
English (en)
Other versions
CN101302646A (zh
Inventor
A·扎特勒
W·v·阿蒙
M·韦伯
W·黑克尔
H·施密特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN101302646A publication Critical patent/CN101302646A/zh
Application granted granted Critical
Publication of CN101302646B publication Critical patent/CN101302646B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及用于制造硅半导体晶片的方法，其包括由坩埚内所含的熔体拉伸在相界面处生长的单晶，并从所拉伸的单晶切割半导体晶片。在拉伸单晶期间传导热量至相界面的中心，并控制从相界面的中心直至边缘的比例V/G的径向分布，其中G是垂直于相界面的温度梯度，而V是由熔体拉伸单晶的拉伸速率。控制比例V/G的径向分布，从而补偿单晶内与相界面相邻的热机械应力场对于固有点缺陷的产生的影响。本发明还涉及可利用该方法制造的不含缺陷的硅半导体晶片。

Description

硅半导体晶片及其制造方法
技术领域
本发明涉及用于制造硅半导体晶片的方法，其包括由坩埚内所含的熔体拉伸在相界面处生长的单晶，并从所拉伸的单晶切割半导体晶片，其中在拉伸单晶期间传导热量至相界面的中心，并控制从相界面的中心直至边缘的比例V/G的径向分布，其中G是垂直于相界面的温度梯度，而V是由熔体拉伸单晶的拉伸速率。
本发明还涉及可利用该方法制得的不含缺陷的硅半导体晶片。在本发明范畴内，若无法检测到尺寸大于30nm的OSF缺陷、A螺旋缺陷(A-Swirl-Defekte)及COP缺陷，则硅半导体晶片被认为是不含缺陷的。
背景技术
在本发明范畴内，若一种方法尤其是能够以至少0.5mm/min的速率由坩埚拉伸直径至少为300mm的单晶，并且基于半导体晶片的总产量以高产率提供不含缺陷的半导体晶片，则被认为是经济上可行的。
DE10339792A1描述了用于制造硅单晶的MCZ法，其最优化了它们的缺陷特性。关注的焦点在于固有点缺陷及其附聚物，以及能够预测这些缺陷的形成的Voronkov模型。在固有点缺陷的情况下，在间隙硅原子(interstitial)及空位之间加以区分。若在单晶冷却时点缺陷处于过饱和状态，则间隙硅原子形成附聚物，其能够以位错环(A螺旋缺陷，A-Swirl-Defekte，LPIT)及更小的团簇(B螺旋缺陷，B-Swirl-Defekte)的形式检测出。空位在过饱和时形成空位附聚物(void)，这取决于检测方法被称作COP缺陷(“晶体原生颗粒”)、FPD(“流体图案缺陷”)、LLS(“局部光散射体”)或DSOD(“直接表面氧化物缺陷”)。必须注意硅半导体晶片在与元件制造相关的区域内不具有A螺旋缺陷，并且尽可能不含其尺寸在元件的结构宽度的范围内或更大的COP缺陷。符合这些要求的半导体晶片通常被称作无缺陷或完美的，虽然它们的晶格通常含有更小的COP缺陷或B螺旋缺陷或两种缺陷类型。根据Voronkov模型，在拉伸单晶时过量引入晶格内的固有点缺陷类型主要取决于从熔体拉伸单晶的拉伸速率V同垂直于生长的单晶与熔体之间的相界面的温度梯度G的比例。通常代替垂直于相界面的温度梯度，垂直于熔体表面取向的轴向温度梯度也被用于模型计算中。若比例V/G低于临界比例，则形成过量的间隙硅原子。若超过临界值，则主要是空位。若存在过量的空位，则形成的COP缺陷的尺寸主要取决于2个加工参数，即前述的比例V/G以及单晶在大约1100℃至1000℃的范围内的空位附聚物的形核温度下冷却的速率。因此，比例V/G越接近临界值，并且单晶在所述温度范围内冷却得越迅速，则COP缺陷越小。因此，人们实际上致力于在拉伸单晶期间控制这2个加工参数，以保持由于空位的过饱和形成的缺陷足够小，从而在制造电子元件时不会发生干扰。因为元件的结构宽度一代一代减小，所以容许的缺陷尺寸相应地减小。
由于通常包含石英的坩埚的腐蚀，氧被引入熔体内。氧在单晶内形成小的所谓的析出物(生长块体微缺陷，BMD)。这在某些范畴内是期望的，因为它们可以粘结(吸收)金属杂质，可以由此使杂质远离表面区域进入半导体晶片内部(“块体”)。
若在比例V/G仅仅稍微超过临界值的条件下拉伸单晶，则空位与氧原子的相互作用还形成导致OSF缺陷(“氧诱发层错”)的种子。通常在约1100℃下在潮湿的氧气中氧化从单晶切割下的半导体晶片几个小时从而形成OSF缺陷，由此检验具有该种子的区域(OSF区域)的存在。因为该缺陷类型对于电子元件的功能完整性同样是不利的，所以人们致力于抑制OSF的形成，例如通过降低熔体内的氧浓度，从而使引入单晶内的氧少于用于形成OSF缺陷所需的氧。OSF区域还可以通过改变比例V/G而加以避免，例如通过采用更高或更低的拉伸速率。此外，OSF种子的形成可以通过更高的冷却速率(在900℃下析出的温度范围内)而减少。此外已知为了避免OSF缺陷单晶含有低浓度的氢是有利的。
在控制比例V/G时特别的困难是由于单晶在边缘处通常比中心冷却得更迅速，因此比例V/G从中心向边缘下降。虽然相应地加以控制，但是这仍然会导致在中心形成不可接受的大的COP缺陷和/或在边缘区域内形成A螺旋缺陷。因此，若经济地制造具有更大直径的不含缺陷的硅半导体晶片，则必须特别考虑G与径向位置r的关系G(r)。
在上述的DE10339792A1中建议，诱发从下朝着相界面的中心取向的热量传导。这是用于实现两个目标。一方面，通过与热传导相关的温度梯度G的升高实现拉伸速率V的相应提高，而不会由此产生缺陷。另一方面，使比例V/G的径向分布均匀化，即均衡化，从而使由相界面的中心向边缘的改变尽可能小，并且尽可能接近于临界比例。利用该策略，能够制造直径为300mm的不含缺陷的半导体晶片，其中可以0.36mm/min的速率拉伸单晶。
在US6,869,478 B2中描述了在单晶方向上弯曲的相界面产生最大程度垂直于相界面的温度梯度。在考虑Voronkov模型的情况下，根据该模型点缺陷在温度梯度的方向上扩散，而间隙硅原子比空位扩散得更迅速，此外还描述了通过相界面的弯曲诱发的间隙硅原子的径向扩散提高了相界面的中心处的空位浓度。因此，空位与间隙硅原子的浓度相互对应的比例V/G越低，则相界面朝向单晶的弯曲越强。
本发明的发明人发现，即使考虑径向扩散，拉伸单晶的速率越快，并且单晶的直径越大，则缺陷分布的预测与在实验中发现的缺陷分布的偏差越大。
图1所示为这些发现的极端实施例。以高拉伸速率拉伸名义直径为300mm的硅单晶，并调节不均匀的V/G径向分布。在中心区域内将V/G调低，从而根据Voronkov模型的预测可以期待在该区域内形成A螺旋缺陷。但实际上发现了直径大于30nm的COP缺陷。在边缘区域内，将比例V/G调高，从而在此应形成大的COP缺陷。但实际上发现了A螺旋缺陷。
这些结果表明，若经济地制造不含缺陷的硅半导体晶片，则目前在现有技术中遵循的用于调节比例V/G使其径向分布尽可能不改变并且尽可能地对应于临界比例的策略无法实现。
因此，本发明的目的在于通过提供经济地实施的方法而弥补该状况。
发明内容
本发明涉及用于制造硅半导体晶片的方法，其包括由坩埚内所含的熔体拉伸在相界面处生长的单晶，并从所拉伸的单晶切割半导体晶片，其中在拉伸单晶期间传导热量至相界面的中心，并控制从相界面的中心直至边缘的比例V/G的径向分布，其中G是垂直于相界面的温度梯度，而V是由熔体拉伸单晶的拉伸速率，并控制比例V/G的径向分布，从而补偿单晶内与相界面相邻的热机械应力场对于固有点缺陷的产生的影响。
本发明的发明人通过深入的研究将热机械应力场认为是似乎能够解释实验发现的可能的原因。热机械应力场能够影响固有点缺陷的浓度，并出人意料地因此还强烈地直接影响缺陷的形成。根据本发明的发明人的发现，必须降低热机械应力场的强度，并且补偿其对V/G的径向分布的构形的影响，从而尤其是可以经济地拉伸直径至少为300mm的提供不含缺陷的半导体晶片的单晶。
K.Tanahashi和N.Inoue的Journal of Materials Science：Materials inElectronics 10(1999)359-363研究了结晶的硅内的热机械应力场及其对固有点缺陷的扩散性和溶解性的影响。虽然其结论是，在热力学上促进在拉应力区域内形成间隙硅原子，而在压应力区域内形成空位，其模型计算还表明，这不会对缺陷的形成发挥任何特别的作用。
但是本发明的发明人发现，热机械应力场的影响会变强，本发明教导必须限制应力场的强度。这是针对性地通过使与相界面的中心区域相邻的单晶处于压应力下的区域内的温度梯度G保持高于与相界面的边缘区域相邻并延伸至单晶边缘的处于拉应力下的区域而实现的。通过压应力区域内更高的温度梯度产生更多数量的间隙硅原子，由于压应力而额外地消除存在的空位。通过拉应力区域内更低的温度梯产生更多数量的空位，由于拉应力而额外地消除了存在的间隙硅原子。其结果是获得空位与间隙硅原子的平衡的比例。这是人们所期望的，因为它是制造不含缺陷的半导体晶片的决定性的前提条件。
关于比例V/G，本发明教导无需努力达到V/G尽可能均匀的径向分布，而是其中相界面处压应力区域内的V/G小于临界比例而相界面处拉应力区域内的V/G大于临界比例的不均匀的径向分布。临界比例是根据Voronkov模型在平面的相界面的情况下使固有点缺陷不会过量而形成缺陷的前提条件的比例V/G。
图2所示为热机械应力场区域内的比例V/G随着热机械应力场强度的增加而必须与临界比例的偏差持续增大的情况。可以通过模拟计算预先得出期待的压应力和拉应力。该计算可以利用可商购的程序，例如Semiconductor Technology Research，Inc.的程序Flow Module。
图3所示特别是压应力区域内的V/G与拉应力区域内的V/G之间的比例。优选控制V/G的径向分布，从而使(V/G)t/(V/G)c至少大于1.5，优选大于1.8，更优选大于2，其中(V/G)c是处于压应力下的区域内的最小比例V/G，而(V/G)t是处于拉应力下的区域内的最大比例V/G。仅基于Voronkov模型的策略，例如DE10339792A1所述，努力达到均匀并且尽可能不偏离临界比例的V/G的径向分布。此外考虑了间隙硅原子的径向扩散性的策略，例如US6,869,478B2中所述，公开了V/G的径向分布，其中比例(V/G)t/(V/G)c总是明显低于1.5，因此可以认为几乎是均匀的。虽然利用最后所述的策略能够制造根据现代的观点被认为是不含缺陷的硅半导体晶片，但这仅通过被认为是不够经济的方法实现。本发明克服了该缺点，因为根据本发明的方法甚至能够由单晶获得直径至少为300mm的不含缺陷的硅半导体晶片，并以至少0.5mm/min的速率经济地进行拉伸。
特别通过氧或掺杂剂条纹的方位角θ的径向分布，这些也适合用作制造外延半导体晶片和SOI晶片的基材的半导体晶片也可以容易地区别于来自以已知的方式拉伸的单晶的不含缺陷的硅半导体晶片。根据Voronkov模型预测，若温度梯度G上升，则不含缺陷的半导体晶片的单晶原则上仅能迅速地进行拉伸。仅以此方式可以提高拉伸速率V，同时保持临界比例V/G。提高导入的热量导致相界面具有朝向单晶凸起弯曲的面的形状。弯曲的程度可以通过高度h给出，其等于熔体表面与相界面中心之间的距离。对于根据本发明拉伸的单晶，相界面的弯曲是相当大的。相界面还可以理解为等温面，即由主要具有相同温度的点形成的面。吸收进入单晶内的氧和诸如硼、磷、砷或锑的掺杂剂的浓度灵敏地取决于相界面区域内的温度。不可避免的温度波动不仅导致相界面的轴向位置随时间小幅改变，而且导致氧和掺杂剂被吸收进入单晶内的情况随时间改变。这些元素的不同的浓度可以表现为根据相界面的形状而形成的生长条纹的形式。半导体晶片的俯视图中将生长条纹显示为环形，而在通过半导体晶片的横截面或者通过单晶块体的纵剖面的侧视图中显示为弯曲的线。这些线的方位角θ的分布提供关于在拉伸单晶时相界面的弯曲程度的信息。因为具有方位角的上述分布的单晶若提供不含缺陷的硅半导体晶片，则其仅能利用根据本发明的方法制造，方位角θ的分布是应用本发明方法的明确指示。
因此本发明还涉及硅半导体晶片，其不具有尺寸大于30nm的OSF缺陷、A螺旋缺陷及COP缺陷，而具有氧或掺杂剂的生长条纹的径向分布，其中水平线与施加于生长条纹的切线之间的方位角θ落入由不等式θ＜-17×(r/rmax)表示的以度计的数值范围内，条件是测定的方位角θ在r/rmax＝0.1至r/rmax＝0.9的范围内，其中r是施加于生长条纹的切线的径向位置，而rmax是半导体晶片的半径。只要至少一个其值落入由上述不等式得出的数值范围内的方位角θ存在于r/rmax＝0.1至r/rmax＝0.9的范围内，则该半导体晶片也是根据本发明的半导体晶片。
在r/rmax＝0.1至r/rmax＝0.9的范围内的方位角θ优选完全保持在所述数值范围内。根据优选的定义，若在r/rmax＝0.1至r/rmax＝0.9的范围内的各个方位角θ均位于由不等式得出的数值范围内，则该半导体晶片也是根据本发明的半导体晶片。
在r/rmax＝0.1至r/rmax＝0.9的范围内的方位角θ特别优选完全保持在由改变的不等式-50×(r/rmax)＜θ＜-17×(r/rmax)表示的数值范围内。根据特别优选的定义，若在r/rmax＝0.1至r/rmax＝0.9的范围内的各个方位角θ均位于由改变的不等式得出的数值范围内，则该半导体晶片也是根据本发明的半导体晶片。
图4所示为根据本发明的半导体晶片与现有技术的区别。若方位角θ对半导体晶片的半径绘图，则仅在根据本发明的半导体晶片的情况下所得的线才位于由所述不等式表示的区域内。该区域被限制在0.1至0.9的径向位置r/rmax，因为仅能不精确地测定在相邻区域内的方位角θ。为了进行比较，图4还分别显示了对于根据US6,869,478B2或DE 103 39792A1中所述的方法制造的半导体晶片获得的方位角θ的分布。
根据本发明的半导体晶片除了氧和至少一种掺杂剂以外优选还含有元素碳、氮和氢的至少一种。若存在氮，则浓度优选为2.0×1013至1.0×1015个原子/cm3。碳、氮或这两种元素的存在促进BMD的形成，并因此改善了吸收能力。氧浓度相对较低是特别有利的。氢的存在阻止了OSF缺陷的形成。因此，氧浓度相对较高是特别有利的。
为了根据本发明控制比例V/G的径向分布，原则上可以考虑已知的影响这些参数之一的各种措施。由于必须尽可能经济并因此尽可能迅速地进行拉伸的准则，改变拉伸速率的范围很小，大多数措施用于调节温度梯度G的径向分布，尤其是根据本发明的说明在压应力区域和拉应力区域内进行调节。这最佳是通过适当地设置和影响单晶更近的周围区域即所谓的“热区”而实现的，并因此是通过用于向单晶导入热量和由单晶导出热量的适当措施而实现的。例如在DE103 39 792 A1中已述的用于控制比例V/G的措施是特别优选的。通过提及该文献而将其用作本发明公开的一部分。特别待描述的实施例是可以特殊的程度将热量传导至相界面的中心的热源的使用，尤其是设置在坩埚中心的下方并且可以随着坩埚一起升高和下降的加热器的构造。若在坩埚底部形成在坩埚底部的中心明显具有最大温度的径向温度分布，则该加热器是特别优选的。此外，可以借助于固定地设置在坩埚下方的热源加热坩埚底部，因此在拉伸单晶时不随坩埚一起升高。连同常用的围绕坩埚的侧面加热器一起，优选以3种方式将热量传导至熔体。所期望的朝着相界面的中心的热传导还可以通过坩埚和单晶的同向旋转而实现，即使由此实现的G的升高明显更小。通过额外地采用磁场，尤其是水平场、CUSP场或移动磁场，不仅可以限制单晶内的氧浓度，而且还会影响热传导。因此尤其是CUSP场适合作为用于使向上朝着相界面的中心并传导热量的熔体流集中的手段。若CUSP场的中性面位于熔体表面上方至少50mm的距离处，则该作用是特别明显的，其中CUSP场等同于轴对称水平场。另一个用于提高温度梯度G的装置是围绕单晶并从单晶有效地导出热量的冷却器。用于加热与相界面相邻的单晶边缘的热源同样适合于控制温度梯度G并且减少单晶内的热机械应力，特别优选为围绕着接近于熔体表面的单晶的环形加热器。
环形加热器及冷却器优选以如下方式工作，单晶表面上的轴向温度分布可以表示为具有至少一个拐点即可由至少3次多项式逼近的曲线，因此区别于US 6,869,478 B2中所述的抛物线形的温度分布。优选的轴向温度分布如图5所示。单晶优选仅在熔体表面上方大于相界面中心与熔体表面之间的高度h的距离处进行冷却。
图6a和6b所示为温度梯度G的径向分布与热机械应力场强度的比较，条件是在迅速拉伸大的单晶时一方面采用使V/G的径向分布保持尽可能均匀并且接近于临界比例的策略(图6a)，另一方面根据本发明加以处理(图6b)。若V/G的径向分布被设置为均匀的，则在单晶内形成与相界面的中心区域相邻的具有非常明显的压应力的区域，以及形成与单晶的边缘区域及相界面相邻的具有非常明显的拉应力的区域。因此，调节至临界比例的比例V/G在两个区域内明显不同于为了避免固有点缺陷过量而形成缺陷所必需的数值。与此相反，图6b中的等温线的不同间距表明在根据本发明的方法中不进行比例V/G的有害调节。在压应力区域内调节为更高的温度梯度G，而在拉应力区域内调节为更低的温度梯度G，从而避免固有点缺陷过量以形成缺陷。此外，图6b显示了通过使用环形加热器还降低了应力场的强度，因此更容易抵消其对于根据本发明适应V/G的径向分布而形成缺陷的影响。高度h优选为至少20mm。
优选同样控制单晶内的氧浓度，从而即使在促进OSF缺陷的形成的条件下拉伸单晶也不形成OSF缺陷。另一方面，优选应存在足够的氧，从而存在足够的氧析出物(BMD)的形核中心。优选将根据ASTM标准F121-83的浓度调节在5×1017个原子/cm3至6.5×1017个原子/cm3的范围内。优选通过由磁线圈产生的场强，通过拉伸系统内的压力以及通过引导诸如氩气的惰性气体在单位时间内经过拉伸系统的流量或者通过这些控制装置的组合控制氧浓度。单晶内的氧含量取决于熔体流。在单晶和坩埚同向旋转时，例如提高坩埚转速导致更高的氧含量。特别优选地，熔体内拉伸轴区域内的场强为至少10mT(7960A/m)至80mT(63700A/m)，压力-流量比例为0.004至0.03mbar(l/h)。
附图说明
图1所示为本发明的发明人的发现的极端实施例。
图2所示为热机械应力场区域内的比例V/G随着热机械应力场强度的增加而必须与临界比例的偏差持续增大的情况。
图3所示为压应力区域内的V/G与拉应力区域内的V/G之间的比例。
图4所示为根据本发明的半导体晶片与现有技术的区别。
图5所示为优选的轴向温度分布。
图6a和6b所示为温度梯度G的径向分布与热机械应力场强度的比较。
图7所示为包括含有熔体的坩埚8及围绕坩埚的侧面加热器6以及挡热板2的装置。
如图8所示，在压应力区域内热机械应力最高为-26MPa，在拉应力区域内最高为7.53MPa。
图9a和9b所示为可以显示掺杂剂条纹的分布的“光扫描”结果。
具体实施方式
比较例
尝试以0.64mm/min的速率拉伸硅单晶，以获得尽可能多的不含缺陷的半导体晶片。为了达到该目标，根据DE103 39 792A1所述的策略控制比例V/G的径向分布，即获得尽可能均匀且位于临界比例的径向分布。与临界比例的最大偏差实际上不大于9％。但利用该策略无法获得不含缺陷的半导体晶片。
实施例
为了制造根据本发明的半导体晶片，使用与比较例相同的装置。
图7所示的装置包括含有熔体的坩埚8及围绕坩埚的侧面加热器6，以及挡热板2。此外，2个相对放置的磁场线圈5产生CUSP磁场，可与坩埚一起升高的底部加热器10用于传导热量至生长的单晶9的相界面中心。拉伸装置的其他特征在于，静止的底部加热器7、围绕单晶的、用水冷却并且在内表面上涂黑的冷却器1以及环形加热器3。
对于该“热区”，借助于模拟计算绘制的图显示了单晶内的热机械应力场。使用前述的Flow Module程序作为模拟程序，其在二维上轴对称且各向同性地计算弹性应力。该计算是基于硅的弹性模量E＝150GPa，泊松比ν＝0.25，线性膨胀系数α＝2.6×10-6/K。如图8所示，在压应力区域内热机械应力最高为-26MPa，在拉应力区域内最高为7.53MPa。为了考虑这些发现，改变V/G的径向分布，并根据图3所示进行调节，比例(V/G)t/(V/G)c约为1.93，(V/G)c/(V/G)临界为0.7，而(V/G)t/(V/G)临界为1.35，其中(V/G)临界代表临界比例。
由在这些条件下以0.6mm/min的速率拉伸的单晶可以高产率获得直径为300mm的不含缺陷的硅半导体晶片。在这些硅晶片上无法检测到A螺旋缺陷、FPD缺陷及OSF缺陷。利用来自Mitsui Mining的MO-4型激光散射测量装置对COP缺陷实施检测，例如Nakai等人的Jap.Journalof Applied Physics，Vol.43，No.4A，2004，pp.1247-1253描述了其应用。没有发现直径大于30nm的COP缺陷。
图9a和9b所示为可以显示掺杂剂条纹的分布的“光扫描”结果。在该方法中，由激光激发载荷子，并进行电学检测。图9a显示了通过拉伸的单晶的80mm长的块体的板状纵剖面的侧视图。图9b显示了利用评估通过半导体晶片的横截面的侧视图而确定方位角θ的径向分布的方式。在实施例中确定的方位角θ的径向分布对应于图4中所示的分布曲线。
选择性地或者除了评估掺杂剂条纹以外，方位角θ的径向分布还可以通过类似地评估氧条纹而确定。通过热处理析出氧之后，通过蚀刻断裂边缘并在倾斜入射的UV光下进行评估，从而显示氧条纹。

Claims (6)

1.用于制造硅半导体晶片的方法，其包括由坩埚内所含的熔体拉伸在相界面处生长的单晶，并从所拉伸的单晶切割半导体晶片，其中在拉伸所述单晶期间传导热量至所述相界面的中心，并控制从该相界面的所述中心直至边缘的比例V/G的径向分布，其中G是垂直于所述相界面的温度梯度，而V是由所述熔体拉伸所述单晶的拉伸速率，并控制该比例V/G的径向分布，从而补偿所述单晶内与所述相界面相邻的热机械应力场对于固有点缺陷的产生的影响，其中，使所述单晶与所述相界面的中心区域相邻的处于压应力下的区域内的温度梯度G保持高于与所述单晶的边缘区域及所述相界面相邻的处于拉应力下的区域，其中，调节所述V/G的径向分布，从而使所述压应力区域内的V/G低于临界比例V/G，而所述拉应力区域内的V/G高于临界比例V/G，该临界比例V/G是在平面的相界面的情况下使固有点缺陷不会过量而形成缺陷的前提条件，其中，调节所述V/G的径向分布，从而使(V/G)t/(V/G)c大于1.5，其中(V/G)c是所述处于压应力下的区域内的最小比例V/G，而(V/G)t是所述处于拉应力下的区域内的最大比例V/G。
2.根据权利要求1的方法，其特征在于，以300mm或更大的直径以及至少0.5mm/min的平均拉伸速率拉伸所述单晶。
3.根据权利要求1或2的方法，其特征在于，在所述熔体表面上方大于所述相界面的中心与所述熔体表面之间高度h的距离处冷却单晶。
4.根据权利要求1或2的方法，其特征在于，加热单晶与熔体相邻的区域，并产生单晶边缘处具有至少一个拐点的轴向温度分布。
5.根据权利要求1或2的方法，其特征在于，对所述熔体施加CUSP磁场或水平磁场或移动磁场。
6.根据权利要求5所述的方法，其特征在于，对所述熔体施加中性面位于该熔体表面上方至少50mm处的CUSP磁场。
CN2008100035429A 2007-02-02 2008-01-18 硅半导体晶片及其制造方法 Active CN101302646B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007005346.2A DE102007005346B4 (de) 2007-02-02 2007-02-02 Halbleiterscheiben aus Silicium und Verfahren zu deren Herstellung
DE102007005346.2 2007-02-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201110063018.2A Division CN102174710B (zh) 2007-02-02 2008-01-18 硅半导体晶片及其制造方法

Publications (2)

Publication Number Publication Date
CN101302646A CN101302646A (zh) 2008-11-12
CN101302646B true CN101302646B (zh) 2011-10-05

Family

ID=39597396

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110063018.2A Active CN102174710B (zh) 2007-02-02 2008-01-18 硅半导体晶片及其制造方法
CN2008100035429A Active CN101302646B (zh) 2007-02-02 2008-01-18 硅半导体晶片及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201110063018.2A Active CN102174710B (zh) 2007-02-02 2008-01-18 硅半导体晶片及其制造方法

Country Status (7)

Country Link
US (2) US8043427B2 (zh)
JP (2) JP4819833B2 (zh)
KR (1) KR100953361B1 (zh)
CN (2) CN102174710B (zh)
DE (1) DE102007005346B4 (zh)
SG (1) SG144857A1 (zh)
TW (1) TWI363108B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI645302B (zh) * 2017-01-05 2018-12-21 日商Ｓｕｍｃｏ股份有限公司 矽單結晶之拉引條件計算程式、矽單結晶之熱區的改良方法以及矽單結晶之生成方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4710247B2 (ja) * 2004-05-19 2011-06-29 株式会社Ｓｕｍｃｏ 単結晶製造装置及び方法
JP2006069841A (ja) * 2004-09-02 2006-03-16 Sumco Corp 磁場印加式シリコン単結晶の引上げ方法
DE102006060359B4 (de) * 2006-12-20 2013-09-05 Siltronic Ag Verfahren und Vorrichtung zur Herstellung von Halbleiterscheiben aus Silicium
DE102009056638B4 (de) * 2009-12-02 2013-08-01 Siltronic Ag Verfahren zum Ziehen eines Einkristalls aus Silizium mit einem Abschnitt mit gleich bleibendem Durchmesser
DE102009057593A1 (de) * 2009-12-09 2011-06-16 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102010007460B4 (de) * 2010-02-10 2013-11-28 Siltronic Ag Verfahren zum Ziehen eines Einkristalls aus Silicium aus einer in einem Tiegel enthaltenen Schmelze und dadurch hergestellter Einkristall
JP2012142455A (ja) 2010-12-29 2012-07-26 Siltronic Ag アニールウエハの製造方法
JP2013129564A (ja) * 2011-12-21 2013-07-04 Siltronic Ag シリコン単結晶基板およびその製造方法
RU2530203C2 (ru) * 2012-09-13 2014-10-10 Владимир Александрович Филоненко Способ создания межсоединений в полупроводниковых лазерах
KR102144135B1 (ko) * 2013-03-11 2020-08-12 미쓰비시 마테리알 가부시키가이샤 반도체 장치용 실리콘 부재 및 반도체 장치용 실리콘 부재의 제조 방법
US8907494B2 (en) 2013-03-14 2014-12-09 International Business Machines Corporation Electrical leakage reduction in stacked integrated circuits having through-silicon-via (TSV) structures
TW201440124A (zh) * 2013-04-12 2014-10-16 Wafer Works Corp 低應力之磊晶用的矽晶圓
JP6044530B2 (ja) * 2013-12-05 2016-12-14 株式会社Sumco シリコン単結晶の育成方法
JP6263999B2 (ja) * 2013-12-05 2018-01-24 株式会社Sumco シリコン単結晶の育成方法
DE102016209008B4 (de) 2016-05-24 2019-10-02 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium, Vorrichtung zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium und Halbleiterscheibe aus einkristallinem Silizium
DE102019208670A1 (de) * 2019-06-14 2020-12-17 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben aus Silizium
DE102019211609A1 (de) 2019-08-01 2021-02-04 Siltronic Ag Verfahren zum Ziehen eines Einkristalls aus Silizium gemäß der Czochralski-Methode aus einer Schmelze
JP7218708B2 (ja) * 2019-10-29 2023-02-07 株式会社Sumco 点欠陥シミュレーター、点欠陥シミュレーションプログラム、点欠陥シミュレーション方法、シリコン単結晶の製造方法および単結晶引き上げ装置
EP4321656A1 (de) 2022-08-09 2024-02-14 Siltronic AG Verfahren zum herstellen eines monokristallinen kristalls aus silizium

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3085146B2 (ja) * 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JP4158237B2 (ja) 1998-08-24 2008-10-01 株式会社Ｓｕｍｃｏ 高品質シリコン単結晶の育成方法
JP4218080B2 (ja) * 1998-07-30 2009-02-04 信越半導体株式会社 シリコン単結晶ウエーハ及びその製造方法
WO2000022201A1 (en) * 1998-10-14 2000-04-20 Memc Electronic Materials, Inc. Method and apparatus for accurately pulling a crystal
TW505710B (en) 1998-11-20 2002-10-11 Komatsu Denshi Kinzoku Kk Production method for silicon single crystal and production device for single crystal ingot, and heat treating method for silicon single crystal wafer
JP4079548B2 (ja) * 1999-04-30 2008-04-23 株式会社荏原製作所 結晶の連続引き上げ装置
JP4357068B2 (ja) 1999-05-11 2009-11-04 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 単結晶インゴット製造装置及び方法
US6458202B1 (en) * 1999-09-02 2002-10-01 Memc Electronic Materials, Inc. Process for preparing single crystal silicon having uniform thermal history
JP4808832B2 (ja) * 2000-03-23 2011-11-02 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 無欠陥結晶の製造方法
JP2003002785A (ja) * 2001-06-15 2003-01-08 Shin Etsu Handotai Co Ltd 表層部にボイド無欠陥層を有する直径３００ｍｍ以上のシリコン単結晶ウエーハおよびその製造方法
JP4486889B2 (ja) * 2002-11-12 2010-06-23 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 単結晶インゴットを成長させる方法及び結晶引上げ装置
DE10259588B4 (de) * 2002-12-19 2008-06-19 Siltronic Ag Verfahren und Vorrichtung zur Herstellung eines Einkristalls aus Silicium
KR100588425B1 (ko) 2003-03-27 2006-06-12 실트로닉 아게 실리콘 단결정, 결정된 결함분포를 가진 실리콘 단결정 및 실리콘 반도체 웨이퍼의 제조방법
DE10339792B4 (de) 2003-03-27 2014-02-27 Siltronic Ag Verfahren und Vorrichtung zur Herstellung eines Einkristalls aus Silicium
JP2005206391A (ja) * 2004-01-20 2005-08-04 Shin Etsu Handotai Co Ltd シリコン単結晶基板の抵抗率保証方法及びシリコン単結晶基板の製造方法並びにシリコン単結晶基板
US7371283B2 (en) * 2004-11-23 2008-05-13 Siltron Inc. Method and apparatus of growing silicon single crystal and silicon wafer fabricated thereby
JP4806974B2 (ja) * 2005-06-20 2011-11-02 株式会社Ｓｕｍｃｏ シリコン単結晶育成方法
US7819972B2 (en) * 2005-06-20 2010-10-26 Sumco Corporation Method for growing silicon single crystal and method for manufacturing silicon wafer
US7442251B2 (en) 2005-06-20 2008-10-28 Sumco Corporation Method for producing silicon single crystals and silicon single crystal produced thereby
DE102007027111B4 (de) * 2006-10-04 2011-12-08 Siltronic Ag Siliciumscheibe mit guter intrinsischer Getterfähigkeit und Verfahren zu ihrer Herstellung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI645302B (zh) * 2017-01-05 2018-12-21 日商Ｓｕｍｃｏ股份有限公司 矽單結晶之拉引條件計算程式、矽單結晶之熱區的改良方法以及矽單結晶之生成方法

Also Published As

Publication number Publication date
SG144857A1 (en) 2008-08-28
JP2008189544A (ja) 2008-08-21
CN102174710A (zh) 2011-09-07
JP5930629B2 (ja) 2016-06-08
US20080187736A1 (en) 2008-08-07
DE102007005346B4 (de) 2015-09-17
TW200833881A (en) 2008-08-16
KR20080072548A (ko) 2008-08-06
DE102007005346A1 (de) 2008-08-14
JP2011231012A (ja) 2011-11-17
US20110316128A1 (en) 2011-12-29
KR100953361B1 (ko) 2010-04-20
CN101302646A (zh) 2008-11-12
US8231725B2 (en) 2012-07-31
CN102174710B (zh) 2015-02-11
US8043427B2 (en) 2011-10-25
JP4819833B2 (ja) 2011-11-24
TWI363108B (en) 2012-05-01

Similar Documents

Publication Publication Date Title
CN101302646B (zh) 硅半导体晶片及其制造方法
EP2083098B1 (en) Apparatus for manufacturing semiconductor single crystal ingot and method using the same
US10450670B2 (en) Methods for growing a crystal ingot with reduced dislocations from a crucible
US7524371B2 (en) Method for manufacturing defect-free silicon single crystal
US20140261155A1 (en) Crucible for controlling oxygen and related methods
CN101240444A (zh) 用于制造硅半导体晶片的方法及装置
US8932550B2 (en) Methods for pulling a multicrystalline silicon ingot from a silicon melt
US10577718B2 (en) Method for manufacturing silicon single crystal ingot, and silicon single crystal ingot manufactured by the method
KR102253607B1 (ko) 열 차폐 부재, 단결정 인상 장치 및 단결정 실리콘 잉곳 제조 방법
TW201120258A (en) Method for pulling a single crystal composed of silicon with a section having a diameter that remains constant
TWI568897B (zh) Cultivation method of silicon single crystal
US7582159B2 (en) Method for producing a single crystal
US8574362B2 (en) Method and apparatus for manufacturing an ultra low defect semiconductor single crystalline ingot
US10982350B2 (en) Silicon monocrystal production method
JP6597857B1 (ja) 熱遮蔽部材、単結晶引き上げ装置及び単結晶の製造方法
KR20110085900A (ko) 적어도 450　㎜의 직경을 갖고 실리콘으로 구성된 반도체 웨이퍼를 제조하는 방법 및 450　㎜의 직경을 갖고 실리콘으로 구성된 반도체 웨이퍼
JP4134800B2 (ja) 単結晶製造用黒鉛ヒーター及び単結晶製造装置ならびに単結晶製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant