CN101240444A - 用于制造硅半导体晶片的方法及装置 - Google Patents

用于制造硅半导体晶片的方法及装置 Download PDF

Info

Publication number
CN101240444A
CN101240444A CNA2007101936606A CN200710193660A CN101240444A CN 101240444 A CN101240444 A CN 101240444A CN A2007101936606 A CNA2007101936606 A CN A2007101936606A CN 200710193660 A CN200710193660 A CN 200710193660A CN 101240444 A CN101240444 A CN 101240444A
Authority
CN
China
Prior art keywords
monocrystalline
crucible
melt
heat
defective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101936606A
Other languages
English (en)
Inventor
M·韦伯
H·施密特
W·v·阿蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN101240444A publication Critical patent/CN101240444A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/22—Stabilisation or shape controlling of the molten zone near the pulled crystal; Controlling the section of the crystal
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/30—Mechanisms for rotating or moving either the melt or the crystal
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B30/00—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions
    • C30B30/04—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions using magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1016—Apparatus with means for treating single-crystal [e.g., heat treating]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1024—Apparatus for crystallization from liquid or supercritical state
    • Y10T117/1032—Seed pulling

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及用于制造硅半导体晶片的方法，其包括从坩埚中所含的熔体拉伸单晶并由该拉伸的单晶切割半导体晶片，在拉伸所述单晶期间在与所述熔体的边界处将热量导入生长的单晶的中心，并对该熔体施加CUSP磁场，从而使该CUSP磁场的中性面与所述单晶的拉伸轴相交于与所述熔体表面的距离至少为50毫米处。本发明还涉及用于实施该方法的装置。

Description

用于制造硅半导体晶片的方法及装置
技术领域
本发明涉及用于制造硅半导体晶片的方法，其包括从坩埚中所含的熔体拉伸单晶并由拉伸的单晶切割半导体晶片，其中在拉伸单晶期间在与熔体的边界处将热量导入生长的单晶的中心，并对熔体施加CUSP磁场。本发明还涉及用于实施该方法的装置。
背景技术
因为根据Czochralski法制造单晶，并对熔体施加磁场，所以该方法还称作MCZ法。早已使用磁场，以便能够影响熔体流。在工业制造硅单晶时，特别通常使用水平磁场或所谓的CUSP场。在JP 61-222984中，请求保护一种用于根据Czochralski法在向熔体内施加静态磁场的情况下拉伸单晶的装置，其最优化了熔体内的温度分布并抑制对流。CUSP磁场是由具有相同极性的相对放置的磁线圈产生的，其与单晶的拉伸轴以共轴方式加以设置。
DE 103 39 792 A1描述了用于制造硅单晶的MCZ法，其最优化了它们的缺陷特性。关注的焦点在于固有点缺陷及其附聚物，以及能够预测这些缺陷的形成的Voronkov模型。在固有点缺陷的情况下，在间隙硅原子(interstitial)及空位之间加以区分。若在单晶冷却时点缺陷处于过饱和状态，则间隙硅原子形成附聚物，其能够以位错环(A螺旋缺陷，A-Swirl-Defekte，LPIT)及更小的团簇(B螺旋缺陷，B-Swirl-Defekte)的形式检测出。空位在过饱和时形成空位附聚物(void)，这取决于检测方法被称作COP缺陷(“晶体原生颗粒”)、FPD(“流体图案缺陷”)、LLS(“局部光散射体”)或DSOD(“直接表面氧化物缺陷”)。必须注意硅半导体晶片在与元件制造相关的区域内不具有A螺旋缺陷，并且尽可能不含其尺寸在元件的结构宽度的范围内或更大的COP缺陷。符合这些要求的半导体晶片通常被称作无缺陷或完美的，虽然它们的晶格通常含有更小的COP缺陷或B螺旋缺陷或两种缺陷类型。根据Voronkov模型，在拉伸单晶时过量引入晶格内的固有点缺陷类型主要取决于从熔体拉伸单晶的拉伸速率V同垂直于生长的单晶与熔体之间的相界面的温度梯度G的比例。若该比例低于临界值，则形成过量的间隙硅原子。若超过临界值，则主要是空位。若存在过量的空位，则形成的COP缺陷的尺寸主要取决于2个加工参数，即前述的比例V/G以及单晶在大约1100℃至1000℃的范围内的空位附聚物的形核温度下冷却的速率。因此，比例V/G越接近临界值，并且单晶在所述温度范围内冷却得越迅速，则COP缺陷越小。因此，人们实际上致力于在拉伸单晶期间控制这2个加工参数，以保持由于空位的过饱和形成的缺陷足够小，从而在制造电子元件时不会发生干扰。因为元件的结构宽度一代一代减小，所以容许的缺陷尺寸相应地减小。
由于石英坩埚的腐蚀，氧被引入熔体内。氧在单晶内形成小的所谓的析出物(生长块体微缺陷，BMD)。这在某些范畴内是期望的，因为它们可以使位于硅晶片内部(“块体”)的金属杂质远离表面(吸收)。
若在比例V/G仅仅稍微超过临界值的条件下拉伸单晶，则空位与氧原子的相互作用还形成导致OSF缺陷(“氧诱发层错”)的种子。通常在约1000℃下在潮湿的氧气中氧化从单晶切割下的半导体晶片几个小时从而形成OSF缺陷，由此检验具有该种子的区域(OSF区域)的存在。因为该缺陷类型对于电子元件的功能完整性同样是不利的，所以人们致力于抑制它们的形成，例如通过降低熔体内的氧浓度，从而使引入单晶内的氧少于用于形成OSF缺陷所需的氧。OSF区域还可以通过改变V/G而加以避免，例如通过采用更高或更低的拉伸速率。此外，OSF种子的形成可以通过更高的冷却速率(在900℃下析出的温度范围内)而被最小化。
在本发明的范畴内，若无法检验到OSF缺陷并且表面的至少75％基本上不含A螺旋缺陷及尺寸大于30纳米的COP缺陷，则硅半导体晶片被称为缺陷含量低的。
由于单晶在边缘处通常比中心冷却得更迅速，所以比例V/G从中心向边缘逐渐减小，这导致在控制比例V/G时特别的困难。虽然相应地加以控制，但是这仍然会导致在中心形成无法接受的大的COP缺陷和/或在边缘区域内形成A螺旋缺陷。因此，若要制造直径为200毫米、300毫米或更大的硅半导体晶片，则尤其是必须考虑G与径向距离r的关系G(r)。同样必须考虑V/G随着结晶的熔体的量的变化情况。
为了限制轴向温度梯度G在相界面处的径向变化，上述DE 103 39792 A1建议诱发朝着相界面的中心的熔体流。这例如是通过同向旋转单晶及坩埚并对熔体施加CUSP磁场而实现的。由此向单晶中心额外引入的热量提高了此处的轴向温度梯度，并与其径向分布相平衡。但需要强调的是，使G径向均匀化的这些措施本身不足以达到缺陷含量低的半导体晶片的高的产率。因此，通常发现，尤其是迅速拉伸的单晶的半导体晶片在其中心内具有包含无法接受的大的COP缺陷的宽的区域。
发明内容
因此，本发明的目的在于开发MCZ法，利用该方法能够以提高的产率制造缺陷含量低的半导体晶片。
本发明涉及用于制造硅半导体晶片的方法，其包括从坩埚中所含的熔体拉伸单晶并由该拉伸的单晶切割半导体晶片，其中在拉伸单晶期间在与熔体的边界处将热量导入生长的单晶的中心，并对熔体施加CUSP磁场，从而使CUSP磁场的中性面与单晶的拉伸轴相交于与熔体表面的距离至少为50毫米处。
该方法尤其是提高了直径为300毫米或更大的缺陷含量低的硅半导体晶片的产率。若以超过0.35毫米/分钟的相对较高的拉伸速率进行拉伸，则这是特别适用的。尤其是对于这些情况，该方法提供可以缩小或者避免在硅晶片的中心处具有大的COP缺陷的区域的途径。
本发明的发明人通过深入的研究发现，若CUSP磁场的中性面位于熔体表面上方尽可能远，则比例V/G的径向分布更加有效地相平衡。通过这些措施，保持朝相界面的中心输送热量的熔体流更强烈地集中于该中心。然而同样发现，因为单晶边缘与相邻的熔体之间的温度梯度变得更平坦，所以该中性平面无法向上转移任意地远。但是若温度梯度过小，则单晶开始以非圆的方式生长。因此，优选设置CUSP磁场的中性面与单晶的拉伸轴相交于距离熔体表面50至150毫米，特别优选80至140毫米的范围内。该中性面的位置可通过磁线圈的水平设置以及上下磁线圈的场的场强的比例来控制。上磁场线圈与熔体表面的距离越大并且上磁场线圈的场的场强与下磁场线圈成比例地越低，则中性面例如与熔体表面的距离越远。CUSP磁场的中性面是指磁场线圈之间CUSP磁场的轴向分量为零的位置。
下面借助于附图更详细地阐述本发明。
附图说明
图1a所示为由熔体拉伸的单晶中的温度分布。
图1b所示为根据Voronkov模型所期待的径向缺陷分布。
图2所示为在拉伸速率约为0.38毫米/分钟时中性面的轴向位置与尺寸大于30纳米的COP缺陷之间的关系。
图3a及3b所示为CUSP磁场的场强以及与单晶同向旋转的坩埚转速对单晶内氧浓度的影响。
图4所示为优选的拉伸装置。
图5所示为试样P1至P7的缺陷图像。
具体实施方式
图1a所示为由熔体拉伸的单晶中的温度分布。相界面附近的等温线的距离反映出轴向温度梯度G，其径向变化G(r)对于缺陷的形成具有重要意义。通常由于释放大量的辐射，温度梯度在晶体边缘处变得非常高，从而使单晶非常迅速地冷却(单位长度的温度下降)。
图1b所示为根据Voronkov模型所期待的径向缺陷分布，其主要由被表示为纵坐标值的相界面处的拉伸速率V与轴向温度梯度G的比例确定。若在拉伸单晶期间该值位于由II表示的区域内，则单晶以及由其切割的半导体晶片不含A螺旋缺陷及大的COP缺陷。区域II的上边界表示最低的V/G比例，在超过该比例时形成大于30纳米的空位附聚物。在低于该边界时仅形成更小的COP缺陷(“小的COP”)。区域II的下边界表示最高的V/G比例，在低于该比例时形成A螺旋缺陷。在该边界以上时仅形成B螺旋缺陷。在上边界与由C临界表示的边界之间具有OSF区域，其中若不采取用于限制将氧引入单晶内的措施，则可以检验到OSF缺陷。由C临界表示的边界表示V/G比例，以该比例不存在过量的空位或间隙硅原子。
为此采用根据本发明的方法，以所选的比例V/G从单晶尽可能多地获得缺陷含量低的半导体晶片。因此，V/G的径向分布必须均匀化，从而使该比例不在形成A螺旋缺陷(区域III)的区域内而且尽可能不在形成大的COP缺陷的区域(区域I)内。根据本发明，这是通过对熔体施加CUSP磁场而实现的，其中性面与拉伸轴相交于与熔体表面的距离至少为50毫米处。
图2示例性地示出了在拉伸速率约为0.38毫米/分钟时中性面的轴向位置与尺寸大于30纳米的COP缺陷的形成之间的关系。若中性面与拉伸轴相交于熔体表面以下，即在所示刻度上小于0的位置，则检验到许多无法接受的大的COP缺陷。若交点位于熔体表面的区域内，则仍是该情况。只有在本发明的范畴内升高交点，才能使热量的输入更好地集中于单晶的中心，大的COP缺陷的数量才会明显下降。若中性面位于熔体表面以上超过大约150毫米处，则单晶不再以圆的方式生长。
该方法的优选的实施方案提供一个或多个用于使轴向温度梯度G径向均匀化的额外的措施。其一是，在拉伸单晶期间使单晶及含有熔体的坩埚同向旋转，并且单晶比坩埚转得更快。在拉伸用于制造直径为300毫米的半导体晶片的单晶时，若单晶的转速在6至10转/分钟的范围内并且坩埚的转速在1至4转/分钟的范围内，则被证明是特别有利的。在此，转速之差尽可能高是特别优选的。然而，单晶不可以旋转得过快，因为否则其会发生变形，即变得不圆，从而导致进一步加工成硅晶片的困难或损失大。另一个额外的措施包括，围绕单晶的常用挡热板的下边缘至熔体表面的距离至少为10毫米，优选为25至50毫米。此外，可以额外使用环形热源，以加热与熔体表面相邻的单晶边缘，如前文所引用的DE 103 39 792 A1所述。由此，可以在固化单晶的外部区域内输入热量，从而非常精确地控制该区域内的轴向温度梯度G，并与改变的热条件相适应，这在挡热板及熔体表面之间的距离上无法实施或者非常困难。在单晶的边缘区域内受控制地输入热量是有利的，因为几何及热条件随着单晶长度及减少的熔体的量而改变。
该方法的优选的实施方案还提供一种或多种用于提高轴向梯度G的额外的措施，从而可以高产率制造缺陷含量低的半导体晶片。为此，根据Voronkov模型必须在拉伸单晶期间均匀地提高拉伸速率V和轴向温度梯度G。一般而言，例如通过使用围绕单晶的挡热板及冷却装置，通过更强烈地冷却单晶而提高温度梯度。不利的是，由于冷却及更高的拉伸速率，温度梯度的径向分布G(r)变得更加不均匀。为了能够以特别高的拉伸速率进行操作，应当尽可能强烈地由熔体向生长的单晶的中心传导热量。热传导主要通过从坩埚底部朝着相界面的中心的熔体流来实施。更小部分的热量还可以直接通过热传导引入。优选由至少一个加热坩埚底部的中心区域的热源提供额外所需的热量。
为了实现特别高的拉伸速率，优选使用移动的热源，其在拉伸单晶期间与坩埚一起升高，并加热坩埚底部的中心区域。由于热源与坩埚一起升高，无需额外的加热功率，因为不必通过增大热源与坩埚底部之间的距离补偿功率损失。在坩埚底部内的热源的中心几何排列有利于形成传导热量的中心熔体流。额外地或者选择性地，可以借助于热源加热坩埚底部，该热源静止地排列于坩埚下方，因此在拉伸单晶时不与坩埚一起升高。连同围绕坩埚的常用的侧面加热器一起，熔体优选以不同的途径向单晶输入热量。为了以高产率制造直径为300毫米的缺陷含量低的半导体晶片，优选以如下方式将加热功率分配给热源。侧面加热器的加热功率在总功率的75％至85％的范围内，环形热源在6％至12％的范围内，静止热源在5％至10％的范围内，而移动热源在4％至8％的范围内。在坩埚底部内施加额外热量的区域的直径优选最大为晶体直径的一半。温度分布应当在所述区域内是旋转对称的。
为了实现在直径为300毫米的半导体晶片的硅单晶的情况下在0.35至0.55毫米/分钟的范围内的中等拉伸速率，可以省略移动的热源。在此情况下，侧面加热器的加热功率在总功率的60％至80％的范围内，环形热源在10％至20％的范围内，而静止的热源在10％至20％的范围内。
侧面加热器的加热功率通常沿单晶的长度加以控制，从而能够同时达到并保持所期望的拉伸速率及晶体直径。
单晶优选还通过冷却排出热量。单晶的总冷却速率由此受到影响，并且轴向温度梯度G整体上被提高。此外，影响空位附聚物在与此相关的温度范围(熔点最高约为1000℃)内的形核。冷却速率越高，则形成的COP缺陷的尺寸越小。如EP 725 169 A1所述，围绕单晶排列并且具有安全特征的水冷热交换器特别适合于有效的冷却。其朝着单晶的内表面优选被涂黑，从而将尽可能少的热辐射反射至单晶。内表面的热辐射系数ε优选至少为0.75。朝着单晶的内表面的面积至少为2500cm2。
该方法的优选的实施方案还提供一个或多个用于控制单晶内的氧浓度的措施。单晶内的氧浓度应当受到控制，优选足够低，从而即使在根据Voronkov模型促进这些缺陷的形成的比例V/G下拉伸单晶时，也不形成OSF缺陷。另一方面，优选还应存在足够的氧，从而存在足够的氧析出物形核中心。已知若额外掺杂氮和/或碳，则可以增加氧析出物形核中心的形成以及由此产生的吸收能力。因此，可以任选额外掺杂氮和/或碳，直至这不会导致OSF缺陷的形成。此外，已知若单晶额外用氮、碳或氢或这些元素的组合掺杂，则在制造缺陷含量低的半导体晶片时V/G可以改变的范围变得更大。关于氧浓度，若没有额外掺杂氮和/或碳，则期望根据ASTM标准F121-83的浓度优选在5×1017个原子/cm3至6.5×1017个原子/cm3的范围内。
优选通过由磁线圈产生的场强，通过拉伸系统内的压力，以及通过单位时间使诸如氩气的惰性气体通过拉伸系统的流量，控制氧浓度。单晶内的氧含量取决于熔体流。在同向旋转单晶及坩埚时，提高的坩埚转速例如导致更小的氧含量。在熔体内，在拉伸轴范围内的场强特别优选至少为10mT(7960A/m)至80mT(63700A/m)，而压力-流量比为0.004至0.03毫巴/(升/小时)。在过低的场强下，将熔体流送至相界面的中心的作用消失，熔体流分叉，其在相界面的中心区域内不再发挥均匀化作用。
图3a及3b所示为CUSP磁场的场强以及与单晶同向旋转的坩埚转速对单晶内氧浓度的影响。虽然压力与流量的比例共同决定氧含量，但是必须同时加以选择，以确保将颗粒和冷凝物从坩埚上的气体空间有效地输送出。否则颗粒会进入熔体内及相界面处，并在此产生晶体位错。优选在至少40毫巴，更优选至少80毫巴的高压下，以高的拉伸速率制造直径至少为300毫米的缺陷含量低的单晶。空位附聚物形核的温度范围内的冷却速率由此还可以在一定程度上额外得到提高，从而形成更小的缺陷。
图4所示为优选的拉伸装置，以高产率提供缺陷含量低的半导体晶片的单晶可以利用该装置通过采用最高超过0.55毫米/分钟的相对较高的拉伸速率在方向a上由熔体进行拉伸。在同向旋转方向b和c上旋转单晶及坩埚。该装置包括由侧面加热器6围绕的包含熔体的坩埚8。由熔体拉伸的单晶9由围绕它的挡热板2屏蔽热辐射。CUSP磁场是由2个相对放置的磁场线圈5产生的，其与坩埚以及与单晶的拉伸轴以共轴方式加以设置。CUSP磁场的中性面10与拉伸轴相交于与熔体表面的距离为d处。该距离为50至150毫米。此外，该拉伸装置包括可随着坩埚一起升高的提供热量的底部加热器4，热量是通过朝着生长的单晶的中心的熔体流11输送的。熔体表面上CUSP磁场的中性面的轴向位置有助于使熔体流11以聚集的方式达到该中心，即在达到中心时其半径明显小于单晶的半径。该拉伸装置的另一个优选的特征是，静止的底部加热器7，利用该底部加热器加热坩埚底部的外部区域，以及围绕单晶的、优选用水冷却并且在内表面上涂黑的热交换器1，以及环形加热器3，利用该环形加热器加热与熔体表面相邻的单晶边缘。
热交换器(冷却装置)的下边缘至挡热板的下边缘的距离e优选在40至200毫米的范围内。为了以高的拉伸速率(超过0.5毫米/分钟)制造缺陷含量低的单晶，该距离优选位于所述范围的下部。距离f是指环形加热器3的下边缘与挡热板2的下边缘之间的距离。该距离优选为10至30毫米。挡热板2的下边缘至自由熔体表面的距离g优选为10至50毫米。由环形加热器输入的热量越多，则可以保持该距离越小。借助于环形加热器3及热交换器1，可以有利地控制热量收支，并且与在拉伸过程中改变的热条件相适应。
实施例：
在不同的条件下拉伸多个硅单晶，并进一步加工成直径为300毫米的半导体晶片。随后检验的半导体晶片来自于不同的圆柱形晶体位置，从起始圆锥至单晶的圆柱形部分的过渡被定义为零位置。共形成3组试样，其中除了磁场的中性面的位置以外各个加工参数没有明显的区别。
为了拉伸单晶，使用具有根据图4的特征的装置，但是在缓慢拉伸的单晶的情况下没有移动的底部加热器4，而在迅速拉伸的单晶的情况下没有环形加热器3。晶体旋转及坩埚旋转均是同向的。
所提取的半导体晶片的检验表明在所有情况下均不存在A螺旋缺陷(LPIT)及FPD(“流体图案缺陷”)。通过蚀刻试样及随后的显微镜检验检测这些缺陷。对于其中借助于决定性的加工参数调节氧浓度低于5.8E17个原子/cm3的试样，不存在OSF缺陷。试样P3的氧含量例如为4.6E17个原子/cm3，径向变化为0.6％，电阻率为10Ω·cm(径向变化为1.1％)，并且不存在可检测的氧诱发层错(OSF)。
以如下两种方式检验直径大于30纳米的COP缺陷的存在：通过利用Mitsui Mining and Smelting制造的MO-6型测量装置实施IR光散射分析，以及通过电化学Cu装饰(DSOD)。如对比测量所示，MO-6与DSOD测量相关联。在进行测量之前，从经抛光的半导体晶片提取盘状试样，其直径对应于半导体晶片的半径。提取试样的位置如图2所示。因为制造单晶时的加工条件除了磁场中性面的位置以外对于各个试样组是基本上相同的，所以可以直接显示中性面的转移对缺陷形成的作用。
第一组的试样P1至P3来自于缓慢拉伸的单晶。试样P1及P2显示了在中心处的区域，其中累积了利用DSOD可观察到的COP缺陷，而在试样P3的情况下则无法检测到该区域。仅能观察到零星的人工制品(Prparationsartefakte)。在图5中突出显示了这些试样及其他试样P4至P7的缺陷图像。
仅在试样P3的情况下，CUSP磁场的中性面的交点位于熔体表面上方+9厘米处，因此在根据本发明的区域内。对于其他两个试样P1及P2，中性面的轴向位置在熔体内(-16厘米)或者稍微低于熔体表面(-1.4厘米)。提高磁场中性面的位置的作用是，半导体晶片的表面上不含缺陷的部分明显增加。即使采用更高的拉伸速率，该作用仍然明显，如以下实施例所示。
在制造其他单晶时，通过与相界面相接近地进行定位，增强热交换器的作用。通过相应地提高温度梯度G，还可以提高拉伸速率V。试样组P4和P5的基于MO-6测量的缺陷图像表明G(r)的均匀性更小。因此，仅通过将磁场中性面与熔体表面的距离从+12厘米(试样4)增加至+14厘米(试样5)，从而使中心区域内的COP缺陷相应地减少。
在拉伸第三组单晶(试样6和试样7)时，为了挡热板与熔体表面之间更大的距离g而省略环形加热器。同时在与挡热板的下边缘的小的距离e处设置更大功率的热交换器，以提高梯度G。由此还可以进一步提高拉伸速率V。但是还表明，对于梯度G(r)的均匀性的要求更高。提高移动的热源的功率，以将更多的热量导入相界面的中心。如基于MO-6测量的缺陷图像所示，将磁场中性面与熔体表面之间的距离从+10.5厘米(试样6)增加至+11.5厘米(试样7)，以使中心处的COP缺陷区域明显缩小。
拉伸单晶时最重要的加工参数的平均值以及试样P1至P7的缺陷图像汇总于下表中。
晶体试样     P1     P2     P3     P4     P5    P6    P7
晶体位置[mm]     450     420     450     220     210    400    380
(a)拉伸速率[mm/min]     0.38     0.38     0.38     0.57     0.57    0.72    0.71
(b)晶体转速[rpm]     8.5     8.5     8.5     7.2     7.2    8    8
(c)坩埚转速[rpm]     4     4     4     3     3    4    4
(d)磁场中性面位置[cm]     -16     -1.4     +9     +12     +14    +10.5    +11.5
(e)冷却装置至挡热板下边缘的距离[mm]     195     195     195     45     45    45    45
(f)环形加热器至挡热板下边缘的距离[mm]     24     24     24     24     24    -    -
(g)挡热板下边缘至熔体的距离[mm]     35     35     35     25     25    50    50
环形加热器功率[kW]     10     10     10     12     12    0    0
坩埚底部加热器功率[kW]     0     0     0     4     4    7    7
缺陷图像(COP测量)如图5所示
缺陷图像的比较表明，在所有情况下，磁场中性面更高的位置导致半导体晶片中心处的COP缺陷区域明显缩小。

Claims (16)

1、用于制造硅半导体晶片的方法，其包括从坩埚中所含的熔体拉伸单晶并由该拉伸的单晶切割半导体晶片，在拉伸所述单晶期间在与所述熔体的边界处将热量导入生长的单晶的中心，并对该熔体施加CUSP磁场，从而使该CUSP磁场的中性面与所述单晶的拉伸轴相交于与所述熔体表面的距离至少为50毫米处。
2、根据权利要求1所述的方法，其特征在于，所述CUSP磁场的中性面与所述单晶的拉伸轴相交于距离所述熔体表面50至150毫米处。
3、根据权利要求1或2所述的方法，其特征在于，以比例V/G拉伸所述单晶，从而使至少75％的表面上不产生A螺旋缺陷及尺寸大于30纳米的COP缺陷，其中V代表拉伸速率，而G代表所述单晶与熔体之间的边界处的轴向温度梯度。
4、根据权利要求1至3之一所述的方法，其特征在于，控制将氧引入单晶内的过程，从而在所述半导体晶片内无法检测出OSF缺陷。
5、根据权利要求1至4之一所述的方法，其特征在于，用随着所述坩埚移动的热源加热所述坩埚的底部位于中心的区域。
6、根据权利要求1至5之一所述的方法，其特征在于，用静止设置的热源加热所述坩埚的底部。
7、根据权利要求1至6之一所述的方法，其特征在于，所述单晶与所述坩埚同向旋转，并且所述单晶比所述坩埚转得更快。
8、根据权利要求1至7之一所述的方法，其特征在于，从在空位附聚物形核的温度范围内的单晶通过冷却排出热量。
9、根据权利要求1至8之一所述的方法，其特征在于，在与所述熔体表面相邻的单晶边缘处进行加热。
10、根据权利要求1至9之一所述的方法，其特征在于，所述半导体晶片的直径为300毫米，并以至少0.35毫米/分钟的速率拉伸所述单晶。
11、用于从坩埚中所含的熔体拉伸单晶的装置，其包括产生具有中性面的CUSP磁场的磁线圈，该中性面与所述单晶的拉伸轴相交于熔体表面上方的距离至少为50毫米处。
12、根据权利要求11所述的装置，其特征在于加热所述坩埚底部位于中心的区域的移动热源。
13、根据权利要求11或12所述的装置，其特征在于加热所述坩埚底部的静止热源。
14、根据权利要求11至13之一所述的装置，其特征在于具有涂黑的内表面并且围绕所述单晶的热交换器。
15、根据权利要求11至14之一所述的装置，其特征在于对所述单晶进行屏蔽的挡热板，其下边缘位于距离所述熔体的表面10至50毫米处。
16、根据权利要求11至15之一所述的装置，其特征在于在与所述熔体表面相邻的单晶边缘处进行加热的环形热源。
CNA2007101936606A 2006-12-20 2007-11-23 用于制造硅半导体晶片的方法及装置 Pending CN101240444A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006060359A DE102006060359B4 (de) 2006-12-20 2006-12-20 Verfahren und Vorrichtung zur Herstellung von Halbleiterscheiben aus Silicium
DE102006060359.1 2006-12-20

Publications (1)

Publication Number Publication Date
CN101240444A true CN101240444A (zh) 2008-08-13

Family

ID=39431467

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101936606A Pending CN101240444A (zh) 2006-12-20 2007-11-23 用于制造硅半导体晶片的方法及装置

Country Status (7)

Country Link
US (1) US8172941B2 (zh)
JP (1) JP4814207B2 (zh)
KR (1) KR100945757B1 (zh)
CN (1) CN101240444A (zh)
DE (1) DE102006060359B4 (zh)
SG (1) SG144051A1 (zh)
TW (1) TWI372192B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102126175A (zh) * 2009-12-09 2011-07-20 硅电子股份公司 制造半导体晶片的方法
CN102277616A (zh) * 2010-06-09 2011-12-14 硅电子股份公司 生产包括硅的半导体晶圆的方法
CN103103606A (zh) * 2013-02-25 2013-05-15 天津市环欧半导体材料技术有限公司 一种制备8寸低氧单晶的方法
CN103114328A (zh) * 2013-02-25 2013-05-22 天津市环欧半导体材料技术有限公司 8寸<110>磁场直拉单晶的制备方法
CN104711674A (zh) * 2013-12-09 2015-06-17 有研新材料股份有限公司 一种减少直拉单晶硅内部微气孔密度的方法
CN106222737A (zh) * 2016-10-17 2016-12-14 宁夏协鑫晶体科技发展有限公司 缩短单晶炉熔料时间装置及方法
CN108588830A (zh) * 2018-07-26 2018-09-28 孟静 提纯太阳能级多晶硅的装置
CN109056063A (zh) * 2018-08-29 2018-12-21 孟静 太阳能电池用多晶硅片的制备方法
CN109537045A (zh) * 2018-12-29 2019-03-29 徐州晶睿半导体装备科技有限公司 用于硅晶锭生长的换热器、硅晶锭的生长炉和制备硅晶锭的方法
CN114302981A (zh) * 2019-09-02 2022-04-08 硅电子股份公司 由单晶硅制备半导体晶片的方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4710247B2 (ja) * 2004-05-19 2011-06-29 株式会社Ｓｕｍｃｏ 単結晶製造装置及び方法
JP2006069841A (ja) * 2004-09-02 2006-03-16 Sumco Corp 磁場印加式シリコン単結晶の引上げ方法
DE102009051010B4 (de) * 2009-10-28 2012-02-23 Siltronic Ag Vorrichtung zur Herstellung eines Einkristalls aus Silizium durch Umschmelzen von Granulat
DE102010005100B4 (de) 2010-01-20 2016-07-14 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben aus Silizium mit einem Durchmesser von mindestens 450 mm
DE102016219605A1 (de) 2016-10-10 2018-04-12 Siltronic Ag Verfahren zum Ziehen eines Einkristalls aus Halbleitermaterial aus einer Schmelze, die in einem Tiegel enthalten ist
EP4245895A3 (en) * 2019-09-13 2023-11-15 GlobalWafers Co., Ltd. Method for growing a nitrogen doped single crystal silicon ingot using continuous czochralski method and a single crystal silicon ingot grown by this method
CN112349583A (zh) * 2020-10-27 2021-02-09 西安奕斯伟硅片技术有限公司 硅片刻蚀方法、dosd检测方法及硅片刻蚀装置
EP4137613A1 (de) * 2021-08-18 2023-02-22 Siltronic AG Verfahren zur herstellung einer epitaktisch beschichteten hableiterscheibe aus einkristallinem silizium
CN113832537B (zh) * 2021-09-30 2022-08-26 西安奕斯伟材料科技有限公司 石英坩埚及拉晶炉

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61222984A (ja) 1985-03-28 1986-10-03 Toshiba Corp 単結晶の製造装置
DE19503357A1 (de) 1995-02-02 1996-08-08 Wacker Siltronic Halbleitermat Vorrichtung zur Herstellung eines Einkristalls
JP3085146B2 (ja) * 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
DE19711922A1 (de) * 1997-03-21 1998-09-24 Wacker Siltronic Halbleitermat Vorrichtung und Verfahren zum Ziehen eines Einkristalls
JP3228173B2 (ja) * 1997-03-27 2001-11-12 住友金属工業株式会社 単結晶製造方法
JP2992988B2 (ja) * 1997-11-06 1999-12-20 日本電気株式会社 シリコン単結晶育成方法
JP2000239097A (ja) * 1999-02-22 2000-09-05 Sumitomo Metal Ind Ltd 半導体用シリコン単結晶の引上げ方法
DE10102126A1 (de) * 2001-01-18 2002-08-22 Wacker Siltronic Halbleitermat Verfahren und Vorrichtung zum Herstellen eines Einkristalls aus Silicium
JP4236243B2 (ja) * 2002-10-31 2009-03-11 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの製造方法
KR100588425B1 (ko) * 2003-03-27 2006-06-12 실트로닉 아게 실리콘 단결정, 결정된 결함분포를 가진 실리콘 단결정 및 실리콘 반도체 웨이퍼의 제조방법
DE10339792B4 (de) * 2003-03-27 2014-02-27 Siltronic Ag Verfahren und Vorrichtung zur Herstellung eines Einkristalls aus Silicium
JP4710247B2 (ja) 2004-05-19 2011-06-29 株式会社Ｓｕｍｃｏ 単結晶製造装置及び方法
US7223304B2 (en) * 2004-12-30 2007-05-29 Memc Electronic Materials, Inc. Controlling melt-solid interface shape of a growing silicon crystal using a variable magnetic field
US7819972B2 (en) * 2005-06-20 2010-10-26 Sumco Corporation Method for growing silicon single crystal and method for manufacturing silicon wafer
US8152921B2 (en) * 2006-09-01 2012-04-10 Okmetic Oyj Crystal manufacturing
DE102007005346B4 (de) * 2007-02-02 2015-09-17 Siltronic Ag Halbleiterscheiben aus Silicium und Verfahren zu deren Herstellung

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102126175A (zh) * 2009-12-09 2011-07-20 硅电子股份公司 制造半导体晶片的方法
CN102277616A (zh) * 2010-06-09 2011-12-14 硅电子股份公司 生产包括硅的半导体晶圆的方法
CN102277616B (zh) * 2010-06-09 2015-06-17 硅电子股份公司 生产包括硅的半导体晶圆的方法
CN103114328B (zh) * 2013-02-25 2015-10-07 天津市环欧半导体材料技术有限公司 8寸＜110＞磁场直拉单晶的制备方法
CN103103606A (zh) * 2013-02-25 2013-05-15 天津市环欧半导体材料技术有限公司 一种制备8寸低氧单晶的方法
CN103114328A (zh) * 2013-02-25 2013-05-22 天津市环欧半导体材料技术有限公司 8寸<110>磁场直拉单晶的制备方法
CN104711674B (zh) * 2013-12-09 2017-06-06 有研半导体材料有限公司 一种减少直拉单晶硅内部微气孔密度的方法
CN104711674A (zh) * 2013-12-09 2015-06-17 有研新材料股份有限公司 一种减少直拉单晶硅内部微气孔密度的方法
CN106222737A (zh) * 2016-10-17 2016-12-14 宁夏协鑫晶体科技发展有限公司 缩短单晶炉熔料时间装置及方法
CN108588830A (zh) * 2018-07-26 2018-09-28 孟静 提纯太阳能级多晶硅的装置
CN108588830B (zh) * 2018-07-26 2019-08-06 江苏金晖光伏有限公司 提纯太阳能级多晶硅的装置
CN109056063A (zh) * 2018-08-29 2018-12-21 孟静 太阳能电池用多晶硅片的制备方法
CN109537045A (zh) * 2018-12-29 2019-03-29 徐州晶睿半导体装备科技有限公司 用于硅晶锭生长的换热器、硅晶锭的生长炉和制备硅晶锭的方法
CN109537045B (zh) * 2018-12-29 2024-05-10 徐州晶睿半导体装备科技有限公司 用于硅晶锭生长的换热器、硅晶锭的生长炉和制备硅晶锭的方法
CN114302981A (zh) * 2019-09-02 2022-04-08 硅电子股份公司 由单晶硅制备半导体晶片的方法
CN114302981B (zh) * 2019-09-02 2024-04-16 硅电子股份公司 由单晶硅制备半导体晶片的方法

Also Published As

Publication number Publication date
DE102006060359A1 (de) 2008-06-26
US8172941B2 (en) 2012-05-08
TWI372192B (en) 2012-09-11
KR100945757B1 (ko) 2010-03-08
JP4814207B2 (ja) 2011-11-16
DE102006060359B4 (de) 2013-09-05
KR20080058177A (ko) 2008-06-25
JP2008156225A (ja) 2008-07-10
TW200829733A (en) 2008-07-16
SG144051A1 (en) 2008-07-29
US20080153261A1 (en) 2008-06-26

Similar Documents

Publication Publication Date Title
CN101240444A (zh) 用于制造硅半导体晶片的方法及装置
JP6934460B2 (ja) 低酸素シリコンインゴットの製造方法
JP4095975B2 (ja) シリコン単結晶を製造するための方法及び装置、シリコン単結晶及びこれから切り出された半導体ウェーハ
CN102174710B (zh) 硅半导体晶片及其制造方法
EP1310583B1 (en) Method for manufacturing of silicon single crystal wafer
CN1904147B (zh) 高质量硅单晶的生长方法和装置、硅单晶结晶块及硅晶片
EP2083098B1 (en) Apparatus for manufacturing semiconductor single crystal ingot and method using the same
EP1926134B1 (en) Method for manufacturing silicon epitaxial wafers
CN101671843B (zh) 单晶硅半导体晶片及其制造方法
US9650725B2 (en) Method for manufacturing a defect-controlled low-oxygen concentration silicon single crystal wafer
CN101230482A (zh) 具有基本上没有氧化诱生堆垛层错的空位为主的芯的低缺陷密度硅
US10227710B2 (en) Manufacturing method of silicon monocrystal
JP5163459B2 (ja) シリコン単結晶の育成方法及びシリコンウェーハの検査方法
KR20010101045A (ko) 실리콘 단결정의 제조 방법, 단결정 잉곳 제조 장치 및실리콘 단결정 웨이퍼의 열처리 방법
JP5283543B2 (ja) シリコン単結晶の育成方法
US20210108337A1 (en) Silicon monocrystal manufacturing method and silicon monocrystal pulling device
KR20070094726A (ko) 단결정 제조장치
JP2010202414A (ja) シリコン単結晶の育成方法及びシリコンウェーハの製造方法
US6858077B2 (en) Single crystalline silicon wafer, ingot, and producing method thereof
EP1090169A1 (en) Crystal puller for growing low defect density, self-interstitial dominated silicon
JP5668786B2 (ja) シリコン単結晶の育成方法及びシリコンウェーハの製造方法
US10844513B2 (en) Method for producing a semiconductor wafer of monocrystalline silicon, device for producing a semiconductor wafer of monocrystalline silicon and semiconductor wafer of monocrystalline
JP2020037499A (ja) 熱遮蔽部材、単結晶引き上げ装置及び単結晶の製造方法
JP2017132686A (ja) シリコン単結晶の製造方法およびシリコンウェーハ
JP2010116271A (ja) シリコン単結晶の育成方法及びシリコン単結晶インゴット

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20080813