JP5925872B2 - 基板構造およびその製造方法 - Google Patents

基板構造およびその製造方法 Download PDF

Info

Publication number
JP5925872B2
JP5925872B2 JP2014253970A JP2014253970A JP5925872B2 JP 5925872 B2 JP5925872 B2 JP 5925872B2 JP 2014253970 A JP2014253970 A JP 2014253970A JP 2014253970 A JP2014253970 A JP 2014253970A JP 5925872 B2 JP5925872 B2 JP 5925872B2
Authority
JP
Japan
Prior art keywords
hole
layer
substrate
carrier
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014253970A
Other languages
English (en)
Other versions
JP2015226054A (ja
Inventor
朝民 王
朝民 王
Original Assignee
旭徳科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭徳科技股▲ふん▼有限公司 filed Critical 旭徳科技股▲ふん▼有限公司
Publication of JP2015226054A publication Critical patent/JP2015226054A/ja
Application granted granted Critical
Publication of JP5925872B2 publication Critical patent/JP5925872B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0214—Back-up or entry material, e.g. for mechanical drilling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178—Means for venting or for letting gases escape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、基板構造およびその製造方法に関するものであり、特に、基板とキャリアが分離可能な基板構造およびその製造方法に関するものである。
回路基板は、電気信号伝導、電力供給および接地接続を行うための様々な電気製品に使用される。電気製品の小型化により、回路基板もより軽薄化され、且つより高い回路強度を有する傾向へと発展している。しかしながら、比較的軽薄な基板は、チップ実装プロセス中に亀裂や配線不良等の問題が発生しやすい。プロセスの歩留率および作業効率を上げるには、接着層を用いてキャリアの上に複数の良品基板を接着し、基板構造全体の剛性を上げてから、接着した基板およびキャリアで後続のチップ実装プロセスを行うのが一般的である。
しかしながら、ある特殊な要求を満たすために、基板が換気用の気孔や共振用の響孔を備えている場合、熱圧縮プロセスまたは他の高温プロセスにおいて気孔や響孔内の気体が加熱され、膨張することがある。膨張した気体は、その後、気孔や響孔を覆うキャリアを押圧し、プロセス中に基板をキャリアから剥離するため、プロセスの歩留率に影響を及ぼす。そのため、本技術分野では、製造プロセス中に基板とキャリアをしっかりと接合することができ、また基板とキャリアを分離しやすくすることができる方法が必要とされている。
本発明は、歩留率が高く、且つキャリアと基板が分離可能な基板構造を提供する。
本発明は、基板構造の製造方法を提供する。この方法に基づいて製造された基板構造は、歩留率が高く、且つキャリアと基板が分離可能である。
本発明に係る基板構造は、基板と、キャリアとを含む。基板は、第１スルーホールと、第１面と、第１面と対向する第２面とを含む。第１スルーホールは、基板を貫通し、第１面と第２面を接続する。キャリアは、第２スルーホールと、剥離層と、絶縁ペースト層と、金属層とを含む。絶縁ペースト層は、剥離層と金属層の間に配置される。キャリアは、剥離層を第２面に張り付けることによって、第２面に張り付けられる。第２スルーホールは、第１スルーホールに対応し、キャリアを貫通して、第１スルーホールを露出する。
本発明の基板構造の製造方法は、以下のステップを含む。まず、基板を提供する。基板は、第１面と、第１面と対向する第２面とを含む。そして、基板の上に、第１スルーホールを形成する。第１スルーホールは、基板を貫通し、第１面と第２面を接続する。そして、キャリアを提供する。キャリアは、剥離層と、絶縁ペースト層と、金属層とを含む。絶縁ペースト層は、剥離層と金属層の間に配置される。そして、キャリアの上に、第２スルーホールを形成する。第２スルーホールは、キャリアを貫通する。その後、キャリアの剥離層の上に、基板を積層する。さらに、第２スルーホールの位置は、第１スルーホールの位置に対応し、第１スルーホールを露出する。
本発明の１つの実施形態において、第２スルーホールの孔径は、第１スルーホールの孔径よりも大きい。
本発明の１つの実施形態において、剥離層の材料は、ポリエチレンテレフタラート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ， ＰＥＴ）またはポリイミド（ｐｏｌｙｉｍｉｄｅ， ＰＩ）フィルムを含む。
本発明の１つの実施形態において、絶縁ペースト層の材料は、プリプレグ（ｐｒｅｐｒｅｇ， ＰＰ）を含む。
本発明の１つの実施形態において、金属層は、銅箔層を含む。
本発明の１つの実施形態において、基板は、単層回路基板である。
本発明の１つの実施形態において、基板は、多層回路基板である。
本発明の１つの実施形態において、基板は、さらに、誘電層と、複数のパッドと、パターン化された半田マスク層とを含む。パッドは、それぞれ、誘電層の２つの対向する面に配置される。パターン化された半田マスク層は、２つの対向する面を覆い、複数のパッドを露出する。第１スルーホールは、誘電層およびパターン化された半田マスク層を貫通する。
本発明の１つの実施形態において、基板は、さらに、複数のビアを含む。各ビアは、２つの対向する面に対応して配置されたパッドを接続する。
本発明の１つの実施形態において、基板構造は、さらに、パッドを覆う表面仕上げ層（ｓｕｒｆａｃｅ ｆｉｎｉｓｈｉｎｇ ｌａｙｅｒ）を含む。
本発明の１つの実施形態において、第１スルーホールおよび第２スルーホールの形成方法は、機械掘削（ｍｅｃｈａｎｉｃａｌ ｄｒｉｌｌｉｎｇ）を含む。
本発明の１つの実施形態において、キャリアを提供する方法は、さらに、剥離層、絶縁ペースト層および金属層を積層することによってキャリアを形成することを含む。
本発明の実施形態において、基板は厚さが薄いため、実装プロセス中に基板に亀裂が生じないよう、剥離層を有するキャリアの上に基板を積層して、基板構造の全体の剛性を上げる。また、基板から容易に剥がれる剥離層の特性を利用することによって、製造プロセスが完了した後に、キャリアから基板を容易に分離することができる。
また、本発明の実施形態に基づき、基板は、さらに、換気用の気孔または共振用の響孔として用いることができる少なくとも１つの第１スルーホールを含む。また、第１スルーホールに対応する少なくとも１つの第２スルーホールをキャリアの上に形成する。こうすることによって、キャリアの上に基板を配置した後、第２スルーホールを介して、キャリアによって基板の第１スルーホールを露出することができる。したがって、後続の熱圧縮プロセスまたは他の高温プロセスにおいて、第１スルーホール内の気体を第２スルーホールから容易に放出することができ、気体が基板とキャリアの間に蓄積されたり、熱膨張によってキャリアを押し出したりすることがないため、基板とキャリアの間の接合強度を弱め、基板をキャリアから分離することができない。そのため、本発明の実施形態に係る基板構造は、特殊な機能を有する基板の特殊な要求を満たすだけでなく、基板構造の歩留率を上げることもできる。
本発明の上記および他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。
本発明の１つの実施形態に係る基板構造の製造方法を示す断面概略図である。 本発明の１つの実施形態に係る基板構造の製造方法を示す断面概略図である。 本発明の１つの実施形態に係る基板構造の製造方法を示す断面概略図である。 本発明の１つの実施形態に係る基板構造の製造方法を示す断面概略図である。 本発明の１つの実施形態に係る基板構造の製造方法を示す断面概略図である。 本発明の１つの実施形態に係る基板構造の製造方法を示す断面概略図である。
以下、添付の図面を例として、本発明の実施形態を詳細に説明する。各図面および関連説明において、同一または類似する構成要素には、同一の参照番号を使用する。
理解すべきこととして、前記および他の詳細な説明、特徴および利点は、以下の図面と併せた実施形態を提供することによって、より包括的に説明することを意図する。以下の実施形態において、「上」、「下」、「前」、「後」、「左」、「右」等の方向を示すための用語は、単に添付の図面における方向を指す。そのため、方向性の用語は、説明のために用いるものであって、本発明を限定するものではない。また、同様の、または類似する構成要素は、同様の、または類似する参照番号を使用して示す。
図１〜図６は、本発明の１つの実施形態に係る基板構造の製造方法を示す断面概略図である。本実施形態の基板構造の製造方法は、以下のステップを含む。まず、図１を参照すると、基板１１０を提供する。基板１１０は、第１面１１０ａと、第１面１１０ａと対向する第２面１１０ｂとを含む。具体的に説明すると、基板１１０は、図１に示すように、単層回路基板であってもよく、誘電層１１４と、複数のパッド１１５と、パターン化された半田マスク層１１７と、複数のビア１１６とを含む。複数のパッド１１５は、それぞれ、誘電層１１４の２つの対向する面に配置される。各ビア１１６は、誘電層１１４の２つの対向する面に対応して配置されたパッド１１５に接続する。パターン化された半田マスク層１１７は、誘電層１１４の２つの対向する面を覆い、パッド１１５を露出する。もちろん、別の実施形態において、基板１１０の上に他の積層構造をさらに積み重ねてもよい。つまり、基板１１０は、多層回路基板であってもよい。
また、基板１１０は、さらに、パターン化された半田マスク層１１７によって露出したパッド１１５を覆う表面仕上げ層（ｓｕｒｆａｃｅ ｆｉｎｉｓｈｉｎｇ ｌａｙｅｒ）１１８を含んでもよい。表面仕上げ層１１８の材料は、銅合金、ニッケル合金、パラジウム合金、プラチナ合金、銀合金、金合金、チタン合金、またはその任意の組み合わせを含むことができる。
図２を参照すると、基板１１０の上に、第１スルーホール１１２を形成する。また、第１スルーホール１１２は、基板１１０を貫通して、第１面１１０ａと第２面１１０ｂを接続する。さらに、第１スルーホール１１２は、図２に示すように、基板１１０の誘電層１１４およびパターン化された半田マスク層１１７を貫通して、例えば、換気用の気孔または共振用の響孔として用いる。本実施形態において、第１スルーホール１１２の形成方法は、機械掘削またはレーザー穴あけを含む。しかしながら、本発明はこれらに限定されない。
そして、図３を参照すると、キャリア１２０を提供する。キャリア１２０は、剥離層１２２と、絶縁ペースト層１２４と、金属層１２６とを含む。本実施形態において、キャリア１２０は、例えば、剥離層１２２、絶縁ペースト層１２４および金属層１２６を順番に積層することによって形成することができる。こうして、絶縁ペースト層１２４は、剥離層１２２と金属層１２６の間に設置される。また、剥離層１２２の材料は、ポリエチレンテレフタラート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ， ＰＥＴ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ， ＰＩ）フィルム、または他の適切な材料を含むことができる。絶縁ペースト層１２４の材料は、プリプレグ（ｐｒｅｐｒｅｇ）等の絶縁ペースト材料を含むことができ、金属層１２６は、例えば、銅箔層であってもよい。また、本実施形態で述べた順番は、単なる例であり、基板１１０の提供または製造とキャリア１２０の提供または製造の間に決まった順番はない。別の実施形態において、キャリア１２０は、基板１１０を提供する前に提供してもよく、あるいは、既に製造されているキャリア１２０と基板１１０を同時に提供してもよい。本発明は、これらに限定されない。
そして、図４を参照すると、キャリア１２０の上に、第２スルーホール１２８を形成する。また、第２スルーホール１２８は、それぞれ、剥離層１２２、絶縁ペースト層１２４および金属層１２６を貫通することによって、キャリア１２０を貫通することができる。本実施形態において、第２スルーホール１２８の孔径Ｄ２は、図２に示した第１スルーホール１１２の孔径Ｄ１よりも大きくてもよい。また、第２スルーホール１２８の形成方法は、第１スルーホール１１２と同一の、または類似する形成方法であってもよい。つまり、第２スルーホール１２８の形成方法もまた、機械掘削またはレーザー穴あけを含むことができる。しかしながら、本発明は、これらに限定されない。
そして、図５および図６の両方を参照すると、基板１１０およびキャリア１２０を合わせて積層して、図６に示した基板構造１００を形成する。具体的に説明すると、剥離層１２２の上に図５に示した基板１１０の第２面１１０ｂを積層することによって、キャリア１２０の上に基板１１０を積層する。また、第２スルーホール１２８の位置は、第１スルーホール１１２の位置に対応することができる。また、第２スルーホール１２８の孔径Ｄ２を第１スルーホール１１２の孔径Ｄ１よりも実質的に大きくすることによって、図６に示すように、第１スルーホール１１２を露出することができる。このようにして、基板構造１００の製造を完了することができる。
前記製造方法に基づいて製造された図６の基板構造１００は、基板１１０と、キャリア１２０とを含む。基板１１０は、第１スルーホール１１２と、第１面１１０ａと、第１面１１０ａと対向する第２面１１０ｂとを含む。第１スルーホール１１２は、基板１１０を貫通して、第１面１１０ａと第２面１１０ｂを接続する。キャリア１２０は、第２スルーホール１２８と、剥離層１２２と、絶縁ペースト層１２４と金属層１２６とを含む。絶縁ペースト層１２４は、剥離層１２２と金属層１２６の間に設置される。キャリアは、キャリア１２０の剥離層１２２を基板１１０の第２面１１０ｂに張り付けることによって、基板１１０に張り付けられる。第２スルーホール１２８は、第１スルーホール１１２に対応し、キャリア１２０を貫通することによって、第１スルーホール１１２を露出する。また、第２スルーホール１２８の孔径Ｄ２は、第１スルーホール１１２の孔径Ｄ１よりも実質的に大きくてもよい。
本発明の実施形態に係る基板は、厚さが薄いため、実装プロセス中に基板に亀裂が生じないよう、剥離層を有するキャリアの上に基板を積層して、基板構造の全体の剛性を上げる。また、基板から容易に剥がれる剥離層の特性を利用することにより、製造プロセスが完了した後に、キャリアから基板を容易に分離することができる。
また、本発明の実施形態に係る基板は、さらに、換気用の気孔または共振用の響孔として用いることができる第１スルーホールを含む。また、第１スルーホールに対応する第２スルーホールをキャリアの上に形成する。こうすることによって、キャリアの上に基板を配置した後、第２スルーホールを介して、キャリアにより基板の第１スルーホールを露出することができる。したがって、後続の熱圧縮プロセスまたは他の高温プロセスにおいて、第１スルーホール内の気体を第２スルーホールから容易に放出することができ、気体が基板とキャリアの間に蓄積されたり、熱膨張によってキャリアを押し出したりすることがないため、基板とキャリアの間の接合強度を弱め、基板をキャリアから分離することができない。そのため、本発明の実施形態に係る基板構造は、特殊な機能を有する基板の特殊な要求を満たすだけでなく、基板構造の歩留率を上げることもできる。
以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
１００ 基板構造
１１０ 基板
１１０ａ 第１面
１１０ｂ 第２面
１１２ 第１スルーホール
１１４ 誘電層
１１５ パッド
１１６ ビア
１１７ パターン化された半田マスク層
１１８ 表面仕上げ層
１２０ キャリア
１２２ 剥離層
１２４ 絶縁ペースト層
１２６ 金属層
１２８ 第２スルーホール
Ｄ１、Ｄ２ 孔径

Claims (17)

  1. 第１スルーホール、第１面および前記第１面と対向する第２面を含む基板と、
    第２スルーホール、剥離層、絶縁ペースト層および金属層を含むキャリアと
    を含み、前記第１スルーホールが、前記基板を貫通して、前記第１面と前記第２面を接続し、
    前記絶縁ペースト層が、前記剥離層と前記金属層の間に配置され、前記キャリアの前記剥離層が前記第２面に張り付けられた状態であり、前記第２スルーホールが、前記第１スルーホールに対応し、前記キャリアを貫通して、前記第１スルーホールを露出する基板構造。
  2. 前記第２スルーホールの孔径が、前記第１スルーホールの孔径よりも大きい請求項１に記載の基板構造。
  3. 前記剥離層の材料が、ポリエチレンテレフタラート（ＰＥＴ）またはポリイミド（ＰＩ）フィルムを含む請求項１又は２に記載の基板構造。
  4. 前記絶縁ペースト層の材料が、プリプレグ（ＰＰ）を含む請求項１〜３のいずれか１項に記載の基板構造。
  5. 前記金属層が、銅箔層を含む請求項１〜４のいずれか１項に記載の基板構造。
  6. 前記基板が、単層回路基板である請求項１〜５のいずれか１項に記載の基板構造。
  7. 前記基板が、多層回路基板である請求項１〜５のいずれか１項に記載の基板構造。
  8. 前記基板が、さらに、誘電層、複数のパッドおよびパターン化された半田マスク層を含み、前記複数のパッドが、それぞれ、前記誘電層の２つの対向する面に配置され、前記パターン化された半田マスク層が、前記２つの対向する面を覆って、前記複数のパッドを露出し、前記第１スルーホールが、前記誘電層および前記パターン化された半田マスク層を貫通する請求項１〜７のいずれか１項に記載の基板構造。
  9. 前記基板が、さらに、複数のビアを含み、前記ビアが、それぞれ、前記２つの対向する面に対応して配置された前記パッドを接続する請求項８に記載の基板構造。
  10. 前記パッドを覆う表面仕上げ層をさらに含む請求項８に記載の基板構造。
  11. 第１面および前記第１面と対向する第２面を含む基板を提供することと、
    前記基板の上に、前記基板を貫通して前記第１面と前記第２面を接続する第１スルーホールを形成することと、
    剥離層、絶縁ペースト層および金属層を含み、前記絶縁ペースト層が前記剥離層と前記金属層の間に配置されたキャリアを提供することと、
    前記キャリアの上に、前記キャリアを貫通する第２スルーホールを形成することと、
    前記キャリアの前記剥離層の上に、前記基板を積層することと
    を含み、前記第２スルーホールの位置が、前記第１スルーホールの位置に対応し、前記第１スルーホールを露出する基板構造の製造方法。
  12. 前記第２スルーホールの孔径が、前記第１スルーホールの孔径よりも大きい請求項１１に記載の基板構造の製造方法。
  13. 前記第１スルーホールおよび前記第２スルーホールの形成方法が、機械掘削を含む請求項１１又は１２に記載の基板構造の製造方法。
  14. 前記剥離層の材料が、ポリエチレンテレフタラート（ＰＥＴ）またはポリイミド（ＰＩ）フィルムを含む請求項１１〜１３のいずれか１項に記載の基板構造の製造方法。
  15. 前記絶縁ペースト層の材料が、プリプレグ（ＰＰ）を含む請求項１１〜１４のいずれか１項に記載の基板構造の製造方法。
  16. 前記金属層が、銅箔層を含む請求項１１〜１５のいずれか１項に記載の基板構造の製造方法。
  17. 前記キャリアを提供する方法が、さらに、前記剥離層、前記絶縁ペースト層および前記金属層を積層することによって前記キャリアを形成することを含む請求項１１〜１６のいずれか１項に記載の基板構造の製造方法。
JP2014253970A 2014-05-26 2014-12-16 基板構造およびその製造方法 Expired - Fee Related JP5925872B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103118287A TWI576032B (zh) 2014-05-26 2014-05-26 基板結構及其製作方法
TW103118287 2014-05-26

Publications (2)

Publication Number Publication Date
JP2015226054A JP2015226054A (ja) 2015-12-14
JP5925872B2 true JP5925872B2 (ja) 2016-05-25

Family

ID=54557075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014253970A Expired - Fee Related JP5925872B2 (ja) 2014-05-26 2014-12-16 基板構造およびその製造方法

Country Status (4)

Country Link
US (1) US9538647B2 (ja)
JP (1) JP5925872B2 (ja)
CN (1) CN105140206B (ja)
TW (1) TWI576032B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9917068B2 (en) * 2014-03-14 2018-03-13 Taiwan Semiconductor Manufacturing Company Package substrates, packaged semiconductor devices, and methods of packaging semiconductor devices
WO2018199003A1 (ja) * 2017-04-27 2018-11-01 三菱瓦斯化学株式会社 支持体及びそれを用いた半導体素子実装基板の製造方法
CN109270992A (zh) * 2017-07-17 2019-01-25 仁宝电脑工业股份有限公司 板状构件、包含板状构件的壳体及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251741A (ja) * 1998-03-06 1999-09-17 Mitsui Mining & Smelting Co Ltd 両面配線フィルムキャリアの製造方法
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
CN101472404B (zh) * 2007-12-25 2011-12-07 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
CN101989592B (zh) * 2009-07-30 2012-07-18 欣兴电子股份有限公司 封装基板与其制法
TWI431742B (zh) * 2011-04-27 2014-03-21 Unimicron Technology Corp 線路板製造方法及基層線路板
TWI560835B (en) * 2011-11-07 2016-12-01 Siliconware Precision Industries Co Ltd Package substrate and fabrication method thereof
CN103633037A (zh) * 2012-08-27 2014-03-12 国碁电子(中山)有限公司 封装结构及制造方法
CN103635035B (zh) * 2012-08-29 2016-11-09 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
KR20140057861A (ko) * 2012-11-05 2014-05-14 삼성전기주식회사 인쇄회로기판 제조 방법

Also Published As

Publication number Publication date
CN105140206A (zh) 2015-12-09
CN105140206B (zh) 2018-05-25
TWI576032B (zh) 2017-03-21
US20150342040A1 (en) 2015-11-26
US9538647B2 (en) 2017-01-03
JP2015226054A (ja) 2015-12-14
TW201545620A (zh) 2015-12-01

Similar Documents

Publication Publication Date Title
JP2010098086A5 (ja)
JP2007214427A (ja) 配線基板の製造方法
US9480173B2 (en) Flex-rigid wiring board and method for manufacturing flex-rigid wiring board
US20140085833A1 (en) Chip packaging substrate, method for manufacturing same, and chip packaging structure having same
US20180033732A1 (en) Wiring board
JP2015035497A (ja) 電子部品内蔵配線板
JP2014110390A5 (ja)
JP5925872B2 (ja) 基板構造およびその製造方法
US9362248B2 (en) Coreless package structure and method for manufacturing same
JP6036837B2 (ja) 多層配線板、及び、多層配線板の製造方法
US10123413B2 (en) Package substrate and manufacturing method thereof
KR101516531B1 (ko) 회로판, 및 회로판의 제조 방법
JP2006261390A5 (ja)
JP5307922B2 (ja) プリント基板製造用キャリアの製造方法、及びプリント基板の製造方法
JP6673304B2 (ja) 多層基板
JP2018006466A5 (ja)
JPWO2016132911A1 (ja) コイル内蔵基板およびその製造方法
WO2013021477A1 (ja) 回路基板の製造方法
TWI461135B (zh) 製作電路板之方法
JP5221682B2 (ja) プリント回路基板及びその製造方法
JP2009289789A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
US9443830B1 (en) Printed circuits with embedded semiconductor dies
TWI616120B (zh) 結合載板的可撓性電路板結構及其製造方法
US20140174798A1 (en) Metal core substrate and method of manufacturing the same
JP2012079866A (ja) フレックスリジッド回路板とその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160420

R150 Certificate of patent or registration of utility model

Ref document number: 5925872

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees