JP5922350B2 - 通信システム,トランシーバ - Google Patents
通信システム,トランシーバ Download PDFInfo
- Publication number
- JP5922350B2 JP5922350B2 JP2011170419A JP2011170419A JP5922350B2 JP 5922350 B2 JP5922350 B2 JP 5922350B2 JP 2011170419 A JP2011170419 A JP 2011170419A JP 2011170419 A JP2011170419 A JP 2011170419A JP 5922350 B2 JP5922350 B2 JP 5922350B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock
- transmission
- bit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
しかし、CANを適用した場合、CANコントローラを用いて通信機能を実現することになるが、CANコントローラは必要以上に高機能であるだけでなく高価であるため、無駄にコストが増大してしまうという問題があった。
そこで本発明は、上記問題点を解決するために、調歩同期式のシリアル通信をバス通信路に適用した通信システムにおいて応答性のよい多重通信を実現することを目的とする。
このように構成された本発明の通信システムによれば、UARTを利用して安価に構成することができるだけでなく、各ノードは任意のタイミングでデータを送信することができるため、応答性のよい多重通信を実現することができる。
ビットとストップビットとによって挟まれた複数ビットのデータをブロックデータとして、該ブロックデータの1ビット幅を周期とするバスクロックを生成するクロック生成回路と、ブロックデータを単位として調歩同期式通信を実行するUARTを備えた調停機能を持たない信号処理部からブロックデータからなる送信データの供給を受け、その送信データを、バスクロックに従ってクロック成分を含んだ伝送路符号に符号化しバス通信路に出力する符号化回路と、バス通信路から取り込んだ受信データを、バスクロックに従って復号化し信号処理部に供給する復号化回路と、送信データの送信中に該送信データおよび受信データの信号レベルをビット単位で比較し、信号レベルが不一致である場合に調停負けしたことを表す衝突検出信号を出力するビット調停回路とを備えている。
このように構成された本発明のトランシーバは、請求項1に記載の通信システムを構成する各ノードを構成する際に好適に用いることができる。
<全体構成>
図1は、車両に搭載され、ボデー系のアプリケーションを実現する電子制御装置(ボデー系ECU)や、車両の状態を検出したり車両の状態を制御したりするために設けられた関連機器(ライト,センサ等)からなるノード3を、バス状の通信路(以下「バス通信路」という)5を介して相互に接続した通信システム1の概略構成を示すブロック図である。
バス通信路5は、異なるノード3からハイレベルの信号とロウレベルの信号とが同時に出力されると、バス通信路5上の信号レベルがロウレベルとなるように構成されており、この機能を利用してバス調停を実現する。
図2(a)に示すように、バス通信路5では、伝送路符号として、ビットの途中で信号レベルがロウレベルからハイレベルに変化するPWM符号が用いられ、レセッシブ(本実施形態では1に対応)およびドミナント(本実施形態では0に対応)からなる二値の信号を2種類のデューティ比で表現する。
図2(b)に示すように、フレームは、送信を許可するデータを指定するためのヘッダと、ヘッダによって指定されたデータを送信するための可変長のレスポンスからなる。
各ノード3は、予め割り当てられた全ての機能を実行可能な動作モードであるウェイクアップモード、一部の機能(ここでは通信機能)を停止して低消費電力状態を実現する動作モードであるスリープモードで動作する。
<マスタ>
マスタ3aは、バス通信路5を介した他ノード3との通信によって得られた情報等に基づき、自ノード3に割り当てられた各種処理を実行する信号処理部10と、信号処理部10から供給されるNRZ符号の送信データTXDを、入力端子PIを介して取り込み、取り込んだ送信データTXDをPWM符号に符号化したものを送信データTXとして通信端子PTを介してバス通信路5に出力すると共に、バス通信路5から通信端子PTを介して取り込んだ受信データRXをPWM符号からNRZ符号に復号化したものを受信データRXDとして出力端子POを介して信号処理部10に供給するトランシーバ20とを備えている。
信号処理部10は、CPU,ROM,RAM,IOポート等からなる周知のマイクロコンピュータを中心に構成され、更に、調歩同期(非同期)方式のシリアル通信を実現するUART(汎用非同期受信・送信機:Universal Asynchronous Receiver Transmitter )、11、当該信号処理部10を動作させるための動作クロックや、UART11の通信速度と同じ速度(本実施形態では20Kbps)に設定されトランシーバ20に供給する基準クロックCKを発生させる発振回路12を備えている。
図3に戻り、トランシーバ20は、信号処理部10からクロック端子PCを介して供給される基準クロックCKに同期した各種タイミング信号を生成するタイミング生成部21と、タイミング生成部21にて生成されたタイミング信号に従って、送信データTXDの符号化、受信データRXの復号化を行う符号化復号化部22と、符号化復号化部22にて符号化された送信データTXを通信端子PTから出力する送信バッファ23と、通信端子PTを介して取り込んだ信号を2値化し受信データRXとして符号化復号化部22に供給する受信バッファ24とを備えている。
ここで図4は、タイミング生成部21が生成する各種タイミング信号を示す説明図である。なお、発振回路が発生させるカウント用クロックCCKは、基準クロックCKに対して十分に高い周波数(数十〜数百倍程度)を有するように設定されている。
図4に示すように、タイミング生成部21は、周期カウント値Ciに相当する周期を有し、立ち下がりエッジから立ち上がりエッジまでの間隔が周期カウント値Ciの1/2に相当する長さに設定されたデューティ50%のバスクロックBCKと、バスクロックBCKの立ち下がりエッジで立ち下がり、その立ち下がりエッジから周期カウント値の1/3に相当する期間だけ経過したタイミングが立ち上がりエッジとなるレセッシブ生成用クロックRCKと、バスクロックBCKの立ち下がりエッジで立ち下がり、その立ち下がりエッジから周期カウント値の2/3に相当する期間だけ経過したタイミングが立ち上がりエッジとなるドミナント生成用クロックDCKとを生成する。
次に、図5は、符号化復号化部22の構成を示すブロック図である。
図5に示すように、符号化復号化部22は、入力端子PI(図3参照)を介して入力された送信データTXD(NRZ符号)を伝送路符号(PWM符号)に符号化する符号化回路27と、受信バッファ24(図3参照)が取り込んだ受信データRXをNRZ符号に復号化する復号化回路28と、符号化前の送信データTXDと復号化後の受信データRXDをビット単位で比較し、信号レベル(レセッシブ/ドミナント)が不一致である場合にアクティブレベルとなる衝突検出信号CDを符号化回路27に出力するビット調停回路29とを備えている。
図6(a)に示すように、符号化回路27は、衝突検出信号CD,送信データTXD,ドミナント生成用クロックDCKを入力として、いずれか一つでもハイレベルの時にハイレベルを出力する論理和回路271と、論理和回路271の出力であるドミナント生成信号DEおよびレセッシブ生成用クロックRCKを入力として、いずれもがハイレベルである時にハイレベルを出力する論理積回路272とで構成されており、この論理積回路272の出力が送信データTXとなる。
図7に示すように、衝突検出信号CDがロウレベルである場合、送信データTXDがロウレベルであれば、ドミナント生成用クロックDCKの波形が、そのままドミナント生成信号DEの波形、ひいては送信データTXの波形となるため、送信データTXはドミナントとなり、一方、送信データTXDがハイレベルであれば、ドミナント生成信号DEはハイレベルとなり、レセッシブ生成用クロックRCKの波形が送信データTXの波形となるため、送信データTXはレセッシブとなる。
次に、図6(c)は、ビット調停回路29の構成を示す回路図である。
ビット調停回路29は、図6(c)に示すように、送信データTXDをバスクロックBCKの立ち上がりエッジでサンプリングすることによって半クロック分だけ遅延させる遅延回路291と、遅延回路291の出力(遅延送信データ)dTXDおよび受信データRXDを入力として、両者の信号レベルが異なる場合にハイレベルを出力する排他的論理和回路292と、排他的論理和回路292の出力(比較結果)CPおよび衝突検出信号CDを入力として、いずれか一つでもハイレベルの時にハイレベルを出力する論理和回路293とを備えている。
まず、データの送信元が自ノード3である場合の動作について説明する。
受信データRXDは、復号化回路28で復号化が行われることによって、送信データTXDよりバスクロックBCKの半クロック分だけ遅延したものとなる。従って、遅延回路291で送信データTXDを遅延させることで得られる遅延送信データdTXDは、受信データRXDと同じタイミングとなる。
この場合、送信データTXD、ひいては遅延送信データdTXDはハイレベルに保持され、受信データRXDの信号レベルだけが変化するため、スタートビットを受信すると、そのタイミング(tr13 )で受信期間信号REがハイレベルに変化する。この時、比較信号CPは、少なくともスタートビットの期間でハイレベルになる(tr13〜tr14)。従って、衝突検出信号CDは、バスクロックBCKの立ち下がりエッジ(t14)でハイレベルに変化する。以後、衝突検出信号CDがロウレベルに変化する時の動作は、データの送信元が自ノード3である場合と同様である。
図3に戻り、スレーブ3bは、マスタ3aと同様に、バス通信路5を介した他ノード3との通信によって得られた情報等に基づき、自ノード3に割り当てられた各種処理を実行する信号処理部40と、信号処理部40から供給されるNRZ符号の送信データTXDを、入力端子PIを介して取り込み、取り込んだ送信データTXDを、PWM符号に符号化したものを送信データTXとして通信端子PTを介してバス通信路5に出力すると共に、バス通信路5から通信端子PTを介して取り込んだ受信データRXを、PWM符号からNRZ符号に復号化したものを受信データRXDとして出力端子POを介して信号処理部40に供給するトランシーバ50とを備えている。
信号処理部40は、トランシーバ50に対して基準クロックCKを供給する機能が省略されている点以外は、信号処理部10と同様に構成されている。
トランシーバ50は、トランシーバ20と同様に、タイミング生成部51,符号化復号化部52,送信バッファ23,受信バッファ24を備えており、タイミング生成部51および符号化復号化部52の構成の一部が、トランシーバ20のタイミング生成部21および符号化復号化部22とは異なっている。
図6(b)に示すように、符号化回路57は、符号化回路27の構成から論理積回路272を除去した構成を有しており、論理和回路271の出力を送信データTXとして出力するように構成されている。
以上説明したように通信システム1を構成する各ノード3のトランシーバ20,50は、マスタ3aに搭載されるトランシーバ20が、バス通信路5を介してクロック成分を供給することによって、全てのノード3のトランシーバ20,50がビット単位で同期して動作するようにされている。しかも、各ノード3から送信されるデータをビット単位で調停することによって、調停負けしたトランシーバ20,50は、直ちに送信データTXDの送信を中止する、いわゆるCSMA/CA方式の通信を実現するようにされている。
以上、本発明のいくつかの実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において様々な態様にて実施することが可能である。
上記実施形態では、ビット調停回路29を、符号化前の送信データTXDと復号化後の受信データRXDとを比較するように構成したが、図9(a)に示すビット調停回路29aのように、符号化後の送信データTXと復号化前の受信データRXとを比較するように構成してもよい。
まず、データの送信元が自ノード3である場合について説明する。
送信期間信号SEは、送信データTXの波形に基づき、また、受信期間信号REは受信データRXの波形に基づいて、いずれも、スタートビットとなるドミナントの検出タイミングから9クロック分の間(tr1〜tr10 )の間ハイレベルとなる。
この場合、送信データTXはハイレベルに保持され、受信データRXの信号レベルだけが変化するため、スタートビットとなるドミナントの検出タイミング(tr13 )で受信期間信号REがハイレベルに変化すると共に、比較信号CPも所定期間だけハイレベルになる。但し、受信期間信号REも、バスクロックBCKの立ち上がりエッジ(t14)でハイレベルに変化するため、この時点では衝突検出信号CDは変化せずロウレベルに保持される。その後、受信期間信号REがハイレベルである間に、再び、比較信号CPがハイレベルになると、その時のバスクロックBCKの立ち上がりエッジで衝突検出信号CDがハイレベルに変化する。また、衝突検出信号CDがロウレベルに変化する時の動作は、データの送信元が自ノード3である場合と同様である。
Claims (6)
- スタートビット,ストップビット,前記スタートビットと前記ストップビットとによって挟まれた複数ビットのデータからなるブロックデータを単位として調歩同期式通信を実行するUARTを備えた調停機能を持たない信号処理部と、
前記ブロックデータの1ビット幅を周期とするバスクロックを生成し、前記信号処理部から前記ブロックデータからなる送信データの供給を受け、該送信データを前記バスクロックに従ってクロック成分を含んだ伝送路符号に符号化しバス通信路に出力すると共に、前記バス通信路から取り込んだ受信データを、前記バスクロックに従って復号化し前記信号処理部に供給するトランシーバと、
を備えたノードを、前記バス通信路を介して相互に接続することで構成される通信システムであって、
前記ノードの一つをクロックマスタ、該クロックマスタ以外のノードをクロックスレーブとして、
前記クロックマスタのトランシーバは、前記信号処理部から供給される前記ブロックデータの1ビット幅を表す基準クロックに同期したバスクロックを生成し、
前記クロックスレーブのトランシーバは、前記バス通信路から取り込んだ受信データから抽出されるクロック成分に同期したバスクロックを生成し、
各ノードのトランシーバは、前記送信データの送信中に、符号化前の前記送信データと復号化後の前記受信データの信号レベル、或いは符号化後の前記送信データと復号化前の前記受信データの信号レベルうちいずれか一方をビット単位で比較し、比較対象となった送信側のデータの信号レベルがハイレベルまたはレセッシブ、かつ比較対象となった受信側のデータの信号レベルがロウレベルまたはドミナントである場合に、前記信号処理部が送信中の1ブロック分の前記ブロックデータの送信が継続されている間、該ブロックデータの前記バス通信路への出力を停止することを特徴とする通信システム。 - スタートビット,ストップビット,前記スタートビットとストップビットとによって挟まれた複数ビットのデータをブロックデータとして、該ブロックデータの1ビット幅を周期とするバスクロックを生成するクロック生成回路と、
前記ブロックデータを単位として調歩同期式通信を実行するUARTを備えた調停機能を持たない信号処理部から前記ブロックデータからなる送信データの供給を受け、該送信データを、前記バスクロックに従ってクロック成分を含んだ伝送路符号に符号化しバス通
信路に出力する符号化回路と、
前記バス通信路から取り込んだ受信データを、前記バスクロックに従って復号化し前記信号処理部に供給する復号化回路と、
前記送信データの送信中に、符号化前の前記送信データと復号化後の前記受信データの信号レベル、或いは符号化後の前記送信データと復号化前の前記受信データの信号レベルうちいずれか一方をビット単位で比較し、比較対象となった送信側のデータの信号レベルがハイレベルまたはレセッシブ、かつ比較対象となった受信側のデータの信号レベルがロウレベルまたはドミナントである場合に調停負けしたことを表す衝突検出信号を出力するビット調停回路と、
を備え、
前記符号化回路は、前記衝突検出信号が調停負けしたことを表している場合に、前記信号処理部が送信中の1ブロック分の前記ブロックデータの送信が継続されている間、該ブロックデータの前記バス通信路への出力を停止することを特徴とするトランシーバ。 - 前記ビット調停回路は、前記符号化回路にて符号化された送信データと、前記復号化回路にて復号化される前の受信データとを比較することを特徴とする請求項2に記載のトランシーバ。
- 前記ビット調停回路は、前記符号化回路にて符号化される前の送信データと、前記復号化回路にて復号化された後の受信データとを比較することを特徴とする請求項2に記載のトランシーバ。
- 前記クロック生成回路は、前記信号処理部から供給される基準クロックに基づき、該基準クロックに同期したバスクロックを生成することを特徴とする請求項2乃至請求項4のいずれか1項に記載のトランシーバ。
- 前記クロック生成回路は、前記バス通信路から取り込んだ受信データに基づき、該受信データから抽出されるクロック成分に同期したバスクロックを生成することを特徴とする請求項2乃至請求項4のいずれか1項に記載のトランシーバ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011170419A JP5922350B2 (ja) | 2011-08-03 | 2011-08-03 | 通信システム,トランシーバ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011170419A JP5922350B2 (ja) | 2011-08-03 | 2011-08-03 | 通信システム,トランシーバ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013038466A JP2013038466A (ja) | 2013-02-21 |
JP5922350B2 true JP5922350B2 (ja) | 2016-05-24 |
Family
ID=47887691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011170419A Active JP5922350B2 (ja) | 2011-08-03 | 2011-08-03 | 通信システム,トランシーバ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5922350B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0722431B2 (ja) * | 1985-07-16 | 1995-03-08 | 本田技研工業株式会社 | 多重通信システム |
US4715031A (en) * | 1985-09-23 | 1987-12-22 | Ford Motor Company | Vehicular data transfer communication system |
JPH05227171A (ja) * | 1992-02-10 | 1993-09-03 | Toyota Motor Corp | 多重通信装置 |
JPH0936922A (ja) * | 1995-07-21 | 1997-02-07 | Toyota Motor Corp | デジタル信号変調方式 |
-
2011
- 2011-08-03 JP JP2011170419A patent/JP5922350B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013038466A (ja) | 2013-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5541234B2 (ja) | トランシーバ | |
JP5905678B2 (ja) | トランシーバ | |
JP6054735B2 (ja) | トランシーバ、通信装置 | |
JP2013030932A (ja) | 通信システム及び、当該通信システムに用いられるサブマスタノード | |
US11233750B2 (en) | Method and apparatus for allocating transmission opportunities in vehicle network | |
RU2566948C2 (ru) | Способ и устройство для активизации абонентов шинной системы и соответствующий абонент | |
US7620075B2 (en) | Serial communication system with baud rate generator | |
JP5678849B2 (ja) | 通信システム及びトランシーバ | |
US8825935B2 (en) | Pattern detection for partial networking | |
US20130067129A1 (en) | Communication system and slave node | |
JP5977152B2 (ja) | 通信装置 | |
JP5664606B2 (ja) | 復号化回路 | |
JP2014030125A (ja) | トランシーバ | |
JP5644725B2 (ja) | トランシーバ | |
US9112738B2 (en) | Control device having a digital interface | |
JP5922350B2 (ja) | 通信システム,トランシーバ | |
JP5617795B2 (ja) | 通信システム及び、当該通信システムに用いられるマスタノード、スレーブノード | |
JP2016127523A (ja) | 通信システム及びサブマスタノード | |
JP6094609B2 (ja) | 通信システム | |
JP2013062723A (ja) | 通信システム、並びに、当該通信システムを構成するマスタノード及びスレーブノード | |
JP5678828B2 (ja) | トランシーバ | |
Chinta | Implementation of controller area network and its application |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130828 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140528 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150309 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150317 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20150515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160414 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5922350 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |