JP5911583B2 - 非プレーナ型トランジスタの製造方法 - Google Patents

非プレーナ型トランジスタの製造方法 Download PDF

Info

Publication number
JP5911583B2
JP5911583B2 JP2014533271A JP2014533271A JP5911583B2 JP 5911583 B2 JP5911583 B2 JP 5911583B2 JP 2014533271 A JP2014533271 A JP 2014533271A JP 2014533271 A JP2014533271 A JP 2014533271A JP 5911583 B2 JP5911583 B2 JP 5911583B2
Authority
JP
Japan
Prior art keywords
planar transistor
material layer
fin
dielectric material
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014533271A
Other languages
English (en)
Other versions
JP2014528643A (ja
Inventor
エム． ジョシ、サブハッシュ
エム． ジョシ、サブハッシュ
ハッテンドーフ、マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2014528643A publication Critical patent/JP2014528643A/ja
Application granted granted Critical
Publication of JP5911583B2 publication Critical patent/JP5911583B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

本明細書の実施形態は、包括的には、超小型電子素子製造の分野に関し、より詳細には、非プレーナ型トランジスタの製造に関する。
本開示の主題は、本明細書の結論部分において特に示され、かつ明確に請求されている。本開示の上述した特徴及び他の特徴は、添付図面とともに以下の説明及び添付の特許請求の範囲からより完全に明らかとなろう。添付図面は、本開示による幾つかの実施形態のみを示し、したがって、本開示の範囲を限定するものとみなされるべきではないことが理解される。本開示の利点をより容易に確認することができるように、本開示を、添付図面を用いて更に特定し詳細に説明する。
本明細書の一実施形態による非プレーナ型トランジスタ構造の斜視図である。 本明細書の一実施形態による、非プレーナ型トランジスタのトランジスタゲート及びトランジスタフィンの上に堆積した誘電体材料の側断面図である。 トランジスタゲート及びトランジスタフィンの上に誘電体材料からトランジスタゲートスペーサー及びトランジスタフィンスペーサーを形成した後の図２の構造の側断面図である。 本明細書の一実施形態による、誘電体材料の上にキャップ材料層を形成した後の図２の構造の側断面図である。 本明細書の一実施形態による、キャップ材料層の一部を露出させて犠牲層を形成した後の図４の構造の側断面図である。 本明細書の一実施形態による、露出したキャップ材料層を変質させた後の図５の構造の側断面図である。 本明細書の一実施形態による、トランジスタゲートの上に誘電体材料からキャップ構造が形成されている、図６の構造の側断面図である。 本明細書の一実施形態による、指向性（directional）エッチングプロセス中の図７の構造の側断面図である。 本明細書の一実施形態による、誘電体材料がトランジスタフィンからは除去されているがトランジスタゲート上には残っている、指向性エッチングプロセス後の図８の構造の側断面図である。 本明細書の一実施形態による、ソース／ドレイン構造を形成するために図９のフィンにドーパントを注入することを示す図である。 本明細書の一実施形態による、トランジスタフィンを除去した後の図９の構造の側断面図である。 本明細書の一実施形態による、図１１に示すようにトランジスタフィンを除去した後に形成されたソース／ドレイン構造の側断面図である。 本明細書の一実施形態による、トランジスタフィンスペーサーの間からトランジスタフィンを除去して開口を形成した後の図３の構造の側断面図である。 トランジスタフィンスペーサーの間の開口をソース／ドレイン材料で充填した後の図１３の構造の側断面図である。 本明細書の一実施形態による、非指向性（non-directional）エッチングによりトランジスタフィンスペーサーが除去されている間の図１４の構造の側断面図である。 本明細書の一実施形態による、非指向性エッチングによりトランジスタフィンスペーサーを除去した後の図１５の構造の側断面図である。 本発明の１つの実施形態による、スペーサーのないソース／ドレイン構造を形成するプロセスの流れ図である。 本発明の別の実施形態による、スペーサーのないソース／ドレイン構造を形成するプロセスの流れ図である。
以下の詳細な説明では、請求項に係る主題を実施することができる具体的な実施形態を例として示す添付図面を参照する。これらの実施形態は、当業者が本主題を実施するのを可能にするのに十分に詳細に記載されている。様々な実施形態は、異なっていても、必ずしも相互に排他的であるとは限らないことが理解されるべきである。例えば、１つの実施形態に関連する、本明細書に記載された特定の特徴、構造又は特性を、請求項に係る主題の趣旨及び範囲から逸脱することなく他の実施形態で実施することができる。本明細書において「１つの実施形態」又は「一実施形態」と言及する場合、それは、その実施形態に関連して記載された特定の特徴、構造又は特性が、本発明の範囲に包含される少なくとも１つの実施態様に含まれることを意味する。したがって、「１つの実施形態」又は「一実施形態において」という句が用いられる場合、それは、必ずしも同じ実施形態を指すとは限らない。さらに、各開示された実施形態における個々の要素の位置又は配置を、請求項に係る主題の趣旨及び範囲から逸脱することなく変更することができることが理解されるべきである。したがって、以下の詳細な説明は、限定する意味で解釈されるべきではなく、主題の範囲は、適切に解釈される添付の特許請求の範囲と、添付の特許請求の範囲に権利が与えられる均等物の全範囲とによってのみ定義される。図面において、幾つかの図を通して、同様の数字は同じか若しくは同様の要素又は機能を指し、図面に記載される要素は、必ずしも互いに正確な縮尺であるとは限らず、むしろ、個々の要素は、本明細書の文脈においてそれらの要素をより容易に理解するために、拡大又は縮小されている場合がある。
トライゲートトランジスタ及びＦｉｎＦＥＴ等、非プレーナ型トランジスタの製造では、非プレーナ型半導体本体を使用して、ゲート長が非常に小さい（例えば約３０ｎｍ未満）の完全空乏化が可能なトランジスタを形成することができる。これらの半導体本体は、概してフィン状であり、したがって、一般にトランジスタ「フィン」と呼ばれる。例えば、トライゲートトランジスタでは、トランジスタフィンは、バルク半導体基板又はシリコンオンインシュレーター基板の上に形成された上面及び２つの対向する側壁を有している。半導体本体の上面及び側壁に、ゲート誘電体を形成することができ、半導体本体の上面上のゲート誘電体の上に、かつ半導体本体の側壁の上のゲート誘電体に隣接して、ゲート電極を形成することができる。したがって、ゲート誘電体及びゲート電極が半導体本体の３つの面に隣接しているため、３つの別個のチャネル及びゲートが形成される。３つの別個のチャネルが形成されているため、トランジスタがオンとなるときに半導体本体を完全に空乏化させることができる。ＦｉｎＦＥＴトランジスタに関しては、ゲート材料及び電極は半導体本体の側壁にのみ接触し、それにより、（トライゲートトランジスタの場合の３つではなく）２つの別個のチャネルが形成される。
本明細書の実施形態は、非プレーナ型トランジスタ内のソース／ドレイン構造の形成に関し、非プレーナ型トランジスタフィンからソース／ドレイン構造を形成するため、又はソース／ドレイン構造を形成するように非プレーナ型トランジスタフィンを適切な材料と置き換えるために、非プレーナ型トランジスタからフィンスペーサーが除去される。
図１は、基板１０２の上に形成された少なくとも１つの非プレーナ型トランジスタフィン１１２と非プレーナ型トランジスタフィン１１２の上に形成された少なくとも１つの非プレーナ型トランジスタゲート１２２とからなる、トライゲートトランジスタとして示されている非プレーナ型トランジスタ１００の斜視図である。本開示の一実施形態では、基板１０２を単結晶シリコン基板とすることができる。基板１０２を、シリコンオンインシュレーター（「ＳＯＩ」）、ゲルマニウム、ガリウムヒ素、インジウムアンチモン、テルル化鉛、インジウムヒ素、インジウムリン、ガリウムヒ素、ガリウムアンチモン等のような他のタイプの基板とすることもでき、それらのうちの任意のものをシリコンと結合することができる。
図１に示すように、非プレーナ型トランジスタフィン１１２は、上面１１４と一対の横方向に対向する側壁、すなわち第１の側壁１１６及び対向する第２の側壁１１８とを有することができ、非プレーナ型トランジスタゲート１２２は、上面１３４と一対の横方向に対向する側壁、すなわち第１の側壁１３６及び対向する第２の側壁１３８とを有することができる。図１に更に示すように、トランジスタフィン上面１１４の上に又は上面１１４に隣接して、かつ第１のトランジスタフィン側壁１１６及び対向する第２のトランジスタフィン側壁１１８の上に又は側面１１６及び側壁１１８に隣接してゲート誘電体層１２４を形成することにより、非プレーナ型トランジスタフィン１１２の上にトランジスタゲート１２２を作ることができる。ゲート誘電体層１２４の上に又はゲート誘電体層１２４に隣接してゲート電極１２６を形成することができる。本開示の１つの実施形態では、トランジスタフィン１１２は、トランジスタゲート１２２に対して実質的に垂直な方向に延びている。
ゲート誘電体層１２４を、限定されないが、二酸化ケイ素（ＳｉＯ２）、酸窒化ケイ素（ＳｉＯｘＮｙ）、窒化ケイ素（Ｓｉ３Ｎ４）、並びに酸化ハフニウム、酸化ケイ素ハフニウム、酸化ランタン、酸化アルミニウムランタン、酸化ジルコニウム、酸化ケイ素ジルコニウム、酸化タンタル、酸化チタン、チタン酸バリウムストロンチウム、チタン酸バリウム、チタン酸ストロンチウム、酸化イットリウム、酸化アルミニウム、タンタル酸鉛スカンジウム及び亜鉛ニオブ酸鉛等の高誘電率（high-k）誘電体材料を含む、任意の周知のゲート誘電体材料から形成することができる。さらに、ゲート誘電体層１２４を、当業者には理解されるように、ゲート電極材料を化学気相成長法（「ＣＶＤ」）、物理気相成長法（「ＰＶＤ」）、原子相成長法（「ＡＬＤ」）等で堆積させ、その後、周知のフォトリソグラフィ技術及びエッチング技術によってゲート電極材料をパターニングすることによる等、周知の技術によって形成することができる。
ゲート電極１２６を、任意の適切なゲート電極材料から形成することができる。本開示の一実施形態において、ゲート電極１２６を、限定されないが、ポリシリコン、タングステン、ルテニウム、パラジウム、白金、コバルト、ニッケル、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム、炭化チタン、炭化ジルコニウム、炭化タンタル、炭化ハフニウム、炭化アルミニウム、他の金属炭化物、金属窒化物及び金属酸化物を含む材料から形成することができる。さらに、ゲート電極１２６を、当業者に理解されるように、ゲート電極材料をブランケット堆積させ、その後、周知のフォトリソグラフィ技術及びエッチング技術によってゲート電極材料をパターニングすること等、周知の技術によって形成することができる。
ゲート電極１２６の反対側に、ソース領域及びドレイン領域（図示せず）を形成することができる。１つの実施形態において、ソース領域及びドレイン領域を、後述するように、トランジスタフィン１１２をドープすることによって形成することができる。別の実施形態において、ソース構造及びドレイン構造を、後述するように、トランジスタフィン１１２の一部を除去し、これらの部分を適切な材料（複数の場合もある）と置き換えてソース構造及びドレイン構造を形成することによって、形成することができる。
図２〜図１３は、矢印Ａに沿った図１の非プレーナ型トランジスタゲート１２２の側断面図と、矢印Ｂに沿った図１の非プレーナ型トランジスタフィン１１２の側断面図とを示す。
図２に示すように、非プレーナ型トランジスタゲート１２２及び非プレーナ型トランジスタフィン１１２を覆うように、図１の非プレーナ型トランジスタ１００の上に誘電体材料層１４２をコンフォーマルに堆積させることができる。当業者には周知であるように、コンフォーマルに堆積した材料は、コーティングされている物体の露出面全ての上に実質的に同じ厚さで堆積している。誘電体材料層１４２を、当該技術分野において周知である任意の適切な技術によってコンフォーマルに堆積させることができる、限定されないが二酸化ケイ素（ＳｉＯ２）、酸窒化ケイ素（ＳｉＯｘＮｙ）、窒化ケイ素（Ｓｉ３Ｎ４）及び高誘電率誘電体材料を含む、任意の周知のゲート誘電体材料から形成することができる。
図３に示すように、図２の誘電体材料層１４２を、適切なエッチング液を用いて指向性エッチング（矢印１５０として示す）により、かつ非プレーナ型トランジスタゲート上面１３４に近接する誘電体材料層１４２の一部を除去する任意の周知の技術によりエッチングして、基板１０２に隣接する誘電体材料層１４２を実質的に除去しながら、非プレーナ型トランジスタゲート側壁１３６及び１３８に隣接するスペーサー１４４を形成し、同時に非プレーナ型トランジスタフィン側壁１１６及び１１８にスペーサー１４６を形成することができる。当業者には周知であるように、特定の軸に沿って材料をエッチングするように指向性エッチングを行うことができる。当業者に更に周知であるように、スペーサー（例えば要素１４４及び１４６）は、トランジスタ等の超小型電子素子内の導電性構造の側壁に隣接して、それらの導電性構造を電気的に絶縁するために形成された、薄い誘電体材料層である。後に形成されるソース構造及びドレイン構造（以降、まとめて「ソース／ドレイン構造」と呼ぶ）からの非プレーナ型トランジスタゲート１２２の分離を画定するために、非プレーナ型トランジスタゲートスペーサー１４４は必要であるが、後述するように、非プレーナ型トランジスタフィンスペーサー１４６の形成は、ソース／ドレイン構造の所望の画定及び形成を妨げる可能性があり、又は非プレーナ型トランジスタフィン１１２のソース／ドレイン構造への所望の変化を妨げる可能性がある。
図４〜図９は、非プレーナ型トランジスタゲートスペーサー１４４を除去することなく非プレーナ型トランジスタフィンスペーサー１４６を除去するプロセスの１つの実施形態を示す。図４に示すように、誘電体材料層１４２の上に、二酸化ケイ素の化学気相成長で形成された層等、キャップ材料層１５２を形成することができる。図５に示すように、犠牲層１５４を、キャップ材料層１５２の上に形成することができ、キャップ材料層１５２の一部１５８を露出させるように凹状にすることができる。犠牲層１５４の凹状化を、ドライエッチング等の任意のエッチング技術によって達成することができる。図６に示すように、キャップ材料層１５２の露出部１５８を、矢印１５６として示す、高用量イオン注入等で、そのエッチング特性を変化させるように変質させることができる。高用量イオン注入では、注入用量は、キャップ材料層１５２の注入部の組成が変化するように十分高くなければならない。図７に示すように、犠牲層１５４を、アッシング及びそれに続く洗浄ステップ並びに高温アニール（注入されたイオンを取り込むため）等によって除去することができ、変質していないキャップ材料１５２を、エッチング等によって除去して、非プレーナ型トランジスタゲート上面１３４に近接する非プレーナ型トランジスタゲート１２２の上部１６６に近接してキャップ構造１６４を形成することができる。当業者には理解されるように、キャップ構造１６４を、フォトレジスト材料等、任意の適切な材料とすることができることが理解される。
図８に示すように、誘電体材料層１４２に対して指向性エッチング（矢印１６８によって示す）を行うことにより、基板１０２に向かう方向にエッチングすることができる。こうした指向性エッチング１６８では、誘電体材料層１４２が基板１０２及び非プレーナ型トランジスタフィン１１２に隣接しつつ、キャップ構造１６４が、非プレーナ型トランジスタゲート１２２に隣接する誘電体材料層１４２を保護する。これにより、図９に示すように、誘電体材料層１４２の実質的に全てが非プレーナ型トランジスタフィン１１２から除去されて、非プレーナ型トランジスタゲート１２２に隣接する誘電体材料層１４２の部分が残ることができる。非プレーナ型トランジスタフィン１１２から誘電体材料層１４２の部分が除去されると、図１０に示すように、非プレーナ型トランジスタフィン１１２の少なくとも一部にドーパントを注入して（矢印１７２で示す）ソース／ドレイン構造１７４を形成することができる。当業者に理解されるように、ドーパント注入は、半導体材料に、その導電性及び電子特性を変化させる目的で不純物を導入するプロセスである。これは、一般に、まとめて「ドーパント」と呼ばれるＰ型イオン（例えばホウ素）又はＮ型イオン（例えばリン）のいずれかのイオン注入によって達成される。図１０に更に示すように、非プレーナ型トランジスタフィン１１２の一様なドーピングを達成するために、ドーパントを、非プレーナ型トランジスタフィン１１２の両側から角度をなしてトランジスタフィン１１２内に注入する（１７２）ことができる。
別の実施形態では、図１１に示すように、非プレーナ型トランジスタフィン１１２（図９を参照）を、エッチング等、当該技術分野において周知の任意の技術によって除去することができる。１つの実施形態では、非プレーナ型トランジスタフィン１１２を、臭化水素、三フッ化窒素及び六フッ化硫黄等のガスを用いるプラズマエッチングプロセスにより、又は水酸化アンモニウム、水酸化カリウム、水酸化テトラメチルアンモニウム等のような溶液を用いるウェットエッチングにより除去することができる。
非プレーナ型トランジスタフィン１１２が除去されると、図１２に示すように、ソース／ドレイン構造１８２をその適所に形成することができる。限定されないが堆積プロセス、リソグラフィプロセス及びエッチングプロセスを含む任意の周知の製造プロセスにより、ソース／ドレイン構造１８２を製造することができる。１つの実施形態では、ソース／ドレイン構造１８２は、エピタキシャル成長したシリコン、シリコンゲルマニウム、シリコン／ゲルマニウム／錫、ゲルマニウム、炭化ケイ素等とすることができ、（前述したように）ホウ素又はリン等のドーパントを含むことができる。当業者には理解されるように、ソース／ドレイン構造１８２の製造に使用される材料を、この材料が使用される非プレーナ型トランジスタ１００（図１を参照）に対して実質的に最適な性能を有するように設計することができる。
更に別の実施形態では、図３で開始して、図１３に示すように、非プレーナ型トランジスタフィンスペーサー１４６の間から非プレーナ型トランジスタフィン１１２を除去して、エッチング等、当該技術分野において周知である任意の技術によって開口１４８を形成することができる。非プレーナ型トランジスタフィン１１２（図３を参照）が除去されると、図１４に示すように、開口１４８（図１３を参照）内に適切なソース／ドレイン材料を配置してソース／ドレイン構造１８４を形成することができる。図１４から見ることができるように、ソース／ドレイン構造１８４の寸法は、非プレーナ型トランジスタ１００（図１を参照）の性能に対して最適ではない可能性がある元の非プレーナ型トランジスタフィン１１２の寸法によって、実質的に制約される。
したがって、ソース／ドレイン構造を形成する前に、非プレーナ型トランジスタフィンスペーサー１４６を除去することができる。図１５に示すように、非プレーナ型トランジスタゲートスペーサー１４４及び非プレーナ型トランジスタフィンスペーサー１４６に対して非指向性エッチング（矢印１９２によって示す）を行うことができる。当業者には周知であるように、非指向性エッチングは、実質的に同じ速度でエッチングされるように材料の露出面全てをエッチングすることができる。非指向性エッチング１９２は、非プレーナ型トランジスタフィンスペーサー１４６の内面１４６ｂ（すなわち開口１４８内）とともに外面１４６ａをエッチングするため、非プレーナ型トランジスタフィンスペーサー１４６は、非プレーナ型トランジスタゲートスペーサー１４４の外面１４４ａしかエッチングされない非プレーナ型トランジスタゲートスペーサー１４４よりも高速なエッチングで除去される。したがって、図１６に示すように、非プレーナ型トランジスタフィンスペーサー１４６（図１５を参照）は除去することができるが、非プレーナ型トランジスタゲートスペーサー１４４は、薄くなるだけで依然として存在することができる。図１６に示すように、非プレーナ型トランジスタフィンスペーサー１４６（図１５を参照）が除去されると、図１２に関して示し考察したように、ソース／ドレイン構造１８２を形成することができる。
本明細書の非プレーナ型トランジスタを形成する１つのプロセスの一実施形態を、図１７の流れ図（２００）に示す。ブロック２１０に定義するように、基板の上に非プレーナ型トランジスタフィンを形成することができる。ブロック２２０に定義するように、非プレーナ型トランジスタフィンの上に非プレーナ型トランジスタゲートを形成することができる。ブロック２３０に定義するように、非プレーナ型トランジスタゲート及び非プレーナ型トランジスタフィンの上に、誘電体材料層をコンフォーマルに堆積させることができる。ブロック２４０に定義するように、非プレーナ型トランジスタゲートに隣接する誘電体材料層の一部をスペーサーになるように形成することができる。ブロック２５０に定義するように、非プレーナ型トランジスタゲートスペーサーの形成と同時に、非プレーナ型トランジスタフィンに隣接する誘電体材料の一部を除去することができる。そして、ブロック２６０に定義するように、非プレーナ型ソース／ドレイン構造を形成することができる。
本明細書の非プレーナ型トランジスタを形成する１つのプロセスの一実施形態を、図１８の流れ図（３００）に示す。ブロック３１０に定義するように、基板の上に非プレーナ型トランジスタフィンを形成することができる。ブロック３２０に定義するように、非プレーナ型トランジスタフィンの上に非プレーナ型トランジスタゲートを形成することができる。ブロック３３０に定義するように、非プレーナ型トランジスタゲート及び非プレーナ型フィンの上に、誘電体材料層をコンフォーマルに堆積させることができる。ブロック３４０に定義するように、非プレーナ型ゲートに隣接する誘電体材料層の一部を、非プレーナ型ゲートスペーサーになるように形成することができ、非プレーナ型トランジスタフィンに隣接する誘電体材料層の一部を、非プレーナ型フィンスペーサーになるように同時に形成することができる。ブロック３５０に定義するように、非プレーナ型トランジスタフィンを除去することができる。ブロック３６０に示すように、非プレーナ型トランジスタフィンを除去した後に、非プレーナ型トランジスタフィンスペーサーを除去することができる。ブロック３７０に示すように、非プレーナ型トランジスタフィンスペーサーを除去した後に、非プレーナ型ソース／ドレイン構造を形成することができる。
本明細書の主題は、必ずしも図１〜図１８に示す具体的な応用形態に限定されないことが理解される。当業者には理解されるように、本主題を、他の超小型電子素子製造の用途に適用することができる。さらに、本手段を、超小型電子素子製造分野以外の任意の適切な用途において使用することもできる。
このように本発明の実施形態を詳細に説明したが、添付の特許請求の範囲によって定義される発明は、上記説明に示される特定の詳細によって限定されるべきではなく、このとき、本発明の多くの変形形態が、本発明の趣旨又は範囲から逸脱することなくあり得ることが理解される。
［項目１］
基板の上に非プレーナ型トランジスタフィンを形成することと、
上記非プレーナ型トランジスタフィンの上に非プレーナ型トランジスタゲートを形成することと、
上記非プレーナ型トランジスタゲート及び上記非プレーナ型トランジスタフィンの上に誘電体材料層をコンフォーマルに堆積させることと、
上記非プレーナ型トランジスタゲートの側壁に隣接する上記誘電体材料層の一部から非プレーナ型トランジスタゲートスペーサーを実質的に同時に形成するとともに、上記非プレーナ型トランジスタフィンに隣接する上記誘電体材料層を実質的に同時に除去することと、
を含む、方法。
［項目２］
上記非プレーナ型トランジスタゲートの側壁に隣接する上記誘電体材料層の一部から非プレーナ型トランジスタゲートスペーサーを実質的に同時に形成するとともに、上記非プレーナ型トランジスタフィンに隣接する上記誘電体材料層を実質的に同時に除去することは、
上記非プレーナ型トランジスタゲートの上部に近接する上記誘電体材料層の一部の上にキャップ構造を形成することと、
上記非プレーナ型トランジスタフィンに隣接する上記誘電体材料層の一部を指向性エッチングすることと、
を含む、項目１に記載の方法。
［項目３］
上記誘電体材料層の一部の上にキャップ構造を形成することは、
上記誘電体材料層の上に犠牲層を形成することと、
上記犠牲層を凹状にして、上記誘電体材料層の一部を露出させることと、
上記誘電体材料層の露出された上記一部のエッチング特性を変質させることと、
上記犠牲層を除去することと、
上記誘電体材料層の上記変質した部分を除去することと、
を含む、項目２に記載の方法。
［項目４］
上記誘電体材料層の露出された上記一部のエッチング特性を変質させることは、上記誘電体材料層の露出された上記一部にイオンをドープすることを含む、項目３に記載の方法。
［項目５］
上記誘電体材料層の上記イオンがドープされた部分をアニールすることを更に含む、項目４に記載の方法。
［項目６］
上記非プレーナ型トランジスタゲートに隣接してソース／ドレイン構造を形成することを更に含む、項目１に記載の方法。
［項目７］
ソース／ドレイン構造を形成することは、上記非プレーナ型トランジスタフィンの一部にドーパントを注入することを含む、項目６に記載の方法。
［項目８］
上記非プレーナ型トランジスタフィンの一部にドーパントを注入することは、上記非プレーナ型トランジスタフィンの上記一部にＰ型ドーパントを注入することを含む、項目７に記載の方法。
［項目９］
上記非プレーナ型トランジスタフィンの一部にドーパントを注入することは、上記非プレーナ型トランジスタフィンの上記一部にＮ型ドーパントを注入することを含む、項目７に記載の方法。
［項目１０］
ソース／ドレイン構造を形成することは、上記非プレーナ型トランジスタフィンの一部を除去し、上記一部をソース／ドレイン構造と置き換えることを含む、項目６に記載の方法。
［項目１１］
上記ソース／ドレイン構造を置き換えることは、シリコン含有ソース／ドレイン構造をエピタキシャル形成することを含む、項目１０に記載の方法。
［項目１２］
基板の上に非プレーナ型トランジスタフィンを形成することと、
上記非プレーナ型トランジスタフィンの上に非プレーナ型トランジスタゲートを形成することと、
上記非プレーナ型トランジスタゲート及び上記非プレーナ型トランジスタフィンの上に誘電体材料層を堆積させることと、
上記非プレーナ型トランジスタゲートに隣接する上記誘電体材料層の一部から非プレーナ型トランジスタゲートスペーサーを形成することと、
上記非プレーナ型トランジスタゲートに隣接する上記誘電体材料層の一部から非プレーナ型トランジスタフィンスペーサーを形成することと、
上記非プレーナ型トランジスタフィンスペーサーの間から上記非プレーナ型トランジスタフィンの少なくとも一部を除去することと、
上記非プレーナ型トランジスタゲートスペーサーを除去することなく上記非プレーナ型トランジスタフィンスペーサーを除去することと、
を含む方法。
［項目１３］
非プレーナ型トランジスタゲートスペーサーを形成することと非プレーナ型トランジスタフィンスペーサーを形成することとは、実質的に同時に行われる、項目１２に記載の方法。
［項目１４］
上記非プレーナ型トランジスタフィンの少なくとも一部を除去することは、上記非プレーナ型トランジスタフィンの少なくとも一部をエッチングすることを含む、項目１２に記載の方法。
［項目１５］
上記非プレーナ型トランジスタフィンスペーサーを除去することは、上記非プレーナ型トランジスタフィンスペーサーの内面及び外面を非指向性エッチングすることを含む、項目１２に記載の方法。
［項目１６］
上記非プレーナ型トランジスタフィンの上記除去された部分の代りにソース／ドレイン構造を形成することを更に含む、項目１２に記載の方法。
［項目１７］
上記ソース／ドレイン構造を形成することは、上記非プレーナ型トランジスタフィンの上記除去された部分の代りにシリコン含有ソース／ドレイン構造をエピタキシャル形成することを含む、項目１６に記載の方法。
［項目１８］
少なくとも１つの非プレーナ型トランジスタフィンと、
上記少なくとも１つの非プレーナ型トランジスタフィンの上に形成された少なくとも１つの非プレーナ型トランジスタゲートであって、上記少なくとも１つの非プレーナ型トランジスタゲートに隣接するスペーサーを備える、少なくとも１つの非プレーナ型トランジスタゲートと、
上記少なくとも１つの非プレーナ型トランジスタゲートに隣接する少なくとも１つのソース／ドレイン構造であって、上記少なくとも１つのソース／ドレイン構造に隣接するスペーサーがない、少なくとも１つのソース／ドレイン構造と、
を具備する非プレーナ型トランジスタ。
［項目１９］
上記少なくとも１つのソース／ドレイン構造は、ドーパントが注入された上記少なくとも１つの非プレーナ型トランジスタフィンの一部を含む、項目１８に記載の非プレーナ型トランジスタ。
［項目２０］
上記ドーパントが注入された上記少なくとも１つの非プレーナ型トランジスタの上記一部は、Ｐ型ドーパントが注入された上記非プレーナ型トランジスタフィンの一部を含む、項目１９に記載の非プレーナ型トランジスタ。
［項目２１］
上記ドーパントが注入された上記少なくとも１つの非プレーナ型トランジスタの上記一部は、Ｎ型ドーパントが注入された上記非プレーナ型トランジスタフィンの一部を含む、項目１９に記載の非プレーナ型トランジスタ。
［項目２２］
上記ソース／ドレイン構造は、エピタキシャル形成されたシリコン含有ソース／ドレイン構造を含む、項目１８に記載の非プレーナ型トランジスタ。

Claims (9)

  1. 非プレーナ型トランジスタの製造方法であって、
    基板の上に非プレーナ型トランジスタフィンを形成することと、
    前記非プレーナ型トランジスタフィンの上に非プレーナ型トランジスタゲートを形成することと、
    前記非プレーナ型トランジスタゲート及び前記非プレーナ型トランジスタフィンの上に誘電体材料層をコンフォーマルに堆積させることと、
    前記非プレーナ型トランジスタゲートの側壁に隣接する前記誘電体材料層の一部から非プレーナ型トランジスタゲートスペーサーを形成するとともに、前記非プレーナ型トランジスタフィンに隣接する前記誘電体材料層を除去することと、
    を含み、
    前記非プレーナ型トランジスタゲートの側壁に隣接する前記誘電体材料層の一部から非プレーナ型トランジスタゲートスペーサーを形成するとともに、前記非プレーナ型トランジスタフィンに隣接する前記誘電体材料層を除去することは、
    前記非プレーナ型トランジスタゲートの上部に近接する前記誘電体材料層の一部の上にキャップ構造を形成することと、
    前記キャップ構造により前記非プレーナ型トランジスタゲートの側壁に隣接する前記誘電体材料層の一部を保護しつつ、前記非プレーナ型トランジスタフィンに隣接する前記誘電体材料層の一部を指向性エッチングすることと、
    を含み、
    前記誘電体材料層の一部の上にキャップ構造を形成することは、
    前記誘電体材料層の上にキャップ材料層を形成することと、
    前記キャップ材料層上に犠牲層を形成することと、
    前記犠牲層を凹状にして、前記キャップ材料層の一部を露出させることと、
    前記キャップ材料層の露出された前記一部のエッチング特性を変質させることと、
    前記犠牲層を除去することと、
    前記キャップ材料層の前記変質しない部分を除去することと、
    を含む、製造方法。
  2. 前記キャップ材料層の露出された前記一部のエッチング特性を変質させることは、前記キャップ材料層の露出された前記一部にイオンをドープすることを含む、請求項１に記載の製造方法。
  3. 前記キャップ材料層の前記イオンがドープされた部分をアニールすることを更に含む、請求項２に記載の製造方法。
  4. 前記非プレーナ型トランジスタゲートに隣接してソース／ドレイン構造を形成することを更に含む、請求項１から請求項３のいずれか１つに記載の製造方法。
  5. ソース／ドレイン構造を形成することは、前記非プレーナ型トランジスタフィンの一部にドーパントを注入することを含む、請求項４に記載の製造方法。
  6. 前記非プレーナ型トランジスタフィンの一部にドーパントを注入することは、前記非プレーナ型トランジスタフィンの前記一部にＰ型ドーパントを注入することを含む、請求項５に記載の製造方法。
  7. 前記非プレーナ型トランジスタフィンの一部にドーパントを注入することは、前記非プレーナ型トランジスタフィンの前記一部にＮ型ドーパントを注入することを含む、請求項５に記載の製造方法。
  8. ソース／ドレイン構造を形成することは、前記非プレーナ型トランジスタフィンの一部を除去し、前記一部をソース／ドレイン構造と置き換えることを含む、請求項４に記載の製造方法。
  9. 前記ソース／ドレイン構造を置き換えることは、シリコン含有ソース／ドレイン構造をエピタキシャル形成することを含む、請求項８に記載の製造方法。
JP2014533271A 2011-09-30 2011-09-30 非プレーナ型トランジスタの製造方法 Active JP5911583B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/054329 WO2013048455A1 (en) 2011-09-30 2011-09-30 Non-planar transistors and methods of fabrication thereof

Publications (2)

Publication Number Publication Date
JP2014528643A JP2014528643A (ja) 2014-10-27
JP5911583B2 true JP5911583B2 (ja) 2016-04-27

Family

ID=47996187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014533271A Active JP5911583B2 (ja) 2011-09-30 2011-09-30 非プレーナ型トランジスタの製造方法

Country Status (8)

Country Link
US (2) US9419106B2 (ja)
EP (1) EP2761647B1 (ja)
JP (1) JP5911583B2 (ja)
KR (2) KR101612646B1 (ja)
CN (2) CN103858215B (ja)
SG (1) SG2014007199A (ja)
TW (2) TWI517395B (ja)
WO (1) WO2013048455A1 (ja)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103858215B (zh) 2011-09-30 2016-12-07 英特尔公司 非平坦晶体管以及其制造的方法
US9064857B2 (en) * 2012-12-19 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. N metal for FinFET
US8823060B1 (en) * 2013-02-20 2014-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for inducing strain in FinFET channels
US9214555B2 (en) 2013-03-12 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for FinFET channels
US9318343B2 (en) * 2014-06-11 2016-04-19 Tokyo Electron Limited Method to improve etch selectivity during silicon nitride spacer etch
KR102276642B1 (ko) * 2014-07-28 2021-07-15 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9793379B2 (en) 2014-12-12 2017-10-17 International Business Machines Corporation FinFET spacer without substrate gouging or spacer foot
US9876074B2 (en) * 2015-05-22 2018-01-23 International Business Machines Corporation Structure and process to tuck fin tips self-aligned to gates
WO2017113266A1 (zh) * 2015-12-31 2017-07-06 上海凯世通半导体有限公司 FinFET的掺杂方法
KR102551349B1 (ko) 2016-01-22 2023-07-04 삼성전자 주식회사 반도체 소자 및 그 제조 방법
US11450798B2 (en) 2016-06-08 2022-09-20 Intel Corporation Interconnects for quantum dot devices
WO2017213637A1 (en) 2016-06-08 2017-12-14 Intel Corporation Quantum dot devices with patterned gates
WO2017213640A1 (en) 2016-06-08 2017-12-14 Intel Corporation Quantum dot devices
US10756202B2 (en) 2016-06-08 2020-08-25 Intel Corporation Quantum dot device packages
WO2017213650A1 (en) 2016-06-09 2017-12-14 Intel Corporation Quantum dot devices with trenched substrates
US11177375B2 (en) 2016-06-09 2021-11-16 Intel Corporation Quantum dot devices with top gates
WO2017213647A1 (en) 2016-06-09 2017-12-14 Intel Corporation Quantum dot devices with back gates
WO2017213658A1 (en) 2016-06-10 2017-12-14 Intel Corporation Gate patterning for quantum dot devices
WO2017213659A1 (en) 2016-06-10 2017-12-14 Intel Corporation Quantum dot devices with gate interface materials
KR102592326B1 (ko) * 2016-06-20 2023-10-20 삼성전자주식회사 집적회로 소자 및 그 제조 방법
WO2018004554A1 (en) 2016-06-29 2018-01-04 Intel Corporation Quantum dot devices with modulation doped stacks
EP3497725A4 (en) 2016-08-10 2020-04-15 Intel Corporation QUANTUM POINT GROUP DEVICES
CN109564935B (zh) 2016-08-10 2022-11-01 英特尔公司 量子点阵列装置
WO2018031027A1 (en) 2016-08-12 2018-02-15 Intel Corporation Quantum dot array devices
US10770545B2 (en) 2016-08-30 2020-09-08 Intel Corporation Quantum dot devices
WO2018057017A1 (en) 2016-09-24 2018-03-29 Intel Corporation Double-sided quantum dot devices
US11075293B2 (en) 2016-09-24 2021-07-27 Intel Corporation Qubit-detector die assemblies
US10804383B2 (en) 2016-09-24 2020-10-13 Intel Corporation Single electron transistors having source/drain electrode insulating supports and an island extending therebetween
US11101352B2 (en) 2016-09-24 2021-08-24 Intel Corporation Quantum dot array devices with shared gates
WO2018057020A1 (en) 2016-09-25 2018-03-29 Intel Corporation Quantum dot array devices
WO2018063138A1 (en) 2016-09-27 2018-04-05 Intel Corporation Independent double-gate quantum dot qubits
CN109643730B (zh) 2016-09-30 2022-09-13 英特尔公司 单电子晶体管(set)和基于set的qubit检测器设备
WO2018063270A1 (en) 2016-09-30 2018-04-05 Intel Corporation Quantum dot devices with single electron transistor detectors
US11063040B2 (en) 2016-11-03 2021-07-13 Intel Corporation Quantum dot devices
WO2018111248A1 (en) 2016-12-14 2018-06-21 Intel Corporation Quantum well stacks for quantum dot devices
EP3563308A1 (en) 2016-12-27 2019-11-06 Intel Corporation Superconducting qubit device packages
WO2018236403A1 (en) 2017-06-24 2018-12-27 Intel Corporation QUANTIC POINT DEVICES
US11322591B2 (en) 2017-06-24 2022-05-03 Intel Corporation Quantum dot devices
US11063138B2 (en) 2017-06-24 2021-07-13 Intel Corporation Quantum dot devices
WO2019066843A1 (en) 2017-09-28 2019-04-04 Intel Corporation QUANTIC POINT DEVICES WITH SELECTORS
WO2019066840A1 (en) 2017-09-28 2019-04-04 Intel Corporation QUANTUM WELL STACK STRUCTURES FOR QUANTUM POINT DEVICES
CN109686779B (zh) * 2017-10-19 2022-05-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10403551B2 (en) * 2017-11-08 2019-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain features with an etch stop layer
WO2019117977A1 (en) 2017-12-17 2019-06-20 Intel Corporation Quantum well stacks for quantum dot devices
WO2019125456A1 (en) 2017-12-21 2019-06-27 Intel Corporation Quantum dot devices
US11482614B2 (en) 2017-12-23 2022-10-25 Intel Corporation Quantum dot devices
WO2019125499A1 (en) 2017-12-23 2019-06-27 Intel Corporation Hexagonal arrays for quantum dot devices
WO2019132963A1 (en) 2017-12-29 2019-07-04 Intel Corporation Quantum computing assemblies
WO2019135769A1 (en) 2018-01-08 2019-07-11 Intel Corporation Differentially strained quantum dot devices
US10475912B2 (en) 2018-02-20 2019-11-12 Intel Corporation Gate arrangements in quantum dot devices
US10490727B2 (en) 2018-02-20 2019-11-26 Intel Corporation Gate arrangements in quantum dot devices
US10665770B2 (en) 2018-03-06 2020-05-26 Intel Corporation Fin strain in quantum dot devices
US10380496B2 (en) 2018-03-19 2019-08-13 Intel Corporation Quantum computing assemblies
US10665769B2 (en) 2018-06-19 2020-05-26 Intel Corporation Quantum circuit assemblies with vertically-stacked parallel-plate capacitors
US10565515B2 (en) 2018-06-20 2020-02-18 Intel Corporation Quantum circuit assemblies with triaxial cables
US11183564B2 (en) 2018-06-21 2021-11-23 Intel Corporation Quantum dot devices with strain control
US11417765B2 (en) 2018-06-25 2022-08-16 Intel Corporation Quantum dot devices with fine-pitched gates
US10714604B2 (en) * 2018-06-25 2020-07-14 Intel Corporation Quantum dot devices with multiple dielectrics around fins
US11335778B2 (en) 2018-06-26 2022-05-17 Intel Corporation Quantum dot devices with overlapping gates
US10910488B2 (en) 2018-06-26 2021-02-02 Intel Corporation Quantum dot devices with fins and partially wrapped gates
TWI753297B (zh) * 2018-09-03 2022-01-21 美商應用材料股份有限公司 形成含矽層的方法
US11616126B2 (en) 2018-09-27 2023-03-28 Intel Corporation Quantum dot devices with passive barrier elements in a quantum well stack between metal gates
US11424324B2 (en) 2018-09-27 2022-08-23 Intel Corporation Multi-spacers for quantum dot device gates
US11450765B2 (en) 2018-09-27 2022-09-20 Intel Corporation Quantum dot devices with diodes for electrostatic discharge protection
US11749721B2 (en) 2018-09-28 2023-09-05 Intel Corporation Gate walls for quantum dot devices
KR102095707B1 (ko) 2018-10-22 2020-04-01 한국항공우주연구원 자동 펼침 바퀴
US11658212B2 (en) 2019-02-13 2023-05-23 Intel Corporation Quantum dot devices with conductive liners
US11699747B2 (en) 2019-03-26 2023-07-11 Intel Corporation Quantum dot devices with multiple layers of gate metal
US11682701B2 (en) 2019-03-27 2023-06-20 Intel Corporation Quantum dot devices
US10756004B1 (en) 2019-03-28 2020-08-25 Intel Corporation Quantum computing assemblies with through-hole dies
US11011693B2 (en) 2019-06-24 2021-05-18 Intel Corporation Integrated quantum circuit assemblies for cooling apparatus
US11957066B2 (en) 2019-09-04 2024-04-09 Intel Corporation Stackable in-line filter modules for quantum computing
US10635990B1 (en) 2019-09-05 2020-04-28 Intel Corporation Quantum circuit assembly with a digital-to-analog converter and an array of analog memory cells
US11387324B1 (en) 2019-12-12 2022-07-12 Intel Corporation Connectivity in quantum dot devices
US11922274B1 (en) 2021-05-18 2024-03-05 Intel Corporation Quantum dot devices with side and center screening gates

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5817580A (en) 1996-02-08 1998-10-06 Micron Technology, Inc. Method of etching silicon dioxide
US20060154423A1 (en) 2002-12-19 2006-07-13 Fried David M Methods of forming structure and spacer and related finfet
US6867433B2 (en) 2003-04-30 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
US7105390B2 (en) 2003-12-30 2006-09-12 Intel Corporation Nonplanar transistors with metal gate electrodes
KR100541657B1 (ko) * 2004-06-29 2006-01-11 삼성전자주식회사 멀티 게이트 트랜지스터의 제조방법 및 이에 의해 제조된멀티 게이트 트랜지스터
KR100578818B1 (ko) * 2005-02-24 2006-05-11 삼성전자주식회사 핀 전계 효과 트랜지스터 및 이의 형성 방법
KR100714925B1 (ko) 2005-06-03 2007-05-07 인터내셔널 비지네스 머신즈 코포레이션 구조물과 스페이서 및 관련 ＦｉｎＦＥＴ의 형성 방법
US7384838B2 (en) * 2005-09-13 2008-06-10 International Business Machines Corporation Semiconductor FinFET structures with encapsulated gate electrodes and methods for forming such semiconductor FinFET structures
JP2007103455A (ja) * 2005-09-30 2007-04-19 Toshiba Corp フィン構造の半導体装置及びその製造方法
JP2007250665A (ja) 2006-03-14 2007-09-27 Toshiba Corp 半導体装置及びその製造方法
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US7476578B1 (en) * 2007-07-12 2009-01-13 International Business Machines Corporation Process for finFET spacer formation
US7939889B2 (en) 2007-10-16 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistance in source and drain regions of FinFETs
US7964465B2 (en) * 2008-04-17 2011-06-21 International Business Machines Corporation Transistors having asymmetric strained source/drain portions
JP5465958B2 (ja) 2009-09-01 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8716797B2 (en) * 2009-11-03 2014-05-06 International Business Machines Corporation FinFET spacer formation by oriented implantation
US8598003B2 (en) * 2009-12-21 2013-12-03 Intel Corporation Semiconductor device having doped epitaxial region and its methods of fabrication
US9117905B2 (en) * 2009-12-22 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method for incorporating impurity element in EPI silicon process
US8313999B2 (en) * 2009-12-23 2012-11-20 Intel Corporation Multi-gate semiconductor device with self-aligned epitaxial source and drain
JP5058277B2 (ja) * 2010-02-26 2012-10-24 株式会社東芝 半導体装置及びその製造方法
CN103858215B (zh) 2011-09-30 2016-12-07 英特尔公司 非平坦晶体管以及其制造的方法

Also Published As

Publication number Publication date
WO2013048455A1 (en) 2013-04-04
CN107123676A (zh) 2017-09-01
CN103858215A (zh) 2014-06-11
US20160351716A1 (en) 2016-12-01
CN103858215B (zh) 2016-12-07
US10032915B2 (en) 2018-07-24
EP2761647A1 (en) 2014-08-06
TW201620138A (zh) 2016-06-01
TW201330267A (zh) 2013-07-16
KR20140057626A (ko) 2014-05-13
SG2014007199A (en) 2014-04-28
US9419106B2 (en) 2016-08-16
JP2014528643A (ja) 2014-10-27
US20130264617A1 (en) 2013-10-10
EP2761647B1 (en) 2020-09-23
TWI517395B (zh) 2016-01-11
TWI574419B (zh) 2017-03-11
KR101612646B1 (ko) 2016-04-14
EP2761647A4 (en) 2015-08-12
KR20150089092A (ko) 2015-08-04

Similar Documents

Publication Publication Date Title
JP5911583B2 (ja) 非プレーナ型トランジスタの製造方法
US10770591B2 (en) Source/drain contacts for non-planar transistors
US10854733B2 (en) Composite spacer enabling uniform doping in recessed fin devices
TWI643345B (zh) 用於非平面電晶體之鎢閘極技術（四）
JP5770944B2 (ja) 非プレーナ型トランジスタのフィン製造
US9634084B1 (en) Conformal buffer layer in source and drain regions of fin-type transistors
JP2015213183A (ja) 非プレーナ型トランジスタのフィン製造
KR20150088330A (ko) 비평면 트랜지스터 핀 제조

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151016

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160329

R150 Certificate of patent or registration of utility model

Ref document number: 5911583

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250