JP5907073B2 - 増幅回路及び無線通信装置 - Google Patents

増幅回路及び無線通信装置 Download PDF

Info

Publication number
JP5907073B2
JP5907073B2 JP2012549704A JP2012549704A JP5907073B2 JP 5907073 B2 JP5907073 B2 JP 5907073B2 JP 2012549704 A JP2012549704 A JP 2012549704A JP 2012549704 A JP2012549704 A JP 2012549704A JP 5907073 B2 JP5907073 B2 JP 5907073B2
Authority
JP
Japan
Prior art keywords
amplifier
signal
path
power supply
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012549704A
Other languages
English (en)
Other versions
JPWO2012086379A1 (ja
Inventor
政彦 大西
政彦 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2012086379A1 publication Critical patent/JPWO2012086379A1/ja
Application granted granted Critical
Publication of JP5907073B2 publication Critical patent/JP5907073B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/105—A non-specified detector of the power of a signal being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/504—Indexing scheme relating to amplifiers the supply voltage or current being continuously controlled by a controlling signal, e.g. the controlling signal of a transistor implemented as variable resistor in a supply path for, an IC-block showed amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3209—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion the amplifier comprising means for compensating memory effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3224—Predistortion being done for compensating memory effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Amplifiers (AREA)

Description

本発明は、増幅回路及び無線通信装置に関するものである。
高出力増幅器（High Power Amplifier、以下、「ＨＰＡ」という）などの増幅器を用いて、電力を増幅する場合、増幅器の非線形な歪特性のため、所望の入出力特性を得ることができないことがある。
特に、増幅したい無線信号の周波数が高い場合には、非線形特性を補正して増幅器を線形化するために、無線信号に変換する前の周波数の低い複素ＩＱベースバンド信号に対して、特許文献１に示すように、デジタル信号処理を用いて事前に増幅器の非線形歪特性を打ち消す前置歪補償（predistortion）を施す必要がある。
歪補償の処理では、前記増幅器のモデルもしくは逆モデル（歪補償モデル）が推定され、そのモデルに基づいて増幅器における歪が補償される。
ここで、近年の通信の高速化に伴い、広帯域な信号を増幅することが必要となっている。広帯域な信号を増幅する際には、増幅器のメモリ効果の影響によっても、増幅器の出力信号が歪むため、それを補償する必要がある。非特許文献１には、そのメモリ効果を考慮した増幅器の歪補償モデルが提案されている。
図１０に示すように、増幅器１００の歪補償部１０１を備えた増幅回路において、メモリ効果を考慮した従来のモデルは、式（１）のように表される。
ここで、
ｙ［ｎ］：増幅器１００の出力信号
ｋ：次数
ｌ：増幅器１００の入力信号ｕ［ｎ］に対する相対遅延
Ｌ1：相対的な先行サンプル数の最大値
Ｌ2：相対的な遅延サンプル数の最大値
Ｋl：増幅器の特性の最大次数であり、添え字は、相対遅延ｌに関する係数
ｈk、l：増幅器１００の特性を表す複素係数であり、添え字は、相対遅延ｌに関する係数及び次数ｋに関する係数
式（１）に示す従来のモデルは、図１１に示すように、増幅器１００の内部で発生するメモリ効果を、時間的に特性の異なる複数の非線形素子ＮＬ（メモリ項０〜メモリ項Ｌ1＋Ｌ2）を合成したものとして表現したものである。
ここで、複数の非線形素子ＮＬそれぞれの特性は、式（２）のように表される。
式（２）に示すように、各非線形素子ＮＬの非線形特性（入出力特性）は、増幅器１００への入力信号ｕ［ｎ’］に基づいて定義されている。
Ｙl'［ｎ’］：非線形素子ＮＬの出力
ｋ：次数
ｌ’：入力信号ｕ［ｎ’］に対する相対遅延
Ｌ1：相対的な先行サンプル数の最大値
Ｌ2：相対的な遅延サンプル数の最大値
Ｋl'-L1：非線形素子の特性の最大次数であり、添え字は相対遅延ｌ’−Ｌ1に関する係数
ｈk,l'-L1：非線形素子ＮＬの特性を表す複素係数であり、添え字は相対遅延ｌ’−Ｌ1に関する係数及び次数ｋに関する係数
また、図１１に示すように、各非線形素子ＮＬには、それぞれ、入力信号ｕ［ｎ’］が与えられる。ただし、メモリ項１〜メモリ項Ｌ1＋Ｌ2の各非線形素子ＮＬの前段には、それぞれ遅延素子Ｄが接続されており、各非線形素子ＮＬに与えられる入力信号ｕ［ｎ’］は、時間的にそれぞれ異なる信号となっている。
つまり、メモリ項１〜メモリ項Ｌ1＋Ｌ2の各非線形素子ＮＬが、増幅器におけるメモリ効果を表現したものとなっている。
したがって、式（２）及び図１１より、メモリ効果を考慮したモデルの表現として、次の式（３ａ）（３ｂ）が得られる。

なお、式（３ａ）は、式（２）及び図１１より直接的に導かれるモデルであり、式（３ｂ）は、式（３ａ）を、ｎ＝ｎ’−Ｌ1，ｌ＝ｌ’−Ｌ1で置き換えたものである。
また、同時に増幅器の電力効率を高めたい場合、増幅器の入力信号を用いて増幅器の電源電圧（ドレイン信号）を変調し、入力信号の大小に合わせて増幅器の消費電力をダイナミックに変動させる方式（電源変調方式、又は、エンベロープトラッキング方式とよばれている。）が提案されている（例えば、特許文献２，非特許文献２，３参照。）。このような電源変調方式では、入力信号の電圧が小さいときには増幅器の消費電力が抑えられ、電力効率が向上する。このようにして、高効率増幅技術を提供することができる。
特開２００９−１９４４３２号公報 特開２００９−２９０２８３号公報
Kim, J. and konstantinou, k., "Digital predistortion of wideband signals based on power amplifier model with memory," Electron. Lett., Vol. 37, pp.1417-1418, Nov.2001. Donald F. Kimball, et al., "High-Efficiency Envelope-Tracking W-CDMA Base-Station Amplifier Using GaN HFETs", IEEE Transactions on Microwave Theory and Techniques, Vol. 54, No. 11, November 2006. Feipeng Wang, et. al., "Design of Wide-Band Envelope-Tracking Power Amplifiers for OFDM Applications", IEEE Transactions on MicrowaveTheory and Techniques, Vol.53, No.4, April 2005.
本発明者は、従来の固定電圧で動作する増幅器モデルをエンベロープトラッキング動作（以下、ＥＴ動作）する増幅器に適用した場合、増幅する信号帯域が狭い場合は十分な補償を実現する事が出来るが、通信を高速化するため信号帯域を広帯域化すると、従来は無視できていた微小な歪が無視できないレベルとなって通信できなくなったり、他の通信を妨害する不要輻射を放射したりする、という問題が生じることを見出した。
本発明は、上記問題の解決に関連してなされたものである。
（１）本発明者は、信号広帯域化に伴う前記問題を解消すべく、鋭意研究した結果、増幅器において従来認識されていなかったメモリ効果を考慮すべきであるという新規な着想を得た。すなわち、従来のモデルでは、式（１）から明らかなように、メモリ効果として、増幅器の入力−出力間で発生するメモリ効果しか考慮されていない。
しかし、増幅器を高効率化するために、エンベロープトラッキング（Envelope Tracking）駆動方式を採用すると、入力信号のエンベロープ信号に応じて、増幅器１００の電源電圧（ドレイン電圧）が変化する。つまり、エンベロープトラッキング駆動方式では、入力信号電力に応じて増幅器に供給される電源電圧を調整しつつ、送信信号（又は送信信号を波形整形した信号）を増幅器に入力することになる。このように、エンベロープトラッキング駆動方式のように電源電圧が変化する増幅器は、２入力系となっている。
このような２入力系では、増幅器の入力−出力間の経路、及び増幅器の電源−出力間の経路、という複数の異なる経路で入力された信号が増幅器内で合成される。したがって、増幅器に入力された信号は、各経路における周波数特性やメモリ効果の影響を受け、増幅器出力が大きく歪むおそれがある。
信号帯域が比較的狭い場合には、増幅器の電源−出力間の経路における周波数特性・メモリ効果については、さほど影響が大きくなかったが、信号帯域が広帯域化すると、増幅器の電源−出力間の経路における特性が無視できなくなることを、本発明者は見出した。
かかる観点からみた本発明は、信号を増幅する増幅器と、前記信号のエンベロープの変化に応じて、前記増幅器の電源ポートに供給される電源電圧又は電源電流を変化させる可変電源と、前記増幅器の歪補償を行う歪補償部と、を備え、前記歪補償部は、前記増幅器の前記電源ポートから前記信号出力ポートに至る経路で発生するメモリ効果、を補償する処理を行うことを特徴とする増幅回路である。
上記の本発明によれば、増幅器の前記電源ポートから信号出力ポートに至る経路で発生するメモリ効果を補償することができる。なお、エンベロープを得るために用いられる信号は、増幅器によって増幅される信号（例えば、実施形態におけるｕ［ｎ］）そのものである必要はなく、歪補償前の信号（例えば、実施形態におけるｘ［ｎ］）などを含む意である。
（２）前記歪補償部は、前記増幅器の信号入力ポートから信号出力ポートに至る経路で発生するメモリ効果、及び、前記電源ポートから前記信号出力ポートに至る経路で発生するメモリ効果、を補償する処理を行うのが好ましい。
この場合、増幅器の信号入力ポートから信号出力ポートに至る経路で発生するメモリ効果、及び、増幅器の前記電源ポートから信号出力ポートに至る経路で発生するメモリ効果の双方のメモリ効果を補償することができる。
（３）前記歪補償部は、前記増幅器のモデルを推定する推定部を備えるとともに、前記推定部によって推定された前記モデル（逆モデル・正モデルのいずれででもよい。以下、同様。）に基づいて歪補償を行うものであり、前記モデルは、少なくとも、前記電源ポートから前記信号出力ポートに至る経路で発生するメモリ効果、が表現されたものであるのが好ましい。なお、前記モデルは、前記信号入力ポートから前記信号出力ポートに至る経路で発生するメモリ効果も表現されているのが更に好ましい。
（４）前記歪補償部は、前記増幅器のモデルを推定する推定部を備えるとともに、前記推定部によって推定された前記モデルに基づいて歪補償を行うものであり、前記モデルにおいて、前記増幅器は、複数の要素増幅器を合成したものとしてモデル化されており、前記モデルにおける前記複数の要素増幅器には、それぞれ、前記信号入力ポートに入力される入力信号、及び、前記可変電源から供給される前記電源電圧又は前記電源電流が与えられ、前記モデルにおける前記複数の要素増幅器の出力を合成したものが、前記増幅器の出力に対応しており、前記モデルにおける前記複数の要素増幅器は、それぞれ、前記信号入力ポートに入力される入力信号及び前記可変電源から供給される前記電源電圧又は前記電源電流、に基づいて非線形特性が定義されており、前記モデルにおける前記複数の要素増幅器には、それぞれ、異なる時間における前記電源電圧又は前記電源電流が与えられるのが好ましい。
（５）前記モデルにおける前記複数の要素増幅器は、それぞれ、複数の非線形素子を合成したものとしてモデル化されており、前記複数の非線形素子には、それぞれ、前記信号入力ポートに入力される入力信号が与えられ、前記複数の非線形素子の出力を合成したものが前記要素増幅器の出力に対応しており、前記複数の非線形素子は、それぞれ、前記入力信号及び前記電源電圧又は前記電源電流に基づいて非線形特性が定義されており、前記複数の非線形素子には、それぞれ、異なる時間における前記入力信号が与えられるのが好ましい。
（６）歪補償部が推定する増幅器モデルは、実施形態として説明する後述の式（１０）に基づくものとすることができる。なお、「式（１０）に基づく増幅器モデル」には、式（１０）に直接対応するモデルのほか、その逆モデル（式（１２））が含まれ、さらに、式（１０）を変形した式（式（１５）等）に基づくモデルも含まれる。
（７）前記歪補償部は、前記電源ポートから前記信号出力ポートに至る経路で発生するメモリ効果、及び、前記歪補償部の信号出力ポートから前記増幅器の信号出力ポートに至る経路で発生するメモリ効果、を補償する処理を行うのが好ましい。
（８）歪補償部が推定する増幅器モデルは、実施形態として説明する後述の式（１５）に基づくものとすることができる。なお、「式（１５）に基づく増幅器モデル」には、式（１５）に直接対応するモデルのほか、その逆モデル（式（１７））が含まれ、さらに、式（１５）を変形した式に基づくモデル（式（１８）等）も含まれる。
（９）歪補償部が推定する増幅器逆モデルは、実施形態として説明する後述の式（１８）に基づくものとすることができる。
（１０）他の観点からみた本発明は、信号を増幅する増幅器と、前記増幅器の歪補償を行う歪補償部と、を備え、前記歪補償部は、前記増幅器の信号入力ポート以外の他の入力ポートから信号出力ポートに至る経路で発生するメモリ効果、を補償する処理を行うことを特徴とする増幅回路である。
上記本発明によれば、増幅器の信号入力ポート以外の他の入力ポートから信号出力ポートに至る経路で発生するメモリ効果を補償することができる。
（１１）さらに他の観点からみた本発明は、信号を増幅する増幅器と、前記信号のエンベロープの変化に応じて、前記増幅器の電源ポートに供給される電源電圧又は電源電流を変化させる可変電源と、前記増幅器のモデルを推定する推定部を備えるとともに、前記推定部によって推定された前記モデルに基づいて歪補償を行う歪補償部と、を備え、前記モデルにおける前記増幅器は、前記増幅器の信号入力ポートに入力される入力信号及び前記可変電源から供給される前記電源電圧又は前記電源電流、に基づいて非線形特性が定義されていることを特徴とする増幅回路である。
前述のように、エンベロープトラッキング駆動方式などのエンベロープ信号に応じて電源電圧又は電源電流が変化する方式においては、増幅器が２入力系となっている。そして、増幅器に入力された信号は、各経路における周波数特性やメモリ効果の影響を受け、増幅器出力が大きく歪む。
そこで、上記の本発明のように、信号入力ポートに入力される入力信号及び前記可変電源から供給される前記電源電圧又は前記電源電流、に基づいて非線形特性が定義された増幅器モデルを採用することで、複数の各経路の特性を適切に表現でき、従来よりも良好なモデルが得られる。
（１２）なお、前記モデルは、より具体的には、実施形態として説明する後述の式（４）に基づく増幅器モデルとすることができる。
（１３）前記モデルにおける前記増幅器は、複数の非線形素子を合成したものとしてモデル化されており、前記複数の非線形素子には、それぞれ、前記信号入力ポートに入力される入力信号が与えられ、前記複数の非線形素子の出力を合成したものが前記増幅器の出力に対応しており、前記複数の非線形素子は、それぞれ、前記入力信号及び前記電源電圧又は前記電源電流に基づいて非線形特性が定義されており、前記複数の非線形素子には、それぞれ、異なる時間における前記入力信号が与えられるものとすることができる。
この場合、少なくとも、信号入力ポートから出力信号ポートに至る経路のメモリ効果が表現されたモデルとなる。なお、電源ポートから出力信号ポートに至る経路のメモリ効果を考慮することも当然に許容される。
（１４）なお、前記モデルは、より、具体的には、実施形態として説明する後述の式（７）に基づく増幅器モデルとすることができる。
（１５）さらに他の観点からみた本発明は、前記（１）〜（１４）のいずれか１項に記載の増幅回路を、送信信号の増幅、又は受信信号の増幅のために備えた無線通信装置である。
上記の（１）〜（９）項に係る本発明、並びに、（１）〜（９）項を引用する（１５）項に係る本発明によれば、電源ポートから信号出力ポートに至る経路におけるメモリ効果を、補償することができる。
上記の（１０）項に係る本発明、ならびに、（１０）項を引用する（１５）項に係る本発明によれば、幅器の信号入力ポート以外の他の入力ポートから信号出力ポートに至る経路で発生するメモリ効果を補償することができる。
上記の（１１）〜（１４）項に係る本発明、並びに、（１１）〜（１４）項を引用する（１５）項に係る本発明によれば、一経路のみが考慮された増幅器モデルに比べて、複数経路が考慮されている分、適切な増幅器モデルとなる。
増幅回路のブロック図である。 図１に示す増幅回路の詳細な回路図である。 （ａ）は、メモリ効果を考慮しないＥＴ増幅器の非線形特性を定義する図であり、（ｂ）は、第２メモリ効果を考慮した増幅器モデルのブロック図である。 入力信号−電源電圧の非線形変換特性を示す特性図である。 ＥＴ増幅器モデルの第１変形例を用いた増幅回路のブロック図である。 ＥＴ増幅器モデルの第２変形例を用いた増幅回路のブロック図である。 図６に示す増幅回路の詳細な回路図である。 図６の増幅回路での不要輻射を示す実験結果である。 ソースモジュレーション方式の増幅回路のブロック図である。 従来の増幅回路のブロック図である。 従来の増幅器モデルを示すブロック図である。
以下、本発明の好ましい実施形態について図面を参照しながら説明する。
［１．増幅回路］
図１は、実施形態に係る増幅回路１を示している。この増幅回路１は、無線基地局装置などの無線通信装置に搭載され、送信信号の増幅を行うために用いられる。なお、増幅回路１は、受信信号の増幅に用いても良い。
増幅回路１は、高出力増幅器（ＨＰＡ）２と、可変電源３と、歪補償部４と、を備えている。増幅器２は、入力された信号を増幅するためのものであり、信号が入力される信号入力ポート２ａ、及び、信号を出力する信号出力ポート２ｂを備えている。
増幅器２は、さらに、電源電圧（ドレイン電圧）Ｖ［ｎ］が供給される電源ポート２ｃを備えている。増幅器２において、電源ポート２ｃは、信号入力ポート２ａ以外の他の入力ポートとなっている。
この増幅回路１は、エンベロープトラッキング駆動方式である。このため、前記可変電源３は、信号ｘ［ｎ］のエンベロープ信号に応じて、増幅器２の電源ポート２ｃに供給される電源電圧Ｖ［ｎ］を変化させる。つまり、増幅器２及び可変電源３は、エンベロープトラッキング動作する増幅器（以下、ＥＴ増幅器）２００を構成している。増幅器２に供給される電源電圧が、信号ｘ［ｎ］のエンベロープに応じて変化することで、増幅器２を高効率動作させることができる。
なお、可変電源３は、電源電圧（ドレイン電圧）Ｖ［ｎ］を変化させるものに限らず、電源電流（ドレイン電流）を変化させるものであってもよい。以下では、可変電源３は、電源電圧を変化させるものとして説明するが、以下の説明において「電源電圧」とある部分を、「電源電流」と置き換えても、機能的に等価である。
可変電源３に信号ｘ［ｎ］のエンベロープ信号を与えるため、増幅回路１は、信号ｘ［ｎ］の電力検出部５、及び電力−電圧変換部６を備えている。
電力検出部５は、信号ｘ［ｎ］（複素ＩＱベースバンド信号）の電力値（信号ｘ［ｎ］のエンベロープ信号）を検出し、出力する。電力−電圧変換部６は、電力検出部５により検出された電力を、増幅器２へ供給される電源電圧値に変換する機能を有している。電力−電圧変換部６は、変換された電源電圧値(エンベロープ電圧値)を可変電源３に出力する。可変電源３は、変換された電源電圧値(エンベロープ電圧値)に応じて、増幅器２の電源ポート２ｃに供給される電圧Ｖ［ｎ］を動的に変化させる。
歪補償部４は、ＥＴ増幅器２００のモデルを推定する推定部７と、信号ｘ［ｎ］に対して前置歪補償（Predistortion）の処理を行う歪補償処理部８と、を備えている。
本実施形態の推定部７は、ＥＴ増幅器２００のモデルとして、ＥＴ増幅器２００の逆特性を示す逆モデルを推定する逆特性推定部７として構成されている。なお、推定部７によって推定されるモデルの詳細及びその推定方法については、後述する。
歪補償処理部８は、推定部７によって推定されたＥＴ増幅器２００の逆モデルを取得し、その逆モデルに基づいて、信号ｘ［ｎ］に対して歪補償処理を行い、歪補償後の信号ｕ［ｎ］を出力する。ＥＴ増幅器２００の歪特性とは逆の特性で補償された信号ｕ［ｎ］を、歪特性を有するＥＴ増幅器２００への入力信号とすることで、歪が抑制された増幅器出力ｙ［ｎ］を得ることができる。
なお、図１の増幅回路１は、増幅回路１の構成要素のうち主要なものだけを描いたものであり、詳細には図２に示す回路構成を有する。図２に示す増幅器１は、歪補償部４及び／又は電力−電圧変換部６の手前には、タイミング調整部３１ａ，３１ｂが設けられている。タイミング調整部３１ａ，３１ｂは、増幅回路の入力（ｘ［ｎ］）から各々の経路を通って増幅器出力に到達するまでの時刻を一致させるために、タイミング調整を行う。
図２において、歪補償部４の出力側には、デジタル信号をアナログ信号に変換するＤＡＣ３２，３２が設けられ、ＤＡＣ３２によって変換されたアナログＩＱベースバンド信号が、直交変調器３３によって直交変調される。直交変調後の信号は、周波数変換部３４によってアップコンバートされる。アップコンバート後の信号は、１又は複数の駆動増幅器３５ａ，３５ｂに与えられ、増幅される。駆動増幅器３５ａ，３５ｂの出力は、ＥＴ増幅器２００を構成する増幅器２に与えられる。なお、本実施形態では、駆動増幅器３５ａ，３５ｂは、可変電源ではなく固定電圧の固定電源から電源電圧が供給されるが、駆動増幅器３５ａ，３５ｂにも増幅器２と同様に可変電源３から電源電圧が供給されてもよい。
図２において、増幅器２の出力信号ｙ(ｔ)は、カプラ３６によって検出され、可変減衰器（１／Ｇ）３７を介して、周波数変換部３８に与えられる。周波数変換部３８は、信号をダウンコンバートする。周波数変換後の信号は、フィルタ（ローパスフィルタ又はバンドバスフィルタ）３９を介して、ＡＤＣ４０に与えられる。ＡＤＣはアナログ信号をデジタル信号に変換し、その出力を信号処理部４１に与える。信号処理部４１は、デジタル直交復調などの信号処理を行い、デジタルＩＱベースバンド信号を、歪補償部４に与える。
増幅回路１は、実際には、図２のように構成されているが、以下の説明では、図１の構成を前提とするだけで説明可能であるため、主に、図１に基づいて説明する。
ここで、図１及び図２における信号名について、以下に説明しておく。
まず、*［ｎ］は、サンプリング間隔Ｔ（秒）としたときに、時刻ｎ×Ｔにサンプリングしたデジタル複素ベースバンドＩＱ表現の信号である。また、*（ｔ）は、時刻ｔにおけるアナログ信号を示す。ただし、本実施形態では、歪補償部４におけるデジタル信号領域における歪補償処理を取り扱うため、信号は、専ら、*［ｎ］で示される。
具体的には、ｘ［ｎ］は、歪補償部４による歪補償前の入力信号であり、ｘI［ｎ］は、ｘ［ｎ］の実部（Ｉ−ｃｈａｎｎｅｌ）であり、ｘQ［ｎ］は、ｘ［ｎ］の虚部（Ｑ−ｃｈａｎｎｅｌ）である。すなわち、ｘ［ｎ］＝ｘI［ｎ］＋ｉ×ｘQ［ｎ］である。
ｕ［ｎ］は、歪補償部４による歪補償後の入力信号であり、ｕI［ｎ］は、ｕ［ｎ］の実部（Ｉ−ｃｈａｎｎｅｌ）であり、ｕQ［ｎ］は、ｕ［ｎ］の虚部（Ｑ−ｃｈａｎｎｅｌ）である。すなわち、ｕ［ｎ］＝ｕI［ｎ］＋ｉ×ｕQ［ｎ］である。
ｕ’［ｎ］は、逆特性推定用のレプリカ信号であり、ｕI’［ｎ］は、ｕ’［ｎ］の実部（Ｉ−ｃｈａｎｎｅｌ）であり、ｕQ’［ｎ］は、ｕ’［ｎ］の虚部（Ｑ−ｃｈａｎｎｅｌ）である。すなわち、ｕ’［ｎ］＝ｕI’［ｎ］＋ｉ×ｕQ’［ｎ］である。
ｙ［ｎ］は、増幅器２の出力信号であり、ｙI［ｎ］は、ｙ［ｎ］の実部（Ｉ−ｃｈａｎｎｅｌ）であり、ｙQ［ｎ］は、ｙ［ｎ］の虚部（Ｑ−ｃｈａｎｎｅｌ）である。すなわち、ｙ［ｎ］＝Ｇ×（ｙI［ｎ］＋ｉ×ｙQ［ｎ］）である。
［２．ＥＴ増幅器モデル］
従来の増幅器モデルでは、式（２）に示すように、増幅器への入力信号ｕ［ｎ］に応じて増幅器の非線形特性が定義されていた。
これに対し、エンベロープ信号に応じて電源電圧Ｖ［ｎ］が変化するＥＴ増幅器２００の非線形特性を、電源電圧（ドレイン電圧）Ｖ［ｎ］を用いて、次の式（４）のように定義する。
ここで、
Ｙ”l"、m"［ｎ”−Ｍ1］：ＥＴ増幅器２００の出力信号
ｋ：次数
ｌ”：信号増幅経路において、ＥＴ増幅器２００の入力信号ｕ［ｎ”］に対して生じる相対遅延
ｍ”：電源経路において、ＥＴ増幅器２００の入力信号ｕ［ｎ”］に対して生じる相対遅延
Ｌ1：信号増幅経路における、相対的な先行サンプル数の最大値
Ｍ1：電源経路における、相対的な先行サンプル数の最大値
Ｋl"-L1、m"-M1：ＥＴ増幅器２００の特性の最大次数であり、添え字は、相対遅延（信号増幅経路）ｌ”−Ｌ1に関する係数、及び相対遅延（電源経路）ｍ”−Ｍ1に関する係数
Ｈk、l"-L1,m"-M1：ＥＴ増幅器２００の特性を表す複素係数であり、添え字は、相対遅延（信号増幅経路）ｌ”-Ｌ1に関する係数、相対遅延（電源経路）ｍ”−Ｍ1、及び次数ｋに関する係数
Ｖ［ｎ”−ｌ”−ｍ”］：電源電圧
ｕ［ｎ”−ｌ”−Ｍ1］：歪補償後の入力信号
上記式（４）において、例えば、ｌ”＝０、ｍ”＝０のときは、
となる。
式（５）において、ｍ”＝０は、信号入力ポート２ａから信号出力ポート２ｂの経路（第１経路；信号増幅経路）上でのメモリ効果（以下、「第１メモリ効果」という）がないとした場合のＥＴ増幅器２００の非線形特性を示しており、ｌ”＝０は、電源ポート（他の入力ポート）２ｃから信号出力ポート２ｂの経路（第２経路；電源経路）上でのメモリ効果（以下、「第２メモリ効果」という）がないとした場合の増幅器の非線形特性を示している。
したがって、第１メモリ効果及び第２メモリ効果の双方を考慮しない場合のＥＴ増幅器２００のモデルは、図３（ａ）のようになる。
図３（ａ）のブロック図では、ＥＴ増幅器２００を構成する増幅器２に対応する非線形素子１０への入力信号ｕ［ｎ”］のライン上に、遅延要素１２が設けられており、入力信号ｕ［ｎ”］に応じた電源電圧Ｖ［ｎ”］が可変電源１１（図１の可変電源３に対応する）から非線形素子１０へ与えられる。つまり、図３（ａ）に示す非線形素子１０の出力Ｙ”0,0［ｎ”−Ｍ1］は、ＥＴ増幅器２００の信号入力ポート２ａへの入力である入力信号ｕ［ｎ”−Ｍ1］と、ＥＴ増幅器２００を構成する増幅器２の電源ポート２ｃへの入力である電源電圧Ｖ［ｎ”］と、によって定義される。
また、図３（ａ）及び式（５）からも明らかなように、入力信号ｕ［ｎ”−Ｍ1］と電源電圧Ｖ［ｎ”］とは、互いに異なる時間における信号が、出力に反映される。なお、図３（ａ）においては、入力信号ｕ［ｎ”］のライン上に遅延要素１２が設けられているが、可変電源１１側のライン上に遅延要素を入れて表現しても等価である。つまり、式（５）においては、−Ｍ1＜０であれば、ｕ［ｎ”］の方の遅延が大きく、−Ｍ1＞０であれば、Ｖ［ｎ”］の方の遅延が大きい、ということになる。
式（５）において、従来の増幅器モデルと同様に、信号入力ポート２ａから信号出力ポート２ｂに至る経路上で発生する第１メモリ効果を考慮すると、ＥＴ増幅器２００のモデルは、次の式（６）の通り表される。
ここで、
Ｙ’0［ｎ”−Ｍ1］：ＥＴ増幅器２００の出力信号
ｋ：次数
ｌ”：信号増幅経路において、ＥＴ増幅器２００の入力信号ｕ［ｎ”］に対して生じる相対遅延
Ｌ1：信号増幅経路における、相対的な先行サンプル数の最大値
Ｌ2：信号増幅経路における、相対的な遅延サンプル数の最大値
Ｍ1：電源経路における、相対的な先行サンプル数の最大値
Ｋl"-L1,-M1：ＥＴ増幅器２００の特性の最大次数であり、添え字は、相対遅延（信号増幅経路）ｌ”−Ｌ1に関する係数、及び、相対遅延（電源経路）−Ｍ1に関する係数
Ｈk、l"-L1,-M1：ＥＴ増幅器２００の特性を表す複素係数であり、添え字は、相対遅延（信号増幅経路）ｌ”-Ｌ1に関する係数、相対遅延（電源経路）−Ｍ1、及び次数ｋに関する係数
Ｖ［ｎ”−ｌ”］：電源電圧
ｕ［ｎ”−ｌ”−Ｍ1］：歪補償後の入力信号
さらに式（６）式に対して、ｎ’＝ｎ”−Ｌ1，ｌ’＝ｌ”−Ｌ1の置き換えをすると、下記式（７）が得られる。
上記式（７）は、ＥＴ増幅器２００において、第１メモリ効果が表現された非線形素子を示している。つまり、式（７）は、図１１及び式（３）と同様に、ＥＴ増幅器２００を、Ｌ1＋Ｌ2＋１個（第１メモリ効果についての非メモリ項が１個と、第１メモリ効果についてのメモリ項がＬ1＋Ｌ2個）の非線形素子の合成で表現したものである。なお、複数個（Ｌ1＋Ｌ2＋１個）の非線形素子は、それぞれ非線形特性が異なり得るものである。
ここでは、式（７）に示すように、第１メモリ効果が表現された非線形素子を、「要素増幅器」という。なお、図１１と同様に、要素増幅器を構成する複数個（Ｌ1＋Ｌ2＋１個）の非線形素子には、それぞれ、信号入力ポート２ａに入力される入力信号が与えられ、複数の非線形素子の出力を合成したものが要素増幅器の出力に対応する。
ただし、要素増幅器では、複数の非線形素子は、図１１及び式（３）に示される非線形素子とは異なり、入力信号ｕ及び電源電圧Ｖによって非線形特性が定義されている。なお、一つの要素増幅器における複数の非線形素子には、それぞれ、異なる時間ｎ'＋Ｌ1−Ｍ1・・・ｎ'−Ｌ2−Ｍ1における入力信号ｕ［ｎ'＋Ｌ1−Ｍ1］・・・ｕ［ｎ'−Ｌ2−Ｍ1］が与えられる。また、一つの要素増幅器における複数の非線形素子には、それぞれ、共通の時間ｎ'−ｌ'の電源電圧Ｖ［ｎ'−ｌ'］が与えられる。
続いて、式（７）で示すモデル（要素増幅器）を用いて、電源ポート２ｃから信号出力ポート２ｂに至る経路上で発生する第２メモリ効果が考慮されたＥＴ増幅器モデルを定義する。
図３（ｂ）は、要素増幅器２０を用いたＥＴ増幅器２００のモデル（第１及び第２メモリ効果が考慮された増幅器モデル）を示している。
また、図３（ｂ）のＥＴ増幅器モデルは、次の式（８）（９）のように表される。
ここで、
ｙ［ｎ’−Ｍ1］：ＥＴ増幅器２００の出力信号
ｋ：次数
ｌ’：信号増幅経路において、ＥＴ増幅器２００の入力信号ｕ［ｎ’］に対して生じる相対遅延
ｍ”：電源経路において、ＥＴ増幅器２００の入力信号ｕ［ｎ’］に対して生じる相対遅延
Ｌ1：信号増幅経路における、相対的な先行サンプル数の最大値
Ｌ2：信号増幅経路における、相対的な遅延サンプル数の最大値
Ｍ1：電源経路における、相対的な先行サンプル数の最大値
Ｍ2：電源経路における、相対的な遅延サンプル数の最大値
Ｋl',-M1：ＥＴ増幅器２００の特性の最大次数であり、添え字は、相対遅延（信号増幅経路）ｌ’に関する係数、及び、相対遅延（電源経路）−Ｍ1に関する係数
Ｈk,l',m"-M1：ＥＴ増幅器２００の特性を表す複素係数であり、添え字は、相対遅延（信号増幅経路）ｌ’に関する係数、相対遅延（電源経路）ｍ”−Ｍ1、及び次数ｋに関する係数
Ｖ［ｎ’−ｌ’−ｍ”］，Ｖ［（ｎ−Ｍ1）−ｌ’−（ｍ”−Ｍ1）］：電源電圧
ｕ［ｎ’−ｌ’−Ｍ1］，ｕ［（ｎ’−Ｍ1）−ｌ’］：歪補償後の入力信号
図３に示すように、ＥＴ増幅器モデルは、複数個の要素増幅器２０を合成したものとしてモデル化されている。このＥＴ増幅器モデルは、Ｍ1＋Ｍ2＋１個（第２メモリ効果についての非メモリ項となる要素増幅器２０ａが１個と、第２メモリ効果についてのメモリ項となる要素増幅器２０ｂがＭ1＋Ｍ2個）を有している。
複数の要素増幅器２０には、遅延素子２２（図３（ａ）の遅延素子１２に対応）を介して、それぞれ、共通の時間ｎ'−Ｍ1における入力信号ｕ［ｎ'−Ｍ1］が与えられる。なお、図３（ｂ）においては、入力信号ｕ［ｎ'］のライン上に遅延要素２２が設けられているが、図３（ａ）と同様に、可変電源２１側のライン上に遅延要素を入れて表現してもよい。
また、複数の要素増幅器２０には、それぞれ、可変電源２１（図１の可変電源３に対応）から供給される電源電圧Ｖが与えられる。
ただし、複数の要素増幅器２０のうち、第２メモリ効果についての非メモリ項である要素増幅器２０ａには、時刻ｎ'の電源電圧Ｖ［ｎ’］が与えられるのに対し、第２メモリ効果についてのメモリ項である複数の要素増幅器２０ｂには、時刻ｎ'から遅れた時刻ｎ'−１・・・ｎ'−Ｍ1−Ｍ2の電源電圧Ｖ［ｎ'−１］・・・Ｖ［ｎ'−Ｍ1−Ｍ2］が与えられる。このため、メモリ項である複数の要素増幅器２０ｂの前段には、それぞれ遅延素子２３が接続されており、各要素増幅器２０に与えられる電源電圧は、時間的にそれぞれ異なるものとなっている。
このように、各要素増幅器２０に与えられる入力信号ｕ［ｎ'−Ｍ1］は、時刻ｎ'−Ｍ1のものであるのに対して、各要素増幅器２０に与えられる電源電圧Ｖ（電源ポートへの入力）は、時刻ｎ'から時刻ｎ'−Ｍ1−Ｍ2のものである。
つまり、図３（ｂ）に示すＥＴ増幅器モデルでは、ＥＴ増幅器モデル出力には、ある時刻ｎ'−Ｍ1における入力信号ｕ［ｎ'−Ｍ1］と、その時刻ｎ'−Ｍ1及びその時刻ｎ'−Ｍ1とは異なる時刻における電源電圧Ｖ［ｎ'−１］・・・Ｖ［ｎ'−Ｍ1−Ｍ2］と、が反映されたものとなっている。
ただし、実際には、図３（ｂ）に示すＥＴ増幅器モデルにおける要素増幅器２０の出力には、複数（Ｌ1＋Ｌ2＋１個）の時刻ｎ'＋Ｌ1−Ｍ1・・・ｎ'−Ｌ2−Ｍ1における入力信号ｕ［ｎ'＋Ｌ1−Ｍ1］・・・ｕ［ｎ'−Ｌ2−Ｍ1］が反映されている（式（７）参照）。
したがって、ＥＴ増幅器モデルの実際の出力は、複数（Ｌ1＋Ｌ2＋１個）の時刻ｎ'＋Ｌ1−Ｍ1・・・ｎ'−Ｌ2−Ｍ1における入力信号ｕ［ｎ'＋Ｌ1−Ｍ1］・・・ｕ［ｎ'−Ｌ2−Ｍ1］が反映されているとともに、入力信号ｕのそれぞれの時刻ｎ'＋Ｌ1−Ｍ1・・・ｎ'−Ｌ2−Ｍ1についてさらに複数（Ｍ1＋Ｍ2＋１個）の時刻における電源電圧が考慮されたものとなる。
この点は、上記式（９）を、
で置き換えた次の式（１０）によれば、一層明らかである。
ここで、
ｙ［ｎ］：ＥＴ増幅器２００の出力信号
ｋ：次数
ｌ：信号増幅経路において、ＥＴ増幅器２００の入力信号ｕ［ｎ］に対して生じる相対遅延
ｍ：電源経路において、ＥＴ増幅器２００の入力信号ｕ［ｎ］に対して生じる相対遅延
Ｌ1：信号増幅経路における、相対的な先行サンプル数の最大値
Ｌ2：信号増幅経路における、相対的な遅延サンプル数の最大値
Ｍ1：電源経路における、相対的な先行サンプル数の最大値
Ｍ2：電源経路における、相対的な遅延サンプル数の最大値
Ｋm,l：ＥＴ増幅器２００の特性の最大次数であり、添え字は、相対遅延（信号増幅経路）ｌに関する係数、及び、相対遅延（電源経路）ｍに関する係数
Ｈk,l,m：ＥＴ増幅器２００の特性を表す複素係数であり、添え字は、相対遅延（信号増幅経路）ｌに関する係数、相対遅延（電源経路）ｍ、及び次数ｋに関する係数
Ｖ［ｎ−ｌ−ｍ］：電源電圧
ｕ［ｎ−ｌ］：歪補償後の入力信号
すなわち、式（１０）によれば、時刻ｎにおけるＥＴ増幅器モデルの出力は、時刻ｎ以外の時刻における入力信号ｕ及び電源電圧Ｖの影響を受けることを意味している。そして、それらの入力信号及び電源電圧Ｖは、互いに、時間的に異なるものを含んでいる。
より具体的には、時刻ｎにおけるＥＴ増幅器モデルの出力は、複数（Ｌ1＋Ｌ2＋１個）の時刻ｎ＋Ｌ1・・・ｎ−Ｌ2における入力信号ｕ［ｎ＋Ｌ1］・・・ｕ［ｎ−Ｌ2］と、（Ｌ1＋Ｌ2＋１）×（Ｍ1＋Ｍ2＋１）個の時刻における電源電圧Ｖ［ｎ−ｌ−ｍ］と、が反映されたものとなる。なお、（Ｌ1＋Ｌ2＋１）は、第１メモリ効果を示す遅延モデルにおけるタップ数であり、（Ｍ1＋Ｍ2＋１）は、第２メモリ効果を示す遅延モデルにおけるタップ数である。
［３．ＥＴ増幅器モデルの歪補償部への適用］
式（１０）に示すＥＴ増幅器モデルに基づくと、図１の歪補償処理部８において用いられる逆モデル（ＥＴ増幅器２００の歪特性の逆特性）は、式（１１）の通りである。
増幅器逆モデル（補償部）：
ここで、
ｈｉｎｖk,l,m：ＥＴ増幅器２００の逆特性を表す複素係数であり、添え字は、相対遅延（信号増幅経路）ｌに関する係数、相対遅延（電源経路）ｍ、及び次数ｋに関する係数
なお、一般に、
Ｋｃm、l ≧ Ｋ’m,l
となる。
ここで、逆特性推定部７では、ＥＴ増幅器２からの出力ｙ［ｎ］（ＥＴ増幅器ゲインに対応したゲイン低下がなされた出力）に対して、逆特性推定部７が現在有する逆モデルに基づく歪補償を行い、ＥＴ増幅器２への入力信号の推定値ｕ’［ｎ］を求める。そして、逆特性推定部７は、実際の入力信号ｕ［ｎ］とその推定値ｕ’［ｎ］との誤差（ｅｒｒｏｒ）を取得し、その誤差が最小化されるように、逆モデルを最適化する。このようにして得られた逆モデルは、歪補償処理部８にコピーされ、歪補償処理部８における歪補償処理に用いられる。
逆特性推定部７が求める入力信号推定値ｕ’［ｎ］は、式（１１）より、次の式（１２）の通り表される。
式（１２）により、逆特性推定部７は、複数の時刻の電源電圧Ｖと、複数の時刻の増幅器出力ｙと、に基づいて、入力信号推定値ｕ’［ｎ］を求めることができる。すなわち、逆特性推定部７は、複数の時刻の電源電圧Ｖと、複数の時刻の増幅器出力ｙと、に基づいて、逆モデルを推定することができる。
［４．ＥＴ増幅器モデルの第１変形例］
図５は、第１変形例に係るＥＴ増幅器モデルに基づく増幅回路１の構成を示している。なお、図５の増幅回路において、特に説明しない点については、図１の回路と同様である。
図５の増幅回路１の電力−電圧変換部６は、信号ｘ［ｎ］の電力から電源電圧Ｖ［ｎ］への変換として、線形変換ではなく、図４に示すような非線形変換を行う。図４の非線形変換は、入力信号ｘ［ｎ］が小さい範囲では、入力信号ｘ［ｎ］の増加に対する電源電圧Ｖ［ｎ］の増加を抑えておき、入力信号ｘ［ｎ］が大きい範囲では、入力信号ｘ［ｎ］の増加に対する電源電圧Ｖ［ｎ］の増加を大きくするものである。
図４のような非線形変換が行われる場合、電源電圧Ｖ［ｎ］は、次の式（１３）のように、べき級数によって表現できる。
ここで、
ｓ：次数
Ｋ’m,l：ｓの最大次数
ｈ’s,l,m：複素係数
そして、式（１３）を式（１０）にあわせて展開して整理すると、次の式（１４）が得られる。
ここで、
ｈk,l,m：ＥＴ増幅器２００の特性を表す複素係数であり、添え字は、相対遅延（信号増幅経路）ｌに関する係数、相対遅延（電源経路）ｍ、及び次数ｋに関する係数
よって、式（１０）に示すＥＴ増幅器モデルは、次の式（１５）のように、歪補償前の入力信号ｘ［ｎ］と歪補償後の入力信号ｕ［ｎ］とを用いて表現できる。
ここで、
Ｋ’m,l：ＥＴ増幅器２００の特性の最大次数であり、添え字は、相対遅延（信号増幅経路）ｌに関する係数、及び相対遅延（電源経路）ｍに関する係数
式（１５）によれば、時刻ｎにおけるＥＴ増幅器モデルの出力は、時刻ｎ以外の時刻における歪補償後入力信号ｕ及び歪補償前入力信号ｘの影響を受けることを意味している。そして、それらの歪補償後入力信号ｕ及び歪補償前入力信号ｘは、互いに、時間的に異なるものを含んでいる。
より具体的には、時刻ｎにおけるＥＴ増幅器モデルの出力は、複数（Ｌ1＋Ｌ2＋１個）の時刻ｎ＋Ｌ1・・・ｔ−Ｌ2における歪補償後入力信号ｕ［ｎ＋Ｌ1］・・・ｕ［ｎ−Ｌ2］と、（Ｌ1＋Ｌ2＋１）×（Ｍ1＋Ｍ2＋１）個の時刻における歪補償前入力信号ｘ［ｎ−ｌ−ｍ］と、が反映されたものとなる。
式（１５）に示すＥＴ増幅器モデルに基づくと、図５の歪補償処理部８において用いられる逆モデル（ＥＴ増幅器２００の歪特性の逆特性）は、式（１６）の通りである。
増幅器逆モデル（補償部）：
ここで、
Ｋｃm,l：ＥＴ増幅器２００の特性の最大次数であり、添え字は、相対遅延（信号増幅経路）ｌに関する係数、及び相対遅延（電源経路）ｍに関する係数
ｈｉｎｖk,l,m：ＥＴ増幅器２００の逆特性を表す複素係数であり、添え字は、相対遅延（信号増幅経路）ｌに関する係数、相対遅延（電源経路）ｍ、及び次数ｋに関する係数
また、図５の逆特性推定部７が求める入力信号推定値ｕ’［ｎ］は、式（１６）より、次の式（１７）の通り表される。
式（１７）により、図５の逆特性推定部７は、複数の時刻の歪補償前信号ｘと、複数の時刻の増幅器出力ｙと、に基づいて、入力信号推定値ｕ’［ｎ］を求めることができる。すなわち、逆特性推定部７は、複数の時刻の歪補償前信号ｘと、複数の時刻の増幅器出力ｙと、に基づいて、逆モデルを推定することができる。
図５の増幅回路の場合、電源電圧を直接的に用いなくても、第２メモリ効果を考慮した増幅器モデル（逆モデル）の推定が可能となっている。
また、図５の増幅回路１の場合、ＥＴ増幅器２００の非線形特性だけでなく、図２に示す駆動増幅器の非線形特性も併せて、歪補償部４によって補償できる。つまり、図５の増幅回路１の場合、ＥＴ増幅器２００の第１メモリ効果及び第２メモリ効果を補償できるだけでなく、歪補償部４の信号出力ポート８ａからＥＴ増幅器２００の間にある他の増幅器（駆動増幅器３５ａ，３５ｂ）の非線形特性（第１メモリ効果）も補償できる。
これは、図５の増幅回路１では、逆特性の推定にＶとｙではなく、ｘとｙを用いているためである。逆特性の推定にｘとｙとを用いると、推定される逆特性は、ｘとｙの間に存在するすべての増幅器を対象としたものになる。
したがって、図５の前記歪補償部４は、電源ポート２ｃから信号出力ポート２ｂに至る第２経路で発生する第２メモリ効果のほか、歪補償部４の信号出力ポート８ａから増幅器の信号出力ポート２ｂに至る第１経路上にある各増幅器２，３５ａ，３５ｂで発生する第１メモリ効果、を補償することができる。
［５．ＥＴ増幅器モデルの第２変形例］
図６は、第２変形例に係るＥＴ増幅器モデルに基づく増幅回路１の構成を示している。なお、図６の増幅回路において、特に説明しない点については、図１及び図５の回路と同様である。
ここで、増幅器２が、歪電力が比較的小さい線形増幅器であれば、増幅器出力ｙ［ｎ］≒ｘ［ｎ］とみなすことができる。
したがって、式（１７）は、次の式（１８）のように変換できる。
式（１８）は、時刻ｎにおけるＥＴ増幅器モデル（逆モデルではない）の出力が、時刻ｎ以外の時刻における歪補償後入力信号ｕ及び増幅器出力信号ｙ（実際には、歪補償前入力信号ｘ）の影響を受けることを前提としている。そして、それらの歪補償後入力信号ｕ及び出力信号ｙは、互いに、時間的に異なるものを含んでいることになる。
式（１８）により、図６の逆特性推定部７は、増幅器出力ｙに基づいて、入力信号推定値ｕ’［ｎ］を求めることができる。すなわち、逆特性推定部７は、電源電圧Ｖ又は歪補償前信号ｘを用いることなく、増幅器出力ｙに基づいて、逆モデルを推定することができる。
なお、歪が小さい増幅器２としては、隣接チャネル漏洩電力比(Adjacent Channel Leakage Ratio：ＡＣＬＲ)が、−１０ｄＢｃ以下（歪信号が主信号の１０％以下）であるのが好ましい。
図７は、図６の増幅回路１の詳細な回路構成を示している。図７の回路は、図２に示す回路とほぼ同様であるが、図７では、逆特性推定部７へのＶ［ｎ］の入力が不要となっている。
図８は、式（１８）に基づいて推定された逆モデルによって歪補償を行った実験結果を示している。図８に示すように、歪補償を行わない場合や、従来の増幅器モデルを用いた従来法に比べて、式（１８）を用いた実施例では、信号帯域外での不要輻射が抑えられており、良好な結果が得られた。
［６．第２メモリ効果のみを考慮した増幅器モデル］
前述の実施形態では、第１メモリ効果及び第２メモリ効果の双方を考慮したＥＴ増幅器のモデルを示したが、以下では、第２メモリ効果だけを考慮した増幅器モデルを示す。
第２メモリ効果だけを考慮した増幅器モデルは、図３（ｂ）において、複数の要素増幅器２０それぞれの入出力経路（ｕ［ｎ’−Ｍ1］からＹ’m"［ｎ’−Ｍ1］に至る経路）におけるメモリ効果（第１メモリ効果）がないと考えればよい。
つまり、第２メモリ効果だけを考慮したＥＴ増幅器モデルは、式(８)及び式（９）において、変数ｌ’を消去（ｌ’＝０）することで得られ、下記式（１９）のとおりである。
また、式（９）から式（１０）への置き換えと同様の置き換えを、式（１９）について行うと、下記式（２０）が得られる。
なお、式（１０）から、式(１１)、式(１２)、式(１５)、式(１６)、式(１７)、式（１８）を得るために行った変形と同様の変形を、式（２０）に施すことで、式（２０）が変形された式が得られる。
［７．ソースモジュレーション方式への適用］
図９は、ソースモジュレーション方式の増幅回路１を示している。図９の増幅回路１が、図１の増幅回路１と異なる点は、可変電源３の出力が、増幅器２の電源ポート（ドレイン）２ｃではなく、増幅器２のソース側のポート２ｄに接続されている点である。また、増幅器２の電源ポート２ｃには、固定電圧（又は固定電流）が供給される固定電源が接続されている。
図９に示すようなソースモジュレーション方式の増幅回路１では、増幅器２のソース側の電圧（電流）が、信号ｘのエンベロープの変化に応じて制御される。
このソースモジュレーション方式の増幅回路１においては、電源ポート２ｃに代えて、増幅器２のソース側のポート２ｄが、信号の入力ポートになっている。
つまり、ソースモジュレーション方式の増幅回路１では、増幅器２の信号入力ポート２ａから信号出力ポート２ｂに至る第１経路のほか、ソース側ポート２ｄから信号出力ポート２ｂに至る第２経路を有している。ソースモジュレーション方式の増幅回路１においても、メモリ効果は、第１経路のほか第２経路でも発生するため、図１〜図６に関して説明したのと同様に、第１及び第２メモリ効果を補償することができる。
なお、図９のソースモジュレーション方式の増幅回路１は、可変電源電圧Ｖが与えられるポートが図１とは異なるだけであるため、増幅器モデルを示す式は、記述の式と同様のものとなる。
［８．付記］
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
例えば、増幅回路１は、エンベロープトラッキング駆動方式に限られず、ＥＥＲ（Envelope Elimination and Restoration）方式であってもよい。
また、歪補償部４は、増幅器の逆モデルを推定して、推定された逆モデルを用いて歪補償を行うものに限られず、増幅器の正モデル（増幅器の歪特性そのもの）を推定し、推定された正モデルから増幅器の逆特性を求め、その逆特性を用いて歪補償を行っても良い。
１ 増幅回路
２ 増幅器
２ａ 信号入力ポート
２ｂ 信号出力ポート
２ｃ 電源ポート
３ 可変電源
４ 歪補償部
５ 電力検出部
６ 電力−電圧変換部
７ 推定部
８ 歪補償処理部
１０ 非線形素子
２０ 要素増幅器

Claims (17)

  1. 信号を増幅する増幅器と、
    前記信号のエンベロープの変化に応じて、前記増幅器の電源ポートに供給される電源電圧又は電源電流を変化させる可変電源と、
    前記増幅器の歪補償を行う歪補償部と、
    を備え、
    前記歪補償部は、前記増幅器の信号入力ポートに入力される信号に対して、前記増幅器の前記電源ポートから信号出力ポートに至る経路で発生するメモリ効果を補償する処理を行う
    ことを特徴とする増幅回路。
  2. 前記歪補償部は、前記増幅器の信号入力ポートから信号出力ポートに至る経路で発生するメモリ効果、及び、前記電源ポートから前記信号出力ポートに至る経路で発生するメモリ効果、を補償する処理を行う
    請求項１記載の増幅回路。
  3. 前記歪補償部は、前記増幅器のモデルを推定する推定部を備えるとともに、前記推定部によって推定された前記モデルに基づいて歪補償を行うものであり、
    前記モデルは、少なくとも、前記電源ポートから前記信号出力ポートに至る経路で発生するメモリ効果、が表現されたものである
    請求項１又は２記載の増幅回路。
  4. 前記歪補償部は、前記増幅器のモデルを推定する推定部を備えるとともに、前記推定部によって推定された前記モデルに基づいて歪補償を行うものであり、
    前記モデルにおいて、前記増幅器は、複数の要素増幅器を合成したものとしてモデル化されており、
    前記モデルにおける前記複数の要素増幅器には、それぞれ、前記信号入力ポートに入力される入力信号、及び、前記可変電源から供給される前記電源電圧又は前記電源電流が与えられ、
    前記モデルにおける前記複数の要素増幅器の出力を合成したものが、前記増幅器の出力に対応しており、
    前記モデルにおける前記複数の要素増幅器は、それぞれ、前記信号入力ポートに入力される入力信号及び前記可変電源から供給される前記電源電圧又は前記電源電流、に基づいて非線形特性が定義されており、
    前記モデルにおける前記複数の要素増幅器には、それぞれ、異なる時間における前記電源電圧又は前記電源電流が与えられる
    請求項１〜３のいずれか１項に記載の増幅回路。
  5. 前記モデルにおける前記複数の要素増幅器は、それぞれ、複数の非線形素子を合成したものとしてモデル化されており、
    前記複数の非線形素子には、それぞれ、前記信号入力ポートに入力される入力信号が与えられ、
    前記複数の非線形素子の出力を合成したものが前記要素増幅器の出力に対応しており、
    前記複数の非線形素子は、それぞれ、前記入力信号及び前記電源電圧又は前記電源電流に基づいて非線形特性が定義されており、
    前記複数の非線形素子には、それぞれ、異なる時間における前記入力信号が与えられる
    請求項４記載の増幅回路。
  6. 前記歪補償部は、前記増幅器のモデルを推定する推定部を備えるとともに、前記推定部によって推定された前記モデルに基づいて歪補償を行うものであり、
    前記モデルは、下記式に基づく増幅器モデルである請求項１〜５のいずれか１項に記載の増幅回路。
    ここで、
    ｙ［ｎ］：前記増幅器の出力
    ｋ：次数
    ｌ：前記増幅器の信号入力ポートから信号出力ポートに至る経路（以下、「信号増幅経路」という）において、前記増幅器の入力信号ｕ［ｎ］に対して生じる相対遅延
    ｍ：前記増幅器の電源ポートから信号出力ポートに至る経路（以下、「電源経路」という）において、前記増幅器入力信号ｕ［ｎ］に対して生じる相対遅延
    Ｌ１：信号増幅経路における、相対的な先行サンプル数の最大値
    Ｌ２：信号増幅経路における、相対的な遅延サンプル数の最大値
    Ｍ１：電源経路における、相対的な先行サンプル数の最大値
    Ｍ２：電源経路における、相対的な遅延サンプル数の最大値
    Ｋｍ，ｌ：前記増幅器の特性の最大次数であり、添え字は、相対遅延（信号増幅経路）ｌに関する係数、及び、相対遅延（電源経路）ｍに関する係数
    Ｈｋ，ｌ，ｍ：前記増幅器の特性を表す複素係数であり、添え字は、相対遅延（信号増幅経路）ｌに関する係数、相対遅延（電源経路）ｍ、及び次数ｋに関する係数
    Ｖ［ｎ−ｌ−ｍ］：電源電圧
    ｕ［ｎ−ｌ］：歪補償後の入力信号
  7. 前記歪補償部は、前記電源ポートから前記信号出力ポートに至る経路で発生するメモリ効果、及び、前記歪補償部の信号出力ポートから前記増幅器の信号出力ポートに至る経路で発生するメモリ効果、を補償する処理を行う
    請求項１〜６のいずれか１項に記載の増幅回路。
  8. 前記歪補償部は、前記増幅器のモデルを推定する推定部を備えるとともに、前記推定部によって推定された前記モデルに基づいて歪補償を行うものであり、
    前記モデルは、下記式に基づく増幅器モデルである請求項１〜７のいずれか１項に記載の増幅回路。
    ここで、
    ｙ［ｎ］：前記増幅器の出力
    ｋ：次数
    ｌ：前記増幅器の信号入力ポートから信号出力ポートに至る経路（以下、「信号増幅経路」という）において、前記増幅器の入力信号ｕ［ｎ］に対して生じる相対遅延
    ｍ：前記増幅器の電源ポートから信号出力ポートに至る経路（以下、「電源経路」という）において、前記増幅器入力信号ｕ［ｎ］に対して生じる相対遅延
    Ｌ１：信号増幅経路における、相対的な先行サンプル数の最大値
    Ｌ２：信号増幅経路における、相対的な遅延サンプル数の最大値
    Ｍ１：電源経路における、相対的な先行サンプル数の最大値
    Ｍ２：電源経路における、相対的な遅延サンプル数の最大値
    Ｋ’ｍ，ｌ：前記増幅器の特性の最大次数であり、添え字は、相対遅延（信号増幅経路）ｌに関する係数、及び相対遅延（電源経路）ｍに関する係数
    ｈｋ，ｌ，ｍ：前記増幅器の特性を表す複素係数であり、添え字は、相対遅延（信号増幅経路）ｌに関する係数、相対遅延（電源経路）ｍ、及び次数ｋに関する係数
    ｘ［ｎ−ｌ−ｍ］：歪補償前の信号
    ｕ［ｎ−ｌ］：歪補償後の信号
  9. 前記歪補償部は、前記増幅器の逆モデルを推定する推定部を備えるとともに、前記推定部によって推定された前記逆モデルに基づいて歪補償を行うものであり、
    前記逆モデルは、下記式に基づく増幅器逆モデルである請求項１〜８のいずれか１項に記載の増幅回路。
    ここで、
    ｕ’［ｎ］：前記増幅器の入力信号ｕ［ｎ］の推定値

    ｋ：次数
    ｌ：前記増幅器の信号入力ポートから信号出力ポートに至る経路（以下、「信号増幅経路」という）において、前記増幅器の入力信号ｕ［ｎ］に対して生じる相対遅延
    ｍ：前記増幅器の電源ポートから信号出力ポートに至る経路（以下、「電源経路」という）において、前記増幅器入力信号ｕ［ｎ］に対して生じる相対遅延
    Ｌ１：信号増幅経路における、相対的な先行サンプル数の最大値
    Ｌ２：信号増幅経路における、相対的な遅延サンプル数の最大値
    Ｍ１：電源経路における、相対的な先行サンプル数の最大値
    Ｍ２：電源経路における、相対的な遅延サンプル数の最大値
    Ｋｃｍ，ｌ：前記増幅器の特性の最大次数であり、添え字は、相対遅延（信号増幅経路）ｌに関する係数、及び相対遅延（電源経路）ｍに関する係数
    ｈｉｎｖｋ，ｌ，ｍ：前記増幅器の逆特性を表す複素係数であり、添え字は、相対遅延（信号増幅経路）ｌに関する係数、相対遅延（電源経路）ｍ、及び次数ｋに関する係数
    ｙ［ｎ−ｌ−ｍ］，ｙ［ｎ−ｌ］：前記増幅器の出力
  10. 信号を増幅する増幅器と、
    前記増幅器の歪補償を行う歪補償部と、
    を備え、
    前記歪補償部は、前記増幅器の信号入力ポートに入力される信号に対して、前記増幅器の信号入力ポート以外の他の入力ポートから信号出力ポートに至る経路で発生するメモリ効果、を補償する処理を行う
    ことを特徴とする増幅回路。
  11. 信号を増幅する増幅器と、
    前記信号のエンベロープの変化に応じて、前記増幅器の電源ポートに供給される電源電圧又は電源電流を変化させる可変電源と、
    前記増幅器のモデルを推定する推定部を備えるとともに、前記推定部によって推定された前記モデルに基づいて、前記増幅器の信号入力ポートに入力される信号に対して歪補償を行う歪補償部と、
    を備え、
    前記モデルにおける前記増幅器は、前記増幅器の前記信号入力ポートに入力される入力信号及び前記可変電源から供給される前記電源電圧又は前記電源電流、に基づいて非線形特性が定義されている
    ことを特徴とする増幅回路。
  12. 前記モデルは、下記式に基づく増幅器モデルである請求項１１記載の増幅回路。
    ここで、
    Ｙ”ｌ”，ｍ”［ｎ”−Ｍ１］：前記モデルにおける前記増幅器の出力
    ｋ：次数
    ｌ”：前記増幅器の信号入力ポートから信号出力ポートに至る経路（以下、「信号増幅経路」という）おいて、前記増幅器の入力信号ｕ［ｎ”］に対して生じる相対遅延
    ｍ”：前記増幅器の電源ポートから信号出力ポートに至る経路（以下、「電源経路」という）において、前記増幅器の入力信号ｕ［ｎ”］に対して生じる相対遅延
    Ｌ１：信号増幅経路における、相対的な先行サンプル数の最大値
    Ｍ１：電源経路における、相対的な先行サンプル数の最大値
    Ｋｌ”-Ｌ１，ｍ”-Ｍ１：前記増幅器の特性の最大次数であり、添え字は、相対遅延（信号増幅経路）ｌ”−Ｌ１に関する係数、及び相対遅延（電源経路）ｍ”−Ｍ１に関する係数
    Ｈｋ，ｌ”-Ｌ１，ｍ”−Ｍ１：前記増幅器の特性を表す複素係数であり、添え字は、相対遅延（信号増幅経路）ｌ”−Ｌ１に関する係数、相対遅延（電源経路）ｍ”−Ｍ１、及び次数ｋに関する係数
    Ｖ［ｎ”−ｌ”−ｍ”］：電源電圧
    ｕ［ｎ”−ｌ”−Ｍ１］：歪補償後の入力信号
  13. 前記モデルにおける前記増幅器は、複数の非線形素子を合成したものとしてモデル化されており、
    前記複数の非線形素子には、それぞれ、前記信号入力ポートに入力される入力信号が与えられ、
    前記複数の非線形素子の出力を合成したものが前記増幅器の出力に対応しており、
    前記複数の非線形素子は、それぞれ、前記入力信号及び前記電源電圧又は前記電源電流に基づいて非線形特性が定義されており、
    前記複数の非線形素子には、それぞれ、異なる時間における前記入力信号が与えられる
    請求項１１又は１２記載の増幅回路。
  14. 前記モデルは、下記式に基づく、増幅器モデルである請求項１３記載の増幅回路。
    ここで、
    Ｙ’０［ｎ’−Ｍ１］：前記増幅器モデルの出力
    ｋ：次数
    ｌ’：増幅器の信号入力ポートから信号出力ポートに至る経路（以下、「信号増幅経路」という）において、増幅器の入力信号ｕ［ｎ’］に対して生じる相対遅延
    Ｌ１：信号増幅経路における、相対的な先行サンプル数の最大値
    Ｌ２：信号増幅経路における、相対的な遅延サンプル数の最大値
    Ｍ１：増幅器の電源ポートから信号出力ポートに至る経路（以下、「電源経路」という）における、相対的な先行サンプル数の最大値
    Ｋｌ”-Ｌ１，−Ｍ１：前記増幅器の特性の最大次数であり、添え字は、相対遅延（信号増幅経路）ｌ”−Ｌ１に関する係数、及び、相対遅延（電源経路）−Ｍ１に関する係数
    Ｈｋ，ｌ”-Ｌ１，−Ｍ１：前記増幅器の特性を表す複素係数であり、添え字は、相対遅延（信号増幅経路）ｌ”−Ｌ１に関する係数、相対遅延（電源経路）−Ｍ１、及び次数ｋに関する係数
    Ｖ［ｎ”−ｌ”］：電源電圧
    ｕ［ｎ”−ｌ”−Ｍ１］：歪補償後の入力信号
  15. 入力された信号を増幅する増幅回路であって、
    増幅器と、
    前記増幅器の歪補償を行う歪補償部と、
    を備え、
    前記歪補償部は、前記増幅器の信号入力ポートに入力される信号に対して、前記信号の増幅のための複数経路におけるメモリ効果を補償する
    ことを特徴とする増幅回路。
  16. 前記複数の経路は、前記増幅器の信号増幅経路である第１経路と、前記信号のエンベロープの変化に応じて変化する信号の経路である第２経路と、を含む
    請求項１５記載の増幅回路。
  17. 請求項１，１０，１１，又は１５に記載の増幅回路を、送信信号の増幅、又は受信信号の増幅のために備えた無線通信装置。
JP2012549704A 2010-12-22 2011-11-30 増幅回路及び無線通信装置 Active JP5907073B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010286494 2010-12-22
JP2010286494 2010-12-22
PCT/JP2011/077659 WO2012086379A1 (ja) 2010-12-22 2011-11-30 増幅回路及び無線通信装置

Publications (2)

Publication Number Publication Date
JPWO2012086379A1 JPWO2012086379A1 (ja) 2014-05-22
JP5907073B2 true JP5907073B2 (ja) 2016-04-20

Family

ID=46313661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012549704A Active JP5907073B2 (ja) 2010-12-22 2011-11-30 増幅回路及び無線通信装置

Country Status (6)

Country Link
US (1) US9257943B2 (ja)
EP (4) EP2728743A1 (ja)
JP (1) JP5907073B2 (ja)
CN (1) CN103270695B (ja)
TW (1) TW201240334A (ja)
WO (1) WO2012086379A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6098336B2 (ja) * 2012-09-25 2017-03-22 住友電気工業株式会社 歪補償装置および無線通信装置
US9680434B2 (en) * 2012-12-28 2017-06-13 Mediatek, Inc. Method and apparatus for calibrating an envelope tracking system
JP2015032979A (ja) * 2013-08-02 2015-02-16 富士通株式会社 歪補償装置および歪補償方法
US8718178B1 (en) 2013-11-08 2014-05-06 Qualcomm Incorporated Selection of non-linear interference cancelation (NLIC) input
US9240199B2 (en) * 2014-03-12 2016-01-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for distortion characterization
FR3036901B1 (fr) * 2014-07-29 2020-10-30 Thales Sa Dispositif de predistorsion et procede de calcul de predistorsion associe
US9325357B2 (en) * 2014-08-27 2016-04-26 Freescale Semiconductor, Inc. Wireless communication unit, integrated circuits and method for linearizing a transmitter signal
WO2016073940A1 (en) * 2014-11-06 2016-05-12 GM Global Technology Operations LLC Dynamic range of wideband rf front end using delta sigma converters with envelope tracking and injected digitally equalized transmit signal
US9484861B1 (en) * 2015-11-24 2016-11-01 King Fahd University Of Petroleum And Minerals Method for system level oriented load-pull-based envelope tracking power amplifiers
US10985951B2 (en) 2019-03-15 2021-04-20 The Research Foundation for the State University Integrating Volterra series model and deep neural networks to equalize nonlinear power amplifiers
CN112039448A (zh) * 2019-06-04 2020-12-04 株式会社村田制作所 功率放大电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6801086B1 (en) * 2002-04-03 2004-10-05 Andrew Corporation Adaptive digital pre-distortion using amplifier model that incorporates frequency-dependent non-linearities
US20090174473A1 (en) * 2006-06-04 2009-07-09 Wangmyong Woo Systems, Methods, and Apparatuses for Linear Envelope Elimination and Restoration Transmitters
JP2010045508A (ja) * 2008-08-11 2010-02-25 Sumitomo Electric Ind Ltd 増幅回路及び無線通信装置
WO2010044346A1 (ja) * 2008-10-16 2010-04-22 日本電気株式会社 電力増幅器
US20100295613A1 (en) * 2009-05-21 2010-11-25 The Regents Of The University Of California Supply-modulated rf power amplifier and rf amplification methods

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7706467B2 (en) * 2004-12-17 2010-04-27 Andrew Llc Transmitter with an envelope tracking power amplifier utilizing digital predistortion of the signal envelope
CN101090381A (zh) * 2006-06-04 2007-12-19 三星电机株式会社 用于多路径正交递归预失真的系统、方法以及装置
US7860466B2 (en) * 2006-06-04 2010-12-28 Samsung Electro-Mechanics Company, Ltd. Systems, methods, and apparatuses for linear polar transmitters
CN101911477B (zh) 2008-01-15 2013-10-23 三菱电机株式会社 前置补偿器
JP4766061B2 (ja) * 2008-02-05 2011-09-07 住友電気工業株式会社 プリディストータ、拡張型プリディストータ及び増幅回路
JP4973532B2 (ja) 2008-02-12 2012-07-11 住友電気工業株式会社 増幅回路とこれを有する無線通信装置及びコンピュータプログラム
JP4996503B2 (ja) * 2008-02-20 2012-08-08 日本無線株式会社 歪補償回路及びプリディストーション型歪補償増幅器
JP5056586B2 (ja) 2008-05-27 2012-10-24 住友電気工業株式会社 増幅回路
JP5160344B2 (ja) 2008-08-25 2013-03-13 日本無線株式会社 プリディストータ
JP5299958B2 (ja) * 2008-12-01 2013-09-25 日本無線株式会社 プリディストータ
JP2010166450A (ja) * 2009-01-16 2010-07-29 Sumitomo Electric Ind Ltd 歪補償装置及び無線基地局
JP5206526B2 (ja) * 2009-03-19 2013-06-12 富士通株式会社 増幅装置および送信装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6801086B1 (en) * 2002-04-03 2004-10-05 Andrew Corporation Adaptive digital pre-distortion using amplifier model that incorporates frequency-dependent non-linearities
US20090174473A1 (en) * 2006-06-04 2009-07-09 Wangmyong Woo Systems, Methods, and Apparatuses for Linear Envelope Elimination and Restoration Transmitters
JP2010045508A (ja) * 2008-08-11 2010-02-25 Sumitomo Electric Ind Ltd 増幅回路及び無線通信装置
WO2010044346A1 (ja) * 2008-10-16 2010-04-22 日本電気株式会社 電力増幅器
US20100295613A1 (en) * 2009-05-21 2010-11-25 The Regents Of The University Of California Supply-modulated rf power amplifier and rf amplification methods

Also Published As

Publication number Publication date
JPWO2012086379A1 (ja) 2014-05-22
WO2012086379A1 (ja) 2012-06-28
CN103270695A (zh) 2013-08-28
US9257943B2 (en) 2016-02-09
CN103270695B (zh) 2016-11-16
EP2658118B1 (en) 2015-06-03
EP2728742A1 (en) 2014-05-07
EP2658118A1 (en) 2013-10-30
EP2728742B1 (en) 2015-08-05
EP2728744A1 (en) 2014-05-07
US20130285743A1 (en) 2013-10-31
EP2728743A1 (en) 2014-05-07
EP2658118A4 (en) 2014-04-16
TW201240334A (en) 2012-10-01

Similar Documents

Publication Publication Date Title
JP5907073B2 (ja) 増幅回路及び無線通信装置
US9379745B2 (en) Multi-band wide band power amplifier digital predistortion system
JP5761646B2 (ja) 変調アグノスティック（ａｇｎｏｓｔｉｃ）デジタルハイブリッドモード電力増幅器のシステム及び方法
US9768739B2 (en) Digital hybrid mode power amplifier system
US7864881B2 (en) Digital predistortion transmitter
JP5591106B2 (ja) デジタルハイブリッドモード電力増幅器システム
KR100802353B1 (ko) 고효율 송신기를 위한 디지털 전치보상 시스템 및 방법
KR101128487B1 (ko) 전력 증폭기 선형화 방법 및 장치
CN102939716B (zh) 多频带宽带功率放大器数字预失真系统和方法
JPWO2006087864A1 (ja) プリディストータ
JP2008177899A (ja) 増幅回路及び無線通信装置
Abi Hussein et al. Digital predistortion for RF power amplifiers: State of the art and advanced approaches
KR100646855B1 (ko) 고전력 증폭기의 특성 모델링을 이용한 비선형 왜곡 보상장치 및 그 방법
JP2010045507A (ja) 増幅回路及び無線通信装置
KR100865886B1 (ko) 고주파 증폭기의 비선형성을 보정하기 위한 장치
JP2010045508A (ja) 増幅回路及び無線通信装置
JP4755069B2 (ja) 送信装置
KR20060098680A (ko) 무선 통신 시스템에서 전력 증폭기의 기억 효과를 보상하는아날로그 전치 왜곡 장치 및 방법
US8576945B1 (en) Method of and apparatus for signal amplification
KR20070081199A (ko) 무선 통신 시스템에서 전력 증폭기의 기억 효과를 보상하기위한 장치
KR20120110311A (ko) 전력 증폭기 출력의 로컬 오실레이터 커플링 효과 제거를 위한 전치왜곡 장치 및 방법
JP2011228999A (ja) 増幅回路及び無線通信装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140624

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160307

R150 Certificate of patent or registration of utility model

Ref document number: 5907073

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250