JP5896919B2 - ＢｉＣＭＯＳプロセス技術における高電圧ＳＣＲＭＯＳ - Google Patents
ＢｉＣＭＯＳプロセス技術における高電圧ＳＣＲＭＯＳ Download PDFInfo
- Publication number
- JP5896919B2 JP5896919B2 JP2012551155A JP2012551155A JP5896919B2 JP 5896919 B2 JP5896919 B2 JP 5896919B2 JP 2012551155 A JP2012551155 A JP 2012551155A JP 2012551155 A JP2012551155 A JP 2012551155A JP 5896919 B2 JP5896919 B2 JP 5896919B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- resurf
- drain
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 22
- 238000009792 diffusion process Methods 0.000 claims description 91
- 210000000746 body region Anatomy 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 38
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 239000002019 doping agent Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 150000002500 ions Chemical group 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- RPAJSBKBKSSMLJ-DFWYDOINSA-N (2s)-2-aminopentanedioic acid;hydrochloride Chemical class Cl.OC(=O)[C@@H](N)CCC(O)=O RPAJSBKBKSSMLJ-DFWYDOINSA-N 0.000 description 1
- 208000033999 Device damage Diseases 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- GEIAQOFPUVMAGM-UHFFFAOYSA-N Oxozirconium Chemical compound [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 229910006501 ZrSiO Inorganic materials 0.000 description 1
- CEPICIBPGDWCRU-UHFFFAOYSA-N [Si].[Hf] Chemical compound [Si].[Hf] CEPICIBPGDWCRU-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- -1 silicon carbide nitride Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
- H01L29/66393—Lateral or planar thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
- H01L29/1016—Anode base regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7436—Lateral thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は集積回路の分野に関する。更に特定して言えば、本発明は集積回路内のＭＯＳトランジスタに関連する。
シリコン制御整流器（ＳＣＲ）デバイスに一体化された金属酸化物半導体（ＭＯＳ）トランジスタは、ＥＳＤ事象等の高電圧の一時的変動により信頼性低下を呈することがある。高電圧の一時的変動の間、軽度にドープされた領域内に局所的に電荷キャリアが注入され得、注入箇所で電圧低下を起こし、それが更なる電荷キャリア注入につながり得る。このメカニズムによる局所的電荷キャリア注入はデバイス損傷を引き起こし得る。
集積回路が、拡散されたドレイン領域及び拡散されたＳＣＲ端子が、ＲＥＳＵＲＦ領域（低減された表面フィールド領域）内に形成されるＳＣＲＭＯＳトランジスタを有する。ＲＥＳＵＲＦ領域は、ＳＣＲＭＯＳトランジスタのドリフト領域と同じ導電型、及びドリフト領域のドーピング濃度の少なくとも２倍のドーピング濃度を有する。ＲＥＳＵＲＦ領域は、ＳＣＲＭＯＳトランジスタのドレイン構造とソース構造との間の降伏電流の負の抵抗の挙動を低減させ得る。
本発明の代表的な側面の例示の実施例を添付の図面を参照して説明する。
本発明の代表的な側面の例示の実施例を添付の図面を参照して説明する。
図１に図示するように、集積回路１０００は、ＳＣＲデバイス１００６と一体化されたＭＯＳトランジスタ１００４である、ＳＣＲＭＯＳトランジスタ１００２を含み得る。ＳＣＲＭＯＳトランジスタ１００２のドレイン構造１００８は、拡散されたドレイン領域１０１０と、拡散されたドレイン領域とは反対の導電型のＳＣＲ端子１０１２を含む。拡散されたドレイン領域１０１０と同じ導電型であり、拡散されたドレイン領域１０１０より低いドーピング濃度を備えたドリフト領域１０１４が、ドレイン構造１００８を本体領域１０１６及びソース構造１０１８から隔てる。本体領域１０１６は、拡散されたドレイン領域１０１０とは反対の導電型を有する。ソース構造１０１８は、拡散されたドレイン領域１０１０と同じ導電型の拡散されたソース領域１０２０と、本体領域１０１６と同じ導電型の本体コンタクト拡散領域１０２２を含む。拡散されたドレイン領域１０１０と同じ導電型であり、ドリフト領域１０１４及び拡散されたドレイン領域１０１０の間のドーピング濃度を備えたＲＥＳＵＲＦ領域１０２４が、ソース構造１００８の周りに形成される。ＲＥＳＵＲＦ領域１０２４は、ＳＣＲＭＯＳトランジスタ１００２のドレイン構造１００８とソース構造１０１８との間の降伏電流の負の抵抗の挙動を低減し得る。
ＳＣＲ端子１０１２及び拡散されたソース領域１０２０は、ＳＣＲＭＯＳトランジスタ１００２内のＳＣＲのアノードノード及びカソードノードを形成する。ＲＥＳＵＲＦ領域１０２４及びドリフト領域１０１４は、ＳＣＲの２つの内部ノードの１つ目を形成し、本体領域１０１６はＳＣＲの２つの内部ノードの２つ目を形成する。
本明細書の目的のため、ＲＥＳＵＲＦ領域は、空乏領域近傍の半導体又は誘電体領域を指し、空乏領域が、空乏領域に印加される電界とは異なる方向に更に空乏化させる領域を意味することが理解されるであろう。
図２Ａ〜２Ｅは、ＮチャネルＳＣＲＭＯＳトランジスタを含む集積回路の製造の連続する段階を示す。図２Ａを参照すると、集積回路２０００は基板２００２内及び上に形成される。基板２００２は、単結晶シリコンウエハ、シリコン・オン・インシュレータ（ＳＯＩ）ウエハ、異なる結晶配向の領域を持つハイブリッド・オリエンテーション・テクノロジ（ＨＯＴ）ウエハ、又は集積回路２０００の製造に適切な他の材料であり得る。本実施例において、ＳＣＲＭＯＳトランジスタのために画定される領域内の基板２００２の上部層はＰ型である。例えば、リン、砒素、及びアンチモン等のＮ型のドーパントを基板２００２にイオン注入することによって、通常、ディープＮウェル２００４として知られるディープＮウェル２００４が基板２００２内に形成される。本実施例の一つの実現例では、ドーズ量１×１０１２〜１×１０１３原子／ｃｍ２のリンを、５０ｋｅＶ〜３ＭｅＶのエネルギーでイオン注入してディープＮウェル２００４が形成され、その後、この集積回路に１０５０℃超の温度で４時間超の間アニーリングを行ってもよい。本実施例の一つの実現例では、ディープＮウェル２００４のドーピング濃度は１×１０１５〜１×１０１７原子／ｃｍ３であってよい。ディープＮウェル２００４を形成するための他のプロセスも本実施例の範囲内である。
例えば、シャロートレンチアイソレーション（ＳＴＩ）又はシリコンの局所酸化（ＬＯＣＯＳ）プロセスにより、通常、２５０〜６００ナノメートルの厚みの二酸化シリコンである、基板２００２の上面にフィールド酸化物２００６の要素が形成される。本実施例の一つの実現例では、フィールド酸化物２００６の要素は、ＳＣＲＭＯＳトランジスタのドレインエリアをＳＣＲＭＯＳトランジスタソースエリアから横方向に分離する。ディープＮウェル２００４は、ドレインエリア及びソースエリアに重なり、ドレインエリア及びソースエリアを超えて延び得る。
図２Ｂを参照すると、例えば、ボロン及び場合によってはガリウム等のＰ型のドーパントを基板２００２にイオン注入することによって、ソースエリア内にＰ型本体領域２００８が形成される。本実施例の一つの実現例では、ドーズ量５×ｌ０１３〜５×ｌ０１４原子／ｃｍ２のボロンを、２００ｋｅＶ〜５００ｋｅＶのエネルギーでイオン注入することによって本体領域２００８が形成されてもよい。本実施例の一つの実現例では、本体領域２００８のドーピング濃度が５×ｌ０１6〜ｌ×ｌ０１８原子／ｃｍ３であってよい。
例えば、Ｎ型のドーパントを基板３００２にイオン注入すること等によって、Ｎ型のＲＥＳＵＲＦ領域２０１０がドレイン領域に形成される。本実施例の一つの実現例では、ＲＥＳＵＲＦ領域２０１０は、ドーズ量２×１０１３〜６×１０１３原子／ｃｍ２のリンを、２５０ｋｅＶ〜５００ｋｅＶのエネルギーでイオン注入することによって形成されてもよい。ＲＥＳＵＲＦ領域２０１０は、通常ＳＣＲＭＯＳトランジスタのドリフト領域２０１２と呼ばれるディープＮウェル２００４の一部により本体領域２００８から横方向に分離されている。ＲＥＳＵＲＦ領域２０１０のドーピング濃度は、ドリフト領域２０１２のドーピング濃度より少なくとも２倍高い。本実施例の一つの実現例では、ＲＥＳＵＲＦ領域２０１０のドーピング濃度は１×１０１３原子／ｃｍ２より高くてよい。本実施例の一つの実現例では、ＲＥＳＵＲＦ領域２０１０のドーピング濃度は、ドリフト領域２０１２のドーピング濃度のドーピング濃度の５〜５０倍であり得る。
図２Ｃを参照すると、ドレインエリア及びソースエリア内の基板２００２の上面上にゲート誘電体層２０１４が形成される。ゲート誘電体層２０１４は、二酸化シリコン（ＳｉＯ２）、酸化窒化シリコン（ＳｉＯＮ）、酸化アルミニウム（Ａ１２Ｏ３）、酸化窒化アルミニウム（ＡｌＯＮ）、酸化ハフニウム（ＨｆＯ）、ハフニウムシリケート（ＨｆＳｉＯ）、酸化窒化ハフニウムシリコン（ＨｆＳｉＯＮ）、酸化ジルコニウム（ＺｒＯ）、ジルコニウムシリケート（ＺｒＳｉＯ）、酸化窒化ジルコニウムシリコン（ＺｒＳｉＯＮ）、上述の材料の組み合わせ、又は他の絶縁材料、の１層又は複数層であってよい。ゲート誘電体層２０１４は、５０℃〜８００℃の温度で窒素含有プラズマ又は窒素含有雰囲気ガスに曝された結果として窒素を含み得る。ゲート誘電体層２０１４は、典型的には３〜１５ナノメートルの厚みである。ゲート誘電体層２０１４は、例えば熱酸化、酸化層のプラズマ窒化、及び／又は原子層堆積法（ＡＬＤ）による誘電体材料堆積等の、種々のゲート誘電体形成プロセスのいずれかによって形成され得る。
本体領域２００８の一部に重なって、ゲート誘電体層２０１４の上部表面上に第１のＭＯＳゲート２０１６が形成される。ＭＯＳゲート２０１６は、ポリシリコンとして通常知られる多結晶シリコン、窒化チタン、又は電気的に導電性のある他の材料で形成され得る。本実施例の幾つかの実現例では、ポリシリコンで形成されるＭＯＳゲート２０１６は、部分的に又は完全に、ニッケルシリサイド、コバルトシリサイド、チタンシリサイド、及プラチナシリサイド等の金属シリサイドに変換されてもよい。
ドレインエリア内のゲート誘電体層２０１４の上面上にフィールドプレート２０１８が形成され得る。フィールドプレート２０１８は、ＭＯＳゲート２０１６と同じ材料で形成され得る。本実施例の幾つかの実現例では、フィールドプレート２０１８は、ＭＯＳゲート２０１６と同時に形成され得る。本実施例の幾つかの実現例では、フィールドプレート２０１８は、ＭＯＳゲート２０１６に電気的に結合され得る。
本実施例の幾つかの実現例では、ＭＯＳゲート２０１６の、及び存在する場合フィールドプレート２０１８、の側面上に側壁スペーサ２０２０が形成され得る。側壁スペーサ２０２０は、例えば、集積回路２０００の既存の上面上の窒化シリコン及び／又は二酸化シリコン１層又は複数層のコンフォーマル層の堆積によって形成され得、その後、既知の異方性エッチング法により基板２００２、ＭＯＳゲート２０１６の、及び存在する場合フィールドプレート２０１８の、上面からのコンフォーマル層材料の除去が続き、ＭＯＳゲート２０１６の、及び存在する場合フィールドプレート２０１８の、側面上にコンフォーマル層材料を残す。
図２Ｄを参照すると、ソースエリア内のＭＯＳゲート２０１６近傍の基板２００２の上面にＮ型ソース拡散領域２０２２が形成される。本実施例の一つの実現例では、ソース拡散領域２０２２は、側壁スペーサ２０２０の、及び存在する場合ＭＯＳゲート２０１６の、下に、通常ＮＬＤＤ（Ｎ型の軽くドープされたドレイン）領域として知られる拡張部を含む。ソース拡散領域２０２２は、基板２００２にＮ型ドーパントをイオン注入することにより形成され得る。本実施例の一つの実現例では、ソース拡散領域２０２２は、ドーズ量５×１０１4〜５×１０１5原子／ｃｍ２のヒ素を２０ｋｅＶ〜６０ｋｅＶのエネルギーでイオン注入すること、及びドーズ量５×ｌ０１３〜５×ｌ０１４原子／ｃｍ２のリンを５０ｋｅＶ〜１００ｋｅＶのエネルギーでイオン注入することにより形成されてもよい。
ドレインエリア内の基板２００２の上面にＮ型ドレイン拡散領域２０２４が形成される。ドレイン拡散領域２０２４のドーピング濃度は、ＲＥＳＵＲＦ領域２０１０のドーピング濃度より少なくとも３倍大きい。ドレイン拡散領域２０２４は、Ｎ型ドーパントを基板２００２にイオン注入することによって形成され得る。本実施例の一つの実現例では、ドレイン拡散領域２０２４はソース拡散領域２０２２と同時に形成され得る。本実施例において、ドレイン拡散領域２０２４はＲＥＳＵＲＦ領域２０１０内にある。
ソースエリア内のソース拡散領域２０２２近傍の基板２００２の上面にＰ型本体コンタクト拡散領域２０２６が形成される。本体コンタクト拡散領域２０２６は、Ｐ型ドーパントを基板２００２にイオン注入することにより形成され得る。本実施例の一つの実現例では、ドーズ量１×ｌ０１５〜４×ｌ０１５原子／ｃｍ２のボロンを５ｋｅＶ〜１５ｋｅＶのエネルギーでイオン注入することによって本体領域２０２６が形成されてもよい。
ドレインエリア内のドレイン拡散領域２０２４近傍の基板２００２の上面にＰ型ＳＣＲ端子２０２８が形成される。ＳＣＲ端子２０２８も、Ｐ型ドーパントを基板２００２にイオン注入することによって形成され得る。本実施例の一つの実現例では、ＳＣＲ端子２０２８は本体コンタクト拡散領域２０２６と同時に形成され得る。本実施例において、ＳＣＲ端子２０２８は、ＲＥＳＵＲＦ領域２０１０内にある。
図２Ｅを参照すると、ドレインエリア及びソースエリア内の基板２００２の上面に金属シリサイド２０３０の層が形成される。金属シリサイド層２０３０は、集積回路２０００の上面上に、ニッケル、コバルト、チタン、又はプラチナなどの金属の層を堆積すること、集積回路２０００を過熱して前記金属の一部を、ドレインエリア及びソースエリア内の露出されたシリコンと反応させること、及び、例えば、酸及び過酸化水素の組み合わせを含むウェットエッチャントに集積回路２０００を曝すことによって、反応しなかった金属を集積回路２０００から選択的に取り除くこと、により形成され得る。
集積回路２０００の既存の上面上にＰＭＤ（pre-metal dierectric）層２０３２が形成される。ＰＭＤ層２０３２は、ＰＭＤライナー、ＰＭＤメイン層、及び任意のＰＭＤキャップ層を含む誘電体層スタックであり得る。ＰＭＤライナーは、１０〜１００ナノメートルの厚みで、集積回路２０００の既存の上面上にプラズマ化学気相成長（ＰＥＣＶＤ）により堆積される、窒化シリコン又は二酸化シリコンであり得る。ＰＭＤメイン層は、通常１００〜１０００ナノメートルの厚みで、ＰＭＤライナーの上面上にＰＥＣＶＤにより堆積され、及び場合によっては、化学機械研磨（ＣＭＰ）プロセスにより平坦化される、二酸化シリコン、リン珪酸ガラス（ＰＳＧ）又はほうリン珪酸ガラス（ＢＰＳＧ）の層であり得る。任意のＰＭＤキャップ層は、ＰＭＤメイン層の上面上に形成される、１０〜１００ナノメートルの、窒化シリコン、シリコンカーバイドナイトライド、又はシリコンカーバイドなどの硬質材料であり得る。
ＰＭＤ層２０３２内に、金属シリサイド層２０３０を介してドレイン拡散領域２０２４及びＳＣＲ端子２０２８との電気的コンタクトをつくるように、ドレインコンタクト２０３４が形成される。同様に、ＰＭＤ層２０３２内に、金属シリサイド層２０３０を介してソース拡散領域２０２２及び本体コンタクト拡散領域２０２６との電気的コンタクトをつくるように、ソースコンタクト２０３６が形成される。ドレインコンタクト２０３４及びソースコンタクト２０３６は、明快にするため図２Ｅでは示していないがコンタクトフォトレジストパターンでＰＭＤ層２０３２の上面上にコンタクトエリアを画定し、金属シリサイド層２０３０を露出させるため例えば反応性イオン・エッチング（ＲＩＥ）法を用いてＰＭＤ層材料を取り除くことによりコンタクトエリア内にコンタクトホールをエッチングし、更に、コンタクトホールをチタンなどのコンタクトライナー金属、及びタングステンなどのコンタクト充填金属で充填することにより形成され得、その後、例えばエッチバック及び／又はＣＭＰ法によるＰＭＤ層２０３２の上面からのコンタクト充填金属の除去が続く。
集積回路２０００のオペレーションの間、ドレイン拡散領域２０２４とソース拡散領域２０２２の間に、例えば静電気放電（ＥＳＤ）事象等で起こりうるようなブレークダウンを生じさせるのに充分な電圧で、電位がドレインコンタクト２０３４に印加され得る。ブレークダウンの間、ＲＥＳＵＲＦ領域２０１０とドリフト領域２０１２との間の境界で及び境界の近傍で衝突電離が起こり得、ソース拡散領域２０２２に向かって移動する正孔、及びＲＥＳＵＲＦ領域２０１０を通りドレイン拡散領域２０２４に向かって移動する電子が生成され得る。ＲＥＳＵＲＦ領域２０１０を通って移動する電子は、ドレイン拡散領域２０２４とソース拡散領域２０２２との間の電位差を拡大させ得、ドレイン拡散領域２０２４とソース拡散領域２０２２との間の総電流と電圧差との間に正の抵抗関係を生じさせ、それによってＳＣＲＭＯＳトランジスタ内の電流フィラメントの形成が低減され得る。
ドーパントの極性を適宜変更することで、ＰチャネルのＳＣＲＭＯＳトランジスタが図２Ａ〜２Ｅを参照して説明したように集積回路内に形成されてもよいことが認識されるであろう。
図３は、一実施例に従って形成されたＮチャネルＳＣＲＭＯＳトランジスタを含む集積回路の上面図である。集積回路３０００が、図２Ａを参照して説明したように基板３００２内及び上に形成される。ディープＮウェル３００４が、図２Ａを参照して説明したように基板３００２内に形成される。明快にするためフィールド酸化物の要素は図３に示していない。
第１のドレイン構造３００６が交互のＮ型ドレイン拡散領域３００８及びＰ型ＳＣＲ端子３０１０を含む。ドレイン拡散領域及びＳＣＲ端子の異なる構成を備えた第１のドレイン構造の他の実現例も本実施例の範囲内にある。ドレイン拡散領域３００８及びＳＣＲ端子３０１０は、図２Ｄを参照して説明したように形成される。Ｎ型ＲＥＳＵＲＦ領域３０１２が、図２Ｂ〜２Ｅを参照して説明したように、第１のドレイン構造３００６を囲むようにディープＮウェル３００４内に形成される。
第２のドレイン構造３０１４及び任意の第３のドレイン構造３０１６が、第１のドレイン構造３００６から横方向に離されてディープＮウェル３００４内に形成される。第２のドレイン構造３０１４、及び存在する場合第３のドレイン構造３０１６、は交互のＮ型ドレイン拡散領域３００８及びＰ型ＳＣＲ端子３０１０を含む。本実施例の他の実現例では、ドレイン拡散領域及びＳＣＲ端子は、図３に示したものとは異なって構成されてもよい。本実施例において、第２のドレイン構造３０１４、及び存在する場合第３のドレイン構造３０１６、はＲＥＳＵＲＦ領域と接しない。
Ｐ型の第１の本体領域３０１８が、図２Ｂを参照して説明したように、第１のドレイン構造３００６と第２のドレイン構造３０１４の間のディープＮウェル３００４内に形成される。第１のＭＯＳゲート３０２０が、図２Ｃを参照して説明したように、第１の本体領域３０１８に重なって基板３００２の上面上に形成される。明快にするため側壁スペーサは図３に示していない。明快にするためフィールドプレートは図３に示していない。
第１のソース構造３０２２が、第１の本体領域３０１８内に形成される。第１のソース構造３０２２は、Ｎ型ソース拡散領域３０２４及びＰ型本体コンタクト拡散領域３０２６を含む。異なる構成のソース拡散領域及び本体コンタクト拡散領域を備えた第１のソース構造の他の実現例も本実施例の範囲内である。ソース拡散領域３０２４及び本体コンタクト拡散領域３０２６は、図２Ｄを参照して説明したように形成される。
ＲＥＳＵＲＦ領域３０１２と第１の本体領域３０１８の間及び第２のドレイン構造３０１４と第１の本体領域３０１８の間の横方向のスペースは、第１のドレイン構造３００６と第１のソース構造３０２２との間のブレークダウンが、第２のドレイン構造３０１４と第１のソース構造３０２２との間のブレークダウンより起こり易いように調節される。
第３のドレイン構造３０１６が存在する場合、Ｐ型の第２の本体領域３０２８が、第１のドレイン構造３００６と第３のドレイン構造３０１６との間のディープＮウェル３００４内に形成される。第２のＭＯＳゲート３０３０が、第２の本体領域３０２８に重なって基板３００２の上面上に形成される。第２のソース構造３０３２が、第２の本体領域３０２８内に形成される。第２のソース構造３０３２は、ソース拡散領域３０２４及び本体コンタクト拡散領域３０２６を含む。ＲＥＳＵＲＦ領域３０１２と第２の本体領域３０２８の間及び第３のドレイン構造３０１６と第２の本体領域３０２８の間の横方向のスペースは、第１のドレイン構造３００６と第２のソース構造３０３２との間のブレークダウンが、第３のドレイン構造３０１６と第２のソース構造３０３２との間のブレークダウンより起こり易いように調節される。
集積回路３０００のオペレーションの間、第１のドレイン構造３００６と第１のソース構造３０２２の間、又は第１のドレイン構造３００６と存在する場合の第２のソース構造３０３２の間、図２Ｅを参照して説明したように、ＳＣＲＭＯＳトランジスタ内の電流フィラメントの形成を低減するような方式で、ブレークダウンが起こり得る。他のＳＣＲＭＯＳ構成より単位面積当たり一層高い電流濃度を提供するような方式で、第１のドレイン構造３００６と第１のソース構造３０２２の間、及び第２のドレイン構造３０１４と第１のソース構造３０２２の間にＳＣＲ電流が流れ得る。同様に、第３のドレイン構造３０１６及び第２のソース構造３０３２が存在する場合、他のＳＣＲＭＯＳ構成より単位面積当たり一層高い電流濃度を提供するような方式で、第１のドレイン構造３００６と第２のソース構造３０３２の間、及び第３のドレイン構造３０１６と第２のソース構造３０３２との間にＳＣＲ電流が流れ得る。
図３に示した、第１及び第２のドレイン構造、ソース構造、及びＳＣＲＭＯＳトランジスタの他の要素のその他の構成を備えたＳＣＲＭＯＳトランジスタの実現例も本実施例の範囲内にある。
ドーパントの極性を適宜変更することで、ＰチャネルのＳＣＲＭＯＳトランジスタが図３を参照して説明したように集積回路内に形成されてもよいことが認識されるであろう。
図４は、代替の実施例に従って形成されるＮチャネルＳＣＲＭＯＳトランジスタを含む集積回路の上面図である。集積回路４０００が、図２Ａを参照して説明したように基板４００２内及び上に形成される。ディープＮウェル４００４が、図２Ａを参照して説明したように基板４００２内に形成される。明快にするため、フィールド酸化物の要素は図４では省略している。
第１のドレイン構造４００６及び第２のドレイン構造４００８が、交互のＮ型ドレイン拡散領域４０１０及びＰ型ＳＣＲ端子４０１２を含む。ドレイン拡散領域及びＳＣＲ端子の異なる構成を備えたドレイン構造の他の実現例も本実施例の範囲内にある。ドレイン拡散領域４０１０及びＳＣＲ端子４０１２は、図２Ｄを参照して説明したように形成される。Ｎ型の第１のＲＥＳＵＲＦ領域４０１４が、図２Ｂ〜図２Ｅを参照して説明したように、第１のドレイン構造４００６を囲むようにディープＮウェル４００４内に形成される。同様に、Ｎ型の第２のＲＥＳＵＲＦ領域４０１６が、ディープＮウェル４００４内に第２のドレイン構造４００８を囲むように形成される。第１のＲＥＳＵＲＦ領域４０１４は、ディープＮウェル４００４内の第１のドリフト領域に横方向に隣接し、第２のＲＥＳＵＲＦ領域４０１６は、ディープＮウェル４００４内の第２のドリフト領域に横方向に隣接する。
第３のドレイン構造４０１８が、第１のドレイン構造４００６と第２のドレイン構造４００６の間のディープＮウェル４００４内に形成される。第３のドレイン構造４０１８は、交互のＮ型ドレイン拡散領域４０１０及びＰ型ＳＣＲ端子４０１２を含む。本実施例の他の実現例において、ドレイン拡散領域及びＳＣＲ端子は、図４に示したものとは異なって構成されてもよい。本実施例において、第３のドレイン構造４０１８はＲＥＳＵＲＦ領域とは接しない。
Ｐ型の第１の本体領域４０２０が、図２Ｂを参照して説明したように、第１のドレイン構造４００６と第３のドレイン構造４０１８の間のディープＮウェル４００４内に形成される。第１のＭＯＳゲート４０２２が、図２Ｃを参照して説明したように、基板４００２の上面上に第１の本体領域４０２０に重なって形成される。明快にするため、側壁スペーサは図４に示していない。明快にするため、フィールドプレートは図４に示していない。
第１のソース構造４０２４が、第１の本体領域４０２０内に形成される。第１のソース構造４０２４は、Ｎ型ソース拡散領域４０２６及びＰ型本体コンタクト拡散領域４０２８を含む。ソース拡散領域及び本体コンタクト拡散領域の異なる構成を備えた第１のソース構造の他の実現例も本実施例の範囲内である。ソース拡散領域４０２６及び本体コンタクト拡散領域４０２８は、図２Ｄを参照して説明したように形成される。
第１のＲＥＳＵＲＦ領域４０１４と第１の本体領域４０２０との間、及び第３のドレイン構造４０１８と第１の本体領域４０２０との間の横方向のスペースは、第１のドレイン構造４００６と第１のソース構造４０２４との間のブレークダウンが、第３のドレイン構造４０１８と第１のソース構造４０２４との間のブレークダウンより起こり易いように調節される。
同様に、第２のドレイン構造４００８と第３のドレイン構造４０１８との間のディープＮウェル４００４内にＰ型の第２の本体領域４０３０が形成される。第２のＭＯＳゲート４０３２が、基板４００２の上面上に第２の本体領域４０３０に重なって形成される。第２のソース構造４０３４が、第２の本体領域４０３０内に形成される。第２のソース構造４０３４は、ソース拡散領域４０２６及び本体コンタクト拡散領域４０２８を含む。第２のＲＥＳＵＲＦ領域４０１６と第２の本体領域４０３０の間、及び第３のドレイン構造４０１８と第２の本体領域４０３０の間の横方向のスペースは、第２のドレイン構造４００８と第２のソース構造４０３４との間のブレークダウンが、第３のドレイン構造４０１８と第２のソース構造４０３４との間のブレークダウンより起こり易いように調節される。
集積回路４０００のオペレーションの間、図２Ｅを参照して説明したように、ＳＣＲＭＯＳトランジスタ内の電流フィラメントの形成を低減するような方式で、第１のドレイン構造４００６と第１のソース構造４０２４との間、又は第２のドレイン構造４００８と第２のソース構造４０３４との間にブレークダウンが起こり得る。第１のドレイン構造４００６と第１のソース構造４０２４との間、第２のドレイン構造４００８と第２のソース構造４０３４との間、第３のドレイン構造４０１８と第１のソース構造４０２４との間、及び第３のドレイン構造４０１８と第２のソース構造４０３４との間に、他のＳＣＲＭＯＳ構成より単位面積当たり一層高い電流濃度を提供するような方式でＳＣＲ電流が流れ得る。
ドレイン構造、ソース構造、及びＳＣＲＭＯＳトランジスタの他の要素の構成が図４に示したものと異なるＳＣＲＭＯＳトランジスタの実現例も、本実施例の範囲内である。
ドーパントの極性を適宜変更することで、ＰチャネルのＳＣＲＭＯＳトランジスタが図４を参照して説明したように集積回路内に形成されてもよいことが認識されるであろう。
図５は、更なる実施例に従って形成されるＮチャネルＳＣＲＭＯＳトランジスタを含む集積回路の上面図である。集積回路５０００が、図２Ａを参照して説明したように基板５００２内及び上に形成される。ディープＮウェル５００４が、図２Ａを参照して説明したように基板５００２内に形成される。明快にするため、フィールド酸化物の要素は図５に示していない。
ドレイン構造５００６が、交互のＮ型ドレイン拡散領域５００８及びＰ型ＳＣＲ端子５０１０を含む。ドレイン拡散領域及びＳＣＲ端子の異なる構成を備えたドレイン構造の実現例も本実施例の範囲内である。ドレイン拡散領域５００８及びＳＣＲ端子５０１０は、図２Ｄを参照して説明したように形成される。Ｎ型ＲＥＳＵＲＦ領域５０１２が、図２Ｂ〜図２Ｅを参照して説明したように、ドレイン構造５００６を囲むようにディープＮウェル５００４内に形成される。各ＲＥＳＵＲＦ領域５０１２は、ディープＮウェル５００４内の少なくとも１つのドリフト領域に横方向に隣接する。
Ｐ型の本体領域５０１４が、図２Ｂを参照して説明したように、ディープＮウェル５００４内のドレイン構造５００６間に形成される。図２Ｃを参照して説明したように、ＭＯＳゲート５０１６が本体領域５０１４に重なって基板５００２の上面上に形成される。明快にするため、側壁スペーサは図５に示していない。明快にするため、フィールドプレートは図５に示していない。
ソース構造５０１８が、本体領域５０１４内に形成される。ソース構造５０１８は、Ｎ型のソース拡散領域５０２０及びＰ型の本体コンタクト拡散領域５０２２を含む。ソース拡散領域及び本体コンタクト拡散領域の異なる構成を備えたソース構造の他の実現例も本実施例の範囲内である。ソース拡散領域５０２０及び本体コンタクト拡散領域５０２２は、図２Ｄを参照して説明したように形成される。
集積回路５０００のオペレーションの間、図２Ｅを参照して説明したように、ＳＣＲＭＯＳトランジスタ内の電流フィラメントの形成を低減し得るような方式で、ドレイン構造５００６とソース構造５０１８との間にブレークダウンが起こり得る。
ドレイン構造、ソース構造、及びＳＣＲＭＯＳトランジスタの他の要素の構成が図５に示したものと異なるＳＣＲＭＯＳトランジスタの実現例も、本実施例の範囲内である。
ドーパントの極性を適宜変更することで、ＰチャネルのＳＣＲＭＯＳトランジスタが図５を参照して説明したように集積回路内に形成されてもよいことが認識されるであろう。
例示の実施例の文脈で説明したような特徴又はステップのすべて又はその幾つかを有する例示の実施例の文脈で説明した一つ又はそれ以上の特徴又はステップの異なる組合せを有する実施例も、本明細書に包含されることを意図している。当業者にとっては本発明の請求の範囲内で他の多くの実施例及び変形が可能であることが理解されるであろう。
Claims (14)
- 集積回路であって、
第１の導電型を有する半導体基板と、
前記基板上に形成されるＳＣＲＭＯＳトランジスタと、
を含み、
前記ＳＣＲＭＯＳトランジスタが、
前記基板内に形成されるディープウェルであって、前記第１の導電型とは反対の第２の導電型を有し、ドリフト領域を含む、前記ディープウェルと、
前記ディープウェル内に前記ドリフト領域に横方向に隣接するように形成される低減された表面フィールド（ＲＥＳＵＲＦ）領域であって、前記ＲＥＳＵＲＦ領域が前記第２の導電型を有し、前記ＲＥＳＵＲＦ領域のドーピング濃度が前記ドリフト領域のドーピング濃度の少なくとも２倍である、前記ＲＥＳＵＲＦ領域と、
前記ＲＥＳＵＲＦ領域の反対側で前記ドリフト領域に横方向に隣接するように前記ディープウェル内に形成される本体領域であって、前記第１の導電型を有する、前記本体領域と、
前記本体領域の一部に重なるように前記基板の上に形成されるＭＯＳゲートと、
前記ＲＥＳＵＲＦ領域内に形成されるドレイン構造であって、
前記第２の導電型を有するドレイン拡散領域であって、前記ドレイン拡散領域のドーピング濃度が前記ＲＥＳＵＲＦ領域のドーピング濃度より少なくとも３倍大きい、前記ドレイン拡散領域と、
前記第１の導電型を有するＳＣＲ端子と、
を有する、前記ドレイン構造と、
前記本体領域内に形成されるソース構造であって、
前記ＭＯＳゲートに近傍の前記第２の導電型を有するソース拡散領域と、
前記第１の導電型を有する本体コンタクト拡散領域と、
を有する、前記ソース構造と、
を含む、集積回路。 - 請求項１に記載の集積回路であって、
前記ＳＣＲＭＯＳトランジスタが、
前記ディープウェル内にＲＥＳＵＲＦ領域と接しないように形成される第２のドレイン構造であって、前記第２の導電型を有する第２のドレイン拡散領域を有する、前記第２のドレイン構造と、
前記第１の導電型を有するＳＣＲ端子と、
を更に含む、集積回路。 - 請求項２に記載の集積回路であって、
前記ＳＣＲＭＯＳトランジスタが、
前記ディープウェル内の第２のドリフト領域と、
前記第２のドリフト領域に横方向に隣接するように前記ディープウェル内に形成される第２のＲＥＳＵＲＦ領域であって、前記第２のＲＥＳＵＲＦ領域が前記第２の導電型を有し、前記第２のＲＥＳＵＲＦ領域のドーピング濃度が前記ドリフト領域のドーピング濃度の少なくとも２倍である、前記第２のＲＥＳＵＲＦ領域と、
前記第２のＲＥＳＵＲＦ領域内に形成される第３のドレイン構造と、
を更に有し、
前記第３のドレイン構造が、
前記第２の導電型を有する第３のドレイン拡散領域であって、前記第３のドレイン拡散領域のドーピング濃度が前記第２のＲＥＳＵＲＦ領域のドーピング濃度より少なくとも３倍大きい、前記第３のドレイン拡散領域と、
前記第１の導電型を有する第３のＳＣＲ端子と、
を有する、集積回路。 - 請求項１に記載の集積回路であって、
前記ＳＣＲＭＯＳトランジスタが、
前記ディープウェル内に形成される前記第２の導電型の複数のＲＥＳＵＲＦ領域であって、各ＲＥＳＵＲＦ領域が少なくとも１つのドリフト領域に横方向に隣接し、各ＲＥＳＵＲＦ領域のドーピング濃度が前記横方向に隣接するドリフト領域のドーピング濃度の少なくとも２倍である、前記複数のＲＥＳＵＲＦ領域と、
前記ＲＥＳＵＲＦ領域内に形成される複数のドレイン構造と、
を更に含み、
前記ドレイン構造の各々が、
前記第２の導電型を有するドレイン拡散領域であって、当該ドレイン拡散領域のドーピング濃度が前記ドレイン拡散領域を含む前記ＲＥＳＵＲＦ領域のドーピング濃度より少なくとも３倍大きい、前記ドレイン拡散領域と、
前記第１の導電型を有するＳＣＲ端子と、
を有し、
前記ＳＣＲＭＯＳトランジスタ内の全てのドレイン構造がＲＥＳＵＲＦ領域によって囲まれる、集積回路。 - 請求項４に記載の集積回路であって、
前記第１の導電型がＰ型の導電性であり、前記第２の導電型がＮ型の導電性である、集積回路。 - 請求項４に記載の集積回路であって、
前記第１の導電型Ｎ型の導電性であり、前記第２の導電型Ｐ型の導電性である、集積回路。 - ＳＣＲＭＯＳトランジスタを含む集積回路であって、
第１の導電型を有し、ドリフト領域を含む、ディープウェルと、
前記ディープウェル内に前記ドリフト領域に横方向に隣接するように形成される低減された表面フィールド（ＲＥＳＵＲＦ）領域であって、前記ＲＥＳＵＲＦ領域が前記第１の導電型を有し、前記ＲＥＳＵＲＦ領域のドーピング濃度が前記ドリフト領域のドーピング濃度の少なくとも２倍である、前記ＲＥＳＵＲＦ領域と、
前記ディープウェル内に前記ＲＥＳＵＲＦ領域とは反対の前記ドリフト領域に横方向に隣接するように形成される本体領域であって、前記第１の導電型とは反対の第２の導電型を有する、前記本体領域と、
前記本体領域の一部に重なるＭＯＳゲートと、
前記ＲＥＳＵＲＦ領域内に形成されるドレイン構造であって、前記ドレイン構造が、
前記第１の導電型を有するドレイン拡散領域であって、前記ドレイン拡散領域のドーピング濃度が前記ＲＥＳＵＲＦ領域のドーピング濃度の少なくともより３倍大きい、前記ドレイン拡散領域と、
前記第２の導電型を有するＳＣＲ端子と、
を有する、前記ドレイン構造と、
前記本体領域内に形成されるソース構造であって、前記ソース構造が、
前記ＭＯＳゲート近傍の前記第１の導電型を有するソース拡散領域と、
前記第２の導電型を有する本体コンタクト拡散領域と、
を有する、前記ソース構造と、
を含む、集積回路。 - 請求項７に記載の集積回路であって、
前記ＳＣＲＭＯＳトランジスタが、
前記ディープウェル内にＲＥＳＵＲＦ領域と接しないように形成される第２のドレイン構造であって、前記第１の導電型を有する第２のドレイン拡散領域を有する、前記第２のドレイン構造と、
前記第２の導電型を有するＳＣＲ端子と、
を更に含む、集積回路。 - 請求項８に記載の集積回路であって、
前記ＳＣＲＭＯＳトランジスタが、
前記ディープウェル内の第２のドリフト領域と、
前記ディープウェル内に前記第２のドリフト領域に横方向に隣接するように形成される第２のＲＥＳＵＲＦ領域であって、前記第２のＲＥＳＵＲＦ領域が前記第１の導電型を有し、前記第２のＲＥＳＵＲＦ領域のドーピング濃度が前記第２のドリフト領域のドーピング濃度の少なくとも２倍である、前記第２のＲＥＳＵＲＦ領域と、
前記第２のＲＥＳＵＲＦ領域内に形成される第３のドレイン構造と、
を更に含み、
前記第３のドレイン拡散領域が、
前記第１の導電型を有する第３のドレイン拡散領域であって、前記第３のドレイン拡散領域のドーピング濃度が前記第２のＲＥＳＵＲＦ領域のドーピング濃度より少なくとも３倍大きい、前記第３のドレイン拡散領域と、
前記第２の導電型を有する第３のＳＣＲ端子と、
を有する、集積回路。 - 集積回路を形成する方法であって、
第１の導電型を有する半導体基板を提供する工程と、
前記基板上にＳＣＲＭＯＳトランジスタを形成する工程と、
を含み、
前記ＳＣＲＭＯＳトランジスタを形成する工程が、
前記基板内にディープウェルを形成することであって、前記ディープウェルが前記第１の導電型とは反対の第２の導電型を有し、前記ディープウェルがドリフト領域を有する、前記ディープウェルを形成することと、
前記ディープウェル内に前記ドリフト領域に横方向に隣接するように低減された表面フィールド（ＲＥＳＵＲＦ）領域を形成することであって、前記ＲＥＳＵＲＦ領域が前記第２の導電型を有し、前記ＲＥＳＵＲＦ領域のドーピング濃度が前記ドリフト領域のドーピング濃度の少なくとも２倍である、前記ＲＥＳＵＲＦ領域を形成することと、
前記ディープウェル内に本体領域を形成することであって、前記本体領域が前記ＲＥＳＵＲＦ領域とは反対の前記ドリフト領域横方向に隣接し、前記本体領域が前記第１の導電型を有する、前記本体領域を形成することと、
ＭＯＳゲートを前記本体領域の一部に重なるように前記基板の上に形成することと、
前記ＲＥＳＵＲＦ領域内に形成されるドレイン構造を形成することであって、前記ドレイン構造を形成することが、
前記第２の導電型を有するドレイン拡散領域を形成することであって、前記ドレイン拡散領域のドーピング濃度が前記ＲＥＳＵＲＦ領域のドーピング濃度より少なくとも３倍大きい、前記ドレイン拡散領域を形成することと、
前記第１の導電型を有するＳＣＲ端子を形成することと、
を含む、前記ドレイン構造を形成することと、
前記本体領域内にソース構造を形成することであって、前記ソース構造を形成することが、
前記ＭＯＳゲートの近傍に前記第２の導電型を有するソース拡散領域を形成することと、
前記第１の導電型を有する本体コンタクト拡散領域を形成することと、
を含む、前記ソース構造を形成することと、
を含むプロセスによりＳＣＲＭＯＳトランジスタを形成する、方法。 - 請求項１０に記載の方法であって、
前記ＳＣＲＭＯＳトランジスタを形成することが、
前記ディープウェル内に第２のドレイン構造を形成することであって、前記第２のドレイン構造がＲＥＳＵＲＦ領域に接触しない、前記第２のドレイン構造を形成すること、
を更に含み、
前記第２のドレイン構造を形成することが、
前記第２の導電型を有する第２のドレイン拡散領域を形成することと、
前記第１の導電型を有するＳＣＲ端子を形成することと、
を含む、方法。 - 請求項１１に記載の方法であって、
前記ＳＣＲＭＯＳトランジスタを形成することが、
前記ディープウェル内に第２のドリフト領域を形成することと、
前記ディープウェル内に前記第２のドリフト領域に横方向に隣接するように第２のＲＥＳＵＲＦ領域を形成することであって、前記第２のＲＥＳＵＲＦ領域が前記第２の導電型を有し、前記第２のＲＥＳＵＲＦ領域のドーピング濃度が前記ドリフト領域のドーピング濃度の少なくとも２倍である、前記第２のＲＥＳＵＲＦ領域を形成することと、
前記第２のＲＥＳＵＲＦ領域内に第３のドレイン構造を形成することと、
を更に含み、
前記第３のドレイン構造を形成することが、
前記第２の導電型を有する第３のドレイン拡散領域を形成することであって、前記第３のドレイン拡散領域のドーピング濃度が前記第２のＲＥＳＵＲＦ領域のドーピング濃度より少なくとも３倍大きい、前記第３のドレイン拡散領域を形成することと、
前記第１の導電型を有する第３のＳＣＲ端子を形成することと、
を含む、方法。 - 請求項１２に記載の方法であって、
前記第１の導電型がＰ型の導電性であり、前記第２の導電型がＮ型の導電性である、方法。 - 請求項１２に記載の方法であって、
前記第１の導電型がＮ型の導電性であり、前記第２の導電型がＰ型の導電性である、方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/694,808 US8120108B2 (en) | 2010-01-27 | 2010-01-27 | High voltage SCRMOS in BiCMOS process technologies |
| US12/694,808 | 2010-01-27 | ||
| PCT/US2010/060842 WO2011093953A2 (en) | 2010-01-27 | 2010-12-16 | High voltage scrmos in bicmos process technologies |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013518431A JP2013518431A (ja) | 2013-05-20 |
| JP5896919B2 true JP5896919B2 (ja) | 2016-03-30 |
Family
ID=44308321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012551155A Active JP5896919B2 (ja) | 2010-01-27 | 2010-12-16 | ＢｉＣＭＯＳプロセス技術における高電圧ＳＣＲＭＯＳ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8120108B2 (ja) |
| JP (1) | JP5896919B2 (ja) |
| CN (1) | CN102834919B (ja) |
| WO (1) | WO2011093953A2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5492610B2 (ja) * | 2010-03-11 | 2014-05-14 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JP5554415B2 (ja) * | 2010-10-15 | 2014-07-23 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US9711593B2 (en) * | 2011-12-23 | 2017-07-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dummy gate for a high voltage transistor device |
| CN103378087B (zh) * | 2012-04-28 | 2016-02-24 | 无锡华润上华半导体有限公司 | 静电释放保护结构及其制造方法 |
| US8878284B2 (en) | 2012-04-30 | 2014-11-04 | Texas Instruments Incorporated | Programmable SCR for LDMOS ESD protection |
| JP5904905B2 (ja) * | 2012-08-23 | 2016-04-20 | 株式会社東芝 | 半導体装置 |
| JP2014212156A (ja) * | 2013-04-17 | 2014-11-13 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
| US10249614B2 (en) * | 2015-05-28 | 2019-04-02 | Macronix International Co., Ltd. | Semiconductor device |
| US10692853B2 (en) * | 2015-09-14 | 2020-06-23 | Semiconductor Components Industries, Llc | Electrostatic discharge (ESD) robust transistors and related methods |
| FR3091021B1 (fr) * | 2018-12-20 | 2021-01-08 | St Microelectronics Tours Sas | Thyristor vertical |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6137140A (en) * | 1997-11-26 | 2000-10-24 | Texas Instruments Incorporated | Integrated SCR-LDMOS power device |
| JP4357127B2 (ja) * | 2000-03-03 | 2009-11-04 | 株式会社東芝 | 半導体装置 |
| GB0107405D0 (en) * | 2001-03-23 | 2001-05-16 | Koninkl Philips Electronics Nv | Field effect transistor structure and method of manufacture |
| US6777745B2 (en) * | 2001-06-14 | 2004-08-17 | General Semiconductor, Inc. | Symmetric trench MOSFET device and method of making same |
| US6773997B2 (en) * | 2001-07-31 | 2004-08-10 | Semiconductor Components Industries, L.L.C. | Method for manufacturing a high voltage MOSFET semiconductor device with enhanced charge controllability |
| JP3824310B2 (ja) * | 2002-01-18 | 2006-09-20 | ローム株式会社 | 二重拡散型ｍｏｓｆｅｔおよびこれを用いた半導体装置 |
| JP4761691B2 (ja) * | 2002-06-24 | 2011-08-31 | 富士電機株式会社 | 半導体装置 |
| US6903421B1 (en) * | 2004-01-16 | 2005-06-07 | System General Corp. | Isolated high-voltage LDMOS transistor having a split well structure |
| US8890248B2 (en) * | 2004-08-26 | 2014-11-18 | Texas Instruments Incorporation | Bi-directional ESD protection circuit |
| US7180132B2 (en) * | 2004-09-16 | 2007-02-20 | Fairchild Semiconductor Corporation | Enhanced RESURF HVPMOS device with stacked hetero-doping RIM and gradual drift region |
| KR100638456B1 (ko) * | 2004-12-30 | 2006-10-24 | 매그나칩 반도체 유한회사 | 이에스디 보호회로 및 그 제조방법 |
| US7414287B2 (en) * | 2005-02-21 | 2008-08-19 | Texas Instruments Incorporated | System and method for making a LDMOS device with electrostatic discharge protection |
| TWI267984B (en) * | 2005-12-07 | 2006-12-01 | Richtek Technology Corp | Lateral DMOS device insensitive to the corner oxide |
| US8178930B2 (en) * | 2007-03-06 | 2012-05-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure to improve MOS transistor on-breakdown voltage |
| US7968936B2 (en) * | 2007-12-31 | 2011-06-28 | Texas Instruments Incorporated | Quasi-vertical gated NPN-PNP ESD protection device |
| JP2009277775A (ja) * | 2008-05-13 | 2009-11-26 | Sharp Corp | 半導体装置及びその製造方法 |
-
2010
- 2010-01-27 US US12/694,808 patent/US8120108B2/en active Active
- 2010-12-16 JP JP2012551155A patent/JP5896919B2/ja active Active
- 2010-12-16 WO PCT/US2010/060842 patent/WO2011093953A2/en active Application Filing
- 2010-12-16 CN CN201080065938.1A patent/CN102834919B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102834919A (zh) | 2012-12-19 |
| WO2011093953A3 (en) | 2011-10-13 |
| US20110180870A1 (en) | 2011-07-28 |
| JP2013518431A (ja) | 2013-05-20 |
| WO2011093953A2 (en) | 2011-08-04 |
| US8120108B2 (en) | 2012-02-21 |
| CN102834919B (zh) | 2015-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5896919B2 (ja) | ＢｉＣＭＯＳプロセス技術における高電圧ＳＣＲＭＯＳ | |
| JP6101689B2 (ja) | ゲート抵抗器とダイオード接続ｍｏｓｆｅｔが統合されたパワーｍｏｓｆｅｔ | |
| TWI638427B (zh) | 作為高壓器件之閘極介電質之凹陷淺溝渠隔離 | |
| TWI590457B (zh) | 半導體裝置及其製造方法 | |
| JP2018515927A (ja) | 複数遮蔽トレンチゲートｆｅｔ | |
| CN105321824B (zh) | 半导体装置的制造方法 | |
| US11444191B2 (en) | Integrated channel diode | |
| US11094817B2 (en) | Drain extended NMOS transistor | |
| US8946805B2 (en) | Reduced area single poly EEPROM | |
| TWI751431B (zh) | 具有低閃爍雜訊的半導體裝置及其形成方法 | |
| JP5616720B2 (ja) | 半導体装置およびその製造方法 | |
| TWI668731B (zh) | 具有多個氮化層的半導體裝置結構及其形成方法 | |
| CN102856201A (zh) | Mosfet及其制造方法 | |
| JP2012028562A (ja) | 半導体装置の製造方法 | |
| JP5730331B2 (ja) | ＢｉＣＭＯＳプロセス技術における高電圧ＳＣＲＭＯＳ | |
| CN107431089B (zh) | 隧穿晶体管及隧穿晶体管的制备方法 | |
| CN115954355B (zh) | 半导体器件 | |
| CN113764281A (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120727 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140902 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20141202 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20141209 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20141225 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150507 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150807 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150907 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20151007 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160301 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5896919 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |