JP5892964B2 - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP5892964B2 JP5892964B2 JP2013046577A JP2013046577A JP5892964B2 JP 5892964 B2 JP5892964 B2 JP 5892964B2 JP 2013046577 A JP2013046577 A JP 2013046577A JP 2013046577 A JP2013046577 A JP 2013046577A JP 5892964 B2 JP5892964 B2 JP 5892964B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- stopper
- liner
- memory device
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title description 37
- 238000004519 manufacturing process Methods 0.000 title description 19
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims 2
- 239000010410 layer Substances 0.000 description 263
- 230000015654 memory Effects 0.000 description 44
- 238000004544 sputter deposition Methods 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000877463 Lanio Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- 229910004491 TaAlN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
しかしながら、上記ReRAMの製造工程において、ラインアンドスペースのパターンに座屈現象が生じ、ワード線又はビット線がショートしてしまう場合がある。
[構成]
[全体構成]
先ず、図1を参照して、第1の実施の形態に係る半導体記憶装置の回路構成について説明する。第1の実施の形態に係る半導体記憶装置は、図1に示すように、メモリセルアレイ10、ワード線選択回路20a、ワード線駆動回路20b、ビット線選択回路30a、及びビット線駆動回路30bを有する。
次に、図2を参照して、第1の実施の形態に係るメモリセルアレイ10の積層構造について説明する。メモリセルアレイ10は、図2に示すように、基板40の上層に形成される。メモリセルアレイ10は、下層から上層へと、第1導電層50、メモリ層60、第2導電層70、メモリ層60、及び第1導電層50を有する。すなわち、1本の第2導電層70は上下に位置する2つのメモリ層60により共有される。第1導電層50はワード線WLとして機能する。メモリ層60はメモリセルMCとして機能する。第2導電層70はビット線BLとして機能する。
[概要]
可変抵抗素子を有するメモリセルアレイを製造する方法として、基板上にメモリセルアレイを構成する材料を順次積層し、ラインアンドスペースのパターンを形成する方法が知られている。ラインアンドスペース状に形成される積層体の各層は高温下において成膜され、また、積層体の各層はそれぞれ異なる材料からなるために異なる熱膨張係数を有し、また、各層の成膜は高温下において行われる。従って、常温下において上記積層体の各層には、収縮する方向や膨張する方向に内部応力が働く。以下、収縮する方向に内部応力が働く状態を“Tensile”な状態、膨張する方向に内部応力が働く状態を“Compressive”な状態と呼ぶ。
次に、図5〜図11を参照して、第1の実施の形態に係る半導体記憶装置の製造方法について説明する。先ず、図5に示すように、基板40上に絶縁層91を介して第1配線層50、バリアメタル層61、ダイオード層62、下部電極層63、可変抵抗層64、上部電極層65、ライナ層66、及びストッパ層67が積層される。
次に、第2の実施の形態に係る半導体記憶装置について説明する。図12に示す通り、第2の実施の形態に係る半導体記憶装置は第1の実施の形態に係る半導体記憶装置とほぼ同様に形成されているが、メモリセルアレイ10最上部のストッパ層67とワード線WLとの間に更にライナ層69を有する点において異なる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
Claims (1)
- 第1導電層と、
前記第1導電層上に設けられた可変抵抗層と、
前記可変抵抗層の上面に接する電極層と、
前記電極層の上面に接し、アモルファスシリコン又はタングステンシリサイドからなる第1の層と、
前記第1の層の上面に接し、タングステンからなる第2の層と、
前記第2の層上に設けられ、アモルファスシリコン又はタングステンシリサイドからなる第3の層と、
前記第3の層上に設けられ、タングステンからなる第2導電層と
を備え、
前記第2の層及び前記第2導電層には、常温において収縮する方向に内部応力が働く
ことを特徴とする半導体記憶装置。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261695778P | 2012-08-31 | 2012-08-31 | |
US61/695,778 | 2012-08-31 | ||
US13/777,052 US8735861B2 (en) | 2012-08-31 | 2013-02-26 | Semiconductor storage device and method of manufacturing same |
US13/777,052 | 2013-02-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014049751A JP2014049751A (ja) | 2014-03-17 |
JP5892964B2 true JP5892964B2 (ja) | 2016-03-23 |
Family
ID=50186159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013046577A Expired - Fee Related JP5892964B2 (ja) | 2012-08-31 | 2013-03-08 | 半導体記憶装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8735861B2 (ja) |
JP (1) | JP5892964B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102395193B1 (ko) | 2015-10-27 | 2022-05-06 | 삼성전자주식회사 | 메모리 소자 및 그 제조 방법 |
US9741764B1 (en) | 2016-02-22 | 2017-08-22 | Samsung Electronics Co., Ltd. | Memory device including ovonic threshold switch adjusting threshold voltage thereof |
KR102471157B1 (ko) * | 2017-11-09 | 2022-11-25 | 삼성전자주식회사 | 메모리 소자 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950009939B1 (ko) * | 1990-11-30 | 1995-09-01 | 가부시끼가이샤 히다찌세이사꾸쇼 | 박막 형성 방법 및 그에 의해 형성된 반도체 장치 |
JP2954407B2 (ja) * | 1990-11-30 | 1999-09-27 | 株式会社日立製作所 | 薄膜形成方法 |
CN102144309A (zh) | 2008-07-08 | 2011-08-03 | 桑迪士克3D有限责任公司 | 基于碳的电阻率-切换材料及其形成方法 |
JP2010080685A (ja) | 2008-09-26 | 2010-04-08 | Toshiba Corp | 不揮発性記憶装置及びその製造方法 |
JP2010129938A (ja) * | 2008-12-01 | 2010-06-10 | Sumitomo Electric Ind Ltd | 電子デバイスの製造方法 |
WO2010140210A1 (ja) * | 2009-06-01 | 2010-12-09 | 株式会社日立製作所 | 半導体記憶装置およびその製造方法 |
JP2011014795A (ja) * | 2009-07-03 | 2011-01-20 | Toshiba Corp | 不揮発性記憶装置 |
JP2011103323A (ja) | 2009-11-10 | 2011-05-26 | Hitachi Ltd | 半導体記憶装置 |
KR20110058031A (ko) | 2009-11-25 | 2011-06-01 | 삼성전자주식회사 | 가변저항 메모리 장치의 제조 방법 |
JP2011165854A (ja) | 2010-02-09 | 2011-08-25 | Toshiba Corp | 記憶装置及びその製造方法 |
JP5118716B2 (ja) | 2010-03-16 | 2013-01-16 | 株式会社東芝 | 半導体記憶装置の製造方法 |
JP5606478B2 (ja) | 2012-03-22 | 2014-10-15 | 株式会社東芝 | 半導体記憶装置 |
-
2013
- 2013-02-26 US US13/777,052 patent/US8735861B2/en active Active
- 2013-03-08 JP JP2013046577A patent/JP5892964B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20140061566A1 (en) | 2014-03-06 |
US8735861B2 (en) | 2014-05-27 |
JP2014049751A (ja) | 2014-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5606478B2 (ja) | 半導体記憶装置 | |
US9203023B2 (en) | Semiconductor memory device and a method of manufacturing the same | |
JP5025696B2 (ja) | 抵抗変化メモリ | |
US7675770B2 (en) | Phase change memory device | |
US9368196B2 (en) | Semiconductor memory device | |
US20170256588A1 (en) | Semiconductor device and method of manufacturing the same | |
US11552129B2 (en) | Semiconductor memory device having variable resistance elements provided between wiring lines | |
US20170054075A1 (en) | Semiconductor device and method of fabricating the same | |
JP2014056941A (ja) | 抵抗変化型メモリ | |
JP2007294925A (ja) | 不揮発性メモリ素子、その動作方法、及びその製造方法 | |
KR20110005830A (ko) | 측벽 구조 스위칭 가능한 저항기 셀 | |
JP2014220482A (ja) | 半導体記憶装置及びその製造方法 | |
JP6505619B2 (ja) | 超格子メモリ及びクロスポイント型メモリ装置 | |
JP2012129286A (ja) | 半導体記憶装置 | |
US20140209849A1 (en) | Non-volatile memory device and method of manufacturing the same | |
US9812507B2 (en) | Semiconductor memory device | |
JP5892964B2 (ja) | 半導体記憶装置及びその製造方法 | |
US9379165B2 (en) | Semiconductor memory device | |
US9343674B2 (en) | Cross-point memory utilizing Ru/Si diode | |
JP4746683B2 (ja) | 半導体装置の製造方法 | |
JP2010226027A (ja) | 不揮発性記憶装置及びその製造方法 | |
TWI501234B (zh) | 具二氧化矽絕緣層之電阻式隨機存取記憶體構造 | |
JP2014150234A (ja) | 不揮発性記憶装置およびその製造方法 | |
JP2014146776A (ja) | 不揮発性記憶装置およびその製造方法 | |
JP2011142181A (ja) | 半導体記憶装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160223 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5892964 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |