JP5884110B2 - 歪抵抗素子およびそれを用いた歪検出装置 - Google Patents

Description

本発明は、歪抵抗素子およびそれを用いた歪検出装置に関するものである。

従来、歪みに応じて抵抗が変化する薄膜抵抗部として、クロムシリコンカーバイド系複合薄膜（以下、「Cr-Si-C系複合薄膜」という）を使用した、歪抵抗素子が知られている（例えば非特許文献１参照）。
このCr-Si-C系複合薄膜としては、クロム（Ｃｒ）が８０重量％、ケイ素（Ｓｉ）が５重量％、炭素（Ｃ）が１５重量％の割合からなり、その膜厚が１５ｎｍ〜１５０ｎｍの範囲のものが使用されている。特に、Cr-Si-C系複合薄膜の膜厚を１５ｎｍまで薄くした歪抵抗素子は、高いゲージ感度と小さな抵抗温度係数を有し、温度安定性に優れたものとなっている。

しかしながら、例えば、姿勢制御センサまたは力覚センサ等の検出部を構成する歪抵抗素子を利用したロボット分野や自動車分野においては、このような歪抵抗素子の特性をさらに向上させたいというニーズが益々高まっている。

近藤真也、玉置肇、竹中宏、武村守、小川倉一著、「CrSiC系複合薄膜による高性能力覚センサの試作」、「Journal of the Vacuum Society of Japan」、日本、2010年発行、第53巻、第5号、p.364-367

そこで、本発明の課題は、従来のものよりも優れたゲージ感度および抵抗温度係数を有するとともに、温度安定性が優れた歪抵抗素子およびそれを備えた歪検出装置を提供することにある。

上記課題を解決するために、本願発明者らは、鋭意検討を重ねた結果、Cr-Si-C系複合薄膜の膜厚を１５ｎｍ未満にすることにより、それを使用した歪抵抗素子は、電気伝導機構がＰ型（ホール伝導）からＮ型（電子伝導）に遷移していき、従来のものよりも特性が飛躍的に向上するという、従来にない知見を得た。すなわち、Cr-Si-C系複合薄膜の膜厚を薄くしていき、膜厚が１５ｎｍを境にして、Ｐ型が支配的となっていた電気伝導機構が、Ｎ型が支配的となる電気伝導機構に変化することで、優れた特性を有する歪抵抗素子を実現できることを明らかにした。

また、歪抵抗素子に用いられる薄膜抵抗部は、一般的には膜厚を薄くすればするほどサイズ効果等によって比抵抗が指数関数的に増加してしまい、歪抵抗素子としてほとんど使用できなくなると考えられていた。しかしながら、Cr-Si-C系複合薄膜を使用した歪抵抗素子は、このような比抵抗の増加が全くみられなかった。これも、本願発明者らが得た従来にない知見である。

上記２つの知見に基づき、本願発明者らは、以下の発明を完成させた。
すなわち、本発明は、（１）絶縁性基板と、前記絶縁性基板の表面に形成されたクロム、ケイ素および炭素からなる薄膜抵抗部と、前記薄膜抵抗部に設けられた電極部と、を備えた歪抵抗素子において、前記薄膜抵抗部は、クロムが７０〜９０重量％、ケイ素が５〜２５重量％、炭素が５〜２５重量％の割合からなり、当該薄膜抵抗部の膜厚が７．５ｎｍ以下であって、少なくとも２５〜２５０℃の全ての温度領域でＮ型の電気伝導機構を有していることを特徴とする歪抵抗素子としたものである。
上記したように、前記薄膜抵抗部の膜厚を７．５ｎｍ以下とし、少なくとも２５〜２５０℃の全ての温度領域で電気伝導機構をＰ型（ホール伝導）からＮ型（電子伝導）に遷移させることで、従来のものよりも優れたゲージ感度および抵抗温度係数を有するとともに、温度安定性が優れた歪抵抗素子を実現することができる。
なお、上記した作用効果は、クロム、ケイ素および炭素からなる３元系の複合薄膜が、膜厚が１５ｎｍ未満の極薄膜領域でも比較的均一に成膜可能な点に負うところが大きく、他の組成では実現が難しいのが現状である。ここで、成膜の安定性、実用上の観点から薄膜抵抗部の膜厚は７．５ｎｍ以上とすることが好ましい。

上記構成（１）において、（２）前記薄膜抵抗部は、物理蒸着法または化学蒸着法によって前記絶縁性基板上に形成されたものであることが好ましい。

上記構成（２）において、（３）前記薄膜抵抗部は、物理蒸着法または化学蒸着法によって前記絶縁性基板上に形成された後に、さらに不活性ガス雰囲気中において３００℃以上の温度でアニール処理されたものであることが好ましい。

上記構成（１）〜（３）のいずれかにおいて、（４）前記絶縁性基板は、その表面に絶縁層が形成されたステンレス基板からなることが好ましい。

上記構成（４）において、（５）前記絶縁層は酸化シリコンからなることが好ましい。

上記構成（１）〜（３）のいずれかにおいて、（６）前記絶縁性基板は、セラミック材料または耐熱性高分子材料からなることが好ましい。

上記構成（６）において、（７）前記絶縁性基板の表面に、セラミック材料からなる接合層が形成されていることが好ましい。

（８）起歪体に対して貼着あるいは接合される、上記構成（１）〜（７）の少なくとも１つの歪抵抗素子と、前記少なくとも１つの歪抵抗素子を含むホイートストンブリッジ回路と、をさらに備えた歪検出装置とすることもできる。

本発明によれば、従来のものよりも優れたゲージ感度および抵抗温度係数を有するとともに、温度安定性が優れた歪抵抗素子およびそれを備えた歪検出装置を提供することができる。

本発明に係る歪抵抗素子の概略断面図である。 （Ａ）〜（Ｆ）は歪抵抗素子の製造工程を示す概略断面図である。 本発明に係る歪抵抗素子のCr-Si-C系複合薄膜のパターン形状を示す上面図である。 歪抵抗素子のホール効果の測定結果を示す図である。 歪抵抗素子の比抵抗−膜厚特性を示す図である。 歪抵抗素子のゲージ感度（ＧＦ）−膜厚特性を示す図である。 歪抵抗素子の抵抗温度係数（ＴＣＲ）−膜厚特性を示す図である。 図３の歪抵抗素子を備えた歪検出装置の回路図である。

以下、本発明の好ましい実施例について図面を参照しながら説明する。

図１は、本発明に係る歪抵抗素子の概略断面図である。また、図２（Ａ）〜（Ｆ）は歪抵抗素子の製造工程を示す概略断面図である。
図１に示すように、本願発明に係る歪抵抗素子１は、絶縁性基板２と、薄膜抵抗部３と、一対の電極部４ａ、４ｂと、保護層５とを備える。

絶縁性基板２は、例えば、ステンレス基板（ＳＵＳ３１６基板）２ａと、その表面に形成された絶縁層２ｂからなる。絶縁層２ｂは例えば酸化シリコン（ＳｉＯ_２）膜からなる。

薄膜抵抗部３は、絶縁性基板２の表面（絶縁層２ｂの上面）に所定のパターンで形成される。薄膜抵抗部３は、クロム（Ｃｒ）、ケイ素（Ｓｉ）および炭素（Ｃ）からなるCr-Si-C系複合薄膜からなる。薄膜抵抗部３は、後述するように、その膜厚が１５ｎｍ未満であって、Ｎ型の電気伝導機構を有している。なお、薄膜抵抗部３は、クロムが７０〜９０重量％、ケイ素が５〜２５重量％、炭素が５〜２５重量％の割合の組成からなることが好ましい。

保護層５は、薄膜抵抗部３および一対の電極部４ａ、４ｂを保護するものであり、例えばシリコン酸窒化膜（ＳｉＯＮ）からなる。図１に示すように、一対の電極部４ａ、４ｂの保護層５の形成されていない露出部分には電極リード線（図示略）が接続され、一対の電極部４ａ、４ｂは当該電極リード線を介して電気回路（例えば、ホイートストンブリッジ回路等）に接続される。

次に、この歪抵抗素子１の製造方法について、その具体例を挙げて、以下に簡単に説明する。

まず、第１工程として、物理蒸着法（例えば、膜厚・組成制御が可能なスパッタリング法またはイオンプレーティング法等）または化学蒸着法によって、絶縁性基板２の表面に薄膜抵抗部３を形成する。
具体的には、図２（Ａ）に示すように、スパッタリング法によって、例えば幅３．０ｍｍ×長さ５．０ｍｍ×厚み０．５ｍｍのステンレス基板２ａの表面に、例えば膜厚が６μｍの酸化シリコン膜（ＳｉＯ_２）の絶縁層２ｂを形成する。そして、高周波（ＲＦ）スパッタリング法によって、絶縁層２ｂの上面に薄膜抵抗部３を形成する。絶縁層２ｂである酸化シリコン膜は、ここでは単層構造であるが、多層構造であってもよい。

この高周波スパッタでは、例えばクロムが８０重量％、ケイ素が５重量％、炭素が１５重量％の割合からなるCr-Si-Cターゲットが用いられ、アルゴン（Ａｒ）ガス等の不活性ガス雰囲気中において、約６００Ｗのプラズマ放電が行われて、絶縁性基板２の絶縁層２ｂ上に、膜厚が１５ｎｍ未満の薄膜抵抗部３が成膜される。
また、この時のスパッタリング条件として、スパッタリング温度は３５０℃、プロセス圧力は４×１０^−１Ｐａ、スパッタリング時間は薄膜抵抗部３の膜厚が１５ｎｍ未満になるように設定される。
こうして、組成の割合がCr-Si-Cターゲットと同じ、クロムが８０重量％、ケイ素が５重量％、炭素が１５重量％の割合の薄膜抵抗部３が、絶縁性基板２の表面に形成される。

第２工程として、リソグラフィ法およびエッチング法によって、薄膜抵抗部３を所定のパターン形状に加工する。
具体的には、スピンコータによって、図２（Ｂ）に示すように、薄膜抵抗部３の上にＣｒからなるレジスト膜６を塗布し、フォトリソグラフィによって、当該レジスト膜６を露光して、図２（Ｃ）に示すように、レジストマスク（Ｃｒマスク）を形成する。そして、エッチング液を用いたウェットエッチングによって、図２（Ｄ）に示すように、薄膜抵抗部３を所定のパターン（例えば、図３に示すような黒塗りしたパターン）に形成し、薄膜抵抗部３上に残っているレジスト膜６を除去する。ここでは、エッチング液として、硝酸セリウム（ＩＶ）アンモニウム水溶液（（ＮＨ_４）_２［Ｃｅ（ＮＯ_３）_６］水溶液）が使用される。
こうして、薄膜抵抗部３が、所定のパターン形状に加工される。

第３工程として、真空蒸着法またはスパッタリング法によって、薄膜抵抗部３に設けられる電極部４ａ、４ｂを形成する。ここで、電極部４ａ、４ｂの材料および膜厚は、そのシート抵抗、薄膜抵抗部３との密着性、および、電極部４ａ、４ｂを所望の形状へ加工するプロセスとの整合性を考慮して決定されるのが好ましい。
具体的には、図２（Ｅ）に示すように、絶縁膜２ｂおよび薄膜抵抗部３の一部分が開口するように、絶縁性基板２の表面をステンレス製のメタルマスク７で被覆した後、ＣｒおよびＮｉ（ニッケル）のスパッタリング法によって、当該開口した部分に、例えば、膜厚が１５０〜７００ｎｍのＣｒ膜、および膜厚が３μｍのＮｉ膜を成膜して、一対の電極部４ａ、４ｂを形成する。このＣｒ膜によって、薄膜抵抗部３およびＮｉ膜との密着性が向上する。そして、この電極部４ａ、４ｂに対して電極リード線（図示略）を接続するとともに、メタルマスク７を取り外す。
こうして、一対の電極部４ａ、４ｂが薄膜抵抗部３に設けられる。

第４工程として、物理蒸着法または化学蒸着法によって、薄膜抵抗部３および電極部４ａ、４ｂに対して保護層５を形成する。ここで、保護層５の材料および膜厚は、そのバリア性、薄膜抵抗部３および電極部４ａ、４ｂとの密着性、被覆性、ならびに、保護層５を所望の形状へ加工するプロセスとの整合性を考慮して決定されるのが好ましい。
具体的には、スパッタリング法によって、図２（Ｆ）に示すように、電極部４ａ、４ｂの電極リード線接続部分を除く部分および薄膜抵抗部３を被覆する保護層５を形成する。保護層５は、例えばシリコン酸窒化膜（ＳｉＯＮ）からなる。なお、この時のスパッタリング温度は２５０℃とした。
なお、保護層５は、マスクを用いて形成されてもよいし、絶縁性基板２の表面領域全体にわたって形成された後に所定の形状に加工形成されてもよい。

第５工程として、保護層５が形成された後の歪抵抗素子１に対して、アニール処理（熱処理）を行う。
具体的には、アニール処理時の雰囲気ガスとの反応による薄膜抵抗部３の組成変化を防止するために、ＡｒガスあるいはＮ_２ガス等の不活性ガス雰囲気中において、３００℃以上の温度で所定時間、より好ましくは３５０℃の温度で１２時間、アニール処理を行う。この熱処理によって、ステンレス基板２ａと絶縁膜２ｂの密着性、および、絶縁膜２ｂと薄膜抵抗部３の密着性（絶縁性基板２と薄膜抵抗部３の密着性）が向上する。
こうして、より安定的な歪抵抗素子１が製造される。

次に、上記の製造方法によって製作した歪抵抗素子の特性（電気伝導機構、比抵抗、ゲージ感度および抵抗温度係数）を測定した結果について説明する。

この歪抵抗素子の電気伝導機構については、以下のような手順で測定を行った。
まず、１０ｍｍ角のガラス基板上に、膜厚がそれぞれ３ｎｍ、５ｎｍ、７．５ｎｍ、１５ｎｍであって、クロムが８０重量％、ケイ素が５重量％、炭素が１５重量％の割合からなるCr-Si-C系複合薄膜を形成する。そして、その四隅にニッケルおよびインジウム（Ｉｎ）の電極を形成し、四端子法（Van der pauw法）によって、Cr-Si-C系複合薄膜のホール効果を測定した。従来の歪抵抗素子と比較するために、膜厚が３０ｎｍ、５０ｎｍ、１５０ｎｍ、３００ｎｍであって同様の組成を有するCr-Si-C系複合薄膜についても、同様の測定を行った（以下、比抵抗、ゲージ感度および抵抗温度係数の測定についても同様である）。ここで、このホール効果の測定は、測定装置として東陽テクニカ製ResiTest8300を使用し、２５℃（常温）から２５０℃の温度範囲で、大気雰囲気中で行った。このホール効果の測定結果を図４に示す。なお、図４において、横軸はCr-Si-C系複合薄膜の膜厚を示し、縦軸は温度を示し、Ｐ型の薄膜を◇、Ｎ型の薄膜を○、ＰＮ判別不能な薄膜を×で示した。

図４から明らかなように、膜厚１５ｎｍ付近を境界として、その膜厚が小さくなるに伴って、電気伝導機構がＰ型（ホール伝導）からＮ型（電子伝導）へと変遷し、膜厚１５ｎｍ未満のCr-Si-C系複合薄膜は、全ての温度領域でＮ型の電気伝導機構を有していることがわかる。このようなCr-Si-C系複合薄膜のＰ型からＮ型への電気伝導機構の変遷は、従来全く知られておらず、本発明者らが得た大きな知見の１つである。

また、これらのCr-Si-C系複合薄膜の比抵抗の測定結果を図５に示す。なお、図５において、横軸はCr-Si-C系複合薄膜の膜厚を示し、縦軸は比抵抗を示す。ここで、比抵抗の測定は、それぞれ−２５０℃、−１３０℃、１０℃、２５℃、１５０℃、２５０℃の温度で行っている。

図５から明らかなように、電気伝導機構がＰ型からＮ型へと変遷する膜厚１５ｎｍ未満において、比抵抗が急激に低下していることがわかる。
ところで、薄膜の抵抗は、一般的にその膜厚を薄くすることで、サイズ効果等により指数的に増加する。しかしながら、膜厚１５ｎｍ未満のCr-Si-C系複合薄膜では、比抵抗が低下して、実用的な抵抗値を確保できていることがわかる。これも、従来全く知られておらず、本発明者らが得た大きな知見である。

次に、歪抵抗素子１に要求される重要な特性である、ゲージ感度（GF：Gauge Factor）および抵抗温度係数（Temperature Coefficient of Resistance：TCR）の測定結果について説明する。

ゲージ感度については、歪抵抗素子１を２つの歪抵抗素子１Ａ、１Ｂで構成するとともに、各歪抵抗素子１Ａ、１Ｂの薄膜抵抗部３を図３に示すような複数回折り返した形状（抵抗線の長さと幅の比であるアスペクト比は、約５００であり、より詳細には５１０である）として形成して、歪抵抗素子１を製作して、測定した。なお、図３において、保護層５は省略されている。ここで、各歪抵抗素子１Ａ、１Ｂは、鏡面対象の位置関係に有り、応力が付与されていない状態において、一対の電極４ａ、４ｂ間の電気抵抗が同一となるような抵抗線の長さ、幅および厚みを有している。この歪抵抗素子１のゲージ感度の測定結果を図６に示す。なお、図６において、横軸はCr-Si-C系複合薄膜の膜厚を示し、縦軸はゲージ感度ＧＦを示す。

図６から明らかなように、膜厚が１５ｎｍ未満のCr-Si-C系複合薄膜を用いた歪抵抗素子のゲージ感度ＧＦの増加傾向は、膜厚が１５ｎｍ〜１５０ｎｍのCr-Si-C系複合薄膜の場合に比べて、明らかに大きくなっていることがわかる。これにより、従来のものよりもはるかに大きなゲージ感度ＧＦを有する歪抵抗素子を実現できていることがわかる。

抵抗温度係数については、上記ホール効果の測定に用いた各Cr-Si-C系複合薄膜を用いて、そのシート抵抗の温度変化率の測定を行った。その測定結果を図７に示す。なお、図７において、横軸はCr-Si-C系複合薄膜の膜厚を示し、縦軸は抵抗温度係数ＴＣＲを示す。

図７から明らかなように、膜厚が１５ｎｍ未満のCr-Si-C系複合薄膜を用いた歪抵抗素子では、その膜厚が薄くなることに伴って、抵抗温度係数ＴＣＲが小さくなって、ゼロレベルに近づいていることがわかる。

以上の測定結果より、上記の製造方法で製作した、膜厚が１５ｎｍ未満のCr-Si-C系複合薄膜を用いた歪抵抗素子は、そのCr-Si-C系複合薄膜がＮ型の電気伝導機構を有し、従来のものよりも優れたゲージ感度と抵抗温度係数を有していることがわかる。このような現象から、Cr-Si-C系複合薄膜の薄膜化に伴って、三次元的な伝導機構から遷移して、二次元的な伝導機構が支配的になっているものと推察される。
また、この歪抵抗素子では、そのCr-Si-C系複合薄膜の膜厚が１５ｎｍ未満と非常に薄いため、従来の膜厚の厚いものと比べて、成膜時間やパターニング時間が大幅に短縮され、生産性を向上することができる。さらに、エッチング時間も短縮化されるため、エッチング液によるCr-Si-C系複合薄膜へのダメージが少なくなるとともに、パターニング精度が向上して、再現性を向上することもできる。このため、Cr-Si-C系複合薄膜の薄膜化に伴って、抵抗温度係数ＴＣＲのばらつきもさらに少なくなり、従来よりも温度安定性に優れた歪抵抗素子が実現できると考えられる。

次に、図３のようにパターニング形成した歪抵抗素子１を備えた歪検出装置について詳細に説明する。
図８に示すように、この歪検出装置１０は、歪測定対象物である起歪体（図示略）に対して貼着または接合された歪抵抗素子１Ａ、１Ｂ（１）と、これらの歪抵抗素子１Ａ、１Ｂを含んで構成されたホイートストンブリッジ回路と、ホイートストンブリッジ回路に電圧を供給する電源１１と、ホイートストンブリッジ回路の出力を増幅する増幅器１２とを備える。

この歪検出装置１０では、歪抵抗素子１Ａ、１Ｂの一端間に調整抵抗ΔＲが接続され、歪抵抗素子１Ａ、１Ｂの他端側にはそれぞれ抵抗Ｒ１、Ｒ２が接続されている。
調整抵抗ΔＲは、歪抵抗素子１Ａ、１Ｂの抵抗差を調整するためのものであって、例えば５００Ω程度の調整幅を有するボリューム式可変抵抗素子からなる。電源１１は、例えば５Ｖの直流電源からなる。増幅器１２の一対の入力部のそれぞれは、ホイートストンブリッジ回路の抵抗Ｒ１、Ｒ２の接続点と、調整抵抗ΔＲに接続されている。増幅器１２の出力部は外部の演算処理装置（図示略）等に接続されている。

この歪検出装置１０によれば、歪抵抗素子１Ａ、１Ｂのそれぞれの歪みによる抵抗値変化ΔＲ_１Ａ、ΔＲ_１Ｂに応じた電位差Ｅ＝Ｋ（ΔＲ_１Ａ−ΔＲ_１Ｂ）が得られる（ただし、Ｋは定数とする）。この電位差Ｅは、増幅器１２によって所定の増幅率で増幅されて、演算処理装置によって信号処理される。この演算処理装置には温度補償回路やノイズフィルター回路が含まれており、これによってＳ／Ｎ比に優れた起歪体の歪み検出が可能となる。

以上、本発明の好ましい実施形態を説明したが、本発明の構成はこれらの実施形態に限定されるものではない。

例えば、絶縁性基板２は、その表面に絶縁層２ｂが形成されたステンレス基板２ａとしたが、これに限定されるものではなく、セラミック材料または耐熱性高分子材料からなっていてもよい。セラミック材料または耐熱性高分子材料は一般的に絶縁性を有するものであるので、絶縁層２ｂを形成する工程を省略することができる。また、セラミック材料や耐熱性高分子材料からなる絶縁性基板２を用いた場合には、その絶縁性基板２の表面に、薄膜抵抗部３との密着性を向上させるための例えばセラミック材料等からなる接合層がさらに形成されることが好ましい。

また、上記実施例では、クロムが８０重量％、ケイ素が５重量％、炭素が１５重量％の割合からなり、その膜厚が１５ｎｍ未満のCr-Si-C系複合薄膜を使用した歪抵抗素子の様々な特性の測定結果を示したが、クロムを７０〜９０重量％、ケイ素を５〜２５重量％、炭素を５〜２５重量％の範囲内で変化させた、膜厚が１５ｎｍ未満のCr-Si-C系複合薄膜においても、これらの特性はほとんど変わらないことは確認済みである。

さらに、歪検出装置１０において、ホイートストンブリッジ回路を構成する４つの抵抗のうち２つを歪抵抗素子１Ａ、１Ｂに置き換えた例を説明したが、例えば４つの抵抗のうちの１つ、３つあるいは４つを歪抵抗素子１とする等、構成を適宜変更してもよいことは言うまでも無い。

１、１Ａ、１Ｂ 歪抵抗素子
２ 絶縁性基板
２ａ ステンレス基板
２ｂ 絶縁層
３ 薄膜抵抗部
４ａ、４ｂ 電極部
５ 保護層
６ レジスト膜
７ メタルマスク
１０ 歪検出装置
１１ 電源
１２ 増幅器
Ｒ１、Ｒ２ 抵抗
ΔＲ 調整抵抗

Claims (8)

1. 絶縁性基板と、前記絶縁性基板の表面に形成されたクロム、ケイ素および炭素からなる薄膜抵抗部と、前記薄膜抵抗部に設けられた電極部と、を備えた歪抵抗素子において、
   前記薄膜抵抗部は、クロムが７０〜９０重量％、ケイ素が５〜２５重量％、炭素が５〜２５重量％の割合からなり、当該薄膜抵抗部の膜厚が７．５ｎｍ以下であって、少なくとも２５〜２５０℃の全ての温度領域でＮ型の電気伝導機構を有していることを特徴とする歪抵抗素子。
2. 前記薄膜抵抗部は、物理蒸着法または化学蒸着法によって前記絶縁性基板上に形成されたものであることを特徴とする請求項１に記載の歪抵抗素子。
3. 前記薄膜抵抗部は、物理蒸着法または化学蒸着法によって前記絶縁性基板上に形成された後に、さらに不活性ガス雰囲気中において３００℃以上の温度でアニール処理されたものであることを特徴とする請求項２に記載の歪抵抗素子。
4. 前記絶縁性基板は、その表面に絶縁層が形成されたステンレス基板からなることを特徴とする請求項１〜３のいずれか一項に記載の歪抵抗素子。
5. 前記絶縁層は酸化シリコンからなることを特徴とする請求項４に記載の歪抵抗素子。
6. 前記絶縁性基板は、セラミック材料または耐熱性高分子材料からなることを特徴とする請求項１〜３のいずれか一項に記載の歪抵抗素子。
7. 前記絶縁性基板の表面に、セラミック材料からなる接合層が形成されていることを特徴とする請求項６に記載の歪抵抗素子。
8. 起歪体に対して貼着あるいは接合される請求項１〜７のいずれか一項に記載の少なくとも１つの歪抵抗素子と、
   前記少なくとも１つの歪抵抗素子を含むホイートストンブリッジ回路と、を備えたことを特徴とする歪検出装置。

Images