JP5859423B2 - 半導体エピタキシャル基板及び半導体センサ用基板の製造方法 - Google Patents

半導体エピタキシャル基板及び半導体センサ用基板の製造方法 Download PDF

Info

Publication number
JP5859423B2
JP5859423B2 JP2012503176A JP2012503176A JP5859423B2 JP 5859423 B2 JP5859423 B2 JP 5859423B2 JP 2012503176 A JP2012503176 A JP 2012503176A JP 2012503176 A JP2012503176 A JP 2012503176A JP 5859423 B2 JP5859423 B2 JP 5859423B2
Authority
JP
Japan
Prior art keywords
lattice constant
substrate
plane
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012503176A
Other languages
English (en)
Other versions
JPWO2011108519A1 (ja
Inventor
浩二 角田
浩二 角田
竜也 野崎
竜也 野崎
進 金井
進 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Priority to JP2012503176A priority Critical patent/JP5859423B2/ja
Publication of JPWO2011108519A1 publication Critical patent/JPWO2011108519A1/ja
Application granted granted Critical
Publication of JP5859423B2 publication Critical patent/JP5859423B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、成長用基板上に傾斜バッファ層を介して成長用基板と異なる格子定数を有する半導体層をエピタキシャル成長させてなる半導体エピタキシャル基板に関する。
従来、１．７μｍ付近までに感度を有する近赤外線センサには、成長用基板であるＩｎＰ基板上にＩｎＰ基板と等しい格子定数（５．８６８８Å）を有するＩｎＧａＡｓ結晶からなる光吸収層を成長させた半導体エピタキシャル基板が用いられている。このような半導体エピタキシャル基板は、例えば有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）やハイドライド気相成長法（ＨＶＰＥ：Hydride Vapor Phase Epitaxy）等のエピタキシャル成長法により製造される。
一方、上記よりも長波長の１．９〜２．６μｍ付近に感度を有する近赤外線センサにおいては、ＩｎＰ基板よりも大きい格子定数（例えば５．８７〜６．００Å）を有するＩｎＧａＡｓからなる光吸収層が必要となる。このように、成長用基板と異なる格子定数を有する半導体層を光吸収層として成長させる場合、成長用基板と半導体層との界面にミスフィット転位等の格子欠陥が発生し、半導体層中にも格子欠陥が伝播する。そして、光吸収層に高密度の格子欠陥が存在すると、近赤外線センサの性能が著しく低下する。
そのため、ＩｎＰ基板よりも大きい格子定数を有するＩｎＧａＡｓを光吸収層とする場合、ＩｎＰ基板とＩｎＧａＡｓ光吸収層との間に、ＩｎＰ基板の格子定数からＩｎＧａＡｓ光吸収層の格子定数へと格子定数が段階的に大きくなる傾斜バッファ層（例えば、ＩｎＡｓｘＰ１−ｘ（０≦ｘ≦１））を介在させることで、ＩｎＧａＡｓ光吸収層へ格子欠陥が伝播するのを防止している（例えば、特許文献１，２）。
また、主面が傾斜している成長用基板（例えば２°オフ基板）を用いて、この成長用基板上に半導体層をエピタキシャル成長させることが一般に行われている（例えば、非特許文献１）。
特許第３２８５９８１号公報 特開２００４−３１９７６５号公報
Ｍ．Ａ．ｄｉ Ｆｏｒｔｅ−Ｐｏｉｓｏｏｎ ｅｔ．ａｌ．，Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ １２４（１９９２）７８２
ところで、ＭＯＣＶＤ法により半導体層（例えばＩｎＧａＡｓ光吸収層）をエピタキシャル成長させる場合、一般的には（１００）面の成長用基板が用いられている。しかしながら、このような成長用基板上に、成長用基板よりも大きい格子定数を有する傾斜バッファ層を成長させると、結晶軸が成長用基板とはわずかに異なる微小領域が成長結晶中に多数発生し、このような微小領域の集合からなるモザイク構造が形成されることが判明した。このモザイク構造の発生は、結晶中の格子欠陥の増加を招き、化合物半導体結晶の品質が低下する要因となる。
本発明は、成長用基板上に傾斜バッファ層を介して成長用基板と異なる格子定数を有する半導体層をエピタキシャル成長させてなる半導体エピタキシャル基板であって、半導体層のモザイク性が低く、半導体デバイスの作製に好適な半導体エピタキシャル基板を提供することを目的とする。
請求項１に記載の発明は、第１格子定数を有するＩｎＰ結晶からなり、主面が（１００）面に対して［１１０］方向に１°以上５°以下の範囲で傾斜した半導体基板と、前記主面に積層された複数のＩｎＡｓｘＰ１−ｘ層からなり、前記主面から離れるに従って前記第１格子定数から前記第１格子定数より大きな第２格子定数へと格子定数が段階的に増加するように各ＩｎＡｓ ｘ Ｐ １−ｘ 層の組成が傾斜した傾斜バッファ層と、前記傾斜バッファ層の表面に、前記第２格子定数を有するＩｎｙＧａ１−ｙＡｓ結晶で形成された光吸収層と、からなる半導体エピタキシャル基板であって、前記第１格子定数に対する、前記第２格子定数と前記第１格子定数との差の割合は１．９８％以上３．２３％未満であり、前記光吸収層の（ｍｎｎ）面（ｍ，ｎは整数、ただし、ｍ＝ｎ＝０を除く）と、前記半導体基板の（ｍｎｎ）面のなす角が、［１００］方向から［０１１］方向へ時計回りに回転する方向を正とするとき、＋０．０５°以上となっており、相対ＰＬ強度が、第１格子定数を有するＩｎＰ結晶からなり、主面が（１００）面に対し傾斜していない半導体基板と、前記傾斜バッファ層と、前記光吸収層と、からなる半導体エピタキシャル基板の有する相対ＰＬ強度に対して、１．２以上１．３以下となっていることを特徴とする。
請求項２に記載の発明は、請求項１に記載の半導体エピタキシャル基板であって、前記光吸収層の（ｍｎｎ）面と、前記半導体基板の（ｍｎｎ）面のなす角は、［１００］方向から［０１１］方向へ時計回りに回転する方向を正とするとき、＋０．０５°〜＋０．８０°となっていることを特徴とする。
請求項３に記載の発明は、第１格子定数を有するＩｎＰ結晶からなり、主面が（１００）面に対して［１１０］方向に１°以上５°以下の範囲で傾斜した半導体基板を用意し、前記半導体基板の主面に、複数のＩｎＡｓｘＰ１−ｘ層からなり、前記第１格子定数と前記第１格子定数より大きな第２格子定数の範囲で格子定数が段階的に増加するように組成を傾斜させた傾斜バッファ層をエピタキシャル成長させ、前記傾斜バッファ層の表面に、前記第２格子定数を有するＩｎｙＧａ１−ｙＡｓ結晶からなる光吸収層をエピタキシャル成長させる半導体エピタキシャル基板の製造方法において、前記第１格子定数に対する、前記第２格子定数と前記第１格子定数との差の割合が１．９８％以上３．２３％未満となるように前記光吸収層の組成を調整し、成長圧力を５０Ｔｏｒｒ、成長温度を６００℃以上６７０℃以下とした状態で、前記傾斜バッファ層および光吸収層をエピタキシャル成長させ、前記光吸収層の（ｍｎｎ）面（ｍ，ｎは整数、ただし、ｍ＝ｎ＝０を除く）と、前記半導体基板の（ｍｎｎ）面のなす角が、［１００］方向から［０１１］方向へ時計回りに回転する方向を正とするとき、＋０．０５°以上となるようにし、相対ＰＬ強度が、第１格子定数を有するＩｎＰ結晶からなり、主面が（１００）面に対し傾斜していない半導体基板上に、前記傾斜バッファ層および前記光吸収層を備える半導体エピタキシャル基板の有する相対ＰＬ強度に対して、１．２以上１．３以下となるようにすることを特徴とする。
本発明に係る半導体エピタキシャル基板によれば、半導体層のモザイク性が低く結晶性が極めて高いので、赤外線センサ等の半導体デバイスの性能を格段に向上することができる。
実施形態に係る半導体エピタキシャル基板の積層構造を示す図である。 ＩｎＧａＡｓ光吸収層の（５−１−１）面の、ＩｎＰ基板１１の（５−１−１）面に対する傾斜角αを逆格子空間で示す図である。 オフ角２°のＩｎＰ基板１１上に半導体層１２〜１５をエピタキシャル成長させた半導体エピタキシャル基板１の逆格子マッピングを示す図である。 オフ角０°のＩｎＰ基板１１上に半導体層１２〜１５をエピタキシャル成長させた半導体エピタキシャル基板１の逆格子マッピングを示す図である。 ＩｎＧａＡｓ光吸収層の（５−１−１）面とＩｎＰ基板の（５−１−１）面のなす角αと、ＩｎＧａＡｓ光吸収層の逆格子点の半値幅の関係を示す図である。 ＩｎＧａＡｓ光吸収層の（５−１−１）面とＩｎＰ基板の（５−１−１）面のなす角αと、光学的品質を示すＰＬ（Photoluminescence)強度の関係を示す図である。
以下、本発明の実施の形態を図面に基づいて説明する。
図１は、本発明に係る半導体エピタキシャル基板をフォトダイオードに適用したときの積層構造を示す図である。
図１に示すように、実施形態の半導体エピタキシャル基板１は、ＩｎＰ基板１１上に、ＩｎＡｓＰ傾斜バッファ層１２、ＩｎＡｓＰバッファ層１３、ＩｎＧａＡｓ光吸収層１４、ＩｎＡｓＰ窓層１５が順に形成された積層構造を有している。
そして、ＩｎＧａＡｓ光吸収層１４の（５−１−１）面と、ＩｎＰ基板１１の（５−１−１）面のなす角が、［１００］方向から［０１１］方向へ時計回りに回転する方向を正とするとき、＋０．０５°以上となっている。以下において、ＩｎＧａＡｓ光吸収層１４の（５−１−１）面とＩｎＰ基板１１の（５−１−１）面のなす角については、同様に［１００］方向から［０１１］方向へ時計回りに回転する方向を正として記載するものとする。
ここで、ＩｎＧａＡｓ光吸収層１４の（５−１−１）面と、ＩｎＰ基板１１の（５−１−１）面のなす角は、図２に示す逆格子空間における角度αで表される。すなわち、ＩｎＰ基板１の（５−１−１）面の逆格子点の座標と、ＩｎＧａＡｓ光吸収層１４の（５−１−１）面の逆格子点の座標から算出される。
［実施例］
実施例では、図１に示す半導体エピタキシャル基板１を作製するに際し、（１００）面を［１１０］方向へオフ角１°，２°，３°，５°で傾斜させた主面を有するＩｎＰ基板１１（格子定数：５．８６８８Å）を用い、このＩｎＰ基板１１上にＭＯＣＶＤ法により格子歪系の半導体層１２〜１５を順にエピタキシャル成長させた。このとき、半導体層１２〜１５の原料には、ＡｓＨ３，ＰＨ３，ＴＭＩｎ，ＴＭＧａを用い、成長圧力を５０Ｔｏｒｒ、成長温度を６００〜６７０℃とした。
まず、ＩｎＰ基板１１上に、格子定数が徐々に大きくようにＡｓの組成ｘを調整した複数のＩｎＡｓｘＰ１−ｘ層からなる傾斜バッファ層１２を成長させた。具体的には、Ａｓの組成ｘを０．０５〜０．６０とすることで、傾斜バッファ層１２の格子定数がＩｎＰ基板１１の格子定数（第１格子定数）である５．８６８８ÅからＩｎＧａＡｓ光吸収層１４の格子定数（第２格子定数）である５.９８５２Åまでの範囲で段階的に増加するようにした。
そして、この傾斜バッファ層１２上に、Ａｓの組成ｘが０．６程度のＩｎＡｓｘＰ１−ｘバッファ層１３（格子定数：５.９８８０Å）、Ｉｎの組成ｙが０．８２程度のＩｎｙＧａ１−ｙＡｓ光吸収層１４（格子定数：５.９８５２Å）、Ａｓの組成ｘが０．６程度のＩｎＡｓｘＰ１−ｘ窓層１５を順に成長させ、半導体エピタキシャル基板１を作製した。
なお、ＩｎＡｓＰ傾斜バッファ層１２の厚さは０．３〜１μｍ程度、ＩｎＡｓＰバッファ層１３の膜厚は０．５〜５μｍ、ＩｎＧａＡｓ光吸収層１４の膜厚は１〜５μｍ、ＩｎＡｓＰ窓層１５の膜厚は０．５〜３μｍとした。
［比較例］
比較例では、図１に示す半導体エピタキシャル基板１を作製するに際し、（１００）面を［１１０］方向へオフ角０°，０．５°で傾斜させた主面を有するＩｎＰ基板１１（格子定数：５．８６８８Å）を用い、このＩｎＰ基板１１上にＭＯＣＶＤ法により格子歪系の半導体層１２〜１５を順にエピタキシャル成長させた。具体的な成長条件は実施例と同様とした。
図３は実施例で作製した半導体エピタキシャル基板１の（５−１−１）面の逆格子マッピングの一例を示す図で、図４は比較例で作製した半導体エピタキシャル基板１の（５−１−１）面の逆格子マッピングの一例を示す図である。
図３ではオフ角２°のＩｎＰ基板１１上に半導体層１２〜１５をエピタキシャル成長させた半導体エピタキシャル基板１の逆格子マッピングについて示しており、図４ではオフ角０°のＩｎＰ基板１１上に半導体層１２〜１５をエピタキシャル成長させた半導体エピタキシャル基板１の逆格子マッピングについて示している。また、図３，４では、（０１１）面の逆格子ベクトルをＸ軸方向、（１００）面の逆格子ベクトルをＹ軸方向としており、逆格子点の広がりを比較できるように目盛軸は同一としてある。
逆格子マッピング法によると、逆格子点の座標（逆格子ベクトルの大きさ）から結晶面の面間隔と結晶方位が分かり、異なる結晶面の逆格子点の座標からそれらの結晶面の成す角度がわかる。また、試料の結晶性が悪い場合には逆格子点の広がりが大きくなるので，結晶性の良否も分かる。
例えば、半導体エピタキシャル基板について、非対称面である（５−１−１）面の逆格子マッピングを測定すると、逆格子点の座標から、結晶の成長していく方向（基板の法線方向）である（５００）面の面間隔、基板に平行な方向である（０−１−１）面の面間隔、及び（５００）面と（０−１−１）面の成す角度が分かる。そして、これらの面間隔等の情報から，成長した結晶の格子緩和の度合いなどを推定することができる。
また、欠陥のない理想的な結晶であれば、逆格子点の広がりが無く円形のスポット状の逆格子マッピングとなる一方、微妙に様々な方向を向いた微小結晶の集合であるモザイク構造があると、逆格子ベクトルも微妙に種々の方向を向くため、逆格子点の広がりが大きい楕円状の逆格子マッピングとなる。
図３，４に示すように、実施例で作製した半導体エピタキシャル基板１では、比較例で作製した半導体エピタキシャル基板１に比較して、明らかに逆格子点の長軸方向（横方向）の広がりが小さく、結晶性が向上している（モザイク性が低くなっている）ことがわかる。
図示を省略するが、実施例に係るオフ角１°，３°，５°のＩｎＰ基板１１を用いた半導体エピタキシャル基板１でも図３と同様の結果となり、良好なモザイク性が確認された。これに対して、比較例に係るオフ角０．５°のＩｎＰ基板１１を用いた半導体エピタキシャル基板１では図４と同様の結果となり、モザイク性が劣化していた。
これは、成長用基板（ＩｎＰ基板１１）上に、この成長用基板よりも格子定数が大きな半導体層（ＩｎＧａＡｓ光吸収層１４）を成長させる場合に、オフ角が小さい（例えば０°，０．５°）成長用基板を用いると、成長用基板上に成長する格子定数の大きな結晶層は、その微小領域において結晶方位が様々な方向を向いてモザイク構造となってしまうが、ある程度のオフ角（例えば１°以上）がある成長用基板を用いると、成長結晶の方位が成長用基板に対してある一定の方向に配向することを示している。
すなわち、成長用基板上に、その成長用基板よりも格子定数の大きな半導体層を成長させる場合、半導体層の膜厚が臨界膜厚に達するまでは格子変形しながら無理やり成長していくが、臨界膜厚を超えると結晶欠陥等が発生し、歪みエネルギーが緩和される。
このとき、比較例のようにオフ角０°の成長用基板上に成長した半導体層では、微小領域の結晶はどの方向を向くにもエネルギー的に等価なので、その面方向はバラバラな方向を向いてしまい、図４のように逆格子点の広がりが大きくなる。
一方、実施例のようにオフ角２°の成長基板を用いた場合には、図３のように逆格子点の広がりが小さくなる。つまり、オフ角０°の成長用基板を用いた場合には成長結晶がバラバラな方向を向いて成長してモザイク構造が形成されるところ、オフ角２°の成長用基板を用いた場合にはある一定の方向にそろって成長するといえる。
ここで、特筆すべきは、比較例に係る半導体エピタキシャル基板１では、ＩｎＰ基板１１の（５−１−１）面の逆格子点と逆格子空間の原点を結ぶ直線Ｌ上に半導体層１２〜１５の（５−１−１）面の各逆格子点が位置している（図４参照）のに対して、実施例に係る半導体エピタキシャル基板１では、半導体層１２〜１５の（５−１−１）面の各逆格子点が直線Ｌからずれた位置にある（図３参照）ということである。
解析の結果、比較例に係る半導体エピタキシャル基板１では、ＩｎＧａＡｓ光吸収層１４の（５−１−１）面とＩｎＰ基板１１の（５−１−１）面のなす角が−０．０７〜＋０．０３°であったのに対して、実施例に係る半導体エピタキシャル基板１では、＋０．０５〜＋０．７２°であった。
図５は、実施例及び比較例で作製した半導体エピタキシャル基板１について、ＩｎＧａＡｓ光吸収層１４の（５−１−１）面とＩｎＰ基板１１の（５−１−１）面のなす角αと、ＩｎＧａＡｓ光吸収層１４の逆格子点の半値幅の関係を示す図である。
図５に示すように、角度αが増加するにつれて半値幅が減少し、特に、角度αが０．０５°以上であれば、半値幅が１．５×１０−３ａ．ｕ．より小さく、極めて良好な結晶性となっている。
図６は、実施例及び比較例で作製した半導体エピタキシャル基板１について、ＩｎＧａＡｓ光吸収層１４の（５−１−１）面とＩｎＰ基板１１の（５−１−１）面のなす角αと、光学的品質を示すＰＬ強度の関係を示す図である。
図６に示すように、角度αが０．０５°以上では、０．０５°以下と比較してＰＬ強度が２〜３割増加しており、光学的品質の観点からも結晶性が向上し高品質な半導体層が形成されていることがわかる。
つまり、ＩｎＧａＡｓ光吸収層１４の（５−１−１）面とＩｎＰ基板１１の（５−１−１）面のなす角が、［１００］方向から［０１１］方向へ時計回りに回転する方向を正とするとき、＋０．０５°以上である半導体エピタキシャル基板では、ＩｎＧａＡｓ光吸収層１４が一定の方向に配向して成長しており、モザイク性が低く高品質な結晶で構成されていることになる。したがって、この半導体エピタキシャル基板１を用いることで、赤外線センサ等の半導体デバイスの性能を向上させることができる。
なお、ＩｎＧａＡｓ光吸収層１４の（５−１−１）面とＩｎＰ基板１１の（５−１−１）面のなす角は、ＩｎＰ基板１１のオフ角に最も影響を受けるが、それだけに依存するものではない。成長用基板としてオフ基板を用いるのは、ＩｎＧａＡｓ光吸収層１４の（５−１−１）面とＩｎＰ基板１１の（５−１−１）面のなす角が０．０５°以上になるようにする一手法であり、例えばオフ角１°以上のＩｎＰ基板１１を用いるのが望ましいと考えられる。
以上、本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能である。
実施形態では、ＩｎＰ基板１１上にＩｎＡｓＰ傾斜バッファ層１２及びＩｎＡｓＰバッファ層１３を介してＩｎＧａＡｓ層１４を成長させる場合について説明したが、本発明は、第１格子定数を有する半導体基板上に、第１格子定数と前記第１格子定数より大きな第２格子定数の範囲で格子定数が段階的に増加するように組成を傾斜させた傾斜バッファ層と、第２格子定数を有する半導体結晶からなる半導体層と、をエピタキシャル成長させてなる半導体エピタキシャル基板に適用できる。
例えば、Ｓｉ基板上にＳｉよりも格子定数の大きなＳｉｘＧｅ１−ｘ傾斜バッファ層及びＳｉｘＧｅ１−ｘ層を成長した半導体エピタキシャル基板、またはＧａＡｓ基板上にＧａよりも格子定数の大きなＩｎｘＡｌ1-ｘＡｓ組成傾斜バッファ層及びＩｎｘＡｌ1-ｘＡｓ層を成長した半導体エピタキシャル基板などに適用することが出来る。
また、実施形態では、ＩｎＧａＡｓ光吸収層１４の（５−１−１）面とＩｎＰ基板１１の（５−１−１）面のなす角が０．０５以上となる場合について説明したが、結晶学的考察から（３１１）面や（５１１）面、或いは（７１１）面のような非対称面としての（ｍｎｎ）面（ｍ，ｎは０≦ｍ,ｎ≦７の整数、ただし、ｍ＝ｎ＝０を除く）についても同様のことがいえる。
すなわち、本発明に係る半導体エピタキシャル基板は、半導体層の（ｍｎｎ）面（ｍ，ｎは整数、ただし、ｍ＝ｎ＝０を除く）と、半導体基板の（ｍｎｎ）面のなす角が、［１００］方向から［０１１］方向へ時計回りに回転する方向を正とするとき、＋０．０５°以上であることを特徴とする。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ 半導体エピタキシャル基板
１１ ＩｎＰ基板（第１格子定数を有する半導体基板）
１２ ＩｎＡｓＰ傾斜バッファ層
１３ ＩｎＡｓＰバッファ層
１４ ＩｎＧａＡｓ光吸収層（第２格子定数を有する半導体層）
１５ ＩｎＡｓＰ窓層

Claims (3)

  1. 第１格子定数を有するＩｎＰ結晶からなり、主面が（１００）面に対して［１１０］方向に１°以上５°以下の範囲で傾斜した半導体基板と、
    前記主面に積層された複数のＩｎＡｓｘＰ１−ｘ層からなり、前記主面から離れるに従って前記第１格子定数から前記第１格子定数より大きな第２格子定数へと格子定数が段階的に増加するように各ＩｎＡｓ ｘ Ｐ １−ｘ 層の組成が傾斜した傾斜バッファ層と、
    前記傾斜バッファ層の表面に、前記第２格子定数を有するＩｎｙＧａ１−ｙＡｓ結晶で形成された光吸収層と、からなる半導体エピタキシャル基板であって、
    前記第１格子定数に対する、前記第２格子定数と前記第１格子定数との差の割合は１．９８％以上３．２３％未満であり、
    前記光吸収層の（ｍｎｎ）面（ｍ，ｎは整数、ただし、ｍ＝ｎ＝０を除く）と、前記半導体基板の（ｍｎｎ）面のなす角が、［１００］方向から［０１１］方向へ時計回りに回転する方向を正とするとき、＋０．０５°以上となっており、
    相対ＰＬ強度が、第１格子定数を有するＩｎＰ結晶からなり、主面が（１００）面に対し傾斜していない半導体基板と、前記傾斜バッファ層と、前記光吸収層と、からなる半導体エピタキシャル基板の有する相対ＰＬ強度に対して、１．２以上１．３以下となっていることを特徴とする半導体エピタキシャル基板。
  2. 前記光吸収層の（ｍｎｎ）面と、前記半導体基板の（ｍｎｎ）面のなす角は、［１００］方向から［０１１］方向へ時計回りに回転する方向を正とするとき、＋０．０５°〜＋０．８０°となっていることを特徴とする請求項１に記載の半導体エピタキシャル基板。
  3. 第１格子定数を有するＩｎＰ結晶からなり、主面が（１００）面に対して［１１０］方向に１°以上５°以下の範囲で傾斜した半導体基板を用意し、
    前記半導体基板の主面に、複数のＩｎＡｓｘＰ１−ｘ層からなり、前記第１格子定数と前記第１格子定数より大きな第２格子定数の範囲で格子定数が段階的に増加するように組成を傾斜させた傾斜バッファ層をエピタキシャル成長させ、
    前記傾斜バッファ層の表面に、前記第２格子定数を有するＩｎｙＧａ１−ｙＡｓ結晶からなる光吸収層をエピタキシャル成長させる半導体エピタキシャル基板の製造方法において、
    前記第１格子定数に対する、前記第２格子定数と前記第１格子定数との差の割合が１．９８％以上３．２３％未満となるように前記光吸収層の組成を調整し、
    成長圧力を５０Ｔｏｒｒ、成長温度を６００℃以上６７０℃以下とした状態で、前記傾斜バッファ層および光吸収層をエピタキシャル成長させ、
    前記光吸収層の（ｍｎｎ）面（ｍ，ｎは整数、ただし、ｍ＝ｎ＝０を除く）と、前記半導体基板の（ｍｎｎ）面のなす角が、［１００］方向から［０１１］方向へ時計回りに回転する方向を正とするとき、＋０．０５°以上となるようにし、
    相対ＰＬ強度が、第１格子定数を有するＩｎＰ結晶からなり、主面が（１００）面に対し傾斜していない半導体基板上に、前記傾斜バッファ層および前記光吸収層を備える半導体エピタキシャル基板の有する相対ＰＬ強度に対して、１．２以上１．３以下となるようにすることを特徴とする半導体センサ用基板の製造方法。
JP2012503176A 2010-03-02 2011-03-01 半導体エピタキシャル基板及び半導体センサ用基板の製造方法 Active JP5859423B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012503176A JP5859423B2 (ja) 2010-03-02 2011-03-01 半導体エピタキシャル基板及び半導体センサ用基板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010044819 2010-03-02
JP2010044819 2010-03-02
PCT/JP2011/054581 WO2011108519A1 (ja) 2010-03-02 2011-03-01 半導体エピタキシャル基板
JP2012503176A JP5859423B2 (ja) 2010-03-02 2011-03-01 半導体エピタキシャル基板及び半導体センサ用基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2011108519A1 JPWO2011108519A1 (ja) 2013-06-27
JP5859423B2 true JP5859423B2 (ja) 2016-02-10

Family

ID=44542170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012503176A Active JP5859423B2 (ja) 2010-03-02 2011-03-01 半導体エピタキシャル基板及び半導体センサ用基板の製造方法

Country Status (6)

Country Link
US (1) US20130001645A1 (ja)
EP (1) EP2543754A4 (ja)
JP (1) JP5859423B2 (ja)
CN (1) CN102782195A (ja)
TW (1) TWI529965B (ja)
WO (1) WO2011108519A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014198550A1 (de) * 2013-06-11 2014-12-18 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines nitridverbindungshalbleiter-bauelements
US9842900B2 (en) 2016-03-30 2017-12-12 International Business Machines Corporation Graded buffer layers with lattice matched epitaxial oxide interlayers

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4117504A (en) * 1976-08-06 1978-09-26 Vadim Nikolaevich Maslov Heterogeneous semiconductor structure with composition gradient and method for producing same
JP3285981B2 (ja) 1993-01-14 2002-05-27 浜松ホトニクス株式会社 半導体受光素子
US5387796A (en) * 1993-05-26 1995-02-07 Epitaxx, Inc. Low leakage current photodetector arrays
US6482672B1 (en) * 1997-11-06 2002-11-19 Essential Research, Inc. Using a critical composition grading technique to deposit InGaAs epitaxial layers on InP substrates
US20060048700A1 (en) * 2002-09-05 2006-03-09 Wanlass Mark W Method for achieving device-quality, lattice-mismatched, heteroepitaxial active layers
JP2004319765A (ja) * 2003-04-16 2004-11-11 Sumitomo Electric Ind Ltd 化合物半導体ウエハおよびその製造方法
JP2006080448A (ja) * 2004-09-13 2006-03-23 Sumitomo Electric Ind Ltd エピタキシャルウェハおよび素子
KR101092289B1 (ko) * 2004-09-17 2011-12-13 닛코킨조쿠 가부시키가이샤 에피택셜 결정의 성장 방법

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JPN6011013836; Ｍ．Ｄ'ＨＯＮＤＴ: 'Ｃｈａｒａｃｔｅｒｉｓａｔｉｏｎ　ｏｆ　２％　ｍｉｓｍａｔｃｈｅｄ　ＩｎＧａＡｓ　ａｎｄ　ＩｎＡｓＰ　ｌａｙｅｒｓ，　ｇｒｏｗｎ　ｏｎ　ｄｉｆｆｅｒｅｎｔ　ｂｕｆｆｅｒ　ｌａｙｅｒｓ　ａｎｄ　ａｔ　ｄ' Ｊｏｕｒｎａｌ　ｏｆ　Ｃｒｙｓｔａｌ　Ｇｒｏｗｔｈ １７０, 1997, ６１６-６２０ *
JPN6012012820; Ｐ．　ＫＡＥ-ＮＵＮＥ: 'Ｓｔｒａｉｎ　ｒｅｌａｘａｔｉｏｎ　ｏｆ　Ｇａ０．２Ｉｎ０．８Ａｓ　ａｎｄ　ＩｎＡｓ０．５Ｐ０．５　ｌａｙｅｒｓ　ｇｒｏｗｎ　ｏｎ　ＩｎＰ　ｓｕｂｓｔｒａｔｅ　ｆｏｒ　１．６　ｔｏ　２．４　muｍ　ｓ' ５ｔｈ　Ｃｏｎｆ．　ｏｎ　Ｉｎｄｉｕｍ　Ｐｈｏｓｐｈｉｄｅ　ａｎｄ　Ｒｅｌａｔｅｄ　Ｍａｔｅｒｉａｌｓ , 1993, １３５-１３８ *
JPN6013049220; Ｄａｓｈｉｅｌｌ，　Ｍ．　Ｗ．，　ｅｔ　ａｌ．: '"Ｔｒｉｐｌｅ-ａｘｉｓ　Ｘ-ｒａｙ　ｒｅｃｉｐｒｏｃａｌ　ｓｐａｃｅ　ｍａｐｐｉｎｇ　ｏｆ　ＩｎｙＧａ１-ｙＡｓ　ｔｈｅｒｍｏｐｈｏｔｏｖｏｌｔａｉｃ　ｄｉｏｄｅｓ　ｇｒｏｗｎ　ｏｎ　（１　０　０）' Ｓｏｌａｒ　Ｅｎｅｒｇｙ　Ｍａｔｅｒｉａｌｓ　ａｎｄ　Ｓｏｌａｒ　Ｃｅｌｌｓ Ｖｏｌ．　９２，　Ｎｏ．　９, 20080602, ｐｐ．　１００３-１０１０ *
JPN7012000900; Ｊ．Ｃ．Ｐ．Ｃｈａｎｇ: 'Ｓｔｒａｉｎ　ｒｅｌａｘａｔｉｏｎ　ｏｆ　ｃｏｍｐｏｓｉｔｉｏｎａｌｌｙ　ｇｒａｄｅｄ　ＩｎｘＧａ１-ｘＡｓ　ｂｕｆｆｅｒ　ｌａｙｅｒｓ　ｆｏｒ　ｍｏｄｕｌａｔｉｏｎ-ｄｏｐｅｄ　Ｉｎ０．３Ｇａ０．７' Ａｐｐｌ．　Ｐｈｙｓ．　Ｌｅｔｔ． ６０, 19920302, １１２９-１１３１ *

Also Published As

Publication number Publication date
CN102782195A (zh) 2012-11-14
TW201205870A (en) 2012-02-01
TWI529965B (zh) 2016-04-11
WO2011108519A1 (ja) 2011-09-09
EP2543754A4 (en) 2015-03-25
US20130001645A1 (en) 2013-01-03
JPWO2011108519A1 (ja) 2013-06-27
EP2543754A1 (en) 2013-01-09

Similar Documents

Publication Publication Date Title
Assali et al. Enhanced Sn incorporation in GeSn epitaxial semiconductors via strain relaxation
US8785943B2 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
JP5638198B2 (ja) ミスカット基板上のレーザダイオード配向
Schwaiger et al. Planar semipolar (101¯ 1) GaN on (112¯ 3) sapphire
KR20110018890A (ko) 제ｉｉｉ족 질화물 주형 및 관련된 헤테로구조체, 장치, 및 그들의 제조 방법
JPWO2011093481A1 (ja) 窒化物系化合物半導体基板の製造方法及び窒化物系化合物半導体自立基板
JP2010076967A (ja) 炭化ケイ素基板の製造方法および炭化ケイ素基板
JP2003277193A (ja) エピタキシャル膜付きＳｉＣウエハ及びその製造方法並びにＳｉＣ電子デバイス
JP2003321298A (ja) ＳｉＣ単結晶及びその製造方法，エピタキシャル膜付きＳｉＣウエハ及びその製造方法，並びにＳｉＣ電子デバイス
JP5859423B2 (ja) 半導体エピタキシャル基板及び半導体センサ用基板の製造方法
WO2014053831A1 (en) Semiconductor material
Okumura et al. Formation mechanism of threading-dislocation array in AlN layers grown on 6H-SiC (0001) substrates with 3-bilayer-high surface steps
Mastari et al. SiGe nano-heteroepitaxy on Si and SiGe nano-pillars
Won et al. Influence of growth stress on the surface morphology of N-polar GaN films grown on vicinal C-face SiC substrates
Zheng et al. Epitaxial growth of three dimensionally structured III-V photonic crystal via hydride vapor phase epitaxy
JP5647997B2 (ja) エピタキシャル結晶基板の製造方法、エピタキシャル結晶基板及びそれを用いて製造された半導体デバイス
CN107065058B (zh) 用作太赫兹和红外光偏振调制的薄膜材料及其制备方法
KR101625135B1 (ko) 실리콘 에피택셜 웨이퍼 및 그 제조방법
JP5173441B2 (ja) 化合物半導体成長用基板およびエピタキシャル成長方法
Shojiki et al. Suppression of metastable-phase inclusion in N-polar (0001¯) InGaN/GaN multiple quantum wells grown by metalorganic vapor phase epitaxy
JP6796407B2 (ja) ＳｉＣエピタキシャルウェハの製造方法
JP4696070B2 (ja) エピタキシャル結晶の成長方法
JP2007180270A (ja) 化合物半導体エピタキシャル基板の製造方法
JP6636239B2 (ja) 単結晶ダイヤモンドの製造方法、単結晶ダイヤモンド、単結晶ダイヤモンド基板の製造方法、単結晶ダイヤモンド基板及び半導体デバイス
Krylyuk et al. Faceting control in core-shell GaN micropillars using selective epitaxy

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140611

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140618

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151216

R150 Certificate of patent or registration of utility model

Ref document number: 5859423

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250