JP5853058B2 - 時間−デジタル変換機 - Google Patents
時間−デジタル変換機 Download PDFInfo
- Publication number
- JP5853058B2 JP5853058B2 JP2014122707A JP2014122707A JP5853058B2 JP 5853058 B2 JP5853058 B2 JP 5853058B2 JP 2014122707 A JP2014122707 A JP 2014122707A JP 2014122707 A JP2014122707 A JP 2014122707A JP 5853058 B2 JP5853058 B2 JP 5853058B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time
- delay
- output
- delayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003111 delayed effect Effects 0.000 claims description 135
- 238000005259 measurement Methods 0.000 claims description 78
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 230000001934 delay Effects 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 25
- 230000000630 rising effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/005—Time-to-digital converters [TDC]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Description
一般的な時間―デジタル変換機は多数のディレイセルから構成されたディレイラインを利用する。このような時間―デジタル変換機はディレイラインに開始信号を所定時間程度遅延させながら、中止信号と印加時間との前後を比較する。遅延された開始信号が中止信号より後に印加される場合、該当開始信号の遅延時間が開始信号と中止信号との間の時間差になり、時間―デジタル変換機は前記遅延時間に対応するデジタルコードを出力する。
従来の時間―デジタル変換機は出力するデジタルコードのビット数に比例してディレイラインを構成するディレイセルの数が増加する。その結果、変換しようとする2つの信号間の時間差が長くなるか、或いは高い解像度に時間差を変換しようとする場合、時間―デジタル変換機の出力ビット数が大きくなることにしたがって変換機に要求されるハードウェアが大きく増加されなければならなく、チップ面積及び消費電力量も急激に増加する問題が発生する。
本発明の実施形態は出力ビット数の増加にしたがうチップ面積及び消費電力量の増加を最小化する時間―デジタル変換機を提供することを目的とする。
前記第1時間単位は、前記第2時間単位よりさらに大きくなり得る。
多数の第1ディレイセルが従属接続されて構成され、開始信号を受信して前記第1ディレイセルを通る時毎に前記開始信号を第1遅延時間程度遅延させて出力する第1ディレイラインと、前記第1ディレイセルの出力信号と中止信号とを受信して2つの信号の印加時間を比較する多数の第1時間比較器と、前記第1時間比較器の出力信号を利用して前記多数の第1ディレイセルの出力信号の中で前記中止信号より印加時間が遅くなりながら、前記中止信号との時間差が最も小さい信号を選択するマルチプレクサーと、多数の第2ディレイセルが従属接続されて構成され、前記マルチプレクサーが選択した信号を受信して前記第2ディレイセルを通る時毎に前記マルチプレクサーが選択した信号を第2遅延時間程度遅延させて出力する第2ディレイラインと、多数の第3ディレイセルが従属接続されて構成され、前記中止信号を受信して、前記第3ディレイセルを通る時毎に前記中止信号を第3遅延時間程度遅延させて、出力する第3ディレイラインと、前記第2ディレイセルの出力信号と前記第3ディレイセルの出力信号を受信して、2つの信号の印加時間を比較する多数の第2時間比較器と、を含み、前記第2ディレイセルと前記第3ディレイセルとは、2次元座標平面を構成する各軸に対応し、前記多数の第2時間比較器は、前記2次元座標平面上の2次元座標に対応することができる。
前記出力ロジック部は、前記クロック数に該当するビットに、前記インターフェイス部に含まれたDフリップフロップの数に該当するビットを加え、前記中止信号と前記遅延信号との間の時間差に該当するビットを減算することができる。
本発明の実施形態によれば、出力ビット数の増加にしたがうチップ面積及び消費電力量の増加を最小化することができる。
図1は本発明の一実施形態による時間―デジタル変換機の例示的なブロック図である。
図1に示したように、前記時間―デジタル変換機100は第1測定部110及び第2測定部120を包含することができる。前記第1測定部110は開始信号と中止信号との間の時間差を第1時間単位に測定することができる。前記第2測定部120は中止信号と遅延された開始信号との間の時間差を第2時間単位に測定することができる。
図2に示したように、前記時間―デジタル変換機100は第1測定部110及び第2測定部120を包含することができる。前記第1測定部110は第1ディレイライン111を利用して、開始信号IN1と中止信号IN2との間の時間差を第1時間単位に測定することができる。前記第2測定部120は第2ディレイライン121及び第3ディレイライン122を利用して、中止信号IN2と前記第1ディレイライン111によって遅延された開始信号との間の時間差を第2時間単位に測定することができる。
前記時間比較器(以下、第1時間比較器1121、1122、・・・、112lは第1ディレイセル1111、1112、1113、・・・、111lによって遅延された開始信号の印加時間を中止信号IN2の印加時間と比較してデジタル信号を出力することができる。
図2に図示された第1時間比較器1121、1122、・・・、112lは遅延された開始信号が中止信号より先に印加される場合、論理レベルが1であるデジタル信号を出力し、遅延された開始信号が中止信号より後に印加される場合、論理レベルが0であるデジタル信号を出力するように構成されたが、実施形態にしたがって前記第1時間比較器は遅延された開始信号が中止信号より先に印加されれば、論理レベルが0であるデジタル信号を出力し、遅延された開始信号が中止信号より後に印加されれば、論理レベルが1であるデジタル信号を出力するように構成されることもあり得る。
例えば、図2に示したように、第1番目の第1時間比較器1121は第1番目の第1遅延セル1111の出力信号を受信して中止信号と比較し、第2番目の第1時間比較器1122は第2番目の第1遅延セル1112の出力信号を受信して中止信号と比較し、l番目の第1時間比較器112lはl番目の第1遅延セル111lの出力信号を受信して中止信号と比較することができる。
本発明の一実施形態によれば、前記マルチプレクサー113は論理レベルが0であるデジタル信号を出力する時間比較器が受信した遅延された開始信号の中で最も先ず印加される信号を選択することができる。
図3に示したように、前記マルチプレクサー113は第1ディレイセルの出力信号と、該当ディレイセルの出力信号を受信した第1時間比較器の出力信号を反転させた信号と、該当第1時間比較器の前端に位置した以前に第1時間比較器の出力信号を受信してAND演算する多数のANDゲート1131、1132、1133、・・・、113lを包含することができる。
このような構成に、前記マルチプレクサー113は第1時間比較器1121、1122、・・・、112lの出力信号を利用して多数の第1ディレイセル1111、1112、1113、・・・、111lの出力信号の中で中止信号IN2より印加時間が遅くなりながら、前記中止信号との時間差が最も小さい信号を選択することができる。
図5は本発明の一実施形態による第2測定部120の構成を説明するための例示的な図面である。
図6に示したように、本発明の他の実施形態によれば、第1ディレイセル1111乃至111lは第1サブディレイセル1111a乃至111laと第2サブディレイセル1111b乃至111lbを包含することができる。
また、図6に示したように、前記マルチプレクサー113は第1サブディレイセルの出力信号と、該当第1サブディレイセルに入力される開始信号を受信する第1時間比較器の出力信号Qnを反転させた信号と、該当第1時間比較器の前端に位置した以前に第1時間比較器の出力信号Qn−1を受信してAND演算をする多数のANDゲート1131乃至113lとを包含することができる。
図7に図示された実施形態で、第1ディレイセル1111乃至111lは信号を60ps程度遅延させて出力し、開始信号と中止信号との間の時間差△tは145psであると仮定する。
また、マルチプレクサー113は第1ディレイセル1111乃至111lの出力信号の中で中止信号IN2より印加時間が遅くなりながら、前記中止信号との時間差が最も小さい信号、即ち遅延された開始信号3を選択して第2測定部120に提供することができる。
図8乃至図10に示された実施形態で、第3ディレイセル1221乃至122nは信号を60ps程度遅延させて出力し、第2ディレイセル1211乃至121mは信号を50ps程度遅延させて出力することと仮定する。
その結果、第2測定部120は中止信号IN2と遅延された開始信号3との間の時間差を測定した結果に△t2=40psを提供することができる。
前記出力部130は前記第1測定部110の測定結果△t1と前記第2測定部120の測定結果△t2とに基づいて開始信号IN1と中止信号IN2との間の最終時間差を計算することができる。
図11に示したように、本発明の他の実施形態による時間―デジタル変換機1000は変換部100、クロック数測定部200、インターフェイス部300、及び出力ロジック部400を包含することができる。
前記クロック数測定部200は開始信号と中止信号間とのクロック数を測定することができる。前記インターフェイス部300は前記中止信号を遅延させて遅延信号を出力することができる。前記変換部100は前記中止信号と前記遅延信号との間の時間差を測定してデジタルコードに変換することができる。前記出力ロジック部400は前記クロック数と前記時間差とに基づいて前記開始信号と前記中止信号との間の時間差をデジタルコードに出力することができる。
図12に示したように、一実施形態によれば、前記クロック数測定部200はANDゲート210及びカウンター220を包含することができる。
図13を参照して説明すれば、前記ANDゲート210は開始信号と中止信号とを反転させた信号をAND演算してイネーブル信号を生成することができる。したがって、前記イネーブル信号は開始信号の上昇エッジで上昇し、中止信号の上昇エッジで下降する。
前記出力ロジック部400はカウンター220が出力したクロック数に該当するビットに、インターフェイス部300に含まれたDフリップフロップの数に該当するビットを加え、その後、変換部100が出力した中止信号と遅延信号との間の時間差に該当するデジタルコードを減算する。例えば、図13を参照すれば、前記出力ロジック部400は開始信号と中止信号との間のクロック数に該当する8にDフリップフロップ310、320の個数である2を加えて10を計算し、中止信号と遅延信号との間の時間差に該当する1.65を減算して8.35を出力することができる。
110・・・第1測定部
120・・・第2測定部
130・・・出力部
200・・・クロック数測定部
300・・・インターフェイス部
400・・・出力ロジック部
Claims (26)
- 第1ディレイラインを利用して開始信号と中止信号との間の時間差を第1時間単位に測定する第1測定部と、
第2ディレイライン及び第3ディレイラインを利用して前記中止信号と前記第1ディレイラインによって遅延された開始信号との間の時間差を第2時間単位に測定し、前記第2ディレイラインに含まれた1つのディレイセルの出力信号は、前記第3ディレイラインに含まれた2以上のディレイセルの出力信号と比較される第2測定部と、
前記第1測定部及び前記第2測定部の測定結果に基づいて前記開始信号と前記中止信号との間の最終時間差をデジタルコードに出力する出力部と、
前記第1測定部は、
前記開始信号を受信し、入力信号を前記第1時間単位程度遅延させるディレイセルの多数個が従属連結された第1ディレイラインと、
前記第1ディレイラインのディレイセルによって遅延された開始信号の印加時間を前記中止信号の印加時間と比較してデジタル信号を出力する多数の第1時間比較器と、
前記第1時間比較器が出力したデジタル信号にしたがって前記多数のディレイセルによって遅延された開始信号の中で1つを選択するマルチプレクサーとを含む時間―デジタル変換機。 - 前記第1時間比較器は、
前記ディレイセルによって遅延された開始信号を前記中止信号より先に受信した場合、論理レベルが1であるデジタル信号を出力し、
前記ディレイセルによって遅延された開始信号を前記中止信号より後に受信した場合、論理レベルが0であるデジタル信号を出力する請求項1に記載の時間―デジタル変換機。 - 前記第1時間比較器は、
前記ディレイセルによって遅延された開始信号をデータに受信し、前記中止信号をクロックとして受信したDフリップフロップである請求項2に記載の時間―デジタル変換機。 - 前記マルチプレクサーは、
論理レベルが0であるデジタル信号を出力する第1時間比較器が受信した遅延された開始信号の中で最も先ず印加される信号を選択して前記第2測定部に提供する請求項2に記載の時間―デジタル変換機。 - 前記マルチプレクサーは、
ディレイセルの出力信号と、該当ディレイセルの出力信号を受信した第1時間比較器の出力信号を反転させた信号と、該当第1時間比較器の前端に位置した以前第1時間比較器の出力信号とを受信してAND演算する多数のANDゲートを含む請求項4に記載の時間―デジタル変換機。 - 前記第2測定部は、
前記第1ディレイラインによって遅延された開始信号を受信し、入力信号を第2遅延時間程度遅延させるディレイセルの多数個が従属連結された第2ディレイラインと、
前記中止信号を受信し、入力信号を第3遅延時間程度遅延させるディレイセルの多数個が従属連結された第3ディレイラインと、
前記第2ディレイラインのディレイセルによって遅延された開始信号の印加時間を前記第3ディレイラインのディレイセルによって遅延された中止信号の印加時間と比較してデジタル信号を出力する多数の第2時間比較器と、を含む請求項1に記載の時間―デジタル変換機。 - 前記第2時間単位は、前記第3遅延時間と前記第2遅延の時との間の時間差である請求項6に記載の時間―デジタル変換機。
- 前記第1時間単位は、前記第2時間単位よりさらに大きい請求項1に記載の時間―デジタル変換機。
- 前記多数の第2時間比較器は、
前記第2ディレイラインから出力された1つの遅延された開始信号を前記第3ディレイラインから出力された多数の遅延された中止信号と比較するように構成された請求項6に記載の時間―デジタル変換機。 - 前記第2時間比較器は、
前記第3ディレイラインのディレイセルによって遅延された中止信号を前記第2ディレイラインのディレイセルによって遅延された開始信号より先に受信した場合、論理レベルが1であるデジタル信号を出力し、
前記第3ディレイラインのディレイセルによって遅延された中止信号を前記第2ディレイラインのディレイセルによって遅延された開始信号より後に受信した場合、論理レベルが0であるデジタル信号を出力する請求項6に記載の時間―デジタル変換機。 - 前記第2時間比較器は、
前記第3ディレイラインのディレイセルによって遅延された中止信号をデータに受信し、前記第2ディレイラインのディレイセルによって遅延された開始信号をクロックに受信したDフリップフロップである請求項10に記載の時間―デジタル変換機。 - 前記ディレイセルは、
前記開始信号を前記第1時間単位の一部程度遅延させる第1サブディレイセルと、
前記第1サブディレイセルによって遅延された開始信号を前記第1時間単位の残る程度さらに遅延させる第2サブディレイセルと、を含む請求項1に記載の時間―デジタル変換機。 - 前記マルチプレクサーは、
第1サブディレイセルの出力信号と、該当第1サブディレイセルに入力される開始信号を受信する第1時間比較器の出力信号を反転させた信号と、該当第1時間比較器の前端に位置した以前第1時間比較器の出力信号を受信してAND演算する多数のANDゲートを含む請求項12に記載の時間―デジタル変換機。 - 前記出力部は、
前記第1測定部で測定された開始信号と中止信号との間の時間差で、前記第2測定部で測定された中止信号と第1ディレイラインによって遅延された開始信号との間の時間差を減算して前記最終時間差を計算する計算部を含む請求項1に記載の時間―デジタル変換機。 - 多数の第1ディレイセルが従属接続されて構成され、開始信号を受信して前記第1ディレイセルを通る時毎に前記開始信号を第1遅延時間程度遅延させて出力する第1ディレイラインと、
前記第1ディレイセルの出力信号と中止信号とを受信して2つの信号の印加時間を比較する多数の第1時間比較器と、
前記第1時間比較器の出力信号を利用して前記多数の第1ディレイセルの出力信号の中で前記中止信号より印加時間が遅くなりながら、前記中止信号との時間差が最も小さい信号を選択するマルチプレクサーと、
多数の第2ディレイセルが従属接続されて構成され、前記マルチプレクサーが選択した信号を受信して前記第2ディレイセルを通る時毎に前記マルチプレクサーが選択した信号を第2遅延時間程度遅延させて出力する第2ディレイラインと、
多数の第3ディレイセルが従属接続されて構成され、前記中止信号を受信して、前記第3ディレイセルを通る時毎に前記中止信号を第3遅延時間程度遅延させて、出力する第3ディレイラインと、
前記第2ディレイセルの出力信号と前記第3ディレイセルの出力信号を受信して、2つの信号の印加時間を比較する多数の第2時間比較器と、を含み、
前記第2ディレイラインに含まれた1つの第2ディレイセルの出力信号は、前記第3ディレイラインに含まれた2以上の第3ディレイセルの出力信号と比較される時間―デジタル変換機。 - 前記第1時間比較器は、
前記第1ディレイセルの出力信号をデータに受信し、前記中止信号をクロックに受信し、
前記第1ディレイセルの出力信号を前記中止信号より先に受信すれば、論理レベルが1であるデジタル信号を出力し、
前記第1ディレイセルの出力信号を前記中止信号より後に受信すれば、論理レベルが0であるデジタル信号を出力するDフリップフロップである請求項15に記載の時間―デジタル変換機。 - 前記マルチプレクサーは、
第1ディレイセルの出力信号と、該当第1ディレイセルの出力信号を受信した第1時間比較器の出力信号を反転させた信号と、該当第1時間比較器の前端に位置した以前第1時間比較器の出力信号を受信してAND演算する多数のANDゲートを含む請求項15に記載の時間―デジタル変換機。 - 前記第2時間比較器は、
前記第3ディレイセルの出力信号をデータに受信し、前記第2ディレイセルの出力信号をクロックに受信し、
前記第3ディレイセルの出力信号を前記第2ディレイセルの出力信号より先に受信すれば、論理レベルが1であるデジタル信号を出力し、
前記第3ディレイセルの出力信号を前記第2ディレイセルの出力信号より後に受信すれば、論理レベルが0であるデジタル信号を出力するDフリップフロップである請求項15に記載の時間―デジタル変換機。 - 前記第1ディレイセルは、
前記開始信号を前記第1遅延時間の半分程度遅延させる第1サブディレイセルと、
前記第1サブディレイセルによって遅延された開始信号を前記第1遅延の時間の半分程度さらに遅延させる第2サブディレイセルと、を含む請求項15に記載の時間―デジタル変換機。 - 前記マルチプレクサーは、
第1サブディレイセルの出力信号と、該当第1サブディレイセルに入力される開始信号を受信する第1時間比較器の出力信号を反転させた信号と、該当第1時間比較器の前端に位置した以前第1時間比較器の出力信号を受信して、AND演算する多数のANDゲートを含む請求項19に記載の時間―デジタル変換機。 - 前記第1時間比較器及び前記第2時間比較器の出力信号に基づいて前記開始信号と前記中止信号との間の時間差をデジタルコードに出力する出力部をさらに含む請求項15に記載の時間―デジタル変換機。
- 前記出力部は、サーモメータコード(Thermometer code)をバイナリコード(binary code)に変換するエンコーダーを含む請求項21に記載の時間―デジタル変換機。
- 開始信号と中止信号との間のクロック数を測定するクロック数測定部と、
前記中止信号を遅延させて遅延信号を出力するインターフェイス部と、
前記中止信号と前記遅延信号との間の時間差を測定してデジタルコードに変換する変換部と、
前記クロック数と前記時間差に基づいて前記開始信号と前記中止信号との間の時間差をデジタルコードに出力する出力ロジック部と、を含み、
前記変換部は、
第1ディレイラインを利用して前記中止信号と前記遅延信号との間の時間差を第1時間単位に測定する第1測定部と、
第2ディレイライン及び第3ディレイラインを利用して前記遅延信号と前記第1ディレイラインによって遅延された中止信号との間の時間差を第2時間単位に測定し、前記第2ディレイラインに含まれた1つのディレイセルは、前記第3ディレイラインに含まれた2以上のディレイセルとマッチングされる第2測定部と、
前記第1測定部及び前記第2測定部の測定結果に基づいて前記中止信号と前記遅延信号との間の最終時間差をデジタルコードに出力する出力部とを含み、
前記第1測定部は、
前記開始信号を受信し、入力信号を前記第1時間単位程度遅延させるディレイセルの多数個が従属連結された第1ディレイラインと、
前記第1ディレイラインのディレイセルによって遅延された開始信号の印加時間を前記中止信号の印加時間と比較してデジタル信号を出力する多数の第1時間比較器と、
前記第1時間比較器が出力したデジタル信号にしたがって前記多数のディレイセルによって遅延された開始信号の中で1つを選択するマルチプレクサーとを含む時間―デジタル変換機。 - 前記クロック数測定部は、
前記開始信号と、前記中止信号を反転させた信号をAND演算してイネーブル信号を生成するANDゲートと、
前記イネーブル信号とクロック信号を受信して、前記イネーブル信号が印加される間に入力されたクロックの数をカウンティングするカウンターと、を含む請求項23に記載の時間―デジタル変換機。 - 前記インターフェイス部は、
前記中止信号をデータに受信し、クロック信号をクロックに受信する第1Dフリップフロップと、
前記第1Dフリップフロップの出力信号をデータに受信し、前記クロック信号をクロックに受信して、前記遅延信号を出力する第2Dフリップフロップと、を含む請求項23に記載の時間―デジタル変換機。 - 前記出力ロジック部は、
前記クロック数に該当するビットに、前記インターフェイス部に含まれたDフリップフロップの数に該当するビットを加え、前記中止信号と前記遅延信号との間の時間差に該当するビットを減算する請求項23に記載の時間―デジタル変換機。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130068488A KR101503732B1 (ko) | 2013-06-14 | 2013-06-14 | 시간-디지털 변환기 |
KR10-2013-0068488 | 2013-06-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015002563A JP2015002563A (ja) | 2015-01-05 |
JP5853058B2 true JP5853058B2 (ja) | 2016-02-09 |
Family
ID=52018773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014122707A Active JP5853058B2 (ja) | 2013-06-14 | 2014-06-13 | 時間−デジタル変換機 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9124280B2 (ja) |
JP (1) | JP5853058B2 (ja) |
KR (1) | KR101503732B1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9529336B2 (en) * | 2015-02-25 | 2016-12-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Analog to digital converter compatible with image sensor readout |
EP3096461B1 (en) * | 2015-05-21 | 2020-08-05 | AKADEMIA GORNICZO-HUTNICZA im. Stanislawa Staszica | Method and apparatus for encoding analog signal into time intervals |
US9923570B2 (en) * | 2016-04-12 | 2018-03-20 | Microchip Technology Incorporated | Time-based delay line analog-to-digital converter with variable resolution |
US9678481B1 (en) | 2016-06-17 | 2017-06-13 | Integrated Device Technologies, Inc. | Fractional divider using a calibrated digital-to-time converter |
US9971312B1 (en) * | 2017-07-07 | 2018-05-15 | Qualcomm Incorporated | Pulse to digital converter |
CN114326358B (zh) * | 2021-12-20 | 2024-05-17 | 中国科学院上海光学精密机械研究所 | 一种多链并行分割高精度fpga时间数字转换方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6501706B1 (en) | 2000-08-22 | 2002-12-31 | Burnell G. West | Time-to-digital converter |
US7888973B1 (en) * | 2007-06-05 | 2011-02-15 | Marvell International Ltd. | Matrix time-to-digital conversion frequency synthesizer |
TWI361279B (en) * | 2008-02-01 | 2012-04-01 | Realtek Semiconductor Corp | Time to digital converting circuit and related method thereof |
US8138958B2 (en) * | 2009-01-30 | 2012-03-20 | Auburn University | Vernier ring time-to-digital converters with comparator matrix |
JP5321864B2 (ja) * | 2009-03-10 | 2013-10-23 | 日本電気株式会社 | デジタル位相比較器 |
KR20110113790A (ko) | 2010-04-11 | 2011-10-19 | 인하대학교 산학협력단 | 버니어 지연단을 이용한 시간-디지털 변환기 |
KR101212625B1 (ko) | 2010-07-29 | 2012-12-14 | 연세대학교 산학협력단 | 시간-디지털 컨버터 및 그것의 동작 방법 |
US8193963B2 (en) * | 2010-09-02 | 2012-06-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and system for time to digital conversion with calibration and correction loops |
US8564471B1 (en) * | 2011-01-06 | 2013-10-22 | Marvell International Ltd. | High resolution sampling-based time to digital converter |
KR101202742B1 (ko) | 2011-04-05 | 2012-11-19 | 연세대학교 산학협력단 | 시간-디지털 변환기 및 변환방법 |
-
2013
- 2013-06-14 KR KR1020130068488A patent/KR101503732B1/ko active IP Right Grant
-
2014
- 2014-06-13 JP JP2014122707A patent/JP5853058B2/ja active Active
- 2014-06-16 US US14/305,243 patent/US9124280B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR101503732B1 (ko) | 2015-03-20 |
JP2015002563A (ja) | 2015-01-05 |
KR20140146679A (ko) | 2014-12-29 |
US20140368372A1 (en) | 2014-12-18 |
US9124280B2 (en) | 2015-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5853058B2 (ja) | 時間−デジタル変換機 | |
JP4443616B2 (ja) | 時間デジタル変換回路 | |
JP5106583B2 (ja) | 時間デジタル変換回路、及びその校正方法 | |
US8138958B2 (en) | Vernier ring time-to-digital converters with comparator matrix | |
TWI538402B (zh) | 計數器 | |
CN109143832B (zh) | 一种高精度多通道的时间数字转换器 | |
Sui et al. | A 2.3-ps RMS resolution time-to-digital converter implemented in a low-cost cyclone V FPGA | |
WO2013069173A1 (ja) | 時間差デジタル変換器 | |
CN107819456B (zh) | 一种基于fpga进位链的高精度延时产生器 | |
CN103067016B (zh) | 一种流水线时数转换器及其方法 | |
CN108445735B (zh) | 一种采用延迟链结构的层次式tdc的校正方法 | |
US9166843B2 (en) | Digital pulse width generator and method for generating digital pulse width | |
KR102204827B1 (ko) | 5ps 해상도를 갖는 펄스이동 시간 차 반복회로를 이용한 8비트 2단 시간-디지털 변환기 | |
US9397668B2 (en) | System and method for providing programmable synchronous output delay in a clock generation or distribution device | |
US9964928B2 (en) | Time measuring circuit | |
KR101541175B1 (ko) | 지연선 기반 시간-디지털 변환기 | |
KR101639064B1 (ko) | 이종 샘플링 지연선 기반 시간-디지털 변환기 | |
US9793914B2 (en) | Analog-to-digital converter, electronic device, and method of controlling analog-to-digital converter | |
Katoh et al. | A small chip area stochastic calibration for TDC using ring oscillator | |
Teh et al. | A 14-b, 850fs fully synthesizable stochastic-based branching time-to-digital converter in 65nm CMOS | |
CN110954938B (zh) | 比较器的阈值校正方法、装置和采样电路 | |
JP6382057B2 (ja) | 遅延量測定回路および遅延量測定方法 | |
Tancock et al. | Temperature characterisation of the DSP delay line | |
TWI572146B (zh) | 適用於脈衝縮減法時間量測之偏移時間消除方法及其系統 | |
CN103227639A (zh) | 一种用于时间数字转换器的相位检测电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150630 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150930 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5853058 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |