JP5841506B2 - 半導体集積回路及びそれを備えた無線通信端末 - Google Patents

半導体集積回路及びそれを備えた無線通信端末 Download PDF

Info

Publication number
JP5841506B2
JP5841506B2 JP2012175780A JP2012175780A JP5841506B2 JP 5841506 B2 JP5841506 B2 JP 5841506B2 JP 2012175780 A JP2012175780 A JP 2012175780A JP 2012175780 A JP2012175780 A JP 2012175780A JP 5841506 B2 JP5841506 B2 JP 5841506B2
Authority
JP
Japan
Prior art keywords
resistance
input terminal
operational amplifier
control signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012175780A
Other languages
English (en)
Other versions
JP2014036293A (ja
Inventor
五十嵐　豊
豊 五十嵐
勇作 勝部
勇作 勝部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012175780A priority Critical patent/JP5841506B2/ja
Priority to US13/931,894 priority patent/US9160281B2/en
Priority to CN201310350191.XA priority patent/CN103580633B/zh
Publication of JP2014036293A publication Critical patent/JP2014036293A/ja
Priority to US14/857,615 priority patent/US20160006477A1/en
Application granted granted Critical
Publication of JP5841506B2 publication Critical patent/JP5841506B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45336—Indexing scheme relating to differential amplifiers the AAC comprising one or more resistors as feedback circuit elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45591—Indexing scheme relating to differential amplifiers the IC comprising one or more potentiometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Description

本発明は、半導体集積回路及びそれを備えた無線通信端末に関する。
無線通信端末には、フィルタとしての機能を有する増幅回路が設けられている。例えば、非特許文献１には、増幅回路を含む装置が開示されている。
H.-H. Nguyen et al, "84 dB 5.2 mA digitally-controlled variable gain amplifier", Electronics Letters, 2008, Vol.44, No.5, pp.344-345 Aarno Parssinen, "DIRECT CONVERSION RECEIVERS IN WIDE-BAND SYSTEMS", Kluwer Academic Publishers, pp.76-103
本願の発明者等は、無線通信端末等に用いられる半導体集積回路の開発に際し、様々な課題を見出した。本願で開示される各実施の形態は、例えば、無線通信端末に好適な半導体集積回路を提供する。さらに詳細な特徴は、本明細書の記述及び添付図面によって明らかにされる。
本明細書に開示される一つの態様は、半導体集積回路を含み、当該半導体集積回路は、制御信号に応じた電流経路及び迂回経路を設定する可変抵抗部を有する。
前記一実施の形態によれば、良質な半導体集積回路及びそれを備えた無線通信端末を提供することができる。
実施の形態１にかかる無線通信端末の一例を示す外観図である。 実施の形態１にかかる無線通信端末の一例を示す外観図である。 実施の形態１にかかる無線通信端末の内部構成の一例を示すブロック図である。 実施の形態１にかかる反転増幅回路の構成例を示すブロック図である。 実施の形態１にかかるプログラマブル電圧電流変換器ＰＶＩＣ１の構成例を示す回路図である。 実施の形態１にかかるプログラマブル電圧電流変換器ＰＶＩＣ１に設けられた複数のスイッチ素子のそれぞれの導通状態と反転増幅回路の電圧利得との関係を示す図である。 実施の形態２にかかる反転増幅回路の構成例を示すブロック図である。 実施の形態２にかかるプログラマブル電圧電流変換器ＰＶＩＣ２の構成例を示す回路図である。 Ｔ型抵抗減衰器を示す回路図である。 π型抵抗減衰器を示す回路図である。 実施の形態２にかかるプログラマブル電圧電流変換器ＰＶＩＣ２に設けられた複数のスイッチ素子のそれぞれの導通状態と反転増幅回路の電圧利得との関係を示す図である。 実施の形態２にかかるプログラマブル電圧電流変換器ＰＶＩＣ２の等価回路を示す図である。 実施の形態２にかかるプログラマブル電圧電流変換器ＰＶＩＣ２の等価回路を示す図である。 実施の形態２にかかるプログラマブル電圧電流変換器ＰＶＩＣ２の等価回路を示す図である。 実施の形態２にかかるプログラマブル電圧電流変換器ＰＶＩＣ２の等価回路を示す図である。 実施の形態２にかかるプログラマブル電圧電流変換器ＰＶＩＣ２の等価回路を示す図である。 実施の形態２にかかるプログラマブル電圧電流変換器ＰＶＩＣ２の等価回路を示す図である。 実施の形態２にかかるプログラマブル電圧電流変換器ＰＶＩＣ２の効果を説明するための図である。 実施の形態３にかかる反転増幅回路の構成例を示すブロック図である。 実施の形態３にかかるプログラマブル電圧電流変換器ＰＶＩＣ３の構成例を示す回路図である。 実施の形態４にかかる反転増幅回路の構成例を示すブロック図である。 実施の形態４にかかるプログラマブル電圧電流変換器ＰＶＩＣ４の構成例を示す回路図である。 実施の形態に至る前の構想にかかる反転増幅回路１０の構成例を示す図である。 実施の形態に至る前の構想にかかる反転増幅回路２０の構成例を示す図である。 プログラマブル電圧電流変換器ＰＶＩＣ２０に設けられた複数のスイッチ素子のそれぞれの導通状態と反転増幅回路の電圧利得との関係を示す図である。
＜発明者らによる事前検討＞
実施の形態の説明をする前に、本発明者等が事前検討した内容について説明する。
以前から、無線通信端末等に搭載される無線信号処理回路では、複数の機能ブロック（信号を増幅する増幅器、信号の周波数を変換するミキサ、信号の所望の帯域のみ通過させるフィルタなど）がそれぞれ個別部品として設けられていた。しかしながら、近年の半導体技術の向上により、無線信号処理回路を構成する複数の機能ブロックの多くを、１つの半導体チップへ内蔵することが可能となってきている。さらに、複数の無線アクセスシステムに対応可能な無線信号処理回路が携帯電話向け等で一般化してきている。このような１つ或いは数個の半導体チップに内蔵された無線信号処理回路は、アンテナから受信した高周波信号を高い品質（低雑音、高線形性、所望以外の帯域の信号を抑圧等）でより低い周波数帯の信号に変換する。
無線信号処理回路を低コストで実現するためには、無線信号処理回路を構成する複数の機能ブロックの多くを１つの半導体チップへ内蔵する必要がある。この目的に対する障害の一つに所望以外の帯域の信号を抑圧するフィルタ回路の半導体チップへの内蔵化が挙げられる。一般に、このフィルタ回路は、ＳＡＷ（Surface Acoustic Wave）フィルタ、誘電体フィルタなどを用いて構成されており、所望以外の帯域に存在する信号を抑圧する。しかし、ＳＡＷフィルタや誘電体フィルタは、その構成から、半導体チップへ内蔵することができない。
個別部品からなる無線信号処理回路は、スーパーヘテロダイン方式で構成されており、ＳＡＷフィルタや誘電体フィルタを必要とするが、これらは半導体チップへ内蔵することができない。そのため、半導体で製造する無線信号処理回路をスーパーヘテロダイン方式で構成すると、半導体チップ外部にＳＡＷフィルタや誘電体フィルタを外付けすることになる。その結果、部品点数、実装面積が増大してしまう。
そこで、半導体チップ間の部品定数の絶対値はばらつくが、１つの半導体チップ内での部品定数の相対値は高精度で一致するという半導体回路の長所を利用し、ＳＡＷフィルタや誘電体フィルタを必要としない無線信号処理回路方式が提案されている。この方式には、例えば、ゼロＩＦ方式、低ＩＦ方式等がある。いずれの方式も外付けのＳＡＷフィルタや誘電体フィルタが不要であり、所望の帯域以外の帯域に存在する信号の抑圧は半導体へ内蔵可能なフィルタによって行われる。ただし、無線方式、或いはシステム的要求によっては、一部のフィルタを外付けにする必要が生ずることもある。
ゼロＩＦ方式や低ＩＦ方式などの基本原理は、例えば、非特許文献２を参照されたい。ゼロＩＦ方式、低ＩＦ方式には、１つの信号をＩ成分とＱ成分の２つの成分に分解して処理するという共通の動作的な特徴がある。同一の周波数で９０度位相の異なる２つの局部発振信号（局発信号）と、アンテナ等によって受信された無線信号とを直交ミキサに入力することにより、当該アンテナ等によって受信された無線信号はＩ成分とＱ成分に分解される。
なお、無線信号処理回路は、上記した直交ミキサの後段に、当該直交ミキサの出力結果を増幅する増幅回路、当該増幅回路の出力信号を減衰することにより当該増幅回路を線形動作範囲内で動作させるアッテネータ（減衰器）、及び、所望のチャネル帯域のみを通過させるチャネルフィルタを少なくとも備える。
このような半導体技術を参考にして、図２２及び図２３に示す回路を検討した。図２２は、実施の形態に至る前の構想にかかる反転増幅回路（半導体集積回路）１０の構成例を示す図である。図２３は、実施の形態に至る前の構想にかかる反転増幅回路（半導体集積回路）２０の構成例を示す図である。これら反転増幅回路１０，２０は、無線信号処理回路の一部に用いられる。
＜実施の形態に至る前の構想にかかる反転増幅回路１０＞
最初に、図２２に示す反転増幅回路１０を説明する。反転増幅回路１０は、入力端子ＩＮＴ，ＩＮＢに供給されたミキサ（不図示）の出力結果Ｖｉｎを増幅し、増幅結果Ｖｏｕｔを出力端子ＯＵＴＴ，ＯＵＴＢから出力する回路である。
図２２に示す反転増幅回路１０は、演算増幅器（増幅回路）ＯＰＡ、帰還抵抗ＲＦＢＴ，ＲＦＢＢ、及び、電圧電流変換器ＰＶＩＣ１０を備える。
電圧電流変換器ＰＶＩＣ１０の入力端子ＩＴ，ＩＢはそれぞれ反転増幅回路１０の入力端子ＩＮＴ，ＩＮＢに接続される。電圧電流変換器ＰＶＩＣ１０の出力端子ＯＴ，ＯＢはそれぞれ演算増幅器ＯＰＡの反転入力端子，非反転入力端子に接続される。演算増幅器ＯＰＡの非反転出力端子，反転出力端子はそれぞれ反転増幅回路１０の出力端子ＯＵＴＴ，ＯＵＴＢに接続される。帰還抵抗ＲＦＢＴは、演算増幅器ＯＰＡの非反転出力端子及び反転入力端子間に設けられる。帰還抵抗ＲＦＢＢは、演算増幅器ＯＰＡの反転出力端子及び非反転入力端子間に設けられる。
電圧電流変換器ＰＶＩＣ１０は、抵抗素子Ｒ１０１Ｔ，Ｒ１０1Ｂを有する。電圧電流変換器ＰＶＩＣ１０において、抵抗素子Ｒ１０１Ｔは入力端子ＩＴと出力端子ＯＴとの間に設けられる。抵抗素子Ｒ１０１Ｂは入力端子ＩＢと出力端子ＯＢとの間に設けられる。
なお、以下では、抵抗素子Ｒ１０１Ｔ，Ｒ１０１Ｂのそれぞれの抵抗値がＲ１である場合を例に説明する。
続いて、図２２に示す反転増幅回路１０の詳細な動作を説明する。
電圧電流変換器ＰＶＩＣ１０の出力端子ＯＴ，ＯＢは、それぞれ、帰還抵抗ＲＦＢＴ，ＲＦＢＢによって負帰還がかけられた演算増幅器ＯＰＡの非反転入力端子及び反転入力端子に接続されている。したがって、電圧電流変換器ＰＶＩＣ１０の出力端子ＯＴ，ＯＢは、同じ電位を示す。
このとき、電圧電流変換器ＰＶＩＣ１０の出力電流Ｉｉｎ１０は、電圧電流変換器ＰＶＩＣ１０から演算増幅器ＯＰＡに向けて流れる電流を正の電流とすると、以下の式（１）のように表される。
Ｉｉｎ１０＝ＩＯＴ−ＩＯＢ＝（ＶＩＮＴ−ＶＩＮＢ）／Ｒ１ ・・・（１）
なお、ＩＯＴ，ＩＯＢは、それぞれ電圧電流変換器ＰＶＩＣ１０の出力端子ＯＴ，ＯＢに流れる電流を示す。ＶＩＮＴ，ＶＩＮＢは、それぞれ反転増幅回路１０の入力端子ＩＮＴ，ＩＮＢの電位を示す。
この電流Ｉｉｎ１０は、帰還抵抗ＲＦＢＴ，ＲＦＢＢにより電圧に変換された後、出力端子ＯＵＴＴ，ＯＵＴＢから出力される。したがって、電圧電流変換器ＰＶＩＣ１０を備えた反転増幅回路１０の電圧利得Ｇ１０は、以下の式（２）のように表される。
Ｇ１０＝（ＶＯＵＴＴ−ＶＯＵＴＢ）／（ＶＩＮＴ−ＶＩＮＢ）
＝−Ｉｉｎ１０×Ｒ２／（ＶＩＮＴ−ＶＩＮＢ）
＝−Ｒ２／Ｒ１ ・・・（２）
なお、ＶＯＵＴＴ，ＶＯＵＴＢは、それぞれ出力端子ＯＵＴＴ，ＯＵＴＢの電位を示す。
＜実施の形態に至る前の構想にかかる反転増幅回路２０＞
次に、図２３に示す反転増幅回路２０を説明する。反転増幅回路２０は、図２２に示す反転増幅回路１０と比較して、電圧電流変換器ＰＶＩＣ１０に代えて、プログラマブル電圧電流変換器（可変抵抗部）ＰＶＩＣ２０を備える。反転増幅回路２０のその他の回路構成及び動作については、反転増幅回路１０と同様であるため、その説明を省略する。
プログラマブル電圧電流変換器ＰＶＩＣ２０は、反転増幅回路２０の電圧利得をプログラマブルに制御する。例えば、プログラマブル電圧電流変換器ＰＶＩＣ２０は、反転増幅回路２０の増幅結果Ｖｏｕｔをプログラマブルに減衰して当該反転増幅回路２０を線形動作範囲内で動作させている。
プログラマブル電圧電流変換器ＰＶＩＣ２０は、抵抗素子Ｒ２０１Ｔ〜Ｒ２０４Ｔ，Ｒ２０１Ｂ〜Ｒ２０４Ｂ及びスイッチ素子Ｓ２０１Ｔ〜Ｓ２０４Ｔ，Ｒ２０１Ｂ〜Ｒ２０４Ｂを有する。
プログラマブル電圧電流変換器ＰＶＩＣ２０において、抵抗素子Ｒ２０１Ｔ〜Ｒ２０４Ｔは入力端子ＩＴと出力端子ＯＴとの間に並列に設けられる。スイッチ素子Ｓ２０１Ｔ〜Ｓ２０４は、それぞれ抵抗素子Ｒ２０１Ｔ〜Ｒ２０４Ｔに直列に接続される。抵抗素子Ｒ２０１Ｂ〜Ｒ２０１Ｂは入力端子ＩＢと出力端子ＯＢとの間に並列に設けられる。スイッチ素子Ｓ２０１Ｂ〜Ｓ２０４Ｂは、それぞれ抵抗素子Ｒ２０１Ｂ〜Ｒ２０４Ｂに直列に接続される。
なお、以下では、抵抗素子Ｒ２０１Ｔ，Ｒ２０１Ｂのそれぞれの抵抗値がＲ１、抵抗素子Ｒ２０２Ｔ，Ｒ２０２Ｂのそれぞれの抵抗値が２Ｒ１、抵抗素子Ｒ２０３Ｔ，Ｒ２０３Ｂのそれぞれの抵抗値が４Ｒ１、抵抗素子Ｒ２０４Ｔ，Ｒ２０４Ｂのそれぞれの抵抗値が８Ｒ１である場合を例に説明する。
プログラマブル電圧電流変換器ＰＶＩＣ２０は、制御回路（不図示）からの制御信号に基づいてスイッチ素子Ｓ２０１Ｔ〜Ｓ２０４Ｔ，Ｓ２０１Ｂ〜Ｓ２０４Ｂのそれぞれの導通状態を制御することにより、入力端子ＩＴと出力端子ＯＴとの間の合成抵抗、及び、入力端子ＩＢと出力端子ＯＢとの間の合成抵抗、をプログラマブルに制御する。それにより、反転増幅回路２０は、入力電圧Ｖｉｎを所望の電圧利得で増幅して増幅結果Ｖｏｕｔとして出力することができる。その結果、反転増幅回路２０は、例えば、増幅結果Ｖｏｕｔを減衰して線形動作範囲内で動作することができる。
続いて、図２３に示す反転増幅回路２０の詳細な動作を説明する。
各スイッチ素子Ｓ２０１Ｔ〜Ｓ２０４Ｔ，Ｓ２０１Ｂ〜Ｓ２０４Ｂは、例えば、ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）やＪＦＥＴ（Junction Field Effect Transistor）等のＦＥＴ（Field Effect Transistor）によって構成される。したがって、スイッチ素子Ｓ２０１Ｔ〜Ｓ２０４Ｔ，Ｓ２０１Ｂ〜Ｓ２０４Ｂのそれぞれのオン抵抗は、以下の式（３）を満たすように調整されることが好ましい。それにより、素子ばらつきや温度特性等の影響が軽減される。
ＲＳ２０４＝２×ＲＳ２０３＝４×ＲＳ２０２＝８×ＲＳ２０１・・・（３）
なお、ＲＳ２０１〜ＲＳ２０４は、それぞれスイッチ素子Ｓ２０１Ｔ〜Ｓ２０４Ｔのオン抵抗を示すとともに、それぞれスイッチ素子Ｓ２０１Ｂ〜Ｓ２０４Ｂのオン抵抗を示す。
図２４は、プログラマブル電圧電流変換器ＰＶＩＣ２０に設けられた複数のスイッチ素子のそれぞれの導通状態と反転増幅回路２０の電圧利得との関係を示す図である。
まず、スイッチ素子Ｓ２０１Ｔ，Ｓ２０１Ｂがオン（ｓｈｏｒｔ）、かつ、それ以外のスイッチ素子がオフ（ｏｐｅｎ）の場合、プログラマブル電圧電流変換器ＰＶＩＣ２０の電圧電流変換利得ｇｍ２０は、図２２に示す電圧電流変換器ＰＶＩＣ１０の電圧電流変換利得ｇｍ１０と同じ１／Ｒ１となる。また、このときの反転増幅回路２０の電圧利得Ｇ２０は、反転増幅回路１０の電圧利得Ｇ１０と同じ２０×ｌｏｇ１０（｜Ｇ２０｜）ｄＢとなる。
次に、スイッチ素子Ｓ２０２Ｔ，Ｓ２０２Ｂがオン（ｓｈｏｒｔ）、かつ、それ以外のスイッチ素子がオフ（ｏｐｅｎ）の場合、プログラマブル電圧電流変換器ＰＶＩＣ２０の電圧電流変換利得ｇｍ２０は１／（２Ｒ１）となる。つまり、電圧電流変換利得ｇｍ２０は、電圧電流変換利得ｇｍ１０の１／２になる。また、このときの反転増幅回路２０の電圧利得Ｇ２０は、２０×ｌｏｇ１０（｜Ｇ２０｜／２）ｄＢとなる。つまり、このときの反転増幅回路２０の電圧利得Ｇ２０は、反転増幅回路１０の電圧利得Ｇ１０よりも約６ｄＢ減衰する。
次に、スイッチ素子Ｓ２０３Ｔ，Ｓ２０３Ｂがオン（ｓｈｏｒｔ）、かつ、それ以外のスイッチ素子がオフ（ｏｐｅｎ）の場合、プログラマブル電圧電流変換器ＰＶＩＣ２０の電圧電流変換利得ｇｍ２０は１／（４Ｒ１）となる。つまり、電圧電流変換利得ｇｍ２０は、電圧電流変換利得ｇｍ１０の１／４になる。また、このときの反転増幅回路２０の電圧利得Ｇ２０は、２０×ｌｏｇ１０（｜Ｇ２０｜／４）ｄＢとなる。つまり、このときの反転増幅回路２０の電圧利得Ｇ２０は、反転増幅回路１０の電圧利得Ｇ１０よりも約１２ｄＢ減衰する。
次に、スイッチ素子Ｓ２０４Ｔ，Ｓ２０４Ｂがオン（ｓｈｏｒｔ）、かつ、それ以外のスイッチ素子がオフ（ｏｐｅｎ）の場合、プログラマブル電圧電流変換器ＰＶＩＣ２０の電圧電流変換利得ｇｍ２０は１／（８Ｒ１）となる。つまり、電圧電流変換利得ｇｍ２０は、電圧電流変換利得ｇｍ１０の１／８になる。また、このときの反転増幅回路２０の電圧利得Ｇ２０は、２０×ｌｏｇ１０（｜Ｇ２０｜／８）ｄＢとなる。つまり、このときの反転増幅回路２０の電圧利得Ｇ２０は、反転増幅回路１０の電圧利得Ｇ１０よりも約１８ｄＢ減衰する。
このように、プログラマブル電圧電流変換器ＰＶＩＣ２０を備えた反転増幅回路２０は、プログラマブルに電圧利得を制御することができる。
しかしながら、図２３に示す反転増幅回路２０では、プログラマブル電圧電流変換器ＰＶＩＣ２０に設けられた複数のスイッチ素子のそれぞれの導通状態の切り替わりに応じて演算増幅器ＯＰＡの両入力端子からプログラマブル電圧電流変換器ＰＶＩＣ２０を見たインピーダンスが変化してしまう。そのため、図２３に示す反転増幅回路２０では、帰還信号の位相回転により増幅結果Ｖｏｕｔの周波数特性が意図せず変化してしまう、という問題があった。さらに、図２３に示す反転増幅回路２０では、前段の増幅回路（不図示）から見たインピーダンスの変化により当該前段の増幅回路の電圧利得が意図せず変化してしまう、という問題があった。
以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
＜実施の形態１＞
まず、図１Ａ及び図１Ｂを参照して、本実施の形態にかかる反転増幅回路（半導体集積回路）が適用される電子機器として好適な無線通信端末の概要について説明する。図１Ａ及び図１Ｂは、無線通信端末５００の構成例を示す外観図である。なお、図１Ａ及び図１Ｂでは、無線通信端末５００がスマートフォンである場合について示している。しかしながら、無線通信端末５００は、フューチャーフォン(例えば、折り畳み式の携帯電話端末)、携帯ゲーム端末、タブレットＰＣ(Personal Computer)、ノートＰＣ等のその他の無線通信端末であってもよい。また、当然のことながら、本実施の形態にかかる反転増幅回路（半導体集積回路）は、無線通信端末以外に適用することも可能である。
図１Ａは、無線通信端末５００を形成する筐体５０１の一方の主面(前面)を示している。筐体５０１の前面には、ディスプレイデバイス５０２、タッチパネル５０３、幾つかの操作ボタン５０４、及び、カメラデバイス５０５が配置されている。一方、図１Ｂは、筐体５０１の他方の主面(背面)を示している。筐体５０１の背面には、カメラデバイス５０６が配置されている。
ディスプレイデバイス５０２は、ＬＣＤ(Liquid Crystal Display)やＯＬＥＤ(Organic Light-Emitting Diode)ディスプレイ等であり、その表示面が筐体５０１の前面に位置するように配置されている。タッチパネル５０３は、ディスプレイデバイス５０２の表示面を覆うように配置されるか、或いはディスプレイデバイス５０２の裏面側に配置され、ユーザーによる表示面への接触位置を検知する。つまり、ユーザーは、指や専用のペン(一般に、スタイラスと呼称される)等でディスプレイデバイス５０２の表示面に触れることで、無線通信端末５００を直感的に操作することができる。また、操作ボタン５０４は、無線通信端末５００に対する補助的な操作に用いられる。なお、無線通信端末によっては、このような操作ボタンが設けられないこともある。
カメラデバイス５０６は、そのレンズユニットが筐体５０１の背面に位置するように配置されたメインカメラである。一方、カメラデバイス５０５は、そのレンズユニットが筐体５０１の前面に位置するように配置されたサブカメラである。なお、無線通信端末によっては、このようなサブカメラが設けられないこともある。
続いて、図２を参照して、本実施の形態にかかる無線通信端末５００の内部構成を説明する。図２は、本実施の形態にかかる無線通信端末５００の内部構成の一例を示すブロック図である。図２に示すように、無線通信端末５００は、アプリケーションプロセッサ６０１、ベースバンドプロセッサ６０２、ＲＦ（Radio Frequency）サブシステム６０３、メモリ６０４、バッテリ６０５、パワーマネジメントＩＣ（ＰＭＩＣ：Power Management Integrated Circuit）６０６、表示部６０７、カメラ部６０８、操作入力部６０９、オーディオＩＣ６１０、マイク６１１、及び、スピーカ６１２を含む。
アプリケーションプロセッサ６０１は、メモリ６０４に格納されたプログラムを読み出して、無線通信端末５００の各種機能を実現するための処理を行う。例えば、アプリケーションプロセッサ６０１は、メモリ６０４からＯＳ（Operating System）プログラムを実行すると共に、このＯＳプログラムを動作基板とするアプリケーションプログラムを実行する。
ベースバンドプロセッサ６０２は、無線通信端末５００が送受信するデータに対して符号化（例えば、畳み込み符号やターボ符号等の誤り訂正符号化）処理又は復号化処理等を含むベースバンド処理を行う。より具体的には、ベースバンドプロセッサ６０２は、送信データをアプリケーションプロセッサ６０１から受け取り、受け取った送信データに対して符号化処理を施して、ＲＦサブシステム６０３に送信する。また、ベースバンドプロセッサ６０２は、ＲＦサブシステム６０３から受信データを受け取り、受け取った受信データに対して復号化処理を施してアプリケーションプロセッサ６０１に送信する。
ＲＦサブシステム６０３は、無線通信端末５００が送受信するデータに対する変調処理又は復調処理を行う。より具体的には、ＲＦサブシステム６０３は、ベースバンドプロセッサ６０２から受け取った送信データを搬送波により変調処理して送信信号を生成し、アンテナを介して送信信号を出力する。また、ＲＦサブシステム６０３は、アンテナを介して受信信号を受信し、受信信号を搬送波により復調処理して受信データを生成し、当該受信データをベースバンドプロセッサ６０２に送信する。
メモリ６０４は、アプリケーションプロセッサ６０１により利用されるプログラム及びデータを格納する。また、メモリ６０４は、電源が遮断されても記憶したデータを保持する不揮発性メモリと、電源が遮断された場合に記憶したデータがクリアされる揮発性メモリを含む。
バッテリ６０５は、電池であり、無線通信端末５００が外部電源によらずに動作する場合に利用される。なお、無線通信端末５００は、外部電源が接続されている場合においてもバッテリ６０５の電源を利用してもよい。また、バッテリ６０５としては、二次電池を利用することが好ましい。
パワーマネジメントＩＣ６０６は、バッテリ６０５又は外部電源から内部電源を生成する。この内部電源は、無線通信端末５００の各ブロックに与えられる。このとき、パワーマネジメントＩＣ６０６は、内部電源の供給を受けるブロック毎に内部電源の電圧を制御する。パワーマネジメントＩＣ６０６は、アプリケーションプロセッサ６０１からの指示に基づき内部電源の電圧制御を行う。さらに、パワーマネジメントＩＣ６０６は、ブロック毎に内部電源の供給と遮断とを制御することもできる。また、パワーマネジメントＩＣ６０６は、外部電源の供給がある場合、バッテリ６０５への充電制御も行う。
表示部６０７は、例えば、液晶表示装置であって、アプリケーションプロセッサ６０１における処理に従い様々な画像を表示する。表示部６０７において表示される画像には、ユーザーが無線通信端末５００に動作指示を与えるユーザーインタフェース画像、カメラ画像、動画等が表される。
カメラ部６０８は、アプリケーションプロセッサからの指示に従い、画像を取得する。操作入力部６０９は、ユーザーが操作して無線通信端末５００に操作指示を与えるユーザーインタフェースである。オーディオＩＣ６１０は、アプリケーションプロセッサ６０１から送信される音声データをデコードしてスピーカ６１２を駆動すると共に、マイク６１１から得た音声情報をエンコードして音声データを生成し、当該音声データをアプリケーションプロセッサ６０１に出力する。
＜実施の形態１にかかる反転増幅回路１の構成例＞
図３は、実施の形態１にかかる反転増幅回路（半導体集積回路）１の構成例を示す図である。本実施の形態にかかる反転増幅回路１は、複数のスイッチ素子のそれぞれの導通状態をプログラマブルに切り替えることにより、所望の電圧電流変換利得の電流を流す電流経路を設定するとともに、当該電圧電流変換利得に基づき不要となった電流を迂回させる迂回経路を設定するプログラマブル電圧電流変換器を備える。それにより、本実施の形態にかかる反転増幅回路１は、プログラマブル電圧電流変換器の入出力インピーダンスの変動を抑制して、精度の高い増幅結果Ｖｏｕｔを出力することができる。以下、具体的に説明する。なお、図３に示す反転増幅回路１は、例えば、図２に示す無線通信端末５００内のＲＦサブシステム６０３に適用される。
図３に示す反転増幅回路１は、演算増幅器（増幅回路）ＯＰＡ、帰還抵抗（第１帰還抵抗）ＲＦＢＴ、帰還抵抗（第２帰還抵抗）ＲＦＢＢ、及び、プログラマブル電圧電流変換器（可変抵抗部）ＰＶＩＣ１を備える。
反転増幅回路１は、入力端子（第１及び第２外部入力端子）ＩＮＴ，ＩＮＢに供給されたミキサ（不図示）の出力結果Ｖｉｎを増幅し、増幅結果（差動増幅信号）Ｖｏｕｔを出力端子ＯＵＴＴ，ＯＵＴＢから出力する。プログラマブル電圧電流変換器ＰＶＩＣ１は、内部の合成抵抗をプログラマブルに切り替えることにより、反転増幅回路１の電圧利得を制御している。それにより、プログラマブル電圧電流変換器ＰＶＩＣ１は、例えば、反転増幅回路１の増幅結果Ｖｏｕｔをプログラマブルに減衰して当該反転増幅回路１を線形動作範囲内で動作させている。
プログラマブル電圧電流変換器ＰＶＩＣ１の入力端子ＩＴ，ＩＢはそれぞれ反転増幅回路１の入力端子ＩＮＴ，ＩＮＢに接続される。プログラマブル電圧電流変換器ＰＶＩＣ１の出力端子ＯＴ，ＯＢはそれぞれ演算増幅器ＯＰＡの反転入力端子，非反転入力端子に接続される。演算増幅器ＯＰＡの非反転出力端子，反転出力端子はそれぞれ反転増幅回路１の出力端子ＯＵＴＴ，ＯＵＴＢに接続される。帰還抵抗ＲＦＢＴは、演算増幅器ＯＰＡの非反転出力端子及び反転入力端子間に設けられる。帰還抵抗ＲＦＢＢは、演算増幅器ＯＰＡの反転出力端子及び非反転入力端子間に設けられる。
本実施の形態では、帰還抵抗ＲＦＢＴ，ＲＦＢＢのそれぞれの抵抗値がＲ２である場合を例に説明する。
図４は、プログラマブル電圧電流変換器ＰＶＩＣ１の具体的な構成例を示す回路図である。プログラマブル電圧電流変換器ＰＶＩＣ１は、抵抗素子（第１抵抗素子）Ｒ１１Ｔ〜Ｒ１４Ｔ、抵抗素子（第２抵抗素子）Ｒ１１Ｂ〜Ｒ１４Ｂ、抵抗素子（第３抵抗素子）Ｒ２１Ｔ〜Ｒ２３Ｔ，Ｒ２１Ｂ〜Ｒ２３Ｂ、スイッチ素子（第１スイッチ素子）Ｓ１１Ｔ〜Ｓ１４Ｔ、スイッチ素子（第２スイッチ素子）Ｓ１１Ｂ〜Ｓ１４Ｂ、及び、スイッチ素子（第３スイッチ素子）Ｓ２１Ｔ〜Ｓ２３Ｔ，Ｓ２１Ｂ〜Ｓ２３Ｂを有する。
抵抗素子Ｒ１１Ｔ〜Ｒ１４Ｔのそれぞれの一端は、入力端子ＩＴに接続される。抵抗素子Ｒ１１Ｔ〜Ｒ１４Ｔのそれぞれの他端は、スイッチ素子Ｓ１１Ｔ〜Ｓ１４Ｔのそれぞれの第１端子にそれぞれ接続される。スイッチ素子Ｓ１１Ｔ〜Ｓ１４Ｔのそれぞれの第２端子は、ノードＮ１１Ｔを介して出力端子ＯＴに接続される。スイッチ素子Ｓ１１Ｔ〜Ｓ１３Ｔのそれぞれの第３端子は、ノード（共通ノード）Ｎ１２に接続される。抵抗素子Ｒ１１Ｂ〜Ｒ１４Ｂのそれぞれの一端は、入力端子ＩＢに接続される。抵抗素子Ｒ１１Ｂ〜Ｒ１４Ｂのそれぞれの他端は、スイッチ素子Ｓ１１Ｂ〜Ｓ１４Ｂのそれぞれの第１端子にそれぞれ接続される。スイッチ素子Ｓ１１Ｂ〜Ｓ１４Ｂのそれぞれの第２端子は、ノードＮ１１Ｂを介して出力端子ＯＢに接続される。スイッチ素子Ｓ１１Ｂ〜Ｓ１３Ｂのそれぞれの第３端子は、ノード（共通ノード）Ｎ１２に接続される。
抵抗素子Ｒ２１Ｔ，Ｒ２１Ｂは、出力端子ＯＴ，ＯＢ間に直列に接続される。抵抗素子Ｒ２２Ｔ，Ｒ２２Ｂは、抵抗素子Ｒ２１Ｔ，Ｒ２１Ｂに並列に接続される。抵抗素子Ｒ２３Ｔ，Ｒ２３Ｂは、抵抗素子Ｒ２１Ｔ，Ｒ２１Ｂに並列に接続される。スイッチ素子Ｓ２１Ｔ，Ｓ２１Ｂは、抵抗素子Ｒ２１Ｔ，Ｒ２１Ｂに直列に接続される。スイッチ素子Ｓ２２Ｔ，Ｓ２２Ｂは、抵抗素子Ｒ２２Ｔ，Ｒ２２Ｂに直列に接続される。スイッチ素子Ｓ２３Ｔ，Ｓ２３Ｂは、抵抗素子Ｒ２３Ｔ，Ｒ２３Ｂに直列に接続される。
本実施の形態では、抵抗素子Ｒ１１Ｔ，Ｒ１１Ｂのそれぞれの抵抗値が２Ｒ１、抵抗素子Ｒ１２Ｔ，Ｒ１２Ｂのそれぞれの抵抗値が４Ｒ１、抵抗素子Ｒ１３Ｔ，Ｒ１３Ｂのそれぞれの抵抗値が８Ｒ１、抵抗素子Ｒ１４Ｔ，Ｒ１４Ｂのそれぞれの抵抗値が８Ｒ１、抵抗素子Ｒ２１Ｔ，Ｒ２１Ｂのそれぞれの抵抗値が２Ｒ１、抵抗素子Ｒ２２Ｔ，Ｒ２２Ｂのそれぞれの抵抗値が４Ｒ１、抵抗素子Ｒ２３Ｔ，Ｒ２３Ｂのそれぞれの抵抗値が８Ｒ１である場合を例に説明する。
各スイッチ素子Ｓ１１Ｔ〜Ｓ１４Ｔ，Ｓ１１Ｂ〜Ｓ１４Ｂ，Ｓ２１Ｔ〜Ｓ２３Ｔ，Ｓ２１Ｂ〜Ｓ２３Ｂは、例えば、ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）やＪＦＥＴ（Junction Field Effect Transistor）等のＦＥＴ（Field Effect Transistor）によって構成される。したがって、スイッチ素子Ｓ１１Ｔ〜Ｓ１４Ｔ，Ｓ１１Ｂ〜Ｓ１４Ｂ，Ｓ２１Ｔ〜Ｓ２３Ｔ，Ｓ２１Ｂ〜Ｓ２３Ｂのそれぞれのオン抵抗は、以下の式（４）を満たすように調整されることが好ましい。それにより、素子ばらつきや温度特性等の影響が軽減される。
ＲＳ１４＝ＲＳ１３＝２×ＲＳ１２＝４×ＲＳ１１
＝ＲＳ２３＝２×ＲＳ２２＝４×ＲＳ２１ ・・・（４）
なお、ＲＳ１１〜ＲＳ１４は、それぞれスイッチ素子Ｓ１１Ｔ〜Ｓ１４Ｔのオン抵抗を示すとともに、それぞれスイッチ素子Ｓ１１Ｂ〜Ｓ１４Ｂのオン抵抗を示す。また、ＲＳ２１〜ＲＳ２３は、それぞれスイッチ素子Ｓ２１Ｔ〜Ｓ２３Ｔのオン抵抗を示すとともに、それぞれスイッチ素子Ｓ２１Ｂ〜Ｓ２３Ｂのオン抵抗を示す。
また、詳しくは後述するが、スイッチ素子Ｓ１４Ｔ，Ｓ１４Ｂは、常にオン（ｓｈｏｒｔ）しているため、必ずしも設けられる必要はない。しかしながら、スイッチ素子Ｓ１４Ｔ，Ｓ１４Ｂは、素子ばらつきや温度特性等の影響を軽減するのに有効であるため、設けられていたほうがよい。
プログラマブル電圧電流変換器ＰＶＩＣ１は、制御回路（不図示）からの制御信号に基づきスイッチ素子Ｓ１１Ｔ〜Ｓ１４Ｔ，Ｓ１１Ｂ〜Ｓ１４Ｂ及びスイッチ素子Ｓ２１Ｔ〜Ｓ２３Ｔ，Ｓ２１Ｂ〜Ｓ２３Ｂのそれぞれの導通状態を制御することにより、入力端子ＩＴと出力端子ＯＴとの間の合成抵抗、及び、入力端子ＩＢと出力端子ＯＢとの間の合成抵抗、をプログラマブルに制御する。それにより、反転増幅回路１は、入力電圧Ｖｉｎを所望の電圧利得で増幅して増幅結果Ｖｏｕｔとして出力することができる。
＜実施の形態１にかかる反転増幅回路１の動作＞
続いて、本実施の形態にかかる反転増幅回路１の動作を詳細に説明する。
図５は、プログラマブル電圧電流変換器ＰＶＩＣ１に設けられた複数のスイッチ素子のそれぞれの導通状態と反転増幅回路１の電圧利得との関係を示す図である。
以下、スイッチ素子Ｓ１１Ｔ，Ｓ１１Ｂを纏めてスイッチ素子Ｓ１１とも称する。スイッチ素子Ｓ１２Ｔ，Ｓ１２Ｂを纏めてスイッチ素子Ｓ１２とも称する。スイッチ素子Ｓ１３Ｔ，Ｓ１３Ｂを纏めてスイッチ素子Ｓ１３とも称する。スイッチ素子Ｓ１４Ｔ，Ｓ１４Ｂを纏めてスイッチ素子Ｓ１４とも称する。スイッチ素子Ｓ２１Ｔ，Ｓ２１Ｂを纏めてスイッチ素子Ｓ２１とも称する。スイッチ素子Ｓ２２Ｔ，Ｓ２２Ｂを纏めてスイッチ素子Ｓ２２とも称する。スイッチ素子Ｓ２３Ｔ，Ｓ２３Ｂを纏めてスイッチ素子Ｓ２３とも称する。
（状態Ａにおける反転増幅回路１の動作）
まず、スイッチ素子Ｓ１１〜Ｓ１３のそれぞれの第１及び第２端子間がオン（図中"１−２"と表記）、スイッチ素子Ｓ１４がオン（ｓｈｏｒｔ）、かつ、スイッチ素子Ｓ２１〜Ｓ２３がオフ（ｏｐｅｎ）の場合（以下、状態Ａとも称する）における反転増幅回路１の動作について説明する。
状態Ａでは、プログラマブル電圧電流変換器ＰＶＩＣ１の電圧電流変換利得ｇｍ１は、図２２に示す電圧電流変換器ＰＶＩＣ１０の電圧電流変換利得ｇｍ１０と同じ１／Ｒ１となる。また、このときの反転増幅回路１の電圧利得Ｇ１は、反転増幅回路１０の電圧利得Ｇ１０と同じ２０×ｌｏｇ１０（｜Ｇ１｜）ｄＢとなる。
より具体的には、状態Ａでは、抵抗素子Ｒ１１Ｔ〜Ｒ１４Ｔは、入力端子ＩＴとノードＮ１１Ｔ（出力端子ＯＴ）との間に並列接続されている。抵抗素子Ｒ１１Ｂ〜Ｒ１４Ｂは、入力端子ＩＢとノードＮ１１Ｂ（出力端子ＯＢ）との間に並列接続されている。したがって、ノードＮ１１Ｔから入力端子ＩＴを見た合成抵抗ＲｔｏｔａｌＴ、及び、ノードＮ１１Ｂから入力端子ＩＢを見た合成抵抗ＲｔｏｔａｌＢは、以下の式（５）のように表される。
ＲｔｏｔａｌＴ＝ＲｔｏｔａｌＢ＝Ｒ１ ・・・（５）
また、状態Ａでは、スイッチ素子Ｓ２１〜Ｓ２３がオフ（ｏｐｅｎ）であるため、プログラマブル電圧電流変換器ＰＶＩＣ１の出力電流Ｉｉｎ１は、プログラマブル電圧電流変換器ＰＶＩＣ１から演算増幅器ＯＰＡに向けて流れる電流を正の電流とすると、以下の式（６）のように表される。
Ｉｉｎ１＝ＩＯＴ−ＩＯＢ＝（ＶＩＮＴ−ＶＩＮＢ）／Ｒ１ ・・・（６）
この電流Ｉｉｎ１は、帰還抵抗ＲＦＢＴ，ＲＦＢＢにより電圧に変換された後、出力端子ＯＵＴＴ，ＯＵＴＢから出力される。したがって、状態Ａでの反転増幅回路１の電圧利得Ｇ１は、以下の式（７）のように表される。
Ｇ１＝（ＶＯＵＴＴ−ＶＯＵＴＢ）／（ＶＩＮＴ−ＶＩＮＢ）
＝−Ｉｉｎ１×Ｒ２／（ＶＩＮＴ−ＶＩＮＢ）
＝−Ｒ２／Ｒ１ ・・・（７）
ここで、プログラマブル電圧電流変換器ＰＶＩＣ１の出力端子ＯＴ，ＯＢは、それぞれ、帰還抵抗ＲＦＢＴ，ＲＦＢＢによって負帰還がかけられた演算増幅器ＯＰＡの非反転入力端子及び反転入力端子に接続されている。したがって、プログラマブル電圧電流変換器ＰＶＩＣ１の出力端子ＯＴ，ＯＢは、同じ電位を示す（即ち、仮想短絡している）。そのため、入力端子ＩＴ，ＩＢから出力端子ＯＴ，ＯＢを見た合成抵抗ＲｔｏｔａｌＩは、ＲｔｏｔａｌＴ又はＲｔｏｔａｌＢの２倍となる。つまり、以下の式（８）が成り立つ。
ＲｔｏｔａｌＩ＝２Ｒ１ ・・・（８）
一方、プログラマブル電圧電流変換器ＰＶＩＣ１の入力端子ＩＴ，ＩＢは、例えば、出力インピーダンスが無視できるほどに小さい増幅回路（不図示）に接続されている。したがって、プログラマブル電圧電流変換器ＰＶＩＣ１の入力端子ＩＴ，ＩＢは、同じ電位を示す。そのため、出力端子ＯＴ，ＯＢから入力端子ＩＴ，ＩＢを見た合成抵抗ＲｔｏｔａｌＯは、ＲｔｏｔａｌＴ又はＲｔｏｔａｌＢの２倍となる。つまり、以下の式（９）が成り立つ。
ＲｔｏｔａｌＯ＝２Ｒ１ ・・・（９）
（状態Ｂにおける反転増幅回路１の動作）
次に、スイッチ素子Ｓ１１の第１及び第３端子間がオン（図中"１−３"と表記）、スイッチ素子Ｓ１２，Ｓ１３のそれぞれの第１及び第２端子間がオン、スイッチ素子Ｓ１４，Ｓ２１がオン（ｓｈｏｒｔ）、かつ、スイッチ素子Ｓ２２，Ｓ２３がオフ（ｏｐｅｎ）の場合（以下、状態Ｂとも称する）における反転増幅回路１の動作について説明する。
状態Ｂでは、プログラマブル電圧電流変換器ＰＶＩＣ１の電圧電流変換利得ｇｍ１は１／（２Ｒ１）となる。つまり、電圧電流変換利得ｇｍ１は、電圧電流変換利得ｇｍ１０の１／２になる。また、このときの反転増幅回路１の電圧利得Ｇ１は、２０×ｌｏｇ１０（｜Ｇ１｜／２）ｄＢとなる。つまり、このときの反転増幅回路１の電圧利得Ｇ１は、反転増幅回路１０の電圧利得Ｇ１０よりも約６ｄＢ減衰する。
より具体的には、状態Ｂでは、抵抗素子Ｒ１２Ｔ〜Ｒ１４Ｔは、入力端子ＩＴとノードＮ１１Ｔ（出力端子ＯＴ）との間に並列接続されている。抵抗素子Ｒ１２Ｂ〜Ｒ１４Ｂは、入力端子ＩＢとノードＮ１１Ｂ（出力端子ＯＢ）との間に並列接続されている。一方、抵抗素子Ｒ１１Ｔ，Ｒ１１Ｂは、入力端子ＩＴ，ＩＢ間に直列接続されている。また、抵抗素子Ｒ２１Ｔ，Ｒ２１Ｂは、出力端子ＯＴ，ＯＢ間に直列接続されている。
したがって、ノードＮ１１Ｔから入力端子ＩＴを見た合成抵抗ＲｔｏｔａｌＴ、及び、ノードＮ１１Ｂから入力端子ＩＢを見た合成抵抗ＲｔｏｔａｌＢは、以下の式（１０）のように表される。
ＲｔｏｔａｌＴ＝ＲｔｏｔａｌＢ＝２Ｒ１ ・・・（１０）
したがって、状態Ｂでの反転増幅回路１の電圧利得Ｇ１は、以下の式（１１）のように表される。
Ｇ１＝−Ｒ２／（２Ｒ１） ・・・（１１）
ここで、入力端子ＩＴ，ＩＢから出力端子ＯＴ，ＯＢを見た合成抵抗ＲｔｏｔａｌＩは、ＲｔｏｔａｌＴ又はＲｔｏｔａｌＢの２倍と、直列接続された抵抗素子Ｒ１１Ｔ，Ｒ１１Ｂと、が並列に接続されていることから、以下の式（１２）のように表される。
ＲｔｏｔａｌＩ＝２Ｒ１ ・・・（１２）
一方、出力端子ＯＴ，ＯＢから入力端子ＩＴ，ＩＢを見た合成抵抗ＲｔｏｔａｌＯは、ＲｔｏｔａｌＴ又はＲｔｏｔａｌＢの２倍と、直列接続された抵抗素子Ｒ２１Ｔ，Ｒ２１Ｂと、が並列に接続されていることから、以下の式（１３）のように表される。
ＲｔｏｔａｌＯ＝２Ｒ１ ・・・（１３）
（状態Ｃにおける反転増幅回路１の動作）
次に、スイッチ素子Ｓ１１，Ｓ１２のそれぞれの第１及び第３端子間がオン、スイッチ素子Ｓ１３の第１及び第２端子間がオン、スイッチ素子Ｓ２１，Ｓ２２，Ｓ１４がオン（ｓｈｏｒｔ）、かつ、スイッチ素子Ｓ２３がオフ（ｏｐｅｎ）の場合（以下、状態Ｃとも称する）における反転増幅回路１の動作について説明する。
状態Ｃでは、プログラマブル電圧電流変換器ＰＶＩＣ１の電圧電流変換利得ｇｍ１は１／（４Ｒ１）となる。つまり、電圧電流変換利得ｇｍ１は、電圧電流変換利得ｇｍ１０の１／４になる。また、このときの反転増幅回路１の電圧利得Ｇ１は、２０×ｌｏｇ１０（｜Ｇ１｜／４）ｄＢとなる。つまり、このときの反転増幅回路１の電圧利得Ｇ１は、反転増幅回路１０の電圧利得Ｇ１０よりも約１２ｄＢ減衰する。
より具体的には、状態Ｃでは、抵抗素子Ｒ１３Ｔ，Ｒ１４Ｔは、入力端子ＩＴとノードＮ１１Ｔ（出力端子ＯＴ）との間に並列接続されている。抵抗素子Ｒ１３Ｂ，Ｒ１４Ｂは、入力端子ＩＢとノードＮ１１Ｂ（出力端子ＯＢ）との間に並列接続されている。一方、抵抗素子Ｒ１１Ｔ，Ｒ１１Ｂは、入力端子ＩＴ，ＩＢ間に直列接続されている。抵抗素子Ｒ１２Ｔ，Ｒ１２Ｂは、入力端子ＩＴ，ＩＢ間に直列接続されている。また、抵抗素子Ｒ２１Ｔ，２１Ｂは、出力端子ＯＴ，ＯＢ間に直列接続されている。抵抗素子Ｒ２２Ｔ，Ｒ２２Ｂは、出力端子ＯＴ，ＯＢ間に直列接続されている。
したがって、ノードＮ１１Ｔから入力端子ＩＴを見た合成抵抗ＲｔｏｔａｌＴ、及び、ノードＮ１１Ｂから入力端子ＩＢを見た合成抵抗ＲｔｏｔａｌＢは、以下の式（１４）のように表される。
ＲｔｏｔａｌＴ＝ＲｔｏｔａｌＢ＝４Ｒ１ ・・・（１４）
したがって、状態Ｃでの反転増幅回路１の電圧利得Ｇ１は、以下の式（１５）のように表される。
Ｇ１＝−Ｒ２／（４Ｒ１） ・・・（１５）
ここで、入力端子ＩＴ，ＩＢから出力端子ＯＴ，ＯＢを見た合成抵抗ＲｔｏｔａｌＩは、Ｒｔｏｔａｌ又はＲｔｏｔａｌＢの２倍と、直列接続された抵抗素子Ｒ１１Ｔ，Ｒ１１Ｂと、直列接続された抵抗素子Ｒ１２Ｔ，Ｒ１２Ｂと、が並列に接続されていることから、以下の式（１６）のように表される。
ＲｔｏｔａｌＩ＝２Ｒ１ ・・・（１６）
一方、出力端子ＯＴ，ＯＢから入力端子ＩＴ，ＩＢを見た合成抵抗ＲｔｏｔａｌＯは、ＲｔｏｔａｌＴ又はＲｔｏｔａｌＢの２倍と、直列接続された抵抗素子Ｒ２１Ｔ，Ｒ２１Ｂと、直列接続された抵抗素子Ｒ２２Ｔ，Ｒ２２Ｂと、が並列に接続されていることから、以下の式（１７）のように表される。
ＲｔｏｔａｌＯ＝２Ｒ１ ・・・（１７）
（状態Ｄにおける反転増幅回路１の動作）
次に、スイッチ素子Ｓ１１〜Ｓ１３のそれぞれの第１及び第３端子間がオン、かつ、スイッチ素子Ｓ２１〜Ｓ２３，ＳＳ１４がオン（ｓｈｏｒｔ）の場合（以下、状態Ｄとも称する）における反転増幅回路１の動作について説明する。
状態Ｄでは、プログラマブル電圧電流変換器ＰＶＩＣ１の電圧電流変換利得ｇｍ１は、１／（８Ｒ１）となる。つまり、電圧電流変換利得ｇｍ１は、電圧電流変換利得ｇｍ１０の１／８になる。また、このときの反転増幅回路１の電圧利得Ｇ１は、２０×ｌｏｇ１０（｜Ｇ１｜／８）ｄＢとなる。つまり、このときの反転増幅回路１の電圧利得Ｇ１は、反転増幅回路１０の電圧利得Ｇ１０よりも約１８ｄＢ減衰する。
より具体的には、状態Ｄでは、抵抗素子Ｒ１４Ｔは、入力端子ＩＴとノードＮ１１Ｔ（出力端子ＯＴ）との間に並列接続されている。抵抗素子Ｒ１４Ｂは、入力端子ＩＢとノードＮ１１Ｂ（出力端子ＯＢ）との間に並列接続されている。一方、抵抗素子Ｒ１１Ｔ，Ｒ１１Ｂ、抵抗素子Ｒ１２Ｔ，Ｒ１２Ｂ、及び、抵抗素子Ｒ１３Ｔ，Ｒ１３Ｂは、それぞれ入力端子ＩＴ，ＩＢ間に直列接続されている。また、抵抗素子Ｒ２１Ｔ，Ｒ２１Ｂ、抵抗素子Ｒ２２Ｔ，Ｒ２２Ｂ、及び、抵抗素子Ｒ２３Ｔ，Ｒ２３Ｂは、それぞれ出力端子ＯＴ，ＯＢ間に直列接続されている。
したがって、ノードＮ１１Ｔから入力端子ＩＴを見た合成抵抗ＲｔｏｔａｌＴ、及び、ノードＮ１１Ｂから入力端子ＩＢを見た合成抵抗ＲｔｏｔａｌＢは、以下の式（１８）のように表される。
ＲｔｏｔａｌＴ＝ＲｔｏｔａｌＢ＝８Ｒ１ ・・・（１８）
したがって、状態Ｄでの反転増幅回路１の電圧利得Ｇ１は、以下の式（１９）のように表される。
Ｇ１＝−Ｒ２／（８Ｒ１） ・・・（１９）
ここで、入力端子ＩＴ，ＩＢから出力端子ＯＴ，ＯＢを見た合成抵抗ＲｔｏｔａｌＩは、Ｒｔｏｔａｌ又はＲｔｏｔａｌＢの２倍と、直列接続された抵抗素子Ｒ１１Ｔ，Ｒ１１Ｂと、直列接続された抵抗素子Ｒ１２Ｔ，Ｒ１２Ｂと、直列接続された抵抗素子Ｒ１３Ｔ，Ｒ１３Ｂと、が並列に接続されていることから、以下の式（２０）のように表される。
ＲｔｏｔａｌＩ＝２Ｒ１ ・・・（２０）
一方、出力端子ＯＴ，ＯＢから入力端子ＩＴ，ＩＢを見た合成抵抗ＲｔｏｔａｌＯは、ＲｔｏｔａｌＴ又はＲｔｏｔａｌＢの２倍と、直列接続された抵抗素子Ｒ２１Ｔ，Ｒ２１Ｂと、直列接続された抵抗素子Ｒ２２Ｔ，Ｒ２２Ｂと、直列接続された抵抗素子Ｒ２３Ｔ，Ｒ２３Ｂと、が並列に接続されていることから、以下の式（２１）のように表される。
ＲｔｏｔａｌＯ＝２Ｒ１ ・・・（２１）
このように、本実施の形態にかかるプログラマブル電圧電流変換器ＰＶＩＣ１は、複数のスイッチ素子のそれぞれの導通状態をプログラマブルに切り替えることにより、所望の電圧電流変換利得ｇｍ１の電流を流す電流経路を設定するとともに、当該電圧電流変換利得ｇｍ１に基づき不要となった電流を迂回させる迂回経路（ノードＮ１２の経路及びノードＮ２１〜Ｎ２３の経路）を設定する。それにより、本実施の形態にかかる反転増幅回路１は、プログラマブル電圧電流変換器ＰＶＩＣ１に設けられた複数のスイッチ素子のそれぞれの導通状態が切り替わった場合でも、合成抵抗ＲｔｏｔａｌＩ，ＲｔｏｔａｌＯを一定に維持することができる。
それにより、本実施の形態にかかる反転増幅回路１では、帰還信号の位相回転により増幅結果Ｖｏｕｔの周波数特性が意図せず変化してしまう、という問題は生じない。また、本実施の形態にかかる反転増幅回路１では、前段の増幅回路（不図示）から見た抵抗値が変化しないため、当該前段の増幅回路の電圧利得が意図せず変化してしまう、という問題は生じない。つまり、本実施の形態にかかる反転増幅回路１は、精度の高い増幅結果Ｖｏｕｔを出力することができる。
なお、本実施の形態では、プログラマブル電圧電流変換器ＰＶＩＣ１が、ノードＮ２１〜Ｎ２３を介して流れる電流の迂回経路（第１迂回経路）、及び、ノードＮ１２を介して流れる電流の迂回経路（第２迂回経路）、を有する場合を例に説明したが、これに限られない。プログラマブル電圧電流変換器ＰＶＩＣ１は、少なくとも第１及び第２迂回経路の何れか一方のみを有する構成に適宜変更可能である。例えば、第１迂回経路のみ有する構成は、帰還信号の位相回転による増幅結果Ｖｏｕｔの周波数特性の意図しない変化を抑制することができる。一方、第２迂回経路のみ有する構成は、前段の増幅回路の電圧利得の意図しない変化を抑制することができる。
また、本実施の形態では、反転増幅回路１が６ｄＢずつ異なる４つの電圧利得を選択的に設定する場合を例に説明したが、これに限られない。反転増幅回路１は、任意の数及び任意の値の電圧利得を選択的に設定する構成に適宜変更可能である。
＜実施の形態２＞
図６は、実施の形態２にかかる反転増幅回路（半導体集積回路）２の構成例を示す図である。図６に示す反転増幅回路２は、図３に示す反転増幅回路１と比較して、プログラマブル電圧電流変換器の構成が異なる。以下、具体的に説明する。なお、図６に示す反転増幅回路２は、例えば、図２に示す無線通信端末５００内のＲＦサブシステム６０３に適用される。
図６に示す反転増幅回路２は、演算増幅器（増幅回路）ＯＰＡ、帰還抵抗（第１帰還抵抗）ＲＦＢＴ、帰還抵抗（第２帰還抵抗）ＲＦＢＢ、及び、プログラマブル電圧電流変換器（可変抵抗部）ＰＶＩＣ２を備える。プログラマブル電圧電流変換器ＰＶＩＣ２以外の構成については、図３に示す反転増幅回路１と同様であるため、その説明を省略する。
図７は、プログラマブル電圧電流変換器ＰＶＩＣ２の具体的な構成例を示す回路図である。プログラマブル電圧電流変換器ＰＶＩＣ２は、抵抗素子（第１抵抗素子）Ｒ３０Ｔ〜Ｒ３４Ｔ、抵抗素子（第２抵抗素子）Ｒ３０Ｂ〜Ｒ３４Ｂ、スイッチ素子（第１スイッチ素子）Ｓ３１Ｔ〜Ｓ３４Ｔ、スイッチ素子（第２スイッチ素子）Ｓ３１Ｂ〜Ｓ３４Ｂ、スイッチ素子（第３スイッチ素子）Ｓ４１Ｔ〜Ｓ４３Ｔ、スイッチ素子（第４スイッチ素子）Ｓ４１Ｂ〜Ｓ４３Ｂ、抵抗減衰器（第１抵抗減衰器）ＡＴＴ１Ｔ〜ＡＴＴ３Ｔ、及び、抵抗減衰器（第２抵抗減衰器）ＡＴＴ１Ｂ〜ＡＴＴ３Ｂを有する。
抵抗素子Ｒ３０Ｔでは、一端が入力端子ＩＴに接続され、他端がノードＮ３１Ｔに接続される。抵抗素子Ｒ３１Ｔ〜Ｒ３４Ｔでは、それぞれの一端がそれぞれノードＮ３１Ｔ〜Ｎ３４Ｔに接続され、それぞれの他端がスイッチ素子Ｓ３１Ｔ〜Ｓ３４Ｔのそれぞれの一端に接続される。スイッチ素子Ｓ３１Ｔ〜Ｓ３４Ｔのそれぞれの他端は、出力端子ＯＴに接続される。抵抗減衰器ＡＴＴ１Ｔでは、端子ｉがノードＮ３１Ｔに接続され、端子ｏがノードＮ３２Ｔに接続され、端子ｃがスイッチ素子Ｓ４１Ｔの一端に接続される。抵抗減衰器ＡＴＴ２Ｔでは、端子ｉがノードＮ３２Ｔに接続され、端子ｏがノードＮ３３Ｔに接続され、端子ｃがスイッチ素子Ｓ４２Ｔの一端に接続される。抵抗減衰器ＡＴＴ３Ｔでは、端子ｉがノードＮ３３Ｔに接続され、端子ｏがノードＮ３４Ｔに接続され、端子ｃがスイッチ素子Ｓ４３Ｔの一端に接続される。スイッチ素子Ｓ４１Ｔ〜Ｓ４３Ｔのそれぞれの他端は、ノード（共通ノード）Ｎ４１に接続される。
抵抗素子Ｒ３０Ｂでは、一端が入力端子ＩＢに接続され、他端がノードＮ３１Ｂに接続される。抵抗素子Ｒ３１Ｂ〜Ｒ３４Ｂでは、それぞれの一端がそれぞれノードＮ３１Ｂ〜Ｎ３４Ｂに接続され、それぞれの他端がスイッチ素子Ｓ３１Ｂ〜Ｓ３４Ｂのそれぞれの一端に接続される。スイッチ素子Ｓ３１Ｂ〜Ｓ３４Ｂのそれぞれの他端は、出力端子ＯＢに接続される。抵抗減衰器ＡＴＴ１Ｂでは、端子ｉがノードＮ３１Ｂに接続され、端子ｏがノードＮ３２Ｂに接続され、端子ｃがスイッチ素子Ｓ４１Ｂの一端に接続される。抵抗減衰器ＡＴＴ２Ｂでは、端子ｉがノードＮ３２Ｂに接続され、端子ｏがノードＮ３３Ｂに接続され、端子ｃがスイッチ素子Ｓ４２Ｂの一端に接続される。抵抗減衰器ＡＴＴ３Ｂでは、端子ｉがノードＮ３３Ｂに接続され、端子ｏがノードＮ３４Ｂに接続され、端子ｃがスイッチ素子Ｓ４３Ｂの一端に接続される。スイッチ素子Ｓ４１Ｂ〜Ｓ４３Ｂのそれぞれの他端は、ノード（共通ノード）Ｎ４１に接続される。
本実施の形態では、抵抗素子Ｒ３０Ｔ〜Ｒ３４Ｔ，Ｒ３０Ｂ〜Ｒ３４Ｂのそれぞれの抵抗値がＲ１／２である場合を例に説明する。
各スイッチ素子Ｓ３１Ｔ〜Ｓ３４Ｔ，Ｓ３１Ｂ〜Ｓ３４Ｂ，Ｓ４１Ｔ〜Ｓ４３Ｔ，Ｓ４１Ｂ〜Ｓ４３Ｂは、例えば、ＭＯＳＦＥＴやＪＦＥＴ等のＦＥＴによって構成される。なお、スイッチ素子Ｓ３１Ｔ〜Ｓ３４Ｔ，Ｓ３１Ｂ〜Ｓ３４Ｂ，Ｓ４１Ｔ〜Ｓ４３Ｔ，Ｓ４１Ｂ〜Ｓ４３Ｂは、何れも同一のオン抵抗であっても良い。
＜抵抗減衰器の第１の具体的構成例＞
図８は、抵抗減衰器の第１の具体的構成例を示す図である。図８に示す抵抗減衰器は、いわゆるＴ型抵抗減衰器であって、抵抗素子Ｒ５１〜Ｒ５３を有する。抵抗素子Ｒ５１の一端は端子ｉに接続される。抵抗素子Ｒ５２の一端は端子ｏに接続される。抵抗素子Ｒ５３の一端は端子（共通端子）ｃに接続される。抵抗素子Ｒ５１〜Ｒ５３のそれぞれの他端は互いに接続される。
なお、以下では、ｉ端子から見た抵抗減衰器のインピーダンスがＲＳ、ｏ端子から見た抵抗減衰器のインピーダンスがＲＬ、抵抗素子Ｒ５１，Ｒ５２のそれぞれの抵抗値がＲａｔｔ１、抵抗素子Ｒ５３の抵抗値がＲａｔｔ２である場合を例に説明する。
ここで、図８に示す抵抗減衰器の減衰量をＸｄＢとした場合における抵抗素子Ｒ５１〜Ｒ５３のそれぞれの抵抗値Ｒａｔｔ１，Ｒａｔｔ２は、以下の式（２２）及び式（２３）のように表される。
Figure 0005841506
Figure 0005841506
Figure 0005841506
＜抵抗減衰器の第２の具体的構成例＞
図９は、抵抗減衰器の第２の具体的構成例を示す図である。図９に示す抵抗減衰器は、いわゆるπ型抵抗減衰器であって、抵抗素子Ｒ６１〜Ｒ６３を有する。抵抗素子Ｒ６１では、一端が端子（共通端子）ｃに接続され、他端が端子ｉに接続される。抵抗素子Ｒ６２では、一端が端子ｃに接続され、他端が端子ｏに接続される。抵抗素子Ｒ６３では、一端が端子ｉに接続され、他端が端子ｏに接続される。
なお、以下では、ｉ端子から見た抵抗減衰器のインピーダンスがＲＳ、ｏ端子から見た抵抗減衰器のインピーダンスがＲＬ、抵抗素子Ｒ６１，Ｒ６２のそれぞれの抵抗値がＲａｔｔ１、抵抗素子Ｒ６３の抵抗値がＲａｔｔ２である場合を例に説明する。
ここで、図９に示す抵抗減衰器の減衰量をＸｄＢとした場合における抵抗値Ｒ６１〜Ｒ６２のそれぞれの抵抗値Ｒａｔｔ１，Ｒａｔｔ２は、以下の式（２４）及び式（２５）のように表される。
Figure 0005841506
Figure 0005841506
Figure 0005841506
本実施の形態では、抵抗減衰器ＡＴＴ１Ｔ〜ＡＴＴ３Ｔ，ＡＴＴ１Ｂ〜ＡＴＴ３Ｂが何れも図８に示すＴ型抵抗減衰器である場合を例に説明する。
ここで、各抵抗減衰器の減衰量を６ｄＢとすると、ｋ≒２となる。さらに、ＲＳ＝ＲＬ＝Ｒ１／２とすると、式（２２）及び式（２３）より、Ｒａｔｔ１＝Ｒ１／６、Ｒａｔｔ２＝２Ｒ１／３となる。以下では、Ｒａｔｔ１＝Ｒ１／６、Ｒａｔｔ２＝２Ｒ１／３である場合を例に説明する。
プログラマブル電圧電流変換器ＰＶＩＣ２は、制御回路（不図示）からの制御信号に基づきスイッチ素子Ｓ３１Ｔ〜Ｓ３４Ｔ，Ｓ３１Ｂ〜Ｓ３４Ｂ，Ｓ４１Ｔ〜Ｓ４３Ｔ，Ｓ４１Ｂ〜Ｓ４３Ｂのそれぞれの導通状態を制御することにより、入力端子ＩＴと出力端子ＯＴとの間の合成抵抗、及び、入力端子ＩＢと出力端子ＯＢとの間の合成抵抗、をプログラマブルに制御する。それにより、反転増幅回路２は、入力電圧Ｖｉｎを所望の電圧利得で増幅して増幅結果（差動増幅信号）Ｖｏｕｔとして出力することができる。
＜実施の形態２にかかる反転増幅回路２の動作＞
続いて、本実施の形態にかかる反転増幅回路２の動作を詳細に説明する。図１０は、プログラマブル電圧電流変換器ＰＶＩＣ２に設けられた複数のスイッチ素子のそれぞれの導通状態と反転増幅回路２の電圧利得との関係を示す図である。
（状態Ａにおける反転増幅回路２の動作）
まず、スイッチ素子Ｓ３１Ｔ，Ｓ３１Ｂがオン（ｓｈｏｒｔ）、かつ、それ以外のスイッチ素子がオフ（ｏｐｅｎ）の場合（以下、状態Ａとも称する）における反転増幅回路２の動作について説明する。
状態Ａでは、プログラマブル電圧電流変換器ＰＶＩＣ２の電圧電流変換利得ｇｍ２は、図２２に示す電圧電流変換器ＰＶＩＣ１０の電圧電流変換利得ｇｍ１０と同じ１／Ｒ１となる。また、このときの反転増幅回路２の電圧利得Ｇ２は、反転増幅回路１０の電圧利得Ｇ１０と同じ２０×ｌｏｇ１０（｜Ｇ２｜）ｄＢとなる。
より具体的には、状態Ａでは、抵抗素子Ｒ３０Ｔ，Ｒ３１Ｔが入力端子ＩＴと出力端子ＯＴとの間に直列接続されている。抵抗素子Ｒ３０Ｂ，Ｒ３１Ｂが入力端子ＩＢと出力端子ＯＢとの間に直列接続されている。したがって、出力端子ＯＴから入力端子ＩＴを見た合成抵抗ＲｔｏｔａｌＴ、及び、出力端子ＯＢから入力端子ＩＢを見た合成抵抗ＲｔｏｔａｌＢは、以下の式（２６）のように表される。
ＲｔｏｔａｌＴ＝ＲｔｏｔａｌＢ＝Ｒ１ ・・・（２６）
したがって、状態Ａでは、プログラマブル電圧電流変換器ＰＶＩＣ２の出力電流Ｉｉｎ２は、プログラマブル電圧電流変換器ＰＶＩＣ２から演算増幅器ＯＰＡに向けて流れる電流を正の電流とすると、以下の式（２７）のように表される。
Ｉｉｎ２＝ＩＯＴ−ＩＯＢ＝（ＶＩＮＴ−ＶＩＮＢ）／Ｒ１ ・・・（２７）
この電流Ｉｉｎ２は、帰還抵抗ＲＦＢＴ，ＲＦＢＢにより電圧に変換された後、出力端子ＯＵＴＴ，ＯＵＴＢから出力される。したがって、状態Ａでの反転増幅回路２の電圧利得Ｇ２は、以下の式（２８）のように表される。
Ｇ２＝（ＶＯＵＴＴ−ＶＯＵＴＢ）／（ＶＩＮＴ−ＶＩＮＢ）
＝−Ｉｉｎ２×Ｒ２／（ＶＩＮＴ−ＶＩＮＢ）
＝−Ｒ２／Ｒ１ ・・・（２８）
ここで、プログラマブル電圧電流変換器ＰＶＩＣ２の出力端子ＯＴ，ＯＢは、それぞれ、帰還抵抗ＲＦＢＴ，ＲＦＢＢによって負帰還がかけられた演算増幅器ＯＰＡの非反転入力端子及び反転入力端子に接続されている。したがって、プログラマブル電圧電流変換器ＰＶＩＣ２の出力端子ＯＴ，ＯＢは、同じ電位を示す（即ち、仮想短絡している）。そのため、入力端子ＩＴ，ＩＢから出力端子ＯＴ，ＯＢを見た合成抵抗ＲｔｏｔａｌＩは、ＲｔｏｔａｌＴ又はＲｔｏｔａｌＢの２倍となる。つまり、以下の式（２９）が成り立つ。
ＲｔｏｔａｌＩ＝２Ｒ１ ・・・（２９）
一方、プログラマブル電圧電流変換器ＰＶＩＣ２の入力端子ＩＴ，ＩＢは、例えば、出力インピーダンスが無視できるほどに小さい増幅回路（不図示）に接続されている。したがって、プログラマブル電圧電流変換器ＰＶＩＣ１の入力端子ＩＴ，ＩＢは、同じ電位を示す。そのため、出力端子ＯＴ，ＯＢから入力端子ＩＴ，ＩＢを見た合成抵抗ＲｔｏｔａｌＯは、ＲｔｏｔａｌＴ又はＲｔｏｔａｌＢの２倍となる。つまり、以下の式（３０）が成り立つ。
ＲｔｏｔａｌＯ＝２Ｒ１ ・・・（３０）
（状態Ｂにおける反転増幅回路２の動作）
次に、スイッチ素子Ｓ３２Ｔ，Ｓ３２Ｂ，Ｓ４１Ｔ，Ｓ４１Ｂがオン（ｓｈｏｒｔ）、かつ、それ以外のスイッチ素子がオフ（ｏｐｅｎ）の場合（以下、状態Ｂとも称する）における反転増幅回路２の動作について説明する。
状態Ｂでは、スイッチ素子Ｓ３１Ｔ，Ｓ３１Ｂがオフ（ｏｐｅｎ）であるため、これらに直列接続される抵抗素子Ｒ３１Ｔ，Ｒ３１Ｂには電流が流れない。また、スイッチ素子Ｓ３３Ｔ，Ｓ３４Ｔ，Ｓ４２Ｔ，Ｓ４３Ｔ，Ｓ３３Ｂ，Ｓ３４Ｂ，Ｓ４２Ｂ，Ｓ４３Ｂがオフ（ｏｐｅｎ）であるため、これらに接続される抵抗減衰器ＡＴＴ２Ｔ，ＡＴＴ３Ｔ，ＡＴＴ２Ｂ，ＡＴＴ３Ｂには電流が流れない。
図１１は、状態Ｂにおいて、スイッチ素子及び電流の流れない経路を省略したプログラマブル電圧電流変換器ＰＶＩＣ２の構成を示す図である。図１１を見ても明らかなように、状態Ｂでは、入力端子ＩＴ，ＩＢから出力端子ＯＴ，ＯＢを見たプログラマブル電圧電流変換器ＰＶＩＣ２の構成と、出力端子ＯＴ，ＯＢから入力端子ＩＴ，ＩＢを見たプログラマブル電圧電流変換器ＰＶＩＣ２の構成と、は同じであることが分かる。
ここで、プログラマブル電圧電流変換器ＰＶＩＣ２の出力端子ＯＴ，ＯＢは、それぞれ、帰還抵抗ＲＦＢＴ，ＲＦＢＢによって負帰還がかけられた演算増幅器ＯＰＡの非反転入力端子及び反転入力端子に接続されている。したがって、プログラマブル電圧電流変換器ＰＶＩＣ２の出力端子ＯＴ，ＯＢは、同じ電位を示す（即ち、仮想短絡している）。一方、プログラマブル電圧電流変換器ＰＶＩＣ２の入力端子ＩＴ，ＩＢは、例えば、出力インピーダンスが無視できるほどに小さい増幅回路（不図示）に接続されている。したがって、プログラマブル電圧電流変換器ＰＶＩＣ２の入力端子ＩＴ，ＩＢは、同じ電位を示す。これらにより、入力端子ＩＴ，ＩＢから出力端子ＯＴ，ＯＢを見た合成抵抗ＲｔｏｔａｌＩ、及び、出力端子ＯＴ，ＯＢから入力端子ＩＴ，ＩＢを見た合成抵抗ＲｔｏｔａｌＯは、以下の式（３１）のように表される。
ＲｔｏｔａｌＩ＝ＲｔｏｔａｌＯ＝２Ｒ１ ・・・（３１）
図１２は、図１１の等価回路である。図１２を参照すると、状態Ｂでは、プログラマブル電圧電流変換器ＰＶＩＣ２の出力電流Ｉｉｎ２は、プログラマブル電圧電流変換器ＰＶＩＣ２から演算増幅器ＯＰＡに向けて流れる電流を正の電流とすると、以下の式（３２）のように表される。
Ｉｉｎ２＝ＩＯＴ−ＩＯＢ＝（ＶＩＮＴ−ＶＩＮＢ）／（２Ｒ１） ・・・（３２）
したがって、状態Ｂでの反転増幅回路２の電圧利得Ｇ２は、以下の式（３３）のように表される。
Ｇ２＝（ＶＯＵＴＴ−ＶＯＵＴＢ）／（ＶＩＮＴ−ＶＩＮＢ）
＝−Ｉｉｎ２×Ｒ２／（ＶＩＮＴ−ＶＩＮＢ）
＝−Ｒ２／（２Ｒ１） ・・・（３３）
換言すると、状態Ｂでの反転増幅回路２の電圧利得Ｇ２は、２０×ｌｏｇ１０（｜Ｇ２｜／２）ｄＢとなる。つまり、状態Ｂでの反転増幅回路２の電圧利得Ｇ２は、反転増幅回路１０の電圧利得Ｇ１０よりも約６ｄＢ減衰する。
（状態Ｃにおける反転増幅回路２の動作）
次に、スイッチ素子Ｓ３３Ｔ，Ｓ３３Ｂ，Ｓ４１Ｔ，Ｓ４１Ｂ，Ｓ４２Ｔ，Ｓ４２Ｂがオン（ｓｈｏｒｔ）、かつ、それ以外のスイッチ素子がオフ（ｏｐｅｎ）の場合（以下、状態Ｃとも称する）における反転増幅回路２の動作について説明する。
状態Ｃでは、スイッチ素子Ｓ３１Ｔ，Ｓ３１Ｂ，Ｓ３２Ｔ，Ｓ３２Ｂがオフ（ｏｐｅｎ）であるため、これらに直列接続される抵抗素子Ｒ３１Ｔ，Ｒ３１Ｂ，Ｒ３２Ｔ，Ｒ３２Ｂには電流が流れない。また、スイッチ素子Ｓ３４Ｔ，Ｓ３４Ｂ，Ｓ４３Ｔ，Ｓ４３Ｂがオフ（ｏｐｅｎ）であるため、これらに接続される抵抗減衰器ＡＴＴ３Ｔ，ＡＴＴ３Ｂには電流が流れない。
図１３は、状態Ｃにおいて、スイッチ素子及び電流の流れない経路を省略したプログラマブル電圧電流変換器ＰＶＩＣ２の構成を示す図である。図１３を見ても明らかなように、状態Ｃでは、入力端子ＩＴ，ＩＢから出力端子ＯＴ，ＯＢを見たプログラマブル電圧電流変換器ＰＶＩＣ２の構成と、出力端子ＯＴ，ＯＢから入力端子ＩＴ，ＩＢを見たプログラマブル電圧電流変換器ＰＶＩＣ２の構成と、は同じであることが分かる。
ここで、プログラマブル電圧電流変換器ＰＶＩＣ２の出力端子ＯＴ，ＯＢは、それぞれ、帰還抵抗ＲＦＢＴ，ＲＦＢＢによって負帰還がかけられた演算増幅器ＯＰＡの非反転入力端子及び反転入力端子に接続されている。したがって、プログラマブル電圧電流変換器ＰＶＩＣ２の出力端子ＯＴ，ＯＢは、同じ電位を示す（即ち、仮想短絡している）。一方、プログラマブル電圧電流変換器ＰＶＩＣ２の入力端子ＩＴ，ＩＢは、例えば、出力インピーダンスが無視できるほどに小さい増幅回路（不図示）に接続されている。したがって、プログラマブル電圧電流変換器ＰＶＩＣ２の入力端子ＩＴ，ＩＢは、同じ電位を示す。これらにより、入力端子ＩＴ，ＩＢから出力端子ＯＴ，ＯＢを見た合成抵抗ＲｔｏｔａｌＩ、及び、出力端子ＯＴ，ＯＢから入力端子ＩＴ，ＩＢを見た合成抵抗ＲｔｏｔａｌＯは、以下の式（３４）のように表される。
ＲｔｏｔａｌＩ＝ＲｔｏｔａｌＯ＝２Ｒ１ ・・・（３４）
図１４は、図１３の等価回路である。図１４を参照すると、状態Ｃでは、プログラマブル電圧電流変換器ＰＶＩＣ２の出力電流Ｉｉｎ２は、プログラマブル電圧電流変換器ＰＶＩＣ２から演算増幅器ＯＰＡに向けて流れる電流を正の電流とすると、以下の式（３５）のように表される。
Ｉｉｎ２＝ＩＯＴ−ＩＯＢ＝（ＶＩＮＴ−ＶＩＮＢ）／（４Ｒ１） ・・・（３５）
したがって、状態Ｃでの反転増幅回路２の電圧利得Ｇ２は、以下の式（３６）のように表される。
Ｇ２＝（ＶＯＵＴＴ−ＶＯＵＴＢ）／（ＶＩＮＴ−ＶＩＮＢ）
＝−Ｉｉｎ２×Ｒ２／（ＶＩＮＴ−ＶＩＮＢ）
＝−Ｒ２／（４Ｒ１） ・・・（３６）
換言すると、状態Ｃでの反転増幅回路２の電圧利得Ｇ２は、２０×ｌｏｇ１０（｜Ｇ２｜／４）ｄＢとなる。つまり、状態Ｃでの反転増幅回路２の電圧利得Ｇ２は、反転増幅回路１０の電圧利得Ｇ１０よりも約１２ｄＢ減衰する。
（状態Ｄにおける反転増幅回路２の動作）
次に、スイッチ素子Ｓ３４Ｔ，Ｓ３４Ｂ，Ｓ４１Ｔ，Ｓ４１Ｂ，Ｓ４２Ｔ，Ｓ４２Ｂ，Ｓ４３Ｔ，Ｓ４３Ｂがオン（ｓｈｏｒｔ）、かつ、それ以外のスイッチ素子がオフ（ｏｐｅｎ）の場合（以下、状態Ｄとも称する）における反転増幅回路２の動作について説明する。
状態Ｄでは、スイッチ素子Ｓ３１Ｔ，Ｓ３１Ｂ，Ｓ３２Ｔ，Ｓ３２Ｂ，Ｓ３３Ｔ，Ｓ３３Ｂがオフ（ｏｐｅｎ）であるため、これらに直列接続される抵抗素子Ｒ３１Ｔ，Ｒ３１Ｂ，Ｒ３２Ｔ，Ｒ３２Ｂ，Ｒ３３Ｔ，Ｒ３３Ｂには電流が流れない。
図１５は、状態Ｄにおいて、スイッチ素子及び電流の流れない経路を省略したプログラマブル電圧電流変換器ＰＶＩＣ２の構成を示す図である。図１５を見ても明らかなように、状態Ｄでは、入力端子ＩＴ，ＩＢから出力端子ＯＴ，ＯＢを見たプログラマブル電圧電流変換器ＰＶＩＣ２の構成と、出力端子ＯＴ，ＯＢから入力端子ＩＴ，ＴＢを見たプログラマブル電圧電流変換器ＰＶＩＣ２と、は同じであることが分かる。
ここで、プログラマブル電圧電流変換器ＰＶＩＣ２の出力端子ＯＴ，ＯＢは、それぞれ、帰還抵抗ＲＦＢＴ，ＲＦＢＢによって負帰還がかけられた演算増幅器ＯＰＡの非反転入力端子及び反転入力端子に接続されている。したがって、プログラマブル電圧電流変換器ＰＶＩＣ２の出力端子ＯＴ，ＯＢは、同じ電位を示す（即ち、仮想短絡している）。一方、プログラマブル電圧電流変換器ＰＶＩＣ２の入力端子ＩＴ，ＩＢは、例えば、出力インピーダンスが無視できるほどに小さい増幅回路（不図示）に接続されている。したがって、プログラマブル電圧電流変換器ＰＶＩＣ２の入力端子ＩＴ，ＩＢは、同じ電位を示す。これらにより、入力端子ＩＴ，ＩＢから出力端子ＯＴ，ＯＢを見た合成抵抗ＲｔｏｔａｌＩ、及び、出力端子ＯＴ，ＯＢから入力端子ＩＴ，ＩＢを見た合成抵抗ＲｔｏｔａｌＯは、以下の式（３７）のように表される。
ＲｔｏｔａｌＩ＝ＲｔｏｔａｌＯ＝２Ｒ１ ・・・（３７）
図１６は、図１５の等価回路である。図１６を参照すれば、状態Ｄでは、プログラマブル電圧電流変換器ＰＶＩＣ２の出力電流Ｉｉｎ２は、プログラマブル電圧電流変換器ＰＶＩＣ２から演算増幅器ＯＰＡに向けた流れる電流を正の電流とすると、以下の式（３８）のように表される。
Ｉｉｎ２＝ＩＯＴ−ＩＯＢ＝（ＶＩＮＴ−ＶＩＮＢ）／（８Ｒ１） ・・・（３８）
したがって、状態Ｄでの反転増幅回路２の電圧利得Ｇ２は、以下の式（３９）のように表される。
Ｇ２＝（ＶＯＵＴＴ−ＶＯＵＴＢ）／（ＶＩＮＴ−ＶＩＮＢ）
＝−Ｉｉｎ２×Ｒ２／（ＶＩＮＴ−ＶＩＮＢ）
＝−Ｒ２／（８Ｒ１） ・・・（３９）
換言すると、状態Ｄでの反転増幅回路２の電圧利得Ｇ２は、２０×ｌｏｇ１０（｜Ｇ２｜／８）ｄＢとなる。つまり、状態Ｄでの反転増幅回路２の電圧利得Ｇ２は、反転増幅回路１０の電圧利得Ｇ１０よりも約１８ｄＢ減衰する。
このように、本実施の形態にかかるプログラマブル電圧電流変換器ＰＶＩＣ２は、複数のスイッチ素子のそれぞれの導通状態をプログラマブルに切り替えることにより、所望の電圧電流変換利得ｇｍ２の電流を流す電流経路を設定するとともに、当該電圧電流変換利得ｇｍ２に基づき不要となった電流を迂回させる迂回経路（ノードＮ４１の経路）を設定する。それにより、本実施の形態にかかる反転増幅回路２は、プログラマブル電圧電流変換器ＰＶＩＣ２に設けられた複数のスイッチ素子のそれぞれの導通状態が切り替わった場合でも、合成抵抗ＲｔｏｔａｌＩ，ＲｔｏｔａｌＯを一定に維持することができる。
それにより、本実施の形態にかかる反転増幅回路２では、帰還信号の位相回転により増幅結果Ｖｏｕｔの周波数特性が意図せず変化してしまう、という問題は生じない。また、本実施の形態にかかる反転増幅回路２では、前段の増幅回路（不図示）から見た抵抗値が変化しないため、当該前段の増幅回路の電圧利得が意図せず変化してしまう、という問題は生じない。つまり、本実施の形態にかかる反転増幅回路２は、精度の高い増幅結果Ｖｏｕｔを出力することができる。
さらに、本実施の形態にかかるプログラマブル電圧電流変換器ＰＶＩＣ２では、プログラマブル電圧電流変換器ＰＶＩＣ１の場合と比較して、オフ状態（ｏｐｅｎ）のスイッチ素子に加わる電圧が小さい。スイッチ素子は、ＭＯＳＦＥＴやＪＦＥＴ等のＦＥＴにより構成される。そのため、半導体プロセスの微細化が進むにつれて、オフ状態のスイッチ素子にリーク電流が流れやすくなっている。そこで、本実施の形態にかかるプログラマブル電圧電流変換器ＰＶＩＣ２は、オフ状態のスイッチ素子に加わる電圧を小さくすることにより、当該オフ状態のスイッチ素子を介して流れるリーク電流を抑制している。それにより、本実施の形態にかかるプログラマブル電圧電流変換器ＰＶＩＣ２は、より精度良く電圧電流変換を行うことができる。以下、プログラマブル電圧電流変換器ＰＶＩＣ１とプログラマブル電圧電流変換器ＰＶＩＣ２との違いを簡単に説明する。
＜プログラマブル電圧電流変換器ＰＶＩＣ１，ＰＶＩＣ２の違い＞
まず、プログラマブル電圧電流変換器ＰＶＩＣ１（図４参照）では、出力端子ＯＴ，ＯＢが、バーチャルショートであるため所定のバイアス電圧レベルを示している。例えば、入力端子ＩＴ，ＩＢに大きな入力電圧Ｖｉｎが供給された場合、オフ状態のスイッチ素子の両端子間に大きな電圧が加わってしまう。それにより、オフ状態のスイッチ素子にリーク電流が流れる可能性がある。
一方、プログラマブル電圧電流変換器ＰＶＩＣ２（図７参照）では、入力端子ＩＴ，ＩＢに大きな入力電圧Ｖｉｎが供給された場合でも、抵抗減衰器ＡＴＴ１Ｔ〜ＡＴＴ３Ｔ，ＡＴＴ１Ｂ〜ＡＴＴ３Ｂにより当該入力電圧Ｖｉｎが分圧されるため、オフ状態のスイッチ素子の両端子間に加わる電圧は小さい。それにより、オフ状態のスイッチ素子に流れるリーク電流は抑制される。以下、具体例を挙げて説明する。
図１７は、状態Ｂにおけるプログラマブル電圧電流変換器ＰＶＩＣ２の構成を示す図である。図１７に示すように、オフ状態（ｏｐｅｎ）のスイッチ素子は、スイッチ素子Ｓ３１Ｔ，Ｓ３１Ｂ，Ｓ３３Ｔ，Ｓ３３Ｂ，Ｓ３４Ｔ，Ｓ３４Ｂ，Ｓ４２Ｔ，Ｓ４２Ｂ，Ｓ４３Ｔ，Ｓ４３Ｂである。ここで、入力端子ＩＴ，ＩＢに大きな入力電圧Ｖｉｎが供給された場合でも、メッシュ状に配置された抵抗素子により当該入力電圧Ｖｉｎが分圧されるため、オフ状態のスイッチ素子の両端子間に加わる電圧は小さい。それにより、オフ状態のスイッチ素子に流れるリーク電流は抑制される。これは、状態Ａ、Ｃ、Ｄの場合でも同様のことが言える。
本実施の形態では、反転増幅回路２が６ｄＢずつ異なる４つの電圧利得を選択的に設定する場合を例に説明したが、これに限られない。反転増幅回路２は、任意の数及び任意の値の電圧利得を選択的に設定する構成に適宜変更可能である。
また、本実施の形態では、抵抗減衰器ＡＴＴ１Ｔ〜ＡＴＴ３Ｔ，ＡＴＴ１Ｂ〜ＡＴＴ３Ｂが何れも図８に示すＴ型抵抗減衰器である場合を例に説明したが、これに限られない。抵抗減衰器ＡＴＴ１Ｔ〜ＡＴＴ３Ｔ，ＡＴＴ１Ｂ〜ＡＴＴ３Ｂは、図９に示すπ型抵抗減衰器であっても同等の効果を奏することができる。
＜実施の形態３＞
図１８は、実施の形態３にかかる反転増幅回路（半導体集積回路）３の構成例を示す図である。図３に示す反転増幅回路１は全差動型の反転増幅回路であった。一方、図１８に示す反転増幅回路３は、シングルエンド型の反転増幅回路である。以下、具体的に説明する。なお、図１８に示す反転増幅回路３は、例えば、図２に示す無線通信端末５００内のＲＦサブシステム６０３に適用される。
図１８に示す反転増幅回路３は、演算増幅器（増幅回路）ＯＰＡ、帰還抵抗ＲＦＢＴ、及び、プログラマブル電圧電流変換器（可変抵抗部）ＰＶＩＣ３を備える。なお、図１８に示す反転増幅回路３の構成要素のうち図３に示す反転増幅回路１と同一の構成要素に対しては同一の符号を付してその説明を省略する。
プログラマブル電圧電流変換器ＰＶＩＣ３の入力端子ＩＴは反転増幅回路３の入力端子（外部入力端子）ＩＮＴに接続される。プログラマブル電圧電流変換器ＰＶＩＣ３の出力端子ＯＴは演算増幅器ＯＰＡの反転入力端子に接続される。演算増幅器ＯＰＡの非反転入力端子は、接地電圧（基準電圧）の供給される接地電圧端子（基準電圧端子）ＧＮＤに接続される。演算増幅器ＯＰＡの出力端子は反転増幅回路３の出力端子ＯＵＴＴに接続される。帰還抵抗ＲＦＢＴは、演算増幅器ＯＰＡの出力端子及び反転入力端子間に設けられる。
図１９は、プログラマブル電圧電流変換器ＰＶＩＣ３の具体的な構成例を示す回路図である。プログラマブル電圧電流変換器ＰＶＩＣ３は、抵抗素子（第１抵抗素子）Ｒ１１Ｔ〜Ｒ１４Ｔ、抵抗素子（第２抵抗素子）Ｒ２１Ｔ〜Ｒ２３Ｔ、スイッチ素子（第１スイッチ素子）Ｓ１１Ｔ〜Ｓ１４Ｔ、及び、スイッチ素子（第２スイッチ素子）Ｓ２１Ｔ〜Ｓ２３Ｔを有する。即ち、プログラマブル電圧電流変換器ＰＶＩＣ３は、プログラマブル電圧電流変換器ＰＶＩＣ１のＴｒｕｅ側に設けられた複数の抵抗素子及び複数のスイッチ素子のみを有する。
図１９に示すプログラマブル電圧電流変換器ＰＶＩＣ３の構成要素のうち図４に示すプログラマブル電圧電流変換器ＰＶＩＣ１と同一の構成要素に対しては同一の符号を付してその説明を省略する。なお、ノードＮ１２，Ｎ２１〜Ｎ２３は、接地電圧端子ＧＮＤに接続される。
プログラマブル電圧電流変換器ＰＶＩＣ３は、制御回路（不図示）からの制御信号に基づきスイッチ素子Ｓ１１Ｔ〜Ｓ１４Ｔ及びスイッチ素子Ｓ２１Ｔ〜Ｓ２３Ｔのそれぞれの導通状態を制御することにより、入力端子ＩＴと出力端子ＯＴとの間の合成抵抗をプログラマブルに制御する。それにより、反転増幅回路３は、入力電圧Ｖｉｎを所望の電圧利得で増幅して増幅結果（増幅信号）Ｖｏｕｔとして出力することができる。
プログラマブル電圧電流変換器ＰＶＩＣ３の具体的な動作については、プログラマブル電圧電流変換器ＰＶＩＣ１のＴｒｕｅ側の動作と同様であるため、その説明を省略する。
このように、本実施の形態にかかるプログラマブル電圧電流変換器ＰＶＩＣ３は、複数のスイッチ素子のそれぞれの導通状態をプログラマブルに切り替えることにより、所望の電圧電流変換利得の電流を流す電流経路を設定するとともに、当該電圧電流変換利得に基づき不要となった電流を迂回させる迂回経路（ノードＮ１２の経路及びノードＮ２１〜Ｎ２３の経路）を設定する。それにより、本実施の形態にかかる反転増幅回路３は、プログラマブル電圧電流変換器ＰＶＩＣ３に設けられた複数のスイッチ素子のそれぞれの導通状態が切り替わった場合でも、合成抵抗ＲｔｏｔａｌＩ，ＲｔｏｔａｌＯを一定に維持することができる。
それにより、本実施の形態にかかる反転増幅回路３では、帰還信号の位相回転により増幅結果Ｖｏｕｔの周波数特性が意図せず変化してしまう、という問題は生じない。また、本実施の形態にかかる反転増幅回路３では、前段の増幅回路（不図示）から見た抵抗値が変化しないため、当該前段の増幅回路の電圧利得が意図せず変化してしまう、という問題は生じない。つまり、本実施の形態にかかる反転増幅回路３は、精度の高い増幅結果Ｖｏｕｔを出力することができる。
なお、本実施の形態では、プログラマブル電圧電流変換器ＰＶＩＣ３が、ノードＮ２１〜Ｎ２３を介して流れる電流の迂回経路（第１迂回経路）、及び、ノードＮ１２を介して流れる電流の迂回経路（第２迂回経路）、を有する場合を例に説明したが、これに限られない。プログラマブル電圧電流変換器ＰＶＩＣ３は、少なくとも第１及び第２迂回経路の何れか一方のみを有する構成に適宜変更可能である。例えば、第１迂回経路のみ有する構成は、帰還信号の位相回転による増幅結果Ｖｏｕｔの周波数特性の意図しない変化を抑制することができる。一方、第２迂回経路のみ有する構成は、前段の増幅回路の電圧利得の意図しない変化を抑制することができる。
＜実施の形態４＞
図２０は、実施の形態４にかかる反転増幅回路（半導体集積回路）４の構成例を示す図である。図２０に示す反転増幅回路４は、図１８に示す反転増幅回路３と比較して、プログラマブル電圧電流変換器の構成が異なる。以下、具体的に説明する。なお、図２０に示す反転増幅回路４は、例えば、図２に示す無線通信端末５００内のＲＦサブシステム６０３に適用される。
図２０に示す反転増幅回路４は、演算増幅器（増幅回路）ＯＰＡ、帰還抵抗ＲＦＢＴ、及び、プログラマブル電圧電流変換器（可変抵抗部）ＰＶＩＣ４を備える。プログラマブル電圧電流変換器ＰＶＩＣ４以外の構成については、図１８に示す反転増幅回路３と同様であるため、その説明を省略する。
図２１は、プログラマブル電圧電流変換器ＰＶＩＣ４の具体的な構成例を示す回路図である。プログラマブル電圧電流変換器ＰＶＩＣ４は、抵抗素子（第１抵抗素子）Ｒ３０Ｔ〜Ｒ３４Ｔ、スイッチ素子（第１スイッチ素子）Ｓ３１Ｔ〜Ｓ３４Ｔ、スイッチ素子（第２スイッチ素子）Ｓ４１Ｔ〜Ｓ４３Ｔ、及び、抵抗減衰器ＡＴＴ１Ｔ〜ＡＴＴ３Ｔを有する。即ち、プログラマブル電圧電流変換器ＰＶＩＣ４は、図７に示すプログラマブル電圧電流変換器ＰＶＩＣ２のＴｒｕｅ側に設けられた複数の抵抗素子及び複数のスイッチ素子のみを有する。
図２１に示すプログラマブル電圧電流変換器ＰＶＩＣ４の構成要素のうち図７に示すプログラマブル電圧電流変換器ＰＶＩＣ２と同一の構成要素に対しては同一の符号を付してその説明を省略する。なお、ノード４１は、接地電圧端子ＧＮＤに接続される。
プログラマブル電圧電流変換器ＰＶＩＣ４は、制御回路（不図示）からの制御信号に基づきスイッチ素子Ｓ３１Ｔ〜Ｓ３４Ｔ，Ｓ４１Ｔ〜Ｓ４３Ｔのそれぞれの導通状態を制御することにより、入力端子ＩＴと出力端子ＯＴとの間の合成抵抗をプログラマブルに制御する。それにより、反転増幅回路３は、入力電圧Ｖｉｎを所望の電圧利得で増幅して増幅結果（増幅信号）Ｖｏｕｔとして出力することができる。
プログラマブル電圧電流変換器ＰＶＩＣ４の具体的な動作については、プログラマブル電圧電流変換器ＰＶＩＣ２のＴｒｕｅ側の動作と同様であるため、その説明を省略する。
このように、本実施の形態にかかるプログラマブル電圧電流変換器ＰＶＩＣ４は、複数のスイッチ素子のそれぞれの導通状態をプログラマブルに切り替えることにより、所望の電圧電流変換利得の電流を流す電流経路を設定するとともに、当該電圧電流変換利得に基づき不要となった電流を迂回させる迂回経路（ノードＮ４１の経路）を設定する。それにより、本実施の形態にかかる反転増幅回路４は、プログラマブル電圧電流変換器ＰＶＩＣ４に設けられた複数のスイッチ素子のそれぞれの導通状態が切り替わった場合でも、合成抵抗ＲｔｏｔａｌＩ，ＲｔｏｔａｌＯを一定に維持することができる。
それにより、本実施の形態にかかる反転増幅回路４では、帰還信号の位相回転により増幅結果Ｖｏｕｔの周波数特性が意図せず変化してしまう、という問題は生じない。また、本実施の形態にかかる反転増幅回路４では、前段の増幅回路（不図示）から見た抵抗値が変化しないため、当該前段の増幅回路の電圧利得が意図せず変化してしまう、という問題は生じない。つまり、本実施の形態にかかる反転増幅回路４は、精度の高い増幅結果Ｖｏｕｔを出力することができる。
さらに、本実施の形態にかかるプログラマブル電圧電流変換器ＰＶＩＣ４では、プログラマブル電圧電流変換器ＰＶＩＣ３の場合と比較して、オフ状態（ｏｐｅｎ）のスイッチ素子に加わる電圧が小さい。スイッチ素子は、ＭＯＳＦＥＴやＪＦＥＴ等のＦＥＴにより構成される。そのため、半導体プロセスの微細化が進むにつれて、オフ状態のスイッチ素子にリーク電流が流れやすくなっている。そこで、本実施の形態にかかるプログラマブル電圧電流変換器ＰＶＩＣ４は、オフ状態のスイッチ素子に加わる電圧を小さくすることにより、当該オフ状態のスイッチ素子を介して流れるリーク電流を抑制している。それにより、本実施の形態にかかるプログラマブル電圧電流変換器ＰＶＩＣ４は、より精度良く電圧電流変換を行うことができる。
以上のように、上記実施の形態１〜４にかかるプログラマブル電圧電流変換器は、複数のスイッチ素子のそれぞれの導通状態をプログラマブルに切り替えることにより、所望の電圧電流変換利得の電流を流す電流経路を設定するとともに、当該電圧電流変換利得に基づき不要となった電流を迂回させる迂回経路を設定する。それにより、上記実施の形態１〜４にかかる反転増幅回路は、プログラマブル電圧電流変換器に設けられた複数のスイッチ素子のそれぞれの導通状態が切り替わった場合でも、入出力インピーダンス（合成抵抗ＲｔｏｔａｌＩ，ＲｔｏｔａｌＯ）を一定に維持することができる。
それにより、上記実施の形態１〜４にかかる反転増幅回路では、帰還信号の位相回転により増幅結果Ｖｏｕｔの周波数特性が意図せず変化してしまう、という問題は生じない。また、上記実施の形態１〜４にかかる反転増幅回路では、前段の増幅回路（不図示）から見た抵抗値が変化しないため、当該前段の増幅回路の電圧利得が意図せず変化してしまう、という問題は生じない。つまり、上記実施の形態１〜４にかかる反転増幅回路は、精度の高い増幅結果Ｖｏｕｔを出力することができる。
上記実施の形態では、プログラマブル電圧電流変換器の入出力インピーダンス（合成抵抗ＲｔｏｔａｌＩ，ＲｔｏｔａｌＯ）が常に一定である場合を例に説明したが、これに限られない。電圧電流変換利得に基づき不要となった電流を迂回させることにより、プログラマブル電圧電流変換器の入出力インピーダンスの変動が抑制されていれば良い。
＜引用文献との差異＞
非特許文献１に開示された構成では、図２３に示す反転増幅回路２０と比較して、帰還抵抗部分の構成が異なる。より具体的には、非特許文献１に開示された構成は、帰還抵抗の抵抗値をプログラマブルに設定可能である。しかしながら、非特許文献１に開示された構成でも、図２３に示す反転増幅回路２０の場合と同様の問題が生じる。一方、上記実施の形態にかかる反転増幅回路１〜４は、上記したように、そのような問題は生じない。
なお、反転増幅回路の帰還抵抗部分には、通常、チャネルフィルタを構成するために容量素子等も設けられる。したがって、非特許文献１に開示された構成では、回路規模が増大してしまう。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
５００ 無線通信端末
５０１ 筐体
５０２ ディスプレイデバイス
５０３ タッチパネル
５０４ 操作ボタン
５０５，５０６ カメラデバイス
６０１ アプリケーションプロセッサ
６０２ ベースバンドプロセッサ
６０３ ＲＦサブシステム
６０４ メモリ
６０５ バッテリ
６０６ パワーマネジメントＩＣ
６０７ 表示部
６０８ カメラ部
６０９ 操作入力部
６１０ オーディオＩＣ
６１１ マイク
６１２ スピーカ
１〜４ 反転増幅回路
ＰＶＩＣ１〜ＰＶＩＣ４ プログラマブル電圧電流変換器
Ｒ１１Ｔ〜Ｒ１４Ｔ，Ｒ１１Ｂ〜Ｒ１４Ｂ 抵抗素子
Ｓ１１Ｔ〜Ｓ１４Ｔ，Ｓ１１Ｂ〜Ｓ１４Ｂ スイッチ素子
Ｒ２１Ｔ〜Ｒ２３Ｔ，Ｒ２１Ｂ〜Ｒ２３Ｂ 抵抗素子
Ｓ２１Ｔ〜Ｓ２３Ｔ，Ｓ２１Ｂ〜Ｓ２３Ｂ スイッチ素子
Ｒ３０Ｔ〜Ｒ３４Ｔ，Ｒ３０Ｂ〜Ｒ３４Ｂ 抵抗素子
Ｓ３０Ｔ〜Ｓ３４Ｔ，Ｓ３０Ｂ〜Ｓ３４Ｂ スイッチ素子
ＡＴＴ１Ｔ〜ＡＴＴ３Ｔ，ＡＴＴ１Ｂ〜ＡＴＴ３Ｂ 抵抗減衰器
Ｒ５１〜Ｒ５３，Ｒ６１〜Ｒ６３ 抵抗素子
ＯＰＡ 演算増幅器
ＲＦＢＴ，ＲＦＢＢ 帰還抵抗

Claims (17)

  1. 反転入力端子に供給される入力電圧と非反転入力端子に供給される基準電圧との差電圧を増幅し増幅信号を出力する演算増幅器と、
    前記増幅信号を前記演算増幅器の反転入力端子に負帰還する帰還抵抗と、
    外部入力端子と前記演算増幅器の反転入力端子との間に制御信号に応じた第１抵抗値の電流経路を設定するとともに、前記電流経路上のノードと前記基準電圧が供給される基準電圧端子との間に前記制御信号に応じた第２抵抗値の第１迂回経路を設定する可変抵抗部と、を備え、
    前記可変抵抗部は、
    前記外部入力端子と前記演算増幅器の反転入力端子との間に並列に設けられた複数の第１抵抗素子と、
    前記複数の第１抵抗素子のそれぞれの一端と前記演算増幅器の反転入力端子との間に設けられ、前記制御信号に基づいて導通状態が制御される複数の第１スイッチ素子と、
    前記複数の第１抵抗素子のそれぞれの他端間に設けられた複数の抵抗減衰器と、
    前記複数の抵抗減衰器のそれぞれの共通端子と前記基準電圧端子との間に設けられ、前記制御信号に基づいて導通状態が制御される複数の第２スイッチ素子と、を有する、
    半導体集積回路。
  2. 前記可変抵抗部は、前記演算増幅器の反転入力端子と前記基準電圧端子との間に前記第１迂回経路を設定する、請求項１に記載の半導体集積回路。
  3. 前記可変抵抗部は、前記演算増幅器から前記可変抵抗部を見たインピーダンスが前記制御信号の状態に関わらず一定になるように前記電流経路及び前記第１迂回経路を設定する、請求項２に記載の半導体集積回路。
  4. 前記可変抵抗部は、前記外部入力端子と前記基準電圧端子との間に前記制御信号に応じた第２抵抗値の第２迂回経路をさらに設定する、請求項２に記載の半導体集積回路。
  5. 前記可変抵抗部は、前記演算増幅器から前記可変抵抗部を見たインピーダンスが前記制御信号の状態に関わらず一定になるように、かつ、前記外部入力端子から前記可変抵抗部を見たインピーダンスが前記制御信号の状態に関わらず一定になるように、前記電流経路、前記第１迂回経路及び前記第２迂回経路を設定する、請求項４に記載の半導体集積回路。
  6. 前記可変抵抗部は、前記外部入力端子と前記基準電圧端子との間に前記第１迂回経路を設定する、請求項１に記載の半導体集積回路。
  7. 前記可変抵抗部は、
    前記外部入力端子と前記演算増幅器の反転入力端子との間に並列に設けられた複数の第１抵抗素子と、
    前記複数の第１抵抗素子のそれぞれと前記演算増幅器の反転入力端子との間に設けられ、前記制御信号に基づいて導通状態が制御される複数の第１スイッチ素子と、
    前記演算増幅器の反転入力端子と前記基準電圧端子との間に並列に設けられた複数の第２抵抗素子と、
    前記複数の第２抵抗素子のそれぞれに直列接続され、前記制御信号に基づいて導通状態が制御される複数の第２スイッチ素子と、を有する、請求項１に記載の半導体集積回路。
  8. 前記複数の第１スイッチ素子は、前記制御信号に基づいて、前記複数の第１抵抗素子のそれぞれを前記演算増幅器の反転入力端子及び前記基準電圧端子の何れか一方に接続する、請求項７に記載の半導体集積回路。
  9. 演算増幅器と、
    前記演算増幅器の差動出力信号の一方を負帰還する第１帰還抵抗と、
    前記演算増幅器の差動出力信号の他方を負帰還する第２帰還抵抗と、
    第１外部入力端子と前記演算増幅器の反転入力端子との間、及び、第２外部入力端子と前記演算増幅器の非反転入力端子との間に、制御信号に応じた第１抵抗値の第１及び第２電流経路をそれぞれ設定するとともに、前記第１及び前記第２電流経路上のそれぞれのノード間に前記制御信号に応じた第２抵抗値の第１迂回経路を設定する可変抵抗部と、を備え、
    前記可変抵抗部は、
    前記第１外部入力端子と前記演算増幅器の反転入力端子との間に並列に設けられた複数の第１抵抗素子と、
    前記第２外部入力端子と前記演算増幅器の非反転入力端子との間に並列に設けられた複数の第２抵抗素子と、
    前記複数の第１抵抗素子のそれぞれの一端と前記演算増幅器の反転入力端子との間に設けられ、前記制御信号に基づいて導通状態が制御される複数の第１スイッチ素子と、
    前記複数の第２抵抗素子のそれぞれの一端と前記演算増幅器の非反転入力端子との間に設けられ、前記制御信号に基づいて導通状態が制御される複数の第２スイッチ素子と、
    前記複数の第１抵抗素子のそれぞれの他端間に設けられた複数の第１抵抗減衰器と、
    前記複数の第２抵抗素子のそれぞれの他端間に設けられた複数の第２抵抗減衰器と、
    前記複数の第１抵抗減衰器のそれぞれの共通端子と共通ノードとの間に設けられ、前記制御信号に基づいて導通状態が制御される複数の第３スイッチ素子と、
    前記複数の第２抵抗減衰器のそれぞれの共通端子と前記共通ノードとの間に設けられ、前記制御信号に基づいて導通状態が制御される複数の第４スイッチ素子と、を有する、
    半導体集積回路。
  10. 前記可変抵抗部は、前記演算増幅器の反転入力端子及び非反転入力端子間に前記第１迂回経路を設定する、請求項９に記載の半導体集積回路。
  11. 前記可変抵抗部は、前記演算増幅器から前記可変抵抗部を見たインピーダンスが前記制御信号の状態に関わらず一定になるように、前記第１電流経路、前記第２電流経路及び前記第１迂回経路を設定する、請求項１０に記載の半導体集積回路。
  12. 前記可変抵抗部は、前記第１及び前記第２外部入力端子間に前記制御信号に応じた第２抵抗値の第２迂回経路をさらに設定する、請求項１０に記載の半導体集積回路。
  13. 前記可変抵抗部は、前記演算増幅器から前記可変抵抗部を見たインピーダンスが前記制御信号の状態に関わらず一定になるように、かつ、前記第１及び前記第２外部入力端子から前記可変抵抗部を見たインピーダンスが前記制御信号の状態に関わらず一定になるように、前記第１電流経路、前記第２電流経路、前記第１迂回経路及び前記第２迂回経路を設定する、請求項１２に記載の半導体集積回路。
  14. 前記可変抵抗部は、前記第１及び前記第２外部入力端子間に前記第１迂回経路を設定する、請求項９に記載の半導体集積回路。
  15. 前記可変抵抗部は、
    前記第１外部入力端子と前記演算増幅器の反転入力端子との間に並列に設けられた複数の第１抵抗素子と、
    前記第２外部入力端子と前記演算増幅器の非反転入力端子との間に並列に設けられた複数の第２抵抗素子と、
    前記複数の第１抵抗素子のそれぞれと前記演算増幅器の反転入力端子との間に設けられ、前記制御信号に基づいて導通状態が制御される複数の第１スイッチ素子と、
    前記複数の第２抵抗素子のそれぞれと前記演算増幅器の非反転入力端子との間に設けられ、前記制御信号に基づいて導通状態が制御される複数の第２スイッチ素子と、
    前記演算増幅器の反転入力端子及び非反転入力端子間に並列に設けられた複数の第３抵抗素子と、
    前記複数の第３抵抗素子のそれぞれに直列接続され、前記制御信号に基づいて導通状態が制御される複数の第３スイッチ素子と、を有する、請求項９に記載の半導体集積回路。
  16. 前記複数の第１スイッチ素子は、前記制御信号に基づいて、前記複数の第１抵抗素子のそれぞれを前記演算増幅器の反転入力端子及び共通ノードの何れか一方に接続し、
    前記複数の第２スイッチ素子は、前記制御信号に基づいて、前記複数の第２抵抗素子のそれぞれを前記演算増幅器の非反転入力端子及び前記共通ノードの何れか一方に接続する、請求項１５に記載の半導体集積回路。
  17. 請求項１〜１６のいずれか一項に記載の半導体集積回路を備えた無線通信端末。
JP2012175780A 2012-08-08 2012-08-08 半導体集積回路及びそれを備えた無線通信端末 Expired - Fee Related JP5841506B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012175780A JP5841506B2 (ja) 2012-08-08 2012-08-08 半導体集積回路及びそれを備えた無線通信端末
US13/931,894 US9160281B2 (en) 2012-08-08 2013-06-29 Semiconductor integrated circuit and radio communication terminal including the same
CN201310350191.XA CN103580633B (zh) 2012-08-08 2013-08-07 半导体集成电路和包括该半导体集成电路的无线电通信终端
US14/857,615 US20160006477A1 (en) 2012-08-08 2015-09-17 Semiconductor Integrated Circuit and Radio Communication Terminal Including the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012175780A JP5841506B2 (ja) 2012-08-08 2012-08-08 半導体集積回路及びそれを備えた無線通信端末

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015222877A Division JP2016036180A (ja) 2015-11-13 2015-11-13 無線通信装置

Publications (2)

Publication Number Publication Date
JP2014036293A JP2014036293A (ja) 2014-02-24
JP5841506B2 true JP5841506B2 (ja) 2016-01-13

Family

ID=50051706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012175780A Expired - Fee Related JP5841506B2 (ja) 2012-08-08 2012-08-08 半導体集積回路及びそれを備えた無線通信端末

Country Status (3)

Country Link
US (2) US9160281B2 (ja)
JP (1) JP5841506B2 (ja)
CN (1) CN103580633B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106464272B (zh) * 2014-05-05 2019-06-21 瑞典爱立信有限公司 具有可编程增益的电阻器网络和混频器电路
JP2016042643A (ja) * 2014-08-15 2016-03-31 株式会社アルバック 膜厚モニタ用発振回路
US9608586B2 (en) 2014-09-25 2017-03-28 Qualcomm Incorporated Voltage-to-current converter
US10797738B2 (en) * 2018-10-26 2020-10-06 Analog Devices, Inc. Segmented receiver for wireless communications
JP2020114007A (ja) * 2020-03-25 2020-07-27 新日本無線株式会社 低雑音増幅装置
CN112104337A (zh) * 2020-11-18 2020-12-18 四川科道芯国智能技术股份有限公司 Mfb有源滤波器和nfc芯片
US11595069B2 (en) * 2021-07-14 2023-02-28 Apple Inc. Transimpedance amplifier (TIA) with tunable input resistance
CN114785292A (zh) * 2022-04-19 2022-07-22 瑞声声学科技(深圳)有限公司 单端转差分麦克风电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855685A (en) * 1987-09-30 1989-08-08 Texas Instruments Incorporated Precision switchable gain circuit
JP2005323131A (ja) * 2004-05-10 2005-11-17 Sony Corp 利得制御増幅回路および記録再生装置
KR100698332B1 (ko) * 2005-02-04 2007-03-23 삼성전자주식회사 이득제어 증폭기
TWI271923B (en) * 2005-03-01 2007-01-21 Realtek Semiconductor Corp Variable gain amplifier maintaining constant DC offset at output end
JP2008205560A (ja) * 2007-02-16 2008-09-04 Fujitsu Ltd 可変利得増幅回路、フィルタ回路、及び半導体装置
US7868681B2 (en) * 2007-10-30 2011-01-11 Qualcomm, Incorporated Programmable gain circuit
US7986648B2 (en) * 2007-10-31 2011-07-26 Qualcomm Incorporated Methods and apparatus for communicating information using different types of symbols
US20130154740A1 (en) * 2011-12-16 2013-06-20 Qualcomm Incorporated Techniques for pga linearity
KR101873298B1 (ko) * 2011-12-16 2018-07-02 삼성전자주식회사 디지털 코드에 따라 지수적으로 제어되는 가변 이득과 차단주파수를 특성을 갖는 필터 및 증폭기
KR101477699B1 (ko) * 2012-05-04 2015-01-06 삼성전자주식회사 디지털 코드에 따라 지수적으로 제어되는 차단주파수 특성을 갖는 필터 및 증폭기

Also Published As

Publication number Publication date
US9160281B2 (en) 2015-10-13
CN103580633A (zh) 2014-02-12
JP2014036293A (ja) 2014-02-24
US20160006477A1 (en) 2016-01-07
CN103580633B (zh) 2018-05-01
US20140043099A1 (en) 2014-02-13

Similar Documents

Publication Publication Date Title
JP5841506B2 (ja) 半導体集積回路及びそれを備えた無線通信端末
US10205438B2 (en) Adjustable low-pass filter in a compact low-power receiver
JP2008205560A (ja) 可変利得増幅回路、フィルタ回路、及び半導体装置
JP4193066B2 (ja) 無線用フィルタ回路およびノイズ低減方法
TW527765B (en) An ultra linear high frequency transconductor structure
CN106489236B (zh) 耦合到分压器电路来为放大器提供反馈的参考放大器
US8493136B2 (en) Driver circuit and a mixer circuit receiving a signal from the driver circuit
EP2106021A1 (en) Converting circuit for converting differential signal to single-ended signal
US20110133837A1 (en) Variable gain amplifier
JP2016036180A (ja) 無線通信装置
US20070001755A1 (en) Switchable high-pass configuration and an optical receiver with a switchable high-pass configuration
JP2012169898A (ja) 可変利得増幅回路
US8816766B2 (en) Semiconductor integrated circuit, and reception apparatus and radio communication terminal including semiconductor integrated circuit
US9124229B2 (en) Methods and systems to provide low noise amplification
KR20180092706A (ko) 포락선 검출 회로
JP2009100025A (ja) 半導体装置
JP2008182388A (ja) 信号切替装置
JP3171247B2 (ja) 多機能演算回路
CN106911306B (zh) 一种混频器优化电路
JP2011188117A (ja) 増幅器、及び通信装置
JP5807762B2 (ja) 高周波モジュール及びそれを用いた携帯端末
JP2004512724A (ja) 積重ねられた電流駆動電流ドライバを有する増幅器
JP5044674B2 (ja) 周波数変換器及びこれを用いた送信機
US20060232328A1 (en) Switchable low pass configuration and an optical receiver with a switchable low pass configuration
JP2005354237A (ja) 増幅装置およびミキサ装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151113

R150 Certificate of patent or registration of utility model

Ref document number: 5841506

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees