JP2020114007A

JP2020114007A - 低雑音増幅装置

Info

Publication number: JP2020114007A
Application number: JP2020054099A
Authority: JP
Inventors: 大介栗原; Daisuke Kurihara
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2020-03-25
Filing date: 2020-03-25
Publication date: 2020-07-27

Abstract

【課題】雑音特性や歪特性を悪化させることなく、入力信号を増幅できるようにした低雑音増幅装置を提供する。【解決手段】信号入力端子１と信号出力端子２との間に接続された低雑音増幅器３と、低雑音増幅器３の出力信号を高入力インピーダンスで受けて低出力インピーダンスで出力するバッファ回路４と、該バッファ回路４の出力信号を検波する検波回路６と、該検波回路６から出力する検波電圧のレベルに応じてアッテネータを高周波信号ラインに挿入、あるいはバイパスする制御回路７とを備える。【選択図】図１１

Description

本発明は低レベルの入力信号を増幅して出力する低雑音増幅装置に関する。

デジタルテレビ用などの高周波信号を受信するとき、その入力信号のレベルが小さい場合は、その入力信号を増幅してからチューナ等の後段に送ることが行われる。入力信号のレベルが大きい場合は、増幅後の信号によって後段のチューナ等が飽和することを防止するために、増幅せずあるいは減衰させることも行われる。

特許文献１には、増幅器の出力側の信号を検波した検波電圧のレベルが小さい場合は入力信号を増幅器で増幅し、大きい場合は入力信号が増幅器をバイパスするようにさせることが提案されている。また、特許文献２には、増幅器の出力側の信号を検波した検波電圧のレベルが小さい場合は増幅器を増幅器として動作させ、大きい場合は増幅器を減衰器として動作させることが提案されている。この特許文献２では、さらに増幅器の入力側の信号を検出して同様に処理することも提案されている。

特開２００９−２６０８３１号公報特開２００６−３４０２５５号公報

ところが、特許文献１、２では、増幅器を増幅動作させたり、バイパスさせたり、減衰動作させるための制御信号を生成する検波回路は、高周波信号ラインに直接接続されるために、高周波信号の雑音特性や歪特性が悪化する惧れがある。特に、増幅器の入力側に検波回路を接続する場合は、入力信号レベルが低いのでその惧れが大きくなる。

本発明の目的は、雑音特性や歪特性を悪化させることなく、入力信号を増幅できるようにした低雑音増幅装置を提供することである。

上記目的を達成するために、請求項１にかかる発明は、信号入力端子に入力端が接続された低雑音増幅器と、該低雑音増幅器の出力端と信号出力端子との間に接続されるアッテネータと、第１切替状態のとき前記低雑音増幅器の出力端と前記信号出力端子との間に前記アッテネータを接続し、第２切替状態のとき前記低雑音増幅器の出力端を前記信号出力端子に直接接続するスイッチ手段と、前記低雑音増幅器の出力信号を高入力インピーダンスで受けて低出力インピーダンスで出力するバッファ回路と、該バッファ回路の出力信号を検波する検波回路と、該検波回路から出力する検波電圧のレベルが大きいとき前記スイッチ手段を前記第１切替状態に設定し前記検波回路から出力する検波電圧のレベルが小さいとき前記スイッチ手段を前記第２切替状態に設定する制御回路と、を備えることを特徴とする。

請求項２に係る発明は、請求項１に記載の低雑音増幅装置において、前記検波回路と前記制御回路との間に差分電圧増幅器を接続し、前記検波回路は、前記バッファ回路から出力する信号を検波する第１ダイオードと、該第１ダイオードに所定のバイアス電圧を印加する第１バイアス回路と、前記第１ダイオードで検波された電圧を平滑するキャパシタと、第２ダイオードと、該第２ダイオードに前記バイアス電圧と同じバイアス電圧を印加する第２バイアス回路と、を備え、前記第１ダイオードから前記検波電圧が出力し、前記第２ダイオードから基準電圧が出力し、前記差分電圧増幅器は、前記検波電圧と前記基準電圧の差分を増幅する、計装増幅器又は差動増幅器で構成されていることを特徴とする。

請求項３に係る発明は、請求項１に記載の低雑音増幅装置において、前記アッテネータは、入力インピーダンスが出力インピーダンスより大きく設定されていることを特徴とする。

本発明によれば、低雑音増幅器の出力端にバッファ回路を接続し、そのバッファ回路を経由した信号を検波回路で検波し、その検波電圧のレベルに応じて増幅された入力信号の減衰、通過等を制御するので、検波回路が入力信号や出力信号の雑音特性や歪特性を悪化させることを防止することができる。

本発明第１の関連技術の低雑音増幅装置の回路図である。図１の低雑音増幅装置のバッファ回路４の回路図である。図１の低雑音増幅装置の検波回路６の回路図である。図１の低雑音増幅装置の利得と雑音指数の特性図である。本発明の第２の関連技術の低雑音増幅装置の回路図である。図５の低雑音増幅装置の検波回路６Ａと差分電圧増幅器８（計装増幅器）の回路図である。図５の低雑音増幅装置の検波回路６Ａと差分電圧増幅器８Ａ（差動増幅器）の回路図である。図６の差分電圧増幅器（計装増幅器）と図７の差分電圧増幅器（差動増幅器）の増幅特性図である。図５の低雑音増幅装置の増幅特性図である。図５の低雑音増幅装置の検波回路６Ａを低雑音増幅器３の出力側に設けた場合の増幅特性図である。本発明の実施例の低雑音増幅装置の回路図である。図１１の低雑音増幅装置のアッテネータ１０の回路図である。図１１の低雑音増幅装置の低雑音増幅器３の出力端の電圧特性図である。

図１に本発明の第１の関連発明の低雑音増幅装置の構成を示す。１は高周波信号の入力端子、２は高周波信号の出力端子であり、入力端子１には例えばアンテナ（図示せず）が接続され、出力端子２には例えばチューナ（図示せず）が接続される。３は可変利得制御型の低雑音増幅器（ＬＮＡ）であり、入力端子１と出力端子２との間に接続される。４はバッファ回路であり、入力端子１に接続される。５はバッファ回路４の出力信号を増幅する検波増幅器、６は検波用増幅器５で増幅された信号を検波する検波回路である。７は制御回路であり、検波回路６から出力する検波電圧Ｖｓのレベルに応じて低雑音増幅器３の利得を制御する。

バッファ回路４は、図２に示すように、ドレインが電源端子ＶＤＤに接続され、ゲートが入力端４１に接続され、ソースが抵抗Ｒ１を介して接地端子ＧＮＤに接続されたトランジスタＴ１からなり、ソースが出力端４２に接続されたソースホロワ回路で構成されている。入力端４１が図１の入力端子１に接続される。低雑音増幅器３の入力部の損失は雑音指数（ＮＦ）を大きく劣化させるが、バッファ回路４はその高い入力インピーダンスによってその雑音指数の劣化を防止している。また、バッファ回路４の高い入力インピーダンスによって低雑音増幅器３のインピーダンスマッチングに与える悪影響も防止している。さらに、このバッファ回路４は、検波用増幅器５や検波回路６で発生する歪が低雑音増幅器３の入力側に戻ってくることも抑制している。

検波回路６は、図３に示すように、バイアス用の抵抗Ｒ２，Ｒ３と、カップリング用のキャパシタＣ１と、平滑用のキャパシタＣ２と、キャパシタＣ１と抵抗Ｒ２の共通接続端子にアノードが接続され抵抗Ｒ３とキャパシタＣ２の共通接続端子にカソードが接続されたダイオードＤ１とで構成され、入力端６１に入力する高周波信号を検波した検波電圧Ｖｓを出力端６２に出力する。入力端６１は検波用増幅器５の出力端に接続され、出力端６２は制御回路７の入力端に接続される。

ダイオードＤ１としてシリコンやＧａＡｓ製のものを使用した場合、その順方向電圧が高いために無バイアスではほとんど電流が流れないことから、抵抗Ｒ２，Ｒ３によりバイアス回路を構成してダイオードＤ１に所定のバイアスを印加している。これにより、検波用増幅器５によって増幅した高周波信号のレベルが低い場合であっても、その信号を検波することができ、検波感度を高くすることができる。なお、抵抗Ｒ２はコイルでも代用できるが、４０ＭＨｚ帯の信号を検波する場合は、必要なインピーダンスを得るためには大きなインダクタンスが必要となる。

制御回路７は、検波回路６から出力する検波電圧Ｖｓのレベルに応じた制御電圧ＶＣ１を出力して、低雑音増幅器３の利得を連続的に制御する。図４に低雑音増幅器３の利得特性（Ｇａｉｎ）と雑音指数（ＮＦ）を示した。入力端子１に入力する高周波信号のレベルが低いほど、検波回路６の出力電圧Ｖｓのレベルが低くなり、制御回路７から出力する制御電圧ＶＣ１が高くなるので、低雑音増幅器３はその出力信号のレベルがほぼ一定になるように利得が自動制御される。

図５に本発明の第２の関連技術の低雑音増幅装置の構成を示す。図１で説明したものと同じものには同じ符号をつけた。６Ａは検波電圧Ｖｓと基準電圧Ｖｆを出力する検波回路、７Ａは制御電圧として２値の電圧ＶＣ２を出力する制御回路、８は検波回路６Ａから出力する検波電圧Ｖｓと基準電圧Ｖｆの差分を増幅する差分電圧増幅器、９はヒステリシスコンパレータである。ＳＷ１は低雑音増幅器３をバイパスさせるためのスイッチであり、制御回路７Ａから出力する２値の制御信号ＶＣ２によって切り替えられる。なお、制御回路７Ａの制御信号ＶＣ２は低雑音増幅器３の動作も制御する。

図６は検波回路６Ａと差分電圧増幅器８の組み合わせを示す回路図である。検波回路６Ａは、図３で説明したバイアス回路を構成する抵抗Ｒ２，Ｒ３と、キャパシタＣ１，Ｃ２と、ダイオードＤ１の他に、別のバイアス回路を構成する抵抗Ｒ４，Ｒ５と、その抵抗Ｒ４，Ｒ５でバイアスされるダイオードＤ２を備える。ダイオードＤ１のカソードから検波電圧Ｖｓが、ダイオードＤ２のカソードから基準電圧Ｖｆが出力する。Ｒ２＝Ｒ４，Ｒ３＝Ｒ５のように抵抗値を設定することで、検波電圧Ｖｓのバイアス成分は基準電圧Ｖｆと一致する。よって、高周波信号が入力しない無信号時には、Ｖｓ＝Ｖｆとなる。高周波信号が入力する時は、Ｖｓ＞Ｖｆとなる。

差分電圧増幅器８は、オペアンプＯＰ１，ＯＰ２，ＯＰ３と、抵抗Ｒ６，Ｒ７，Ｒ８，Ｒ９，Ｒ１０，Ｒ１１とで入力インピーダンスの高い計装増幅器として構成され、検波回路６Ａから入力する検波電圧Ｖｓから基準電圧Ｖｆを差し引いた信号を増幅する。このように、バイアス成分が含まれている検波電圧Ｖｓからそのバイアス成分である基準電圧Ｖｆを差し引くことにより、バイアス成分をキャンセルして、検波成分のみを増幅して出力端子８２から取り出すことができる。

図７は図６の回路において差分電圧増幅器８を差分電圧増幅器８Ａに変更した回路図である。差分電圧増幅器８Ａは、オペアンプＯＰ４と、抵抗Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６により差動増幅器として構成されている。この差動増幅器構成の差分電圧増幅器８Ａは、入力インピーダンスは高くないが、出力電圧が高くなるにつれて利得を小さくすることができるので、広い入力範囲にわたって増幅することができる。

図８に図６の差分電圧増幅器８と図７の差分電圧増幅器８Ａの利得特性を示す。細線で示したＡは図６の差分電圧増幅器８（計装増幅器）を使用したときの特性、太線で示したＢは図７の差分電圧増幅器８Ａ（差動増幅器）を使用したときの特性である。図７の差分電圧増幅器８Ａでは、出力端子８２の出力電圧が高くなると基準電圧Ｖｆが高くなるため、その基準電圧Ｖｆと検波電圧Ｖｓの差分が小さくなり、Ｂの特性のように出力端子８２の電圧の上昇率が低下する。このため、より広い範囲の入力電力に対して検波することが可能となる。

ヒステリシスコンパレータ９は、入力端子１に入力する高周波信号の電力（差分電圧増幅器８、８Ａの出力電圧相当）が−５０ｄＢｍを超えると出力電圧を例えばＬレベルに設定し、−６０ｄＢｍより低下すると例えばＨレベルに設定するようなヒステリシス特性を有する。

制御回路７Ａは、ヒステリシスコンパレータ９の出力電圧がＬレベルになると、スイッチＳＷ１をＯＮさせるともに低雑音増幅器３の動作をＯＦＦさせる。このときスイッチＳＷ１の挿入損失は例えば−１ｄＢとなる。また、ヒステリシスコンパレータ９の出力電圧がＨレベルになると、スイッチＳＷ１をＯＦＦさせるとともに、低雑音増幅器３のゲインを２０ｄＢに設定する。このため、スイッチＳＷ１と低雑音増幅器３による総合利得は、図９に示すようなヒステリシス特性をもち、安定した切り替えを行うことができる。

このように、本関連技術の低雑音増幅装置では、低雑音増幅器３の入力端の高周波信号を検波して入力電力を検出しているので、−６０ｄＢｍ〜−５０ｄＢｍの範囲内の信号を検波すればすむ。

これに対して、低雑音増幅器３の出力端の高周波信号を検波した信号で切り替えを行う場合は、低雑音増幅器３の利得を２０ｄＢ、スイッチＳＷ１の損失を−１ｄＢとすれば、図１０に示すように、−６１（＝−６０−１）ｄＢｍ〜−３０（＝−５０＋２０）ｄＢｍの広い範囲の高周波信号を検波する必要があり、検波回路６Ａに高性能が要求される。

＜実施例＞
図１１に本発明の実施例の低雑音増幅装置の構成を示す。本実施例では低雑音増幅器３の利得を固定してその出力信号をバッファ回路４で取り込み、検波用増幅器５で増幅し、検波回路６Ａで検波し、差分電圧増幅器８で増幅し、ヒステリシスコンパレータ９で比較し、制御回路７Ａから２値の制御信号ＶＣ２を出力するように構成した。１０は低雑音増幅器３の出力側に接続されたアッテネータであり、その入力端と出力端にスイッチＳＷ２，ＳＷ３（スイッチ手段）が接続され、このスイッチＳＷ２，ＳＷ３の切り替えによって、高周波信号ラインに挿入され、あるいはバイパスされるようにしている。

低雑音増幅器３はその利得が２０ｄＢに設定されており、入力電力が−６０ｄＢｍのときは低雑音増幅器３の出力電力は−４０ｄＢｍ、入力電力が−５０ｄＢｍのときは低雑音増幅器３の出力電力は−３０ｄＢｍとなる。よって、このときは、検波回路６Ａは−４０ｄＢｍ〜−３０ｄＢｍの範囲の信号を検波すれば済むので、検波用増幅器５の利得は小さくてすむ。そして、図５の回路と同様に、入力電力が−５０ｄＢｍを越えればヒステリシスコンパレータ９の出力がＬレベルとなり、制御回路７ＡによってスイッチＳＷ２，ＳＷ３がアッテネータ１０を選択するように切り替えられる。また、入力電力が−６０ｄＢｍを下回ればヒステリシスコンパレータ９の出力がＨレベルとなり、制御回路７ＡによってスイッチＳＷ２，ＳＷ３がアッテネータ１０をバイパスするように切り替えられる。

アッテネータ１０は、その入力インピーダンスＺｉｎと出力インピーダンスＺｏｕｔを通常のように５０Ωに設定してもよいが、入力インピーダンスをより高くすることで、バッファ回路４に入力する電圧レベルを高くすることができる。

図１２はそのアッテネータ１０の構成を示す図であり、入力端１０１と出力端１０２の間にＴ字回路を形成する抵抗Ｒ１７，Ｒ１８，Ｒ１９で構成されている。例えば、Ｒ１７＝４８０Ω、Ｒ１８＝２２．４Ω、Ｒ１９＝２８．４Ωに設定すれば、入力インピーダンスＺｉｎ＝５００Ω、出力インピーダンスＺｏｕｔ＝５０Ωとなり、２１ｄＢのアッテネータを実現できる。

このようにアッテネータ１０の入力インピーダンスＺｉｎを大きな値に設定すれば、アッテネータ１０をバイパスした状態からアッテネータ１０を接続する状態にスイッチＳＷ２，ＳＷ３が切り替わると、バッファ回路４や検波用増幅器５を経由して検波回路６Ａに入力する高周波電圧が高くなるので、低雑音増幅器３の出力端の電圧に図１３に示すようなヒステリシス特性を実現することができる。よって、この場合はヒステリシスコンパレータ９をヒステリシス特性を有しない通常のコンパレータに置き換えることができる。

１：入力端子、２：出力端子、３：低雑音増幅器、４：バッファ回路、５：検波用増幅器、６，６Ａ：検波回路、７，７Ａ：制御回路、８，８Ａ：差分電圧増幅器、９：ヒステリシスコンパレータ、１０：アッテネータ

Claims

信号入力端子に入力端が接続された低雑音増幅器と、該低雑音増幅器の出力端と信号出力端子との間に接続されるアッテネータと、第１切替状態のとき前記低雑音増幅器の出力端と前記信号出力端子との間に前記アッテネータを接続し、第２切替状態のとき前記低雑音増幅器の出力端を前記信号出力端子に直接接続するスイッチ手段と、前記低雑音増幅器の出力信号を高入力インピーダンスで受けて低出力インピーダンスで出力するバッファ回路と、該バッファ回路の出力信号を検波する検波回路と、該検波回路から出力する検波電圧のレベルが大きいとき前記スイッチ手段を前記第１切替状態に設定し前記検波回路から出力する検波電圧のレベルが小さいとき前記スイッチ手段を前記第２切替状態に設定する制御回路と、を備えることを特徴とする低雑音増幅装置。
請求項１に記載の低雑音増幅装置において、
前記検波回路と前記制御回路との間に差分電圧増幅器を接続し、
前記検波回路は、前記バッファ回路から出力する信号を検波する第１ダイオードと、該第１ダイオードに所定のバイアス電圧を印加する第１バイアス回路と、前記第１ダイオードで検波された電圧を平滑するキャパシタと、第２ダイオードと、該第２ダイオードに前記バイアス電圧と同じバイアス電圧を印加する第２バイアス回路と、を備え、前記第１ダイオードから前記検波電圧が出力し、前記第２ダイオードから基準電圧が出力し、
前記差分電圧増幅器は、前記検波電圧と前記基準電圧の差分を増幅する、計装増幅器又は差動増幅器で構成されていることを特徴とする低雑音増幅装置。
請求項１に記載の低雑音増幅装置において、
前記アッテネータは、入力インピーダンスが出力インピーダンスより大きく設定されていることを特徴とする低雑音増幅装置。