JP2012169898A

JP2012169898A - 可変利得増幅回路

Info

Publication number: JP2012169898A
Application number: JP2011029566A
Authority: JP
Inventors: Katsuyuki Takagi; 克之都木
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2011-02-15
Filing date: 2011-02-15
Publication date: 2012-09-06
Also published as: US20120206204A1; CN102647163B; US8729966B2; CN102647163A

Abstract

【目的】入力信号の伝送ロスを生じさせることなく、小規模な構成にて精度良く利得調整を行うことが可能な可変利得増幅回路を提供することを目的とする。
【構成】増幅結合ライン及び接地ライン間に、スイッチ素子とこのスイッチ素子がオン状態にある場合に当該スイッチ素子を介して増幅結合ライン及び接地ライン間に入力信号に応じた電流を流す増幅用トランジスタとを含む増幅部を複数個並列に接続し、利得制御信号に応じて各増幅部毎のスイッチ素子を個別にオン又はオフ状態に設定することで増幅利得を変更する。
【選択図】図２

Description

本発明は、入力信号を可変利得にて増幅する可変利得増幅回路に関する。

移動体無線通信に用いられる受信機には、基地局までの距離や障害物等の影響に伴う電波減衰が生じても受信信号のレベルを一定に維持させるべく、そのフロントエンド部に、受信信号のレベルに応じてその利得を変化させる可変利得増幅回路が搭載されている。

可変利得増幅回路として、その可変利得の範囲を広く取れるようにしたものが提案されている（特許文献１の図１参照）。かかる可変利得増幅回路では、受信信号の増幅を行うトランジスタとして、複数の増幅用トランジスタ（Ｑ１〜Ｑｎ）のコレクタ端子を夫々共通に接続した構成を採用している。

増幅用トランジスタ各々のベース端子には、利得制御信号に対応したスイッチ切換信号に応じて、夫々個別に受信信号（ＲＦ_in）の供給を受けるか否かを設定するスイッチ（ＳＷ１−１〜ＳＷ１−ｎ，ＳＷ２−１〜ＳＷ２−ｎ）が設けられている。つまり、受信信号の供給を受ける状態に設定されたスイッチに接続されている増幅用トランジスタのベース端子には受信信号が供給され、この増幅用トランジスタのコレクタ・エミッタ間に、受信信号に応じた増幅電流（Ｉc）が流れる。一方、受信信号の供給を受けない状態に設定されたスイッチに接続されている増幅用トランジスタのベース端子には受信信号の供給が為されないので、この増幅用トランジスタのコレクタ・エミッタ間には上記した増幅電流は流れない。この際、複数の増幅用トランジスタ（Ｑ１〜Ｑｎ）の内で、受信信号の供給を受ける状態に設定されたスイッチの数が多いほど増幅用トランジスタ各々に流れ込む増幅電流が大となり、その数が少ないほど増幅用トランジスタ各々に流れ込む増幅電流は小となる。すなわち、かかる可変利得増幅回路においては、複数の増幅用トランジスタ各々の内で、受信信号の供給対象となるべき増幅トランジスタの数を変更することにより、増幅利得の変更を実現しているのである。

しかしながら、この可変利得増幅回路では、受信信号の伝送経路中にスイッチが介在する為、このスイッチのＯＮ抵抗や寄生容量に伴う信号レベルの減衰が生じるという問題があった。

また、受信信号が供給されるべき増幅用トランジスタの数が変更される為、利得毎に入力インピーダンスが変化することになり、所望の利得が得られなくなるという問題があった。

また、上記した可変利得増幅回路におけるスイッチでは、受信信号の供給を受けない状態に設定するにあたり、接地電位を強制的に増幅用トランジスタのベース端子に印加するようにしている。よって、このスイッチは、実際には、利得制御信号に応じて受信信号及び接地電位の内の一方を選択しこれを増幅用トランジスタに供給するという、いわゆる２入力セレクタである。従って、かかる２入力セレクタを増幅用トランジスタ毎に設けているので、装置規模が大になるという問題があった。

特開２０１０−２３９４０１号公報

本発明は、入力信号の伝送ロスを生じさせることなく、小規模な構成で精度良く利得調整を行うことが可能な可変利得増幅回路を提供することを目的とする。

本発明による可変利得増幅回路は、入力端子を介して供給された入力信号を増幅した信号を出力端子を介して送出する可変利得増幅回路であって、増幅結合ライン及び接地ライン間に並列に設けられた複数の増幅部と、前記増幅結合ライン上の信号を前記出力端子に送出する出力部と、を有し、前記増幅部の各々は、前記増幅結合ライン及び接地ライン間に接続されたスイッチ素子と、前記スイッチ素子がオン状態にある場合に当該スイッチ素子を介して前記増幅結合ライン及び前記接地ライン間に前記入力信号に応じた電流を流す増幅用トランジスタとを含み、前記増幅用トランジスタの入力信号端子が前記入力端子に接続されており、利得制御信号に応じて前記スイッチ素子をオン状態又はオフ状態に設定することにより利得を変更する。

本発明による可変利得増幅回路は、増幅結合ライン及び接地ライン間にスイッチ素子と、このスイッチ素子がオン状態にある場合に当該スイッチ素子を介して増幅結合ライン及び接地ライン間に入力信号に応じた電流を流す増幅用トランジスタとを夫々含む増幅部を複数個並列に設け、利得制御信号に応じて上記スイッチ素子をオンオフすることで増幅利得を変更するようにしている。

よって、かかる構成によれば、入力信号ライン中に増幅用トランジスタを非活性状態に設定する為のスイッチ素子が介在しないので、このスイッチ素子のオン抵抗や寄生容量に起因する入力信号のレベル減衰を無くすことができる。また、入力信号ラインを増幅用トランジスタ各々の入力信号端子に直接接続しているので、利得変更に伴う入力インピーダンスの変動を抑えることが可能となる。これにより、実際に増幅用トランジスタで為される増幅時の利得と、設計で想定した利得との誤差分が小となり、高精度な利得調整が為されるようになる。

本発明による可変利得増幅回路が含まれている無線受信機の概略構成を示すブロック図である。本発明による可変利得増幅回路の一例を示す回路図である。図２に示される可変利得増幅回路の変形例を示す回路図である。可変利得増幅回路の他の構成を示す回路図である。

本発明による可変利得増幅回路は、増幅結合ライン及び接地ライン間に、スイッチ素子とこのスイッチ素子がオン状態にある場合に当該スイッチ素子を介して増幅結合ライン及び接地ライン間に入力信号に応じた電流を流す増幅用トランジスタとを含む増幅部を複数個並列に接続し、利得制御信号に応じて各増幅部毎のスイッチ素子を個別にオン又はオフ状態に設定することで増幅利得を変更する。

図１は、本発明による可変利得増幅回路が含まれている無線受信機の概略構成を示すブロック図である。

図１において、フロントエンド２は、アンテナ１で受信して得られた受信信号を増幅し、これを中間周波数信号に変換したものをＩＦ処理部３及び電界強度測定部４に供給する。ＩＦ処理部３は、かかる中間周波数信号を所定帯域幅で帯域制限して得られた帯域制限周波数信号を検波・復調部５に供給する。電界強度測定部４は、かかる中間周波数信号に基づき、受信信号の電界強度を測定し、その電界強度を示す受信電界強度信号を検波・復調部５に供給する。検波・復調部５は、かかる帯域制限周波数信号を検波して復調することにより情報データを得る。更に、検波・復調部５は、上記した受信電界強度信号にて示される受信電界強度に対応した利得を指定する利得制御信号Ｓをフロントエンド２に供給する。例えば、検波・復調部５は、受信電界強度信号によって示される受信電界強度が所定強度よりも高い場合には［低利得モード］を指定する利得制御信号Ｓをフロントエンド２に供給する一方、かかる受信電界強度が所定強度よりも低い場合には［高利得モード］を指定する利得制御信号Ｓをフロントエンド２に供給する。

かかるフロントエンド２内の前段部には、上記した受信信号を入力信号Ｒ_INとし、これを上記利得制御信号Ｓにて指定された利得で増幅する、本発明による可変利得増幅回路が搭載されている。

図２は、本発明による可変利得増幅回路の構成の一例を示す回路図である。

図２に示すように、かかる可変利得増幅回路は、コンデンサＣ１、抵抗Ｒ１〜Ｒ２、ｎチャネル型ＭＯＳ（Metal Oxide Semiconductor）ＦＥＴ（Field effect transistor）である出力トランジスタＭＣを備える。更に、かかる可変利得増幅回路は、スイッチ素子ＳＷ１及びｎチャネル型ＭＯＳＦＥＴである増幅用トランジスタＭ１からなる第１増幅部ＡＭＰ１と、スイッチ素子ＳＷ２及びｎチャネル型ＭＯＳＦＥＴである増幅用トランジスタＭ２からなる第２増幅部ＡＭＰ２と、が増幅結合ラインＬ_Q及び接地ラインＬ_G間に並列に接続された構成を有する。

図２において、コンデンサＣ１は、入力端子Ｐ_INを介して供給された入力信号Ｒ_INの低域成分を除去した信号を入力信号ラインＧｉｎを介して増幅用トランジスタＭ１及びＭ２各々の入力信号端子であるゲート端子に供給する。尚、入力信号ラインＧｉｎには、抵抗Ｒ１を介して所定の低電圧Ｖ_B1が印加されている。

増幅用トランジスタＭ１及びＭ２各々の電流端子としてのドレイン端子は共に増幅結合ラインＬ_Qに接続されている。出力トランジスタＭＣのソース端子は上記増幅結合ラインＬ_Qに接続されており、そのゲート端子には所定のバイアス電圧Ｖ_B2が固定供給されている。出力トランジスタＭＣのドレイン端子には出力端子Ｐ_outが接続されている。出力端子Ｐ_outには、抵抗Ｒ２を介して電源電圧Ｖｄｄが印加されている。

増幅用トランジスタＭ１の電流端子としてのソース端子にはスイッチ素子ＳＷ１が接続されている。スイッチ素子ＳＷ１の他端には接地ラインＬ_Gが接続されており、この接地ラインＬ_Gを介して接地電位ＧＮＤが固定供給されている。

スイッチ素子ＳＷ１は、オン状態を指定する論理レベル１の利得制御信号Ｓ１が供給された場合にはオン状態となり、接地電位ＧＮＤを増幅用トランジスタＭ１のソース端子に印加する。これにより、スイッチ素子ＳＷ１は、上記増幅用トランジスタＭ１から出力された増幅電流Ｉｃ１を増幅結合ラインＬ_Q及び接地ラインＬ_G間に流す。つまり、増幅用トランジスタＭ１は活性状態となる。一方、オフ状態を指定する論理レベル０の利得制御信号Ｓ１が供給された場合には、スイッチ素子ＳＷ１はオフ状態となり、増幅用トランジスタＭ１のソース端子をフローティング状態、つまりハイインピーダンス状態にする。すなわち、オフ状態を指定する論理レベル０の利得制御信号Ｓ１に応じて、スイッチ素子ＳＷ１は、増幅結合ラインＬ_Q及び接地ラインＬ_G間の電流路を遮断する。つまり、増幅用トランジスタＭ１は非活性状態となる。

増幅用トランジスタＭ２の電流端子としてのソース端子にはスイッチ素子ＳＷ２が接続されている。スイッチ素子ＳＷ２の他端には接地ラインＬ_Gが接続されており、この接地ラインＬ_Gを介して接地電位ＧＮＤが固定供給されている。スイッチ素子ＳＷ２は、オン状態を指定する論理レベル１の利得制御信号Ｓ２が供給された場合にはオン状態となり、接地電位ＧＮＤを増幅用トランジスタＭ２のソース端子に印加する。これにより、スイッチ素子ＳＷ２は、上記増幅用トランジスタＭ２から出力された増幅電流Ｉｃ２を増幅結合ラインＬ_Q及び接地ラインＬ_G間に流す。つまり、増幅用トランジスタＭ２は活性状態となる。一方、オフ状態を指定する論理レベル０の利得制御信号Ｓ２が供給された場合には、スイッチ素子ＳＷ２はオフ状態となり、増幅用トランジスタＭ２のソース端子をフローティング状態、つまりハイインピーダンス状態にする。すなわち、オフ状態を指定する論理レベル０の利得制御信号Ｓ２に応じて、スイッチ素子ＳＷ２は、増幅結合ラインＬ_Q及び接地ラインＬ_G間の電流路を遮断するのである。つまり、増幅用トランジスタＭ２は非活性状態になる。

以下に、上記した可変利得増幅回路の動作について、その利得を［低利得モード］及び［高利得モード］の２段階で変更する場合を例にとって説明する。

先ず、かかる可変利得増幅回路を［低利得モード］で動作させる場合、利得制御信号Ｓ１、Ｓ２として、
Ｓ１＝１
Ｓ２＝０
を図２に示される可変利得増幅回路に供給する。

これにより、スイッチ素子Ｓ１がオン状態、スイッチ素子Ｓ２がオフ状態となるので、増幅用トランジスタＭ１及びＭ２の内のＭ１だけが活性状態となる。よって、この際、増幅用トランジスタＭ１だけが、入力信号ラインＧｉｎを介して供給された入力信号に応じた増幅電流Ｉｃ１を生成し、これをそのドレイン・ソース間に流す。この間、増幅用トランジスタＭ２は非活性状態にあるので、この増幅用トランジスタＭ１で生成された増幅電流Ｉｃ１だけが出力トランジスタＭＣを介して出力端子Ｐ_outに流れる。

つまり、［低利得モード］では、増幅用トランジスタＭ１及びＭ２の内のＭ１で入力信号を増幅して得られた増幅電流Ｉｃ１に対応した出力信号Ｒ_outが、出力端子Ｐ_outを介して送出される。

一方、可変利得増幅回路を［高利得モード］で動作させる場合には、利得制御信号Ｓ１、Ｓ２として、
Ｓ１＝１
Ｓ２＝１
を図２に示される可変利得増幅回路に供給する。

これにより、スイッチ素子Ｓ１及びＳ２が共にオン状態となるので、増幅用トランジスタＭ１及びＭ２が共に活性状態となる。よって、この際、増幅用トランジスタＭ１は、入力信号ラインＧｉｎを介して供給された入力信号に応じた増幅電流Ｉｃ１を生成し、これをそのドレイン・ソース間に流す。更に、この間、増幅用トランジスタＭ２が、入力信号ラインＧｉｎを介して供給された入力信号に応じた増幅電流Ｉｃ２を生成し、これをそのドレイン・ソース間に流す。従って、増幅用トランジスタＭ１で生成された増幅電流Ｉｃ１と、増幅用トランジスタＭ２で生成された増幅電流Ｉｃ２との合計電流（Ｉｃ１＋Ｉｃ２）が、出力トランジスタＭＣを介して出力端子Ｐ_outに流れる。

つまり、［高利得モード］では、増幅用トランジスタＭ１及びＭ２の双方で増幅して得られた増幅電流Ｉｃ１及びＩｃ２の合計電流に対応した出力信号Ｒ_outが、出力端子Ｐ_outを介して送出される。

このように、図２に示す可変利得増幅回路では、入力信号を増幅する為の増幅用トランジスタを複数個設けておき、これら増幅用トランジスタの内で非活性状態又は活性化状態に設定する増幅用トランジスタの数を変更することにより、利得を変更するようにしている。

この際、増幅用トランジスタ（Ｍ１、Ｍ２）を非活性状態又は活性状態に設定すべく、図２に示される可変利得増幅回路では、オン状態時には増幅結合ラインＬ_Q及び接地ラインＬ_G間の電流路を閉じる一方、オフ状態時にはその電流路を遮断するスイッチ素子（ＳＷ１、ＳＷ２）を各増幅用トランジスタのソース端子及び接地ラインＬ_G間に設けている。

よって、入力信号を各増幅用トランジスタに伝送する為の入力信号経路（入力信号ラインＧｉｎ）中に、増幅用トランジスタを非活性状態に設定する為のスイッチ素子が介在しないので、このスイッチ素子のオン抵抗や寄生容量に起因する入力信号のレベル減衰を無くすことができる。

また、図２に示す可変利得増幅回路では、利得の変更に拘わらず、入力信号Ｒ_INを伝送する入力信号ラインＧｉｎは全ての増幅用トランジスタ各々のゲート端子に直接接続されているので、利得変更に伴う入力インピーダンスの変化が少ない。よって、利得の変更に伴って入力インピーダンスが大幅に変化してしまう可変利得増幅回路に比して、実際に増幅用トランジスタで為される増幅時の利得と、設計で想定した利得との誤差分が小となり、高精度な利得調整が為されるようになる。

尚、図２に示される実施例においては、増幅用トランジスタを非活性状態又は活性状態に設定する為のスイッチ素子（ＳＷ１、ＳＷ２）を各増幅用トランジスタ（Ｍ１、Ｍ２）のソース端子及び接地ラインＬ_G間に設けているが、このような構成に限定されない。

例えば、図３に示すように、かかるスイッチ素子ＳＷ１（ＳＷ２）を、増幅結合ラインＬ_Q及び増幅用トランジスタＭ１（Ｍ２）間に設けるようにしても良い。この際、増幅用トランジスタＭ１及びＭ２各々のソース端子は、直接、接地ラインＬ_Gに接続される。

尚、スイッチ素子ＳＷ１及びＳＷ２各々として例えばＭＯＳＦＥＴを用いた場合、寄生容量や、オン状態時にドレイン・ソース間に生じるオン抵抗の影響によりレベル減衰が生じる。そこで、このようなスイッチ挿入に伴うレベル減衰を考慮した場合には、これらスイッチ素子ＳＷ１及びＳＷ２は、図２に示す如く、各増幅用トランジスタ（Ｍ１、Ｍ２）のソース端子及び接地ラインＬ_G間に設けるのが好ましい。

また、図４に示すように、スイッチ素子ＳＷ１（ＳＷ２）と並列に、コンデンサＣ２１（Ｃ２２）を設けることにより、図２に示す構成を採用した場合に比して、利得変更に伴う入力インピーダンスの変化を抑えることが可能となる。

すなわち、図２に示す構成では、スイッチ素子ＳＷ１（ＳＷ２）がオン状態にある際の入力容量、つまり増幅用トランジスタＭ１（Ｍ２）が活性状態にある際の入力容量には、増幅用トランジスタのゲート・ソース間の寄生容量Ｃ_GSが含まれる。ところが、スイッチ素子ＳＷ１（ＳＷ２）がオフ状態にある際、つまり増幅用トランジスタＭ１（Ｍ２）が非活性状態にある際には、この増幅用トランジスタのソース端子が開放状態となり、寄生容量の影響がなくなる。よって、増幅用トランジスタＭ１（Ｍ２）が活性状態にある場合と、非活性状態にある場合とで、入力インピーダンスに差異が生じてしまう場合がある。

一方、図４に示す如くスイッチ素子ＳＷ１（ＳＷ２）に並列にコンデンサＣ２１（Ｃ２２）が設けられている場合、増幅用トランジスタＭ１（Ｍ２）が非活性状態にある際の入力容量には、この増幅用トランジスタのゲート・ソース間の寄生容量Ｃ_GSと、コンデンサＣ２１（Ｃ２２）の容量との直列合成容量が含まれる。これにより、増幅用トランジスタが非活性状態にある際の入力容量は、活性状態にある際の入力容量、つまり増幅用トランジスタのゲート・ソース間寄生容量Ｃ_GSに近づく。よって、増幅用トランジスタが活性状態にある場合と、非活性状態にある場合との間での入力インピーダンスの変化幅が小となる。

従って、可変利得増幅回路として図４に示す構成を採用すれば、図２に示す構成を採用した場合に比して、設計段階で想定された各利得と、実際に増幅用トランジスタで為される増幅時の利得との誤差分が小となり、精度の高い利得調整が為されるようになる。

この際、スイッチ素子ＳＷ１（ＳＷ２）がオフのときの増幅用トランジスタのゲート・ソース間の寄生容量Ｃ_GSとコンデンサＣ２１（Ｃ２２）の容量との直列合成容量が、スイッチ素子ＳＷ１（ＳＷ２）がオンのときの寄生容量Ｃ_GSと等しくなるようにコンデンサＣ２１（Ｃ２２）の容量を設定すれば、増幅用トランジスタが活性状態にある場合と、非活性状態にある場合との間での入力インピーダンスの変化幅を略ゼロにすることができる。よって、更に、高精度な利得調整が為されるようになる。

尚、図２〜図４に示される実施例では、２つの増幅部（ＡＭＰ１、ＡＭＰ２）を増幅結合ラインＬ_Q及び接地ラインＬ_G間に並列に接続しているが、３個以上の増幅部を増幅結合ラインＬ_Q及び接地ラインＬ_G間に並列に接続するようにしても良い。

又、図２〜図４に示される実施例では、出力トランジスタＭＣ、増幅用トランジスタＭ１及びＭ２各々をＭＯＳ型のトランジスタとしているが、これらをバイポーラトランジスタで構成するようにしても良い。

要するに、出力トランジスタＭＣ、増幅用トランジスタＭ１及びＭ２として、入力信号端子（ベース、ゲート）に供給された入力信号に応じた電流を２つの電流端子（ドレイン、ソース、コレクタ、エミッタ）間に流すＭＯＳ型トランジスタ、又はバイポーラトランジスタを用いれば良いのである。

また、スイッチ素子ＳＷ１及びＳＷ２の各々を、ＭＯＳ型のトランジスタ又はバイポーラトランジスタで実現するようにしても良い。

Ｃ２１、Ｃ２２コンデンサ
Ｍ１、Ｍ２増幅用トランジスタ
ＭＣ出力トランジスタ
ＳＷ１、ＳＷ２スイッチ素子

Claims

入力端子を介して供給された入力信号を増幅した信号を出力端子を介して送出する可変利得増幅回路であって、
増幅結合ライン及び接地ライン間に並列に設けられた複数の増幅部と、前記増幅結合ライン上の信号を前記出力端子に送出する出力部と、を有し、
前記増幅部の各々は、前記増幅結合ライン及び接地ライン間に接続されたスイッチ素子と、前記スイッチ素子がオン状態にある場合に当該スイッチ素子を介して前記増幅結合ライン及び前記接地ライン間に前記入力信号に応じた電流を流す増幅用トランジスタとを含み、
前記増幅用トランジスタの入力信号端子が前記入力端子に接続されており、利得制御信号に応じて前記スイッチ素子をオン状態又はオフ状態に設定することにより利得を変更することを特徴とする可変利得増幅回路。
前記増幅用トランジスタにおける前記入力信号端子を除く２つの電流端子の内の一方が前記増幅結合ラインに接続されており、
前記増幅用トランジスタの前記電流端子各々の内の他方と前記接地ラインとの間に前記スイッチ素子が設けられていることを特徴とする請求項１記載の可変利得増幅回路。
前記スイッチ素子と並列にコンデンサが接続されていることを特徴とする請求項２記載の可変利得増幅回路。
前記増幅用トランジスタの２つの電流端子の内の一方が前記接地ラインに接続されており、
前記増幅用トランジスタの前記電流端子各々の内の他方と前記増幅結合ラインとの間に前記スイッチ素子が設けられていることを特徴とする請求項１記載の可変利得増幅回路。
複数の増幅部を用いて、入力信号を所望のレベルに増幅した出力信号を出力する可変利得増幅回路であって、
前記増幅部の各々は、電源からの電力供給を受けかつ前記出力信号を出力する増幅合成ラインと、接地ラインとの間に増幅用トランジスタとスイッチ素子とを備えて並列に接続されており、
前記出力信号のレベルは、前記増幅合成ラインに流れる電流量に応じて決定され、
前記増幅用トランジスタは、供給される前記入力信号に応じて前記増幅合成ラインに電流を流し、
前記増幅は、前記スイッチ素子の各々のオンオフによって前記増幅合成ラインと前記接地ラインとの電気的な接続を調整することで前記増幅合成ラインの電流量を調整して行うことを特徴とする可変利得増幅回路。
前記増幅用トランジスタは、前記増幅合成ラインに接続され、
前記スイッチ素子は、前記増幅用トランジスタと前記接地ラインとの間に接続されていることを特徴とする請求項５に記載の可変利得増幅回路。
前記スイッチ素子は、容量素子と並列に接続されていることを特徴とする請求項６に記載された可変利得増幅回路。
前記容量素子は、前記スイッチ素子がオフのときの前記増幅用トランジスタのゲートとソースと間の寄生容量と前記容量素子の容量との直列合成容量が、前記スイッチ素子がオンのときの前記寄生容量と等しくなるような容量に設定されていることを特徴とする請求項７に記載の可変利得増幅回路。
前記増幅用トランジスタの駆動能力を制御する制御端子に接続され、前記入力信号が入力される入力端子と、
前記増幅合成ラインに接続され、前記出力信号が出力される出力端子と、
を備えていることを特徴とする請求項５乃至請求項８のいずれか１項に記載の可変利得増幅回路。
前記増幅用トランジスタはＭＯＳトランジスタであり、
前記制御端子は前記増幅用トランジスタのゲートであることを特徴とする請求項９に記載の可変利得増幅回路。
前記増幅用トランジスタはバイポーラトランジスタであり、
前記制御端子は前記増幅用トランジスタのベースであることを特徴とする請求項９に記載の可変利得増幅回路。
前記スイッチ素子は、ＭＯＳトランジスタであることを特徴とする請求項５乃至請求項１１のいずれか１項に記載された可変利得増幅回路。
前記スイッチ素子は、バイポーラトランジスタであることを特徴とする請求項５乃至請求項１１のいずれか１項に記載された可変利得増幅回路。
前記増幅用トランジスタと前記スイッチ素子は直列に接続されていることを特徴とする請求項５乃至請求項１３のいずれか１項に記載の可変利得増幅回路。
前記スイッチ素子のオンオフを制御する制御信号を出力する制御部を備えていることを特徴とする請求項５乃至請求項１４のいずれか１項に記載された可変利得増幅回路。