JP5819170B2 - 圧電発振器および電子機器 - Google Patents

Description

開示の実施形態は、圧電発振器および電子機器に関する。

従来、携帯電話機などの電子機器には、基準信号源やクロック信号源などの信号源が搭載されており、かかる信号源として、圧電振動素子を搭載した圧電発振器が知られている。

圧電発振器は、一つの出力端子から信号を出力するものが一般的であったが、近年では、出力端子を複数個備えた多出力型のものが開発されている。例えば、特許文献１に記載の電子機器には、２つの出力端子の一方が高周波回路に接続され、他方がデジタル回路に接続された多出力型の発振器が搭載される。

特開２００５−１０２３２３号公報

多出力型の圧電発振器では、搭載される電子機器の動作状態に応じて複数の出力端子に対する信号の出力状態を制御した場合であっても所望の出力特性が得られることが望まれる。

実施形態の一態様は、上記に鑑みてなされたものであって、複数の出力端子からの信号の出力状態を制御した場合であっても、所望の出力特性を得ることができる圧電発振器および電子機器を提供することを目的とする。

実施形態の一態様に係る圧電発振器は、圧電振動素子と、回路素子と、素子搭載部材とを備える。前記回路素子は、前記圧電振動素子に接続され、前記圧電振動素子の振動に応じた出力信号を生成する発振回路と、複数の出力端子と、前記複数の出力端子からの前記出力信号の出力状態を制御する制御回路とを有する。前記素子搭載部材は、複数の外部接続用端子が形成されると共に、前記圧電振動素子と前記回路素子とを電気的に接続する第１の導電路と、前記出力端子と前記外部接続用端子とを電気的に接続する第２の導電路とを含む多層の配線領域が形成される。前記第１の導電路と前記第２の導電路とは、前記配線領域の積層方向において交差しない。

実施形態の一態様の圧電発振器によれば、複数の出力端子からの信号の出力状態を制御した場合であっても、所望の出力特性を得ることができる。

図１は、第１の実施形態に係る圧電発振器の分解斜視図である。 図２は、図１に示すＡ−Ａ線断面図である。 図３は、第１の実施形態に係る圧電発振器の回路ブロック図である。 図４は、図１に示す素子搭載部材に形成される配線領域の構成を表す模式図である。 図５は、配線領域の積層方向から見た場合の第１の導電路および第２の導電路の位置関係を示す図である。 図６は、第３配線層の配線状態を示す図である。 図７は、第３配線層に形成されるモニタパッドの位置を示す図である。 図８は、電子機器のブロック図である。 図９は、第２の実施形態に係る圧電発振器の素子搭載部材に形成される配線領域の構成を表す模式図である。 図１０は、図９に示す第３配線層の配線状態を示す図である。 図１１は、第３の実施形態に係る圧電発振器の回路ブロック図である。 図１２は、第３の実施形態に係る圧電発振器の他の回路ブロック図である。

以下、添付図面を参照して、本願の開示する圧電発振器および電子機器の実施形態を詳細に説明する。なお、以下に示す各実施形態によりこの発明が限定されるものではない。

（第１の実施形態）
第１の実施形態に係る圧電発振器について、図１および図２を用いて説明する。図１は、第１の実施形態に係る圧電発振器の分解斜視図であり、図２は、図１に示すＡ−Ａ線断面図である。なお、以下の説明においては、電子機器の実装ボードへの圧電発振器の搭載面を「下面」と、かかる下面と対向する面を「上面」と、それぞれ記載する。

図１および図２に示すように、第１の実施形態に係る圧電発振器１は、素子搭載部材１０と、圧電振動素子２０と、ＩＣ（Integrated Circuit：集積回路）素子３０と、蓋部材４０とを備える。かかる圧電発振器１は、圧電振動素子２０の振動に応じた出力信号を複数の出力端子から出力することができ、また、一部の出力端子のみから出力信号を出力することができる。

素子搭載部材１０は、圧電振動素子２０およびＩＣ素子３０を搭載する役割と、各電子部材同士を電気的に接続する役割とを兼用する。かかる素子搭載部材１０は、セラミックのシートを所定の形状に切断した絶縁層１１〜１４を積層して圧着させ、加熱することによって形成される。

各絶縁層１１〜１４には導電ペーストなどが従来周知のスクリーン印刷によって塗布されてビア導体、配線および電極パッドが形成される。なお、以下の説明では、ビア導体、配線および電極パッドを単に配線と記載する場合があり、また、配線が形成される領域を配線領域と記載する場合がある。

絶縁層１１および絶縁層１４は、平面視（Ｚ方向視）した場合に、中央部が開口した略枠状の形状を有しており、絶縁層１２，１３は、開口がない略矩形平板状の形状を有している。絶縁層１１および絶縁層１２によって上面側凹部１５が形成され、絶縁層１３および絶縁層１４によって下面側凹部１６が形成される。

圧電振動素子２０は、素子搭載部材１０の上面側凹部１５内に配置される。圧電振動素子２０は、略矩形の圧電片と、圧電片の両主面にそれぞれ形成された一対の励振電極と、一対の励振電極にそれぞれ電気的に接続された一対の引出電極とを含む。圧電片として、例えば、所定の結晶方位角に従ってカットされた略矩形の水晶基板が用いられる。なお、図１および図２では、いわゆる「平板型」の圧電振動素子２０を例示したが、例えば、「音叉型」の圧電振動素子２０を用いることとしてもよい。

圧電振動素子２０における一対の引出電極は、素子搭載部材１０の上面側凹部１５内に形成された一対の電極パッド４１，４２へ導電性接着剤１８によってそれぞれ電気的かつ機械的に接続される。なお、導電性接着剤１８は、例えば、シリコーン樹脂等のバインダーの中に導電フィラーとして導電性粉末（例えば銀粉（Ａｇ））を含有している。

素子搭載部材１０における略枠状の上面には電極１７が設けられ、蓋部材４０の下面には素子搭載部材１０の上面と対向する位置に電極が設けられる。そして、素子搭載部材１０の上面側凹部１５内に圧電振動素子２０が配置された状態で、蓋部材４０の電極が、素子搭載部材１０の電極１７へ、例えば、シーム溶接によって接合される。

素子搭載部材１０における略枠状の下面には、外部接続用端子４３〜４８が形成される。これら外部接続用端子４３〜４８は、電子機器の実装ボード上の電極に接続される。

また、素子搭載部材１０の下面側凹部１６内には、ＩＣ素子３０が配置される。絶縁層１３の下面側には、後述するように複数の電極パッド９１〜９８（図６参照）が形成されており、かかる電極パッド９１〜９８にＩＣ素子３０の上面側に形成された端子Ｔ１〜Ｔ８が接続される。電極パッド９１〜９８と端子Ｔ１〜Ｔ８との接続は、例えば、ＧＧＩ接合（ＧＯＬＤ ＴＯ ＧＯＬＤ ＩＮＴＥＲＣＯＮＮＥＣＴＩＯＮ：金―金接合）や半田接合等により金や半田等の導電性接着剤１９によって行われる。

図３は、圧電発振器１の回路ブロック図である。図３に示すように、圧電発振器１は、圧電振動素子２０と、ＩＣ素子３０と、外部接続用端子４３〜４８とを備える。かかる圧電発振器１は、外部接続用端子４８にグランド電位が印加され、外部接続用端子４３に電源電圧ＶＣＣが入力されて動作する。

ＩＣ素子３０は、発振回路５１と、バッファ回路５２，５３と、スイッチＳＷ１，ＳＷ２と、端子Ｔ１〜Ｔ８とを備える。かかるＩＣ素子３０は、端子Ｔ８にグランド（ＧＮＤ）が接続され、端子Ｔ３に電源電圧ＶＣＣが入力されて動作する。

発振回路５１は、端子Ｔ１，Ｔ２を介して圧電振動素子２０における一対の引出電極に接続され、圧電振動素子２０を所定の周波数で発振させて圧電振動素子２０の発振周波数に応じた信号を生成する。

発振回路５１によって生成された信号はバッファ回路５２，５３へ入力される。バッファ回路５２，５３の出力はそれぞれ端子Ｔ７，Ｔ６（以下、出力端子Ｔ７，Ｔ６と記載する場合がある）を介して外部接続用端子４７，４６に接続されており、圧電振動素子２０の発振周波数に応じた信号が外部接続用端子４７，４６から外部へ出力される。なお、発振回路５１は、温度補償回路を含んでいてもよい。

バッファ回路５２には、スイッチＳＷ１を介して電源電圧ＶＣＣが入力される。スイッチＳＷ１は、端子Ｔ５を介して外部接続用端子４５に接続され、外部接続用端子４５へ入力される制御信号ＣＯＮＴ１によって制御される。同様に、バッファ回路５３には、スイッチＳＷ２を介して電源電圧ＶＣＣが入力される。スイッチＳＷ２は、端子Ｔ４を介して外部接続用端子４４に接続され、外部接続用端子４４へ入力される制御信号ＣＯＮＴ２によって制御される。このように、制御回路の一例であるスイッチＳＷ１，ＳＷ２を制御することによって、出力端子Ｔ７，Ｔ６からの信号の出力状態が制御される。

ここで、制御信号ＣＯＮＴ１，ＣＯＮＴ２の状態と、ＩＣ素子３０内部の状態および出力端子Ｔ７，Ｔ６からの出力信号ＯＵＴ１，ＯＵＴ２の出力状態との関係を下記表１に示す。表１においては、バッファ回路５２を「バッファ１」と記載し、バッファ回路５３を「バッファ２」と記載する。なお、ここでは、制御信号ＣＯＮＴ１，ＣＯＮＴ２は、Ｈｉｇｈアクティブの信号であるが、これに限定されるものではない。

上記表１に示すように、制御信号ＣＯＮＴ１，ＣＯＮＴ２の状態に応じて、出力端子Ｔ７，Ｔ６からの信号の出力状態が変化する。例えば、制御信号ＣＯＮＴ１，ＣＯＮＴ２が共にＨｉｇｈレベルである場合、スイッチＳＷ１，ＳＷ２がＯＮ状態となってバッファ回路５２，５３へ電源電圧ＶＣＣが供給され、バッファ回路５２，５３がアクティブとなる。そのため、出力端子Ｔ７，Ｔ６から出力信号ＯＵＴ１，ＯＵＴ２が同時に出力される。

一方、制御信号ＣＯＮＴ１がＨｉｇｈレベルであり、制御信号ＣＯＮＴ２がＬｏｗレベルである場合、スイッチＳＷ２はＯＦＦ状態であるため、バッファ回路５３へは電源電圧ＶＣＣが供給されず、バッファ回路５３は非アクティブである。そのため、出力端子Ｔ６から出力信号ＯＵＴ２は出力されず、出力端子Ｔ７のみから出力信号ＯＵＴ１が出力される。

また、制御信号ＣＯＮＴ１がＬｏｗレベルであり、制御信号ＣＯＮＴ２がＨｉｇｈレベルである場合、スイッチＳＷ１がＯＦＦ状態であるため、バッファ回路５２へ電源電圧ＶＣＣが供給されず、バッファ回路５２は非アクティブである。そのため、出力端子Ｔ７から出力信号ＯＵＴ１は出力されず、出力端子Ｔ６のみから出力信号ＯＵＴ２が出力される。

このように圧電発振器１では、バッファ回路５２，５３の状態をそれぞれアクティブ状態と非アクティブ状態とで切り替えることによって、出力端子Ｔ７，Ｔ６からの信号の出力状態を切り替える。また、バッファ回路５２，５３の一方を非アクティブ状態にすることで、出力端子Ｔ７，Ｔ６のうち一方の出力端子のみから出力信号を出力する場合の消費電力を低減することができる。

バッファ回路５２，５３が非アクティブ状態の場合、バッファ回路５２，５３の出力ノードは高インピーダンスとなる。したがって、バッファ回路５２，５３の状態に応じて、バッファ回路５２，５３の出力ノードのインピーダンスが大きく変化する。

バッファ回路５２，５３の出力ノードには、それぞれ出力端子Ｔ７，Ｔ６を介して、外部接続用端子４７，４６が接続される。そのため、バッファ回路５２，５３の出力ノードから外部接続用端子４７，４６までの配線に近い他の配線があると、バッファ回路５２，５３の出力が他の配線に影響を及ぼす場合がある。

例えば、圧電振動素子２０とＩＣ素子３０とを接続する配線（以下、第１の配線と記載する）と、バッファ回路５２，５３の出力ノードから外部接続用端子４７，４６までの配線（以下、第２の配線と記載する）とが近接している場合を考える。

バッファ回路５２，５３がアクティブである場合、バッファ回路５２，５３の出力ノードは低インピーダンスであるが、バッファ回路５２，５３が非アクティブである場合、バッファ回路５２，５３の出力ノードは高インピーダンスである。そのため、第１の配線と第２の配線とが近接することによって圧電振動素子２０の発振周波数に対して無視できない大きさの寄生容量が第１の配線と第２の配線との間に形成されると、バッファ回路５２，５３の出力状態が第１の配線へ影響を及ぼす。

すなわち、第１の配線は、圧電振動素子２０を発振させるための配線であるため、バッファ回路５２，５３の出力状態によって、圧電振動素子２０への負荷状態が変化して圧電振動素子２０の発振周波数が変化することになる。そして、このような発振周波数の変化が許容範囲外となる場合には、圧電発振器１において所望の出力特性を得ることが困難になる。

以下、本実施形態に係る圧電発振器１の素子搭載部材１０に形成される第１の導電路３１と第２の導電路３２（図３参照）について具体的に説明する。なお、第１の導電路３１は、第１の配線のうち、圧電振動素子２０とＩＣ素子３０とを接続する配線である。また、第２の導電路３２は、第２の配線のうち、ＩＣ素子３０と外部接続用端子４６，４７とを接続する配線である。

図４は、素子搭載部材１０内に形成される配線領域の構成を表す模式図である。なお、図４においては、説明の便宜上、各層の間隔を等間隔にしており、また、厚み方向（Ｚ方向）に形成されるビア導体は省略している。

図４に示すように、素子搭載部材１０内に形成される配線領域５５は、第１配線層５６と、第２配線層５７と、第３配線層５８と、第４配線層５９とを備える。第１配線層５６において圧電振動素子２０との接続が行われ、第３配線層５８においてＩＣ素子３０との接続が行われ、第４配線層５９において電子機器の搭載ボードへの接続が行われる。

また、第１配線層５６は絶縁層１２の上面側に形成され、第２配線層５７は絶縁層１３の上面側に形成され、第３配線層５８は絶縁層１３の下面側に形成され、第４配線層５９は絶縁層１４の下面側に形成される。なお、各配線層の形成位置はこれに限定されるものではなく、例えば、第２配線層５７が形成される位置は、絶縁層１２の下面側としてもよい。

まず、第１の導電路３１（図３参照）について説明する。第１の導電路３１は、第１配線層５６と第３配線層５８にかけて形成される。第１配線層５６には、電極パッド４１，４２が形成される。かかる電極パッド４１，４２には、圧電振動素子２０における一対の引出電極が接続される。第１配線層５６の電極パッド４１，４２は、ビア導体を介してそれぞれ第２配線層５７に形成された円形状の導体パターン６０，６１に接続される。なお、以下において、円形状の導体パターンをランドと記載する。

第２配線層５７のランド６０，６１は、ビア導体を介してそれぞれ第３配線層５８に形成されたランド６２，６３に接続される。かかるランド６２，６３は、第３配線層５８に形成される電極パッド９１，９２に接続される。電極パッド９１，９２には、ＩＣ素子３０の端子Ｔ１，Ｔ２がそれぞれ接続される。

このように、圧電振動素子２０とＩＣ素子３０とを接続する第１の導電路３１は、電極パッド４１，４２、ランド６０〜６３、電極パッド９１，９２、およびビア導体から構成される。

電極パッド４１，４２、ランド６０，６１およびランド６２，６３は、積層方向（ここでは、Ｚ方向）から見た場合に、互いに重なる位置関係となり、ビア導体によって積層方向に接続される。また、ＩＣ素子３０の端子Ｔ１，Ｔ２が接続される電極パッド９１，９２はランド６２，６３に重なって形成される。したがって、第１の導電路３１を大幅に短くすることができ、また、積層方向における第１の導電路３１の占有面積を大幅に小さくすることができる。

なお、第２配線層５７では、ランド６０，６１の周囲を除き全体的にグランドパターン８２が形成される。このようにグランドパターンを形成することによって、グランドパターン面積を増加させることができるため、圧電発振器１を安定的に動作させることができる。

次に、第２の導電路３２（図３参照）について説明する。第２の導電路３２は、第３配線層５８および素子搭載部材１０の側面に形成される。

第３配線層５８には、ＩＣ素子３０の出力端子Ｔ６，Ｔ７が接続される電極パッド９６，９７と、電極パッド９６，９７にそれぞれ一端が接続され、外周方向へ向かう配線７０，７１と、配線７０の中途部に配置されるランド６５とが形成される。

ランド６５は、ビア導体を介して外部接続用端子４６の一端に接続される。ビア導体が接続される外部接続用端子４６の一端は、ＩＣ素子３０の出力端子Ｔ６が接続される電極パッド９６とＸ方向で最も距離が短い位置にある。そのため、ＩＣ素子３０の出力端子Ｔ６と外部接続用端子４６とは最短距離で接続される。

また、配線７１は、素子搭載部材１０の側面に形成された不図示の導体によって、外部接続用端子４７と接続される。そのため、ＩＣ素子３０の出力端子Ｔ７が接続される電極パッド９７と外部接続用端子４７とは、ほぼ最短距離で接続される。

ここで、第１の導電路３１と第２の導電路３２の積層方向における位置関係について図５を用いて説明する。図５は、配線領域５５を積層方向から見た場合の第１の導電路３１および第２の導電路３２の位置関係を示す図であり、説明を分かり易くするために、第１の導電路３１と第２の導電路３２以外の配線を省略している。

図５に示すように、第１の導電路３１と第２の導電路３２とは、積層方向（Ｚ方向）で重なることなく配置される。第１の導電路３１と第２の導電路３２が積層方向で重なった場合、第１の導電路３１と第２の導電路３２の間で寄生容量が生じる。この寄生容量は、配線領域の層間距離が短いほど大きくなるが、第１の実施形態に係る圧電発振器１では、このような寄生容量の発生を抑制することができる。そのため、出力端子Ｔ６，Ｔ７からの信号の出力状態が変化した場合であっても、所望の出力特性を安定して得ることができる。

また、第３配線層５８内においても、導電路３１，３２間で、出力特性の安定に影響を及ぼす寄生容量が生じない距離となるように、第１の導電路３１を構成する電極パッド９１，９２と、第２の導電路３２を構成する電極パッド９６，９７とを隣接させていない。なお、第３配線層５８内において第１の導電路３１と第２の導電路３２との間の距離は、配線領域５５の層間距離よりも長い距離であり、配線領域５５の層間距離は、例えば、第２配線層５７と第３配線層５８との間の距離である。

図６は、第３配線層５８の配線状態を示す図である。図６に示すように、圧電振動素子２０に接続される電極パッド９１，９２には、電源電圧ＶＣＣが入力される電極パッド９３と、制御信号ＣＯＮＴ２が入力される電極パッド９４が隣接しており、電極パッド９６，９７とは隣接しない。

しかも、圧電振動素子２０に接続される電極パッド９１，９２に隣接する電極パッド９３，９４は、出力信号ＯＵＴ１，２のような高周波信号ではなく、直流電圧が入力される電極である。そのため、出力信号ＯＵＴ１，２が出力される電極パッド９７，９６が電極パッド９１，９２に隣接する場合に比べ、隣接する電極からの輻射などの影響が低い。そのため、所望の出力特性をさらに安定して得ることができる。

なお、電極パッド９４に入力される制御信号ＣＯＮＴ２は、Ｈｉｇｈレベルの直流電圧またはＬｏｗレベルの直流電圧であるが、その切り替わりで変化する信号でもある。すなわち、出力端子Ｔ６からの信号の出力状態が変更される場合、制御信号ＣＯＮＴ２は、ＨｉｇｈレベルからＬｏｗレベルへ、または、ＬｏｗレベルからＨｉｇｈレベルへ変化する。そのため、圧電振動素子２０に接続される電極パッド９２に隣接する電極を、より変動がない電極、例えば、グランドが接続される電極パッドとすることで、所望の出力特性をさらに安定して得ることができる。

このように、第１の導電路３１は、配線領域５５の積層方向において、第２の導電路３２と交差しない位置に配置され、また、同一配線層内においても、第２の導電路３２と層間距離よりも長い間隔を空けて配置される。これにより、出力端子Ｔ６，Ｔ７からの信号の出力状態が変化した場合であっても、所望の出力特性を安定して得ることができる。

ここで、第３配線層５８に形成されるモニタパッドについて説明する。図４〜図６においては、説明の便宜上、モニタパッドを省略したが、図７に示すように、第３配線層５８には、一対のモニタパッドが形成される。図７は、第３配線層５８の配線状態を示す図である。

図７に示す一対のモニタパッド８５，８６は、圧電振動素子２０に接続される。かかるモニタパッド８５，８６は、圧電振動素子２０の特性を測定するために用いられる。具体的には、素子搭載部材１０に圧電振動素子２０を搭載した後、ＩＣ素子３０を素子搭載部材１０に搭載する前に、モニタパッド８５，８６に計測ピンの先端が押しつけられる。そして、モニタパッド８５，８６に計測ピンを介して計測用回路が接続され、かかる計測用回路によって圧電振動素子２０の発振周波数やクリスタルインピーダンス等の特性が測定される。

図７に示すように、圧電振動素子２０の一端に接続される電極パッド９１には、第１のモニタパッド８５が接続され、圧電振動素子２０の他端に接続される電極パッド９２には、第２のモニタパッド８６が接続される。これら一対のモニタパッド８５，８６は、第１の導電路３１に接続されるため、第２の導電路３２との位置関係を考慮して配置される。

電極パッド９１〜９８間を含む領域９９は、図５からも分かるように、積層方向において第２の導電路３２とは交差しない領域であり、図７に示すように、一対のモニタパッド８５，８６が配置される。したがって、モニタパッド８５，８６と第２の導電路３２とは、配線領域５５の積層方向において交差しない。このようなモニタパッド８５，８６の配置によって、出力端子Ｔ６，Ｔ７からの信号の出力状態が変化した場合であっても、所望の出力特性を安定して得ることができる。

また、第１のモニタパッド８５は、電極パッド９３，９５寄りに配置され、第２のモニタパッド８６は、圧電振動素子２０に接続される電極パッド９１と電極パッド９２との間に配置される。したがって、第２の導電路３２である電極パッド９６，９７とモニタパッド８５，８６との距離は、出力特性の安定に影響を及ぼす寄生容量が生じない距離となる。

しかも、第２のモニタパッド８６よりも第２の導電路３２に近い第１のモニタパッド８５は積層方向において第２配線層５７のグランドパターン８２と交差する位置となる。そのため、第２のモニタパッド８６とグランドとの間に寄生容量が発生し、他の配線からの影響を受けにくくなる。これにより、所望の出力特性をさらに安定させることができる。

なお、モニタパッド８５，８６の配置は、図７に示す位置に限られない。例えば、モニタパッド８５，８６は、配線領域５５の積層方向において、第２の導電路３２と交差しない位置に配置され、同一配線層内においても、第２の導電路３２との間隔が層間距離よりも長い距離となるように配置されることで、所望の出力特性を安定して得ることができる。

次に、圧電発振器１が搭載される電子機器について図８を用いて説明する。図８は、電子機器１００のブロック図である。なお、電子機器１００は、ここでは、携帯電話機やスマートフォンといったモバイル端末の例を説明するが、これに限定されるものではなく、例えば、パーソナルコンピュータなどであってもよい。

図８に示すように、電子機器１００は、圧電発振器１と、制御回路１０１と、信号処理回路１０２と、無線回路１０３と、アンテナ１０４とを備える。なお、その他の電子部材（例えば、ディスプレイ、マイク、スピーカなどのデバイスや回路）については記載を省略している。また、図８には、１つの圧電発振器１を例示したが、２つ以上の圧電発振器１やその他の発振器を設けることとしてもよい。

制御回路１０１は、信号処理回路１０２や無線回路１０３を含む電子機器１００全体を制御する。圧電発振器１の出力信号ＯＵＴ１は、信号処理回路１０２に入力され、圧電発振器１の出力信号ＯＵＴ２は、無線回路１０３に入力される。

そして、制御回路１０１は、圧電発振器１に対して制御信号ＣＯＮＴ１，ＣＯＮＴ２を出力して圧電発振器１の出力状態を制御する。これにより、信号処理回路１０２および無線回路１０３への信号入力が制御される。すなわち、信号処理回路１０２を停止させる場合には、圧電発振器１からの出力信号ＯＵＴ１の出力を停止させることができる。また、無線回路１０３を停止させる場合には、圧電発振器１からの出力信号ＯＵＴ２の出力を停止させることができるため、消費電力を低減させることができる。

既に説明したように、圧電発振器１は、複数の出力端子Ｔ６，Ｔ７に対する出力状態が変化した場合であっても出力特性の変動を抑制することができる。このため、電子機器１００を安定して動作させることができる。

上述してきたように、第１の実施形態に係る圧電発振器１では、第１の導電路３１が配線領域５５の積層方向において、第２の導電路３２と交差しない位置に配置されることとした。したがって、第１の実施形態に係る圧電発振器１によれば、複数の出力端子Ｔ６，Ｔ７に対する出力状態が変化した場合であっても出力特性の変動を抑制することができる。

また、第１の実施形態に係る圧電発振器１では、第１の導電路３１が同一配線層内において、第２の導電路３２との間隔が層間距離よりも長くなるように配置されることとした。これにより、複数の出力端子Ｔ６，Ｔ７に対する出力状態が変化した場合であっても出力特性の変動をさらに抑制することができる。

ところで、上述した第１の実施形態では、配線領域５５における配置および圧電発振器１の回路構成についての一例を例示した。しかしながら、配線領域における配置および圧電発振器の回路構成には種々のバリエーションが存在する。そこで、以下に示す各実施形態では、その他の例について示すこととする。

また、以下に示す各実施形態においては、上述した第１の実施形態の構成要素に対応する構成要素には同一の符号を付し、第１の実施形態と重複する説明については適宜、省略する。

（第２の実施形態）
次に、第２の実施形態に係る圧電発振器について、図９および図１０を用いて説明する。図９は、第２の実施形態に係る圧電発振器の素子搭載部材に形成される配線領域の構成を表す模式図である。また、図１０は、第３配線層の配線状態を示す図である。図９に示すように、第２の実施形態に係る圧電発振器１Ａは、配線領域５５Ａにおける第２および第３配線層５７Ａ，５８Ａの配線パターンが、第１の実施形態に係る圧電発振器１（図４参照）の配線領域５５とは異なる。

図９に示すように、圧電発振器１Ａでは、第３配線層５８Ａにおいて、圧電振動素子２０に接続される電極パッド９１，９２は、出力信号ＯＵＴ１，ＯＵＴ２が出力される電極パッド９７，９６と隣接する位置に配置される。

電極パッド９１と電極パッド９７との間は、出力端子Ｔ７，Ｔ６からの出力信号ＯＵＴ１，ＯＵＴ２の出力状態を制御した場合であっても、出力特性の安定に影響を及ぼす寄生容量が生じない距離（以下、許容距離と記載する）に設定される。また、電極パッド９２と電極パッド９６との間も同様に許容距離に設定される。なお、許容距離は、第２配線層５７Ａと第３配線層５８Ａとの層間距離よりも長い。

また、図１０に示すように、第１の導電路３１と第２の導電路３２とは、第１の実施形態に係る圧電発振器１と同様に、積層方向（Ｚ方向）において、交差しない位置に配置される。

このように、第２の実施形態に係る圧電発振器１Ａでは、第１の導電路３１と第２の導電路３２とが、積層方向において交差せず、また、同一配線層においても、許容距離以上に配置される。これにより、出力端子Ｔ６，Ｔ７からの信号の出力状態が変化した場合であっても、所望の出力特性を安定して得ることができる。

（第３の実施形態）
次に、第３の実施形態に係る圧電発振器について説明する。図１１は、第３の実施形態に係る圧電発振器の回路ブロック図である。なお、図１１においては、説明を分かり易くするために、図３に示す圧電発振器１の構成と異なる点を主に記載しており、同様の構成は省略している。また、第１および第２の実施形態に係る圧電発振器１，１Ａは、周波数が同一の出力信号を出力端子Ｔ６，Ｔ７から出力したが、第３の実施形態に係る圧電発振器では周波数が異なる出力信号を出力端子Ｔ６，Ｔ７から出力する点で異なる。

図１１に示すように、第３の実施形態に係る圧電発振器１ＢのＩＣ素子３０Ａでは、分周回路５４を備え、発振回路５１の出力に代えて分周回路５４の出力がバッファ回路５３へ入力される。分周回路５４は、圧電振動素子２０の発振周波数に応じた信号を発振回路５１から取得し、取得した信号を分周してバッファ回路５３へ出力する。

かかる圧電発振器１Ｂにおいては、第１の実施形態や第２の実施形態と同様に素子搭載部材の配線領域が構成される。そのため、異なる周波数の信号に対しても所望の出力特性を安定して得ることができる。

なお、図１１に示す構成では、発振回路５１から取得した信号を分周して出力する分周回路５４を設けることとしたが、これに限定されるものではない。例えば、分周回路５４に代えて、発振回路５１から取得した信号を逓倍して出力する逓倍回路を設けるようにしてもよい。この場合においても、異なる周波数の信号に対しても所望の出力特性を安定して得ることができる。

また、図１１に示す回路ブロックでは、一つの圧電振動素子２０によって異なる周波数を出力するようにしたが、これに限定されるものではない。例えば、図１２に示す圧電発振器１Ｃのように、複数の圧電振動素子２０，２０Ａと、これら圧電振動素子２０，２０Ａをそれぞれ発振させる発振回路５１，５１Ａとを設けるようにしてもよい。図１２は、第３の実施形態に係る圧電発振器の他の回路ブロック図である。なお、図１２においては、説明を分かり易くするために、図１１と同様に、図３に示す圧電発振器１の構成と異なる点を主に記載しており、同様の構成は省略している。

ＩＣ素子３０Ｂの発振回路５１Ａは、圧電振動素子２０Ａの発振周波数に応じた信号を生成してバッファ回路５３へ出力する。圧電振動素子２０Ａの発振周波数は、圧電振動素子２０の発振周波数とは異なる。そのため、圧電発振器１Ｃでは、異なる圧電振動素子２０，２０Ａに基づいて生成された異なる周波数の信号が出力端子Ｔ６，Ｔ７から出力される。

かかる圧電発振器１Ｃにおいては、第１の実施形態や第２の実施形態と同様に素子搭載部材の配線領域が構成される。そのため、異なる周波数の信号に対しても所望の出力特性を安定して得ることができる。

なお、圧電発振器１Ｃにおいては、圧電振動素子２０と発振回路５１との間の配線が出力端子Ｔ７と外部接続用端子４７との間の配線に近接した場合であっても、出力端子Ｔ７からの出力特性は変動しない。同様に、圧電振動素子２０Ａと発振回路５１Ａとの間の配線が出力端子Ｔ６と外部接続用端子４６との間の配線に近接した場合であっても、出力端子Ｔ６からの出力特性は変動しない。

したがって、次のような配線状態としてもよい。すなわち、発振回路５１と圧電振動素子２０との間の第１の導電路３１は、出力端子Ｔ６と外部接続用端子４６との間の第２の導電路３２に対して、配線領域の積層方向において交差せず、かつ同一配線層内で層間距離より長い間隔を空ける。また、発振回路５１Ａと圧電振動素子２０Ａとの間の第１の導電路３１は、出力端子Ｔ７と外部接続用端子４７との間の第２の導電路３２に対して、配線領域の積層方向において交差せず、かつ同一配線層内で層間距離より長い間隔を空けるようにする。このようにすることによっても、異なる周波数の信号に対しても所望の出力特性を安定して得ることができ、また、第１の導電路３１および第２の導電路３２における配線制限を緩和することができる。

さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。

例えば、上述した圧電発振器１，１Ａ〜１Ｃでは、ＩＣ素子３０において２つの出力端子Ｔ６，Ｔ７から出力する信号の状態を制御するものであるが、出力信号の数や出力端子の数はこれに限定されるものではない。例えば、３つ以上の出力端子から出力する信号の状態を制御するものであってもよい。また、複数の出力端子のいずれについても信号の出力状態を制御することとしたが、一部のみの出力端子からの信号の出力状態を制御するものであってもよい。

１，１Ａ，１Ｂ，１Ｃ 圧電発振器
１０ 素子搭載部材
２０，２０Ａ 圧電振動素子
３０，３０Ａ，３０Ｂ ＩＣ素子（回路素子の一例）
３１ 第１の導電路
３２ 第２の導電路
４６，４７ 外部接続用端子
５１，５１Ａ 発振回路
５５，５５Ａ 配線領域
８５，８６ モニタパッド
１００ 電子機器
ＳＷ１，ＳＷ２ スイッチ（制御回路の一例）
Ｔ６，Ｔ７ 出力端子

Claims (3)

1. 圧電振動素子と、
   前記圧電振動素子に接続され、前記圧電振動素子の振動に応じた出力信号を生成する発振回路と、複数の出力端子と、前記複数の出力端子からの前記出力信号の出力状態を制御する制御回路とを有する回路素子と、
   複数の外部接続用端子が形成されると共に、前記圧電振動素子と前記回路素子とを電気的に接続する第１の導電路と、前記出力端子と前記外部接続用端子とを電気的に接続する第２の導電路とを含む多層の配線領域が形成される素子搭載部材と
   を備え、
   前記配線領域には、前記圧電振動素子と電気的に接続されるモニタパッドが形成され、
   前記第１の導電路と前記第２の導電路とは、前記配線領域の積層方向において交差せず、前記モニタパッドと前記第２の導電路とは、前記配線領域の積層方向において交差しない
   ことを特徴とする圧電発振器。
2. 圧電振動素子と、
   前記圧電振動素子に接続され、前記圧電振動素子の振動に応じた出力信号を生成する発振回路と、複数の出力端子と、前記複数の出力端子からの前記出力信号の出力状態を制御する制御回路とを有する回路素子と、
   複数の外部接続用端子が形成されると共に、前記圧電振動素子と前記回路素子とを電気的に接続する第１の導電路と、前記出力端子と前記外部接続用端子とを電気的に接続する第２の導電路とを含む多層の配線領域が形成される素子搭載部材と
   を備え、
   前記第１の導電路と前記第２の導電路とは、前記配線領域の積層方向において交差せず、
   前記第１の導電路の一部と前記第２の導電路の一部とが前記配線領域の同一層に形成され、当該同一層において前記第１の導電路と前記第２の導電路との間の最短距離が前記配線領域の層間最短距離よりも長い
   ことを特徴とする圧電発振器。
3. 請求項１または２に記載の圧電発振器
   を備えることを特徴とする電子機器。

Images