JP5801790B2 - 光伝送システムにおける局側装置 - Google Patents

Description

この発明は、光伝送路（ＰＯＮ：Passive Optical Network）を介して接続された複数の加入者側装置（ＯＮＵ：Optical Network Unit）と上位装置との間でフレームを転送処理する光伝送システムにおける局側装置（ＯＬＴ：Optical Line Terminal）に関し、特に、ＰＯＮ区間側において通信速度が異なる複数のＯＮＵとの効率的な通信を可能とするＯＬＴに関するものである。

２００９年にＩＥＥＥ８０２．３ａｖにおいて１０Ｇ−ＥＰＯＮ（10 Gigabit Ethernet Passive Optical Network：Ethernetは登録商標）の標準化が完了した。１０Ｇ−ＥＰＯＮの特徴は、既に広く普及しているＧＥ−ＰＯＮ（Gigabit Ethernet Passive Optical Network：非特許文献１参照）の１０倍の高速伝送が可能なことである。さらに、既存のＧＥ−ＰＯＮと１０Ｇ−ＥＰＯＮを混在させて利用できるという特徴がある。

ＧＥ−ＰＯＮと１０Ｇ−ＥＰＯＮを混在させて利用する場合は、１Ｇ下り信号と１０Ｇ下り信号で異なる波長を使用するＷＤＭ技術を用い、１Ｇ下り信号間と１０Ｇ下り信号間のそれぞれにおいてＴＤＭ技術を用いる。上り信号においては、１Ｇ上り信号と１０Ｇ上り信号で同一の波長を使用し、１Ｇ上り信号と１０Ｇ上り信号をまとめてＴＤＭＡ技術を用いる。すなわち、１Ｇ下り信号、１０Ｇ下り信号、および、上り信号で異なる３種類の波長を用いる。

図１６に従来のＧＥ−ＰＯＮ用のＯＬＴの要部のブロック図を示す（例えば、特許文献１参照）。図１７に、従来のＧＥ−ＰＯＮ用のＯＬＴで用いられるフレーム転送処理部の要部のブロック図を示す。

従来のＧＥ−ＰＯＮ用のＯＬＴ１００では、フレーム転送処理部１０５で、上位装置からの下りフレームの宛先ＭＡＣアドレスにより、下りフレームの宛先ＯＮＵを決定する。このため、ＯＮＵからの上りフレームの送信元ＭＡＣアドレスを、フレーム転送処理部１０５におけるＭＡＣアドレス登録部１０５Ａ（図１７）が、送信元ＯＮＵのＬＬＩＤ（Logical Link ID）に括りつけてＭＡＣアドレス検索テーブル１０５Ｂへ登録しておく。そして、上位装置からの下りフレームの宛先ＭＡＣアドレスが、ＭＡＣアドレス検索テーブル１０５Ｂに登録済みであれば、ＭＡＣアドレス検索部１０５Ｃで、そのＭＡＣアドレスに括りつけられたＬＬＩＤを宛先ＯＮＵと判断する機能が搭載されている。

図１６に示されたＯＬＴ１００において、第１の送受信回路１０１は、ＰＯＮを介してＯＮＵとの間でフレームを送受信するための回路である。
第２の送受信回路１０２は、事業者ネットワークとのインターフェースになる回路である。

フレーム分離部１０３は、第１の送受信回路１０１より入力されたフレームのうち、ＯＬＴ１００宛てのフレーム（ＰＯＮの制御に用いられる制御フレーム）を制御フレーム処理部１０４へ送信するとともに、その他のフレームをフレーム転送処理部１０５へ送信する処理部である。

フレーム多重部１０６は、フレーム転送処理部１０５からの下りフレームと制御フレーム処理部１０４からの制御フレームを時分割的に多重し、第１の送受信回路１０１に対して送信する処理部である。
フレーム転送処理部１０５は、フレーム分離部１０３と第２の送受信回路１０２の双方から受信したフレームについて、それぞれ宛先ＭＡＣアドレスに基づき、フレームの転送処理を行う処理部である。

制御フレーム処理部１０４は、各ＯＮＵにＬＬＩＤを自動的に割り当てるための発見処理（Discoveryプロセス）や上り信号（ＯＮＵからＯＬＴ宛ての信号）の調停といった、ＰＯＮの制御に関する処理や、各ＯＮＵのＬＬＩＤ等のＰＯＮ−ＩＦポート情報を帯域割当処理部１０７へ転送する処理を行う処理部である。

帯域割当処理部１０７は、制御フレーム処理部１０４からの要求に従い、ＯＮＵへの帯域（送信開始時刻と送信データ量）を割り当てる処理や、制御フレーム処理部１０４から転送されたＰＯＮ−ＩＦポート情報を管理する処理を行う処理部である。

また、図１７に示したフレーム転送処理部１０５において、ＭＡＣアドレス登録部１０５Ａは、ＯＮＵからの上りフレームの送信元ＭＡＣアドレスに基づいてＭＡＣアドレス検索テーブル１０５Ｂを検索し、送信元ＭＡＣアドレスがＭＡＣアドレス検索テーブル１０５Ｂに登録されていない場合は登録情報を設定し（新規登録）し、送信元ＭＡＣアドレスが既にＭＡＣアドレス検索テーブル１０５Ｂに登録されている場合は登録情報を更新する（もしくは、更新しないようにしてもよい）。ＭＡＣアドレス検索テーブル１０５Ｂには、各ＭＡＣアドレスに対応するＬＬＩＤ情報が登録されている。

ＭＡＣアドレス検索部１０５Ｃは、上位装置からの下りフレームの宛先ＭＡＣアドレスに基づいて、ＭＡＣアドレス検索テーブル１０５Ｂから、対応するＬＬＩＤを読み出して、下りフレームに付与するＬＬＩＤを決定する。
レイテンシ吸収部１０５Ｄは、受信した下りフレームに遅延を付加して、ＭＡＣアドレス検索部１０５ＣでのＬＬＩＤ決定処理によるレイテンシを吸収する。

出力合成部１０５Ｅは、レイテンシ吸収部１０５Ｄからの下りフレームのプリアンブルに、ＭＡＣアドレス検索部１０５Ｃで決定されたＬＬＩＤを挿入することにより、送信する下りフレームに宛先ＬＬＩＤを付与する。

１０Ｇ−ＥＰＯＮシステムにおいて、１Ｇ−ＯＮＵ宛と１０Ｇ−ＯＮＵ宛の下りフレームが混在した場合も同様に、宛先ＯＮＵのＬＬＩＤを決定することが可能であるが、そのＬＬＩＤがどちらの種類のＯＮＵなのかを別途確認して、該当のレートの下りフレーム出力から送信する必要がある。しかしながら、従来のＧＥ−ＰＯＮ用のＯＬＴ１００にはそのような機能は搭載されていない。

図１８は、ＧＥ−ＰＯＮ用のＯＬＴ１００にそのような機能を搭載させて、１０Ｇ−ＥＰＯＮシステムに対応させることができるようにした例として考えられる、フレーム転送処理部１０５（１０５’）の要部の構成を示すブロック図である。このフレーム転送処理部１０５’では、ＭＡＣアドレスの登録・検索を行うＭＡＣアドレス処理部１０５−１に加え、ＭＡＣアドレス処理部１０５−１で下りフレームに挿入されたＬＬＩＤから下り送信速度情報を決定して、その下り送信速度情報を下りフレームに付加する回路として下り送信速度処理部１０５−２を設けている。

図１８において、速度情報登録部１０５Ｆは、受信した上りフレームのプリアンブルに挿入されている、送信元ＯＮＵのＬＬＩＤに対応する下り送信速度情報を、帯域割当処理部１０７から読み出して、当該ＬＬＩＤと下り送信速度情報とを対応付けて、下り送信速度管理テーブル１０５Ｇに登録する。

下り送信速度管理テーブル１０５Ｇには、各ＯＮＵのＬＬＩＤに対応する下り送信速度情報が登録されている。下り送信速度検索部１０５Ｈは、下りフレームの宛先ＬＬＩＤに基づいて下り送信速度管理テーブル１０５Ｇから下り送信速度情報を読み出して、送信する下りフレームの送信速度情報を決定する。

第２のレイテンシ吸収部１０５Ｉは、宛先ＬＬＩＤが付加された下りフレームに遅延を付加して、下り送信速度検索部１０５Ｈでの下り送信速度決定処理によるレイテンシを吸収する。
第２の出力合成部１０５Ｊは、第２のレイテンシ吸収部１０５Ｉから出力された下りフレームに、下り送信速度検索部１０５Ｈでの検索により読み出された下り送信速度情報を付与する。

なお、この図１８では、速度情報登録部１０５Ｆに対して、上りフレームと帯域割当処理部１０７から下り送信速度情報が入力されているが、このような登録用の回路は必ずしも必要ではない。ＯＬＴ１００を制御・管理するソフトウェアが、ＬＬＩＤごとの下り送信速度情報を把握しているので、このソフトウェアにより、下り送信速度管理テーブル１０５Ｇに必要な情報を書き込むことが可能である。
例えば、ＧＥ−ＰＯＮ用のＯＮＵと１０Ｇ−ＥＰＯＮ用のＯＮＵの両方との通信が可能なＯＬＴにおいて、ＩＥＥＥ８０２．３ａｖ規格で標準化されたＯＮＵのａｕｔｏ ｄｉｓｃｏｖｅｒｙにより、接続するＯＮＵがＧＥ−ＰＯＮ用のＯＮＵなのか、それとも、１０Ｇ−ＥＰＯＮ用のＯＮＵなのかをソフトウェアにより認識し、そのＯＮＵに割り当てたＬＬＩＤとその下り送信速度情報（１Ｇもしくは１０Ｇ）とを対応付けて、下り送信速度管理テーブル１０５Ｇに登録する。

特開２００９−２６０６６８号公報

「技術基礎講座［GE-PON技術］第１回 PONとは」、ＮＴＴ技術ジャーナル、Vol.17、No.8、pp.71-74、2005．

しかしながら、上述したフレーム転送処理部１０５’の構成では、送信速度決定処理を実行するためのハードウェアの追加が必要となる。

また、上述したフレーム転送処理部１０５’を設けたＯＬＴでは、下り送信速度情報に合わせて下りフレームの出力ポートを複数設ける構成とすることが考えられる。しかし、下りの出力ポートを複数設けたＯＬＴでは、下りフレームの宛先ＭＡＣアドレスがブロードキャストＭＡＣアドレスだった場合、入力フレームのコピーを行って複数の出力ポートから出力することが必要であり、そのためのハードウェア（回路）の搭載も必要となる。

このため、１０Ｇ−ＥＰＯＮシステムでは、ＯＬＴの回路規模が大きくなり、装置が大型化するという問題点があった。また、このような回路規模の増大に起因して、消費電力、さらには装置コストなどが増大するという問題点があった。

さらに、ＯＬＴ内で下りフレームを一時的にバッファリングするためのバッファとしてＤＲＡＭ等の大容量メモリを使用する場合、大容量メモリへのwrite/readアクセスの実効スループットがデータバスの速度より小さくなり、特に短フレームが連続入力すると、極端に実効スループットが低下するという問題がある。

また、ＯＬＴにおいて、下り送信速度情報に合わせて下りフレームの出力ポートを複数設ける構成とした場合、ユーザ装置（ＯＮＵを含む）と事業者ネットワークのうち、特定の組み合わせ間でのみ、当該ＯＬＴを介して接続するという運用形態も存在しうる。例えば、ＯＬＴとして使用する装置（ハードウエア）はまったく同じものだが、あるＯＬＴでは、ＧＥ−ＰＯＮ用のＯＮＵと１０Ｇ−ＥＰＯＮ用のＯＮＵの両方を接続するのに対して、別のＯＬＴでは１０Ｇ−ＥＰＯＮ用のＯＮＵだけしか接続しないという運用が想定される。従って、各出力ポートに対応する回路に対して電源を常時供給した場合、未運用の出力ポートに対応する回路にも電源を常時供給することになるため、運用形態によっては、ＯＬＴの消費電力（の一部）が無駄に消費されるという課題がある。

本発明は、このような課題を解決するためになされたもので、その目的とするところは、回路規模の増大を抑制し、できる限り小さな回路規模で、１Ｇ−ＯＮＵ宛と１０Ｇ−ＯＮＵ宛の下りフレームが混在する１０Ｇ−ＥＰＯＮシステムに対応することができ、かつ実効スループットの極端な低下を避けることができ、さらに、運用形態に応じて、不要な消費電力を削減（省電力化）できる光伝送システムにおける局側装置を提供することにある。

このような目的を達成するために本発明は、光伝送路を介して接続された複数の加入者側装置と上位装置との間でフレームを転送処理する光伝送システムにおける局側装置において、前記上位装置への上りフレームおよび前記上位装置からの下りフレームの入出力ポートと、前記加入者側装置からの上りフレームの入力ポートと、前記加入者側装置への下りフレームの複数系統の出力ポートと、前記上位装置からの下りフレームに書き込まれている宛先のＭＡＣアドレスをキーとして、そのＭＡＣアドレスに対応する前記加入者側装置の識別子情報と前記加入者側装置への下りフレームの出力先の系統を示す転送指示情報とをＭＡＣアドレス検索テーブルより読み出して前記上位装置からの下りフレームに書き込み、この下りフレームに書き込まれた転送指示情報と内部で生成される制御情報に従ってその転送指示情報と制御情報とによって示される系統の入力ＦＩＦＯもしくは出力ＦＩＦＯへ当該下りフレームを書き込む一方、前記入力ＦＩＦＯからの前記出力ＦＩＦＯへのフレームデータの転送、前記入力ＦＩＦＯから大容量メモリへのフレームデータの転送、前記大容量メモリから前記出力ＦＩＦＯへのフレームデータの転送を制御し、前記出力ＦＩＦＯに書き込まれた下りフレームを読み出してその出力ＦＩＦＯが属する系統の前記出力ポートより出力するフレーム転送処理部と、当該局側装置を構成する各回路の使用状況を示す外部からの設定信号に基づいて、各回路のうち、使用状態の回路へ電源を供給し、未使用状態の回路への電源供給を遮断する電源制御部とを備えている。

また、本発明にかかる局側装置の一構成例は、前記フレーム転送処理部が、前記ＭＡＣアドレスと前記識別子情報と前記転送指示情報との対応を示す前記ＭＡＣアドレス検索テーブルと、前記上位装置からの下りフレームに書き込まれている宛先のＭＡＣアドレスをキーとして、そのＭＡＣアドレスに対応する識別子情報と転送指示情報とを前記ＭＡＣアドレス検索テーブルから読み出すＭＡＣアドレス検索部と、前記ＭＡＣアドレス検索部によって読み出された識別子情報と転送指示情報とを前記上位装置からの下りフレームに書き込む情報書込部と、前記出力ポートの系統ごとに設けられた入力ＦＩＦＯおよび出力ＦＩＦＯと、大容量メモリと、アクセス調停部と、前記情報書込部によって前記下りフレームに書き込まれた前記転送指示情報および前記アクセス調停部からの制御信号に従ってその転送指示情報と制御情報とによって示される系統の入力ＦＩＦＯもしくは出力ＦＩＦＯへ当該下りフレームを書き込むＦＩＦＯ書き込み制御部と、前記出力ポートの系統ごとに設けられ、自己が属する系統の前記出力ＦＩＦＯに書き込まれた下りフレームを読み出し、この読み出した下りフレームを自己が属する系統の前記出力ポートより出力させる出力ＦＩＦＯ読み出し制御部とを備え、前記アクセス調停部は、前記ＦＩＦＯ書き込み制御部からの前記出力ＦＩＦＯへの下りフレームの書き込みを仲介する一方、前記入力ＦＩＦＯからの前記出力ＦＩＦＯへのフレームデータの転送、前記入力ＦＩＦＯから前記大容量メモリへのフレームデータの転送、前記大容量メモリから前記出力ＦＩＦＯへのフレームデータの転送を制御するようにしたものである。

また、本発明にかかる局側装置の一構成例は、前記フレーム転送処理部が、前記下り伝送系統ごとに設けられた前記出力ＦＩＦＯは、前記下りフレームに割り当てられる優先度ごとに複数の出力ＦＩＦＯを有し、前記電源制御部は、前記設定信号に応じて前記出力ＦＩＦＯへの電源供給を制御する際、前記下り伝送系統のうち、使用状態となる下り伝送系統に対応するすべての優先度の前記出力ＦＩＦＯへ電源を供給し、未使用状態となる下り伝送系統に対応するすべての優先度の前記出力ＦＩＦＯへの電源供給を遮断するようにしたものである。

また、本発明にかかる局側装置の一構成例は、前記設定信号が、使用する下り伝送系統を示す伝送系統選択情報と、使用する優先度を示す優先度選択情報とを含み、前記電源制御部は、前記設定信号内の前記伝送系統選択情報と優先度選択情報に基づいて、使用状態となる下り伝送系統のうち、使用状態となる優先度の出力ＦＩＦＯへ電源を供給するとともに、未使用状態となる優先度の出力ＦＩＦＯへ電源供給を遮断し、未使用状態となる下り伝送系統に対応するすべての優先度の前記出力ＦＩＦＯへの電源供給を遮断するようにしたものである。

また、本発明にかかる局側装置の一構成例は、前記ＭＡＣアドレス検索テーブルが、当該テーブルへの前記ＭＡＣアドレスに対応付けての前記識別子情報および前記転送指示情報の設定が予め行われているものである。
また、本発明にかかる局側装置の一構成例は、前記ＭＡＣアドレス検索テーブルが、当該テーブルへの前記ＭＡＣアドレスに対応付けての前記識別子情報および前記転送指示情報の設定が前記加入者側装置からの上りフレームの受信時に自動的に行われるようにしたものである。

また、本発明にかかる局側装置の一構成例は、前記アクセス調停部が、前記入力ＦＩＦＯに書き込まれたフレームデータのデータサイズの合計が所定の値より大きくなった場合に当該入力ＦＩＦＯ内のデータをまとめて前記大容量メモリに転送するようにしたものである。

また、本発明にかかる局側装置の一構成例は、前記加入者側装置からの上りフレームに、当該上りフレームに書き込まれている前記識別子情報に予め対応付けられた下り出力速度情報を書き込む上り入力部とを備え、前記フレーム転送処理部は、前記加入者側装置からの上りフレームに書き込まれている送信元のＭＡＣアドレスが前記ＭＡＣアドレス検索テーブルに登録されているか否かを確認し、登録されていない場合、その上りフレームに書き込まれている下り出力速度情報を前記転送指示情報とし、この転送指示情報をその上りフレーム中の送信元のＭＡＣアドレスと識別子情報とに対応付けて前記ＭＡＣアドレス検索テーブルに登録するＭＡＣアドレス登録部を備えるものである。

また、本発明にかかる局側装置の一構成例は、前記フレーム転送処理部が、前記上位装置からの下りフレームに書き込まれている情報に基づいてその下りフレームの優先度を判定する優先度判定部と、前記優先度判定部によって判定された下りフレームの優先度情報を前記上位装置からの下りフレームに書き込む下り優先度指示部とを備え、前記入力ＦＩＦＯは、前記出力ポートの系統ごとに前記優先度の種別に応じた個数の入力ＦＩＦＯを備え、前記出力ＦＩＦＯは、前記出力ポートの系統ごとに前記優先度の種別に応じた個数の出力ＦＩＦＯを備え、前記ＦＩＦＯ書き込み制御部は、前記下りフレームに書き込まれた前記転送指示情報と前記優先度情報と前記アクセス調停部からの制御信号に従ってその転送指示情報、優先度情報および制御信号によって示される入力ＦＩＦＯもしくは出力ＦＩＦＯへその下りフレームを書き込み、前記出力ＦＩＦＯ読み出し制御部は、自己が属する系統の出力ＦＩＦＯのうち高優先側の出力ＦＩＦＯからの読み出しを優先してその出力ＦＩＦＯに書き込まれている下りフレームを読み出すようにしたものである。

本発明によれば、上位装置からの下りフレームに書き込まれている宛先のＭＡＣアドレスをキーとして、そのＭＡＣアドレスに対応する加入者側装置の識別子情報と転送指示情報とをＭＡＣアドレス検索テーブルより読み出して上位装置からの下りフレームに書き込み、この下りフレームに書き込まれた転送指示情報と内部で生成される制御情報に従ってその転送指示情報と制御情報とによって示される系統の入力ＦＩＦＯもしくは出力ＦＩＦＯへ当該下りフレームを書き込む一方、入力ＦＩＦＯからの出力ＦＩＦＯへのフレームデータの転送、入力ＦＩＦＯから大容量メモリへのフレームデータの転送、大容量メモリから出力ＦＩＦＯへのフレームデータの転送を制御し、出力ＦＩＦＯに書き込まれた下りフレームを読み出してその出力ＦＩＦＯが属する系統の出力ポートより出力するようにしたので、下りフレームの送信処理をＭＡＣアドレス検索テーブルへのアクセスだけで処理することが可能となり、またブロードキャストＭＡＣアドレスだった場合等、すべての系統の入力ＦＩＦＯもしくは出力ＦＩＦＯへ下りフレームのコピーを行って、そのコピーした下りフレームをすべての系統の出力ポートから出力することが可能となり、回路規模の増大を抑制し、できる限り小さな回路規模で、１Ｇ−ＯＮＵ宛と１０Ｇ−ＯＮＵ宛の下りフレームが混在する１０Ｇ−ＥＰＯＮシステムに対応することができるようになる。また、大容量メモリを介した転送と、大容量メモリを介さない直接転送の両方が使い分けられることになり、短フレームがＯＬＴ内に長時間滞留することが防止され、短フレームが連続入力した場合の実効スループットの極端な低下を避けることができるようになる。

さらに、当該ＯＬＴを構成する各回路の使用状況を示す外部からの設定信号に基づいて、各回路のうち、使用状態の回路へ電源を供給し、未使用状態の回路への電源供給を遮断する電源制御部を備えているので、例えば、１Ｇ−ＯＮＵを１台も接続していない場合は、１Ｇ−ＯＮＵ宛の下りフレームを送信するための出力ポート等への電源供給を遮断することによりＯＬＴの消費電力を削減（省電力化）することができる。

また、電源制御部が、回路の電力制御を行う際、使用状態が変更された下り伝送系統を構成するすべての回路や、出力ポートそのものなど、１つの基板ユニットやモジュールを単位として電力制御するのではなく、これら基板ユニットやモジュール内に実装されている回路の一部である、フレーム転送処理を実行するフレーム転送処理用回路を対象として電力制御を行うため、電力制御時における大幅な電力変動を抑制でき、電力制御に起因して発生する電源ノイズを低減することも可能となる。

本発明にかかる光伝送システムにおける局側装置（ＯＬＴ）を用いたＰＯＮシステムの構成例を示す図である。 ＰＯＮ区間で伝送されるフレームの構成例を示す図である。 第１の実施の形態にかかるＯＬＴの構成例を示すブロック図である。 第１の実施の形態にかかるＯＬＴにおけるフレーム転送処理部の構成例を示すブロック図である。 ＭＡＣアドレス検索テーブルの構成例を示す図である。 下りフレームの宛先ＬＬＩＤと出力先の決定手順を示すフローチャートである。 下り転送指示部から出力されるフレームのフォーマット例を示す図である。 フレーム転送処理部におけるアクセス調停部の構成例を示す。 アクセス調停部の状態遷移（例）を示す図である。 第２の実施の形態にかかるＯＬＴの構成例を示すブロック図である。 上り入力部から出力されるフレームの構成例を示す図である。 第２の実施の形態にかかるＯＬＴにおけるフレーム転送処理部の構成例を示すブロック図である。 ＭＡＣアドレス検索テーブルへの登録情報の自動設定の手順を示すフローチャートである。 第３の実施の形態にかかるＯＬＴにおけるフレーム転送処理部の構成例を示すブロック図である。 下り優先度指示部から出力されるフレームのフォーマット例を示す図である。 従来のＧＥ−ＰＯＮ用のＯＬＴの要部の構成を示すブロック図である。 従来のＧＥ−ＰＯＮ用のＯＬＴで用いられるフレーム転送処理部の要部の構成を示すブロック図である。 １０Ｇ−ＥＰＯＮ用として考えられる従来のフレーム転送処理部の要部の構成を示すブロック図である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。
図１はこの発明にかかる光伝送システムにおける局側装置を用いたＰＯＮシステムの構成例である。

同図において１（１−１〜１−３）はユーザ装置、２（２−１〜２−３）はＯＮＵ、３は光スプリッタ、４は分離多重装置、５はＯＬＴ、６は上位装置、７は事業者ネットワーク、８（８−１〜８−３）はユーザ装置１とＯＮＵ２との間のインターフェース（ＵＮＩ：User Network Interface）、９はＯＬＴ５と上位装置６との間のインターフェース（ＳＮＩ：Service Node Interface）である。

このＰＯＮシステムにおいて、ＯＮＵ２−１〜２−３は、光伝送路を介して光スプリッタ３に共通接続されており、さらにこの光スプリッタ３は、光伝送路と分離多重装置４とを介して、ＯＬＴ５と接続されている。ＯＮＵ２−１の上り速度および下り速度は１Ｇｂｐｓとされ、ＯＮＵ２−２の上り速度および下り速度は１０Ｇｂｐｓとされ、ＯＮＵ２−３の上り速度は１Ｇｂｐｓ、ＯＮＵ２−３の下り速度は１０Ｇｂｐｓとされている。

このＰＯＮシステムのＰＯＮ区間、すなわちＯＮＵ２−１〜２−３とＯＬＴ５との区間１０では、図２に示すような構成のフレームでデータがやり取りされる。

図２において、プリアンブルは、EthernetのプリアンブルにＬＬＩＤを埋め込んだものである。
ＬＬＩＤ（Logical Link ID）は、各ＯＮＵと１対１に対応する識別子（ＩＥＥＥ規格で定義された識別子）である。ＯＮＵ登録（ＯＮＵがＯＬＴの配下となる）時にＯＬＴで決定され、ＯＬＴは自分の配下のＯＮＵでＬＬＩＤの重複が起こらないように管理している。

ＶＬＡＮタグは、ＶＬＡＮ情報を含むタグである。タグがついていない場合やタグが複数ついている場合もある。このＶＬＡＮタグは、ＴＰＩＤ、ＴＣＩを含んでいる。
ＴＰＩＤ（Tag Protocol ID）は、ＶＬＡＮタグが続くことを示すEther Type値である。通常は０ｘ８１００である。
ＴＣＩ（Tag Control Information）は、ＶＬＡＮタグ情報である。このＴＣＩは、ＰＣＰ、ＣＦＩ、ＶＩＤを含んでいる。

ＰＣＰ（Priority Code Point）は、当該フレームの優先度である。
ＣＦＩ（Canonical Format Indicator）は、ＭＡＣヘッダ内のＭＡＣアドレスが標準フォーマットに従っているかどうかを示す値である。
ＶＩＤまたはＶＬＡＮＩＤ（VLAN Identifier）は、フレームが属するＶＬＡＮを指定する値である。
Ｔｙｐｅは、上位プロトコルの種別を示すEther Type値である。この領域をLength値として使用する場合もあるので、合わせて“Type/Length”等と表記する場合もある。

［第１の実施の形態］
図３はＯＬＴ５の第１の実施の形態（第１の実施の形態）の構成例である。
本実施の形態にかかるＯＬＴ５における、従来のＯＬＴとの構成上の違いは、フレーム多重部、送信回路が、伝送速度の異なる２つの伝送系統ごとに設けられ、さらにこれら異なる伝送系統ごとに設けられたフレーム多重部、送信回路に対応する構成のフレーム転送処理部、および、当該ＯＬＴを構成する各回路の使用状況を示す外部からの設定信号ＳＥＴに基づいて、各回路のうち、使用状態の回路へ電源を供給し、未使用状態の回路への電源供給を遮断する電源制御部を備えていることである。

なお、この実施の形態において、０系は、伝送速度が１Ｇｂｐｓの伝送系統を示し、１系は、伝送速度が１０Ｇｂｐｓの伝送系統を示すものとする。ここで、使用状態とは「外部からの設定信号」で使用を設定された状態、未使用状態とは、「外部からの設定信号」で使用を設定されていない状態を意味する。

図３を参照して、本実施の形態にかかるＯＬＴ５の各処理部について説明する。
受信回路５１は、ＰＯＮを介してＯＮＵ（０系，１系）２からの上りフレームを受信するための回路である。
送信回路（０系）５２Ａおよび送信回路（１系）５２Ｂは、ＰＯＮを介して、それぞれ、ＯＮＵ（０系）２およびＯＮＵ（１系）２へのフレームを送信するための回路である。

送受信回路５３は、上位装置６を介して、事業者ネットワーク７との間でフレームを送受信する回路部である。
フレーム分離部５４は、受信回路５１より入力されたフレームのうち、ＯＬＴ５宛てのフレーム（ＰＯＮの制御に用いられる制御フレーム）を制御フレーム処理部５５へ送信するとともに、その他のフレームをフレーム転送処理部５６へ送信する処理部である。

フレーム多重部（０系）５７Ａは、フレーム転送処理部５６からのＯＮＵ（０系）２宛の下りフレームと制御フレーム処理部５５からの制御フレームとを時分割的に多重し、送信回路（０系）５２Ａに対して送信する処理部である。
フレーム多重部（１系）５７Ｂは、フレーム転送処理部５６からのＯＮＵ（１系）２宛の下りフレームと制御フレーム処理部５５からの制御フレームとを時分割的に多重し、送信回路（１系）５２Ｂに対して送信する処理部である。

フレーム転送処理部５６は、フレーム分離部５４から受信した上りフレームを送受信回路５３へ転送処理し、送受信回路５３から受信した下りフレームを、当該フレームの宛先ＭＡＣアドレス等に基づいて、フレーム多重部５７Ａ，５７Ｂ（０系または１系）のいずれかへ転送処理を行う処理部である。

制御フレーム処理部５５は、各ＯＮＵ２にＬＬＩＤを自動的に割り当てるための発見処理（Discoveryプロセス）や上り信号（ＯＮＵからＯＬＴ宛ての信号）の調停といったＰＯＮの制御に関する処理を行ったり、各ＯＮＵ２のＬＬＩＤや各ＯＮＵ２との間の上り／下り送信レート等のＰＯＮ−ＩＦポート情報を帯域割当処理部５８に転送する処理を行う処理部である。

帯域割当処理部５８は、制御フレーム処理部５５からの要求に従い、ＯＮＵ２への帯域（送信開始時刻と送信データ量）割当や、制御フレーム処理部５５から転送されたＰＯＮ−ＩＦポート情報の管理を行う処理部である。

電源制御部５０は、当該ＯＬＴを構成する各回路の使用状況を示す外部からの設定信号ＳＥＴに基づいて、各回路のうち、使用状態の回路へ電源を供給し、未使用状態の回路への電源供給を遮断する。なお、本実施の形態において、一部の回路に対して電源を常時供給（遮断しない）ようにしても良い。また、複数の回路をまとめた回路群を単位として電源供給を制御するようにしても良い。

［第１の実施の形態の動作］
次に、図４−図７を参照して、本実施の形態にかかるＯＬＴ５のフレーム転送処理について、フレーム転送処理部５６が有する機能を交えながら説明する。

図４は、フレーム転送処理部５６（５６Ａ）の構成例を示すブロック図である。フレーム転送処理部５６Ａは、ＭＡＣアドレス検索テーブル５６１と、下り出力先判定部５６２と、レイテンシ吸収部５６３と、ＬＬＩＤ付与部５６４と、下り転送指示部５６５と、ＦＩＦＯ書き込み制御部５６６と、入力ＦＩＦＯ（０系）５６７Ａと、入力ＦＩＦＯ（１系）５６７Ｂと、アクセス調停部５６８と、出力ＦＩＦＯ（０系）５６９Ａと、出力ＦＩＦＯ（１系）５６９Ｂと、大容量メモリ（ＤＲＡＭ）５７０と、出力ＦＩＦＯ読み出し制御部（０系）５７１Ａと、出力ＦＩＦＯ読み出し制御部（１系）５７１Ｂと、ＬＬＩＤ変換部（０系）５７２Ａと、ＬＬＩＤ変換部（１系）５７２Ｂとを備えている。このフレーム転送処理部５６Ａの構成において、下り出力先判定部５６２が本発明でいうＭＡＣアドレス検索部に相当し、ＬＬＩＤ付与部５６４および下り転送指示部５６５が本発明でいう情報書込部に相当する。

図５は、ＭＡＣアドレス検索テーブル５６１の構成例である。ＭＡＣアドレス検索テーブル５６１には、ＯＮＵ２と接続されたユーザ装置もしくはＯＮＵ２のＭＡＣアドレスごとに、下りフレームの出力先の系統を示す転送指示情報、ＬＬＩＤ、および登録データの有効／無効を示す情報が登録情報として設定されている。また、転送指示情報は、下りフレームの出力先の系統の数と同じビット数（この例では、２ビット）のデータとされ、「１０」であれば出力先を０系とすることを示し、「０１」であれば出力先を１系とすることを示し、「１１」であれば出力先を０系と１系の両方とすることを示す。

また、ＭＡＣアドレス検索テーブル５６１への登録情報は、ソフトウェアにより設定する。具体的には、ＯＬＴ５を制御、管理するソフトウェアがＬＬＩＤごとの下りフレーム送信先ＭＡＣアドレスと転送指示情報を管理して必要な情報をＭＡＣアドレス検索テーブル５６１に設定する。例えば、１０Ｇ−ＯＮＵと１Ｇ−ＯＮＵが混在するシステムで、かつ、各ＯＮＵに接続されている端末のＭＡＣアドレスをそのＯＮＵに割り当てられたＬＬＩＤと共に事前にＭＡＣアドレステーブルに登録しておくシステムであれば、１０Ｇ−ＯＮＵ宛てのフレームについては１０Ｇ（８０２．３ａｖ仕様）出力ポートへの転送指示、１Ｇ−ＯＮＵ宛てのフレームについては１Ｇ（８０２．３ａｈ仕様）出力ポートへの転送指示を設定すれば良い。
なお、この例の場合、１０Ｇ−ＯＮＵ宛てのフレームとは、１０Ｇ−ＯＮＵに接続されている端末のＭＡＣアドレスを宛先とするフレームであり、ＭＡＣアドレステーブルの該当のＭＡＣアドレスに対応する転送指示情報として１０Ｇ出力ポートへの転送指示を事前に設定しておくという意味である。

下り出力先判定部５６２は、受信した下りフレームの宛先ＭＡＣアドレスに基づいて、ＭＡＣアドレス検索テーブル５６１からＬＬＩＤと転送指示情報を読み出して、下りフレームの宛先ＬＬＩＤと出力先を決定する。すなわち、受信した下りフレームをどの送信回路５２Ａ，５２Ｂから送信するのか、すなわち速度の異なるどの系統の出力ポートから出力するのかを決定する。この下りフレームの宛先ＬＬＩＤと出力先の決定は次のようにして行われる。

先ず、下り出力先判定部５６２は、受信した下りフレームの宛先ＭＡＣアドレスをチェックし（図６：ステップＳ１０１）、宛先ＭＡＣアドレスがブロードキャストＭＡＣアドレスでなければ（ステップＳ１０１のＮＯ）、ＭＡＣアドレス検索テーブル５６１に登録されているか否かをチェックする（ステップＳ１０２）。ここで、ＭＡＣアドレス検索テーブル５６１に登録されていれば（ステップＳ１０２のＹＥＳ）、その宛先ＭＡＣアドレスに対応するＬＬＩＤと転送指示情報をＭＡＣアドレス検索テーブル５６１から読み出す（ステップＳ１０３）。

これに対し、宛先ＭＡＣアドレスがブロードキャストＭＡＣアドレスであれば（ステップＳ１０１のＹＥＳ）、ＬＬＩＤをブロードキャストＬＬＩＤ（例えば、１６進数表示でＦＦＦＤ）とし、転送指示情報を「１１」とする（ステップＳ１０４）。また、宛先ＭＡＣアドレスがブロードキャストＭＡＣアドレスでない場合でも（ステップＳ１０１のＮＯ）、ＭＡＣアドレス検索テーブル５６１に登録されていなければ（ステップＳ１０２のＮＯ）、ブロードキャストＭＡＣアドレスの場合と同様にして、ＬＬＩＤをブロードキャストＬＬＩＤとし、転送指示情報を「１１」とする（ステップＳ１０４）。この例では、宛先ＭＡＣアドレスがブロードキャストＭＡＣアドレスの場合、下り出力先判定部５６２は、ＭＡＣアドレス検索テーブル５６１を使用せずに、下り出力先判定部５６２内の別回路で、宛先ＬＬＩＤと出力先の決定を行う。

なお、ステップＳ１０２において、宛先ＭＡＣアドレスがＭＡＣアドレス検索テーブル５６１に登録されていない場合、転送指示情報を「００」とし、下りフレームをどのポートにも出力しないようにしてもよい。

また、送信先ＭＡＣアドレスとしてブロードキャストＭＡＣアドレスが付いたフレームが入力された場合の処理をＭＡＣアドレス検索テーブル５６１を使用して行うようにしてもよい。その場合、ＭＡＣアドレス検索テーブル５６１にブロードキャストＭＡＣアドレス、ブロードキャストＬＬＩＤ（例えば、１６進数表示でＦＦＦＤ）、および転送指示情報として「１１」」を登録しておけばよい。

一方、レイテンシ吸収部５６３は、受信した下りフレームに遅延を付加して、下り出力先判定部５６２での下り出力先決定処理によるレイテンシを吸収する。ＬＬＩＤ付与部５６４は、下り出力先判定部５６２で決定されたＬＬＩＤに従って、レイテンシ吸収部５６３からの下りフレームに宛先ＬＬＩＤを付与する。

下り転送指示部５６５は、下り出力先判定部５６２で決定された転送指示情報に従って、ＬＬＩＤ付与部５６４からの下りフレームに転送指示情報を付与し、その転送指示情報を付与した下りフレームをＦＩＦＯ書き込み制御部５６６へ転送する。図７に下り転送指示部５６５から出力されるフレームのフォーマット例を示す。このフレーム中、プリアンブル部に、ＬＬＩＤ情報と転送指示情報が書き込まれる。

ＦＩＦＯ書き込み制御部５６６は、下りフレームに書き込まれている転送指示情報とアクセス調停部５６８からの制御情報に従って、その転送指示情報と制御情報とによって示される系統の入力ＦＩＦＯ５６７もしくは出力ＦＩＦＯ５６９へ当該下りフレームを書き込む。

例えば、転送指示情報が「１０」であれば、入力ＦＩＦＯ（０系）５６７Ａもしくは出力ＦＩＦＯ（０系）に下りフレームを書き込み、転送指示情報が「０１」であれば、入力ＦＩＦＯ（１系）５６７Ｂもしくは出力ＦＩＦＯ（１系）５６９Ｂに下りフレームを書き込む。また、転送指示情報が「１１」であれば、入力ＦＩＦＯ（０系）５６７Ａおよび入力ＦＩＦＯ（１系）５６７Ｂの両方もしくは出力ＦＩＦＯ（０系）５６９Ａおよび出力ＦＩＦＯ（１系）５６９Ｂの両方に下りフレームを書き込む。

なお、アクセス調停部５６８からの制御情報は、各出力ＦＩＦＯ５６９への書き込みが可能か否かを示すものであり、図４の構成例においては以下のケースが存在する。

（１）出力ＦＩＦＯ（０系）５６９Ａ、出力ＦＩＦＯ（１系）５６９Ｂ共に書き込みが不可の場合は、該当の入力ＦＩＦＯ５６７（一つもしくは両方）への書き込みを行う。
（２）出力ＦＩＦＯ（０系）５６９Ａへの書き込みは可能だが、出力ＦＩＦＯ（１系）５６９Ｂへの書き込みが不可の場合は、出力ＦＩＦＯ（０系）５６９Ａ、もしくは、入力ＦＩＦＯ（１系）５６７Ｂ、または、その両方への書き込みを行う（出力ＦＩＦＯ５６９への書き込みはアクセス調停部５６９を介して行う）。
（３）出力ＦＩＦＯ（１系）５６９Ｂへの書き込みは可能だが、出力ＦＩＦＯ（０系）５６９Ａへの書き込みが不可の場合は、出力ＦＩＦＯ（１系）５６９Ｂ、もしくは、入力ＦＩＦＯ（０系）５６７Ａ、または、その両方への書き込みを行う（出力ＦＩＦＯ５６９への書き込みはアクセス調停部５６８を介して行う）。
（４）出力ＦＩＦＯ（０系）５６９Ａ、出力ＦＩＦＯ（１系）５６９Ｂ共に書き込みが可能な場合は、該当の出力ＦＩＦＯ５６９（一つもしくは両方）への書き込みを行う（アクセス調停部５６８を介して行う）。

アクセス調停部５６８は、ＦＩＦＯ書き込み制御部５６６から出力ＦＩＦＯ５６９への下りフレームの書き込みを仲介する他、入力ＦＩＦＯ５６７から大容量メモリ５７０もしくは出力ＦＩＦＯ５６９へのフレームデータの転送、および、大容量メモリ５７０から出力ＦＩＦＯ５６９へのフレームデータの転送等を行う。

図８にアクセス調停部５６８の構成例を示す。図８のアクセス調停部５６８は０系／１系の出力ＦＩＦＯ５６９からの書込許可入力に対応して以下の様に動作する。

［出力ＦＩＦＯ（０系）側の状態１：初期状態］
出力ＦＩＦＯ（０系）５６９Ａからの書込許可入力が許可状態で、入力ＦＩＦＯ（０系）５６７Ａにも入力ＦＩＦＯ（０系）５６７Ａに対応した大容量メモリ５７０の領域（アドレス）にもフレームデータが蓄積されていない場合はＦＩＦＯ書き込み制御部５６６に対して、出力ＦＩＦＯ（０系）５６９Ａへの書き込みが可能であることを出力し、ＦＩＦＯ書き込み制御部５６６から入力されるフレームの転送指示信号が「１０」（０系）となっていた場合は、出力ＦＩＦＯ（０系）５６９Ａへのフレームの書き込みを行う。

なお、この状態ではＦＩＦＯ書き込み制御部５６６から入力ＦＩＦＯ（０系）５６７Ａへのフレームの書き込みも、入力ＦＩＦＯ（０系）５６７Ａからのフレームデータの転送も、入力ＦＩＦＯ（０系）５６７Ａに対応した大容量メモリ５７０の領域からのフレームデータの転送も行われない。

［出力ＦＩＦＯ（０系）の状態２］
出力ＦＩＦＯ（０系）５６９Ａからの書込許可入力が禁止（非許可）状態の場合は、ＦＩＦＯ書き込み制御部５６６に対して出力ＦＩＦＯ（０系）５６９Ａへの書き込みは不可であることを出力し、入力ＦＩＦＯ（０系）５６７Ａに蓄積されているフレームデータのサイズ（Ｂｙｔｅ数）の合計が所定の値（フレームの最少サイズより大きい値を設定）より大きくなった場合に、入力ＦＩＦＯ（０系）５６７Ａ内のデータをまとめて大容量メモリ５７０の入力ＦＩＦＯ（０系）５６７Ａに対応する領域（アドレス）に転送する。

転送終了後、他の状態に遷移する前に、入力ＦＩＦＯ（０系）５６７Ａに蓄積されているフレームデータのサイズ（Ｂｙｔｅ数）の合計が所定の値より大きくなれば、同様に転送を繰り返す。

大容量メモリ５７０への転送は、入力ＦＩＦＯ５６７ごとに異なるメモリ領域（アドレス）に行い、入力ＦＩＦＯ５６７ごとに転送したフレームデータのサイズ（Ｂｙｔｅ数）の累積値を管理する。

なお、入力ＦＩＦＯ（０系）５６７Ａから大容量メモリ５７０への転送と入力ＦＩＦＯ（１系）５６７Ｂから大容量メモリ５７０への転送が競合する場合があるので、セレクタ（大容量メモリ用）５６８−１にて競合制御を行う。

この状態では、ＦＩＦＯ書き込み制御部５６６から入力ＦＩＦＯ（０系）５６７Ａへフレームの書き込みが行われ、ＦＩＦＯ書き込み制御部５６６から出力ＦＩＦＯ（０系）５６９Ａへのフレームの書き込み、入力ＦＩＦＯ（０系）５６７Ａから出力ＦＩＦＯ（０系）５６９Ａへのフレームデータの転送、および、入力ＦＩＦＯ（０系）５６７Ａに対応した大容量メモリ５７０の領域からのフレームデータの転送は行われない。

［出力ＦＩＦＯ（０系）側の状態３］
出力ＦＩＦＯ（０系）５６９Ａからの書込許可入力が許可状態で、入力ＦＩＦＯ（０系）５６７Ａに対応した大容量メモリ５７０の領域（アドレス）にフレームデータが蓄積されている場合は、ＦＩＦＯ書き込み制御部５６６に対して、出力ＦＩＦＯ（０系）５６９Ａへの書き込みが不可であることを出力し、入力ＦＩＦＯ（０系）５６７Ａに蓄積されているフレームデータのサイズ（Ｂｙｔｅ数）の合計が所定の値（フレームの最少サイズより大きい値を設定）より大きくなった場合に入力ＦＩＦＯ（０系）５６７Ａ内のデータをまとめて大容量メモリ５７０の入力ＦＩＦＯ（０系）５６７Ａに対応する領域（アドレス）に転送する。

転送終了後、他の状態に遷移する前に、入力ＦＩＦＯ（０系）５６７Ａに蓄積されているフレームデータのサイズ（Ｂｙｔｅ数）の合計が所定の値より大きくなれば、同様に転送を繰り返す。

大容量メモリ５７０への転送は、入力ＦＩＦＯ５６７ごとに異なるメモリ領域（アドレス）に行い、入力ＦＩＦＯ５６７ごとに転送したフレームデータのサイズ（Ｂｙｔｅ数）の累積値を管理する。

なお、入力ＦＩＦＯ（０系）５６７Ａから大容量メモリ５７０への転送と入力ＦＩＦＯ（１系）５６７Ｂから大容量メモリ５７０への転送が競合する場合があるので、セレクタ（大容量メモリ用）５６８−１にて競合制御を行う。

また、入力ＦＩＦＯ（０系）５６７Ａに対応した大容量メモリ５７０の領域（アドレス）に蓄積されているフレームデータを出力ＦＩＦＯ（０系）５６９Ａに対して転送する。この転送は、他の状態に遷移するか、もしくは、入力ＦＩＦＯ（０系）５６７Ａに対応した大容量メモリ５７０の領域（アドレス）に蓄積されているフレームデータがなくなるまで行う。

大容量メモリ５７０から出力ＦＩＦＯ５６９への転送を行う際には、出力ＦＩＦＯ５６９ごと（対応する入力ＦＩＦＯ５６７ごと）に転送したフレームデータのサイズ（Ｂｙｔｅ数）をカウントして、入力ＦＩＦＯ５６７から大容量メモリ５７０に転送したフレームデータのサイズ（Ｂｙｔｅ数）の累積値からの減算を行う。この値は、対応する入力ＦＩＦＯ５６７ごとに、大容量メモリ５７０に蓄積されているフレームデータの有無を確認するために使用する。

なお、大容量メモリ５７０から出力ＦＩＦＯ（０系）５６９Ａへの転送と大容量メモリ５７０から出力ＦＩＦＯ（１系）５６９Ｂへの転送が競合する場合があるので、ＩＦ制御部５６８−２にて競合制御を行う。さらに、入力ＦＩＦＯ５６７から大容量メモリ５７０への転送と、大容量メモリ５７０から出力ＦＩＦＯ５６９への転送が競合する場合があるので、ＩＦ制御部５６８−２にて競合制御を行う。

この状態では、ＦＩＦＯ書き込み制御部５６６から入力ＦＩＦＯ（０系）５６７Ａへのフレームの書き込みが行われ、ＦＩＦＯ書き込み制御部５６６から出力ＦＩＦＯ（０系）５６９Ａへのフレームの書き込み、入力ＦＩＦＯ（０系）５６７Ａから出力ＦＩＦＯ（０系）５６９Ａへのフレームデータの転送は行われない。

［出力ＦＩＦＯ（０系）側の状態４］
出力ＦＩＦＯ（０系）５６９Ａからの書込許可入力が許可状態で、入力ＦＩＦＯ（０系）５６７Ａに対応した大容量メモリ５７０の領域（アドレス）にフレームデータが蓄積されていないが、入力ＦＩＦＯ（０系）５６７Ａにフレームデータが蓄積されている場合は、ＦＩＦＯ書き込み制御部５６６に対して出力ＦＩＦＯ（０系）５６９Ａへの書き込みが不可であることを出力し、入力ＦＩＦＯ（０系）５６７Ａ内のデータを出力ＦＩＦＯ（０系）５６９Ａに転送する。この転送は、他の状態に遷移するか、もしくは、入力ＦＩＦＯ（０系）５６７Ａに蓄積されているフレームデータがなくなるまで行う。

この状態では、ＦＩＦＯ書き込み制御部５６６から入力ＦＩＦＯ（０系）５６７Ａへのフレームの書き込みが行われ、ＦＩＦＯ書き込み制御部５６６から出力ＦＩＦＯ（０系）５６９Ａへのフレームの書き込み、入力ＦＩＦＯ（０系）５６７Ａから大容量メモリ５７０へのフレームデータの転送、および、入力ＦＩＦＯ（０系）５６７Ａに対応した大容量メモリ５７０の領域からのフレームデータの転送は行われない。

なお、上述においては、出力ＦＩＦＯ（０系）５６９Ａからの書込許可入力に対応する動作について説明したが、出力ＦＩＦＯ（１系）５６９Ｂからの書込許可入力に対してもアクセス調停部５６８は同様に動作する。

図９にアクセス調停部５６８の状態遷移（例）を示す。図９は０系もしくは１系どちらかの出力ＦＩＦＯ５６９からの書込許可入力に対応した動作を示している。このように動作する制御回路を２つ（０系用と１系用）搭載して、状態遷移としてはそれぞれ独立に（もう一方の系の動作に依存せずに）動作させることが可能である。なお、大容量メモリ５７０への転送と大容量メモリ５７０からの転送において０系と１系が競合することはあるが、状態遷移上は影響しない。

フレーム転送処理部５６Ａにおいて、出力ＦＩＦＯ５６９（５６９Ａ，５６９Ｂ）は、アクセス調停部５６８から入力されたフレームデータを蓄積し、出力ＦＩＦＯ読み出し制御部５７１（５７１Ａ，５７１Ｂ）からの要求に従って、フレームデータを出力する。また、フレームデータの蓄積量（入力されたデータの量から出力したデータの量を減算した値）を測定し、その値が規定値を超えた場合に、アクセス調停部５６８に対する書き込み許可信号を禁止（非許可）状態とする。この規定値は、例えば、出力ＦＩＦＯ５６９に蓄積可能なデータ量の最大値から最長フレーム（２０００Ｂｙｔｅ）分のデータ量を減算した値とする。

出力ＦＩＦＯ読み出し制御部５７１（５７１Ａ，５７１Ｂ）は、例えば、出力ＦＩＦＯ５６９（５６９Ａ，５６９Ｂ）に１フレーム以上のフレームデータが蓄積されていれば、出力ＦＩＦＯ５６９（５６９Ａ，５６９Ｂ）からフレームデータを読み出してＬＬＩＤ変換部５７２（５５２Ａ，５７２Ｂ）に転送する。

ＬＬＩＤ変換部５７２（５５２Ａ，５７２Ｂ）は、入力されたフレームのＬＬＩＤがブロードキャストＬＬＩＤ（例えば、１６進数表示でＦＦＦＤ）だった場合にＬＬＩＤの書き換えを行う。例えば、１Ｇ出力ポート（０系）では１６進数表示でＦＦＦＦ、１０Ｇ出力ポート（１系）では１６進数表示でＦＦＦＥに書き換える。また、転送指示情報の領域を必要に応じてＩＥＥＥ規格のアイドルデータ等に書き換える。

本実施の形態の構成では、下りフレームの送信処理をＭＡＣアドレス検索テーブル５６１へのアクセス（検索）だけで処理することができるので、下り側の回路規模が小さくなる。すなわち、従来の考えられる技術として説明した図１８に示した構成では、下りフレームの宛先ＬＬＩＤを決定した後に送信レートの判断を行うために、ＭＡＣアドレス検索テーブルにアクセスする回路以外に、ＬＬＩＤごとの下り送信速度を管理するテーブルにアクセスする回路が必要であったが、このような回路が不要となり、下り側の回路規模が小さくなる。

また、本実施の形態の構成では、下りフレームの宛先ＭＡＣアドレスがブロードキャストＭＡＣアドレスだった場合等、下りフレームの出力先としてすべての系統を示す情報を転送指示情報（この例では、「１１」）とすることにより、すべての系統の入力ＦＩＦＯ５６７か出力ＦＩＦＯ５６９のどちらかへ当該下りフレームを書き込んで、すなわちすべての系統の入力ＦＩＦＯ５６７か出力ＦＩＦＯ５６９のどちらかへ下りフレームのコピーを行って、そのコピーした下りフレームをすべての系統の出力ポートから出力させることが可能である。

本実施の形態の構成において、送信先ＭＡＣアドレスとしてブロードキャストＭＡＣアドレスが付いたフレームが入力された場合の処理をＭＡＣアドレス検索テーブル５６１を使用せずに、下り出力先判定部５６２内の別回路で決定するようにした場合、そのための回路が必要ではあるが、その回路（Ｈ／Ｗ）の規模は小さいので、本発明の有効性を否定するものではない。

なお、ＭＡＣアドレス検索テーブル５６１で複数の系統の転送指示を「１（転送指示有り）」に設定することで、該当の宛先ＭＡＣアドレスが付いた下りフレームが入力された場合にそのフレームのコピーを行って、複数の系統の出力ポートから出力させるようにすることも可能である。

さらに、特定のＩＰアドレス（もしくはＶＬＡＮタグ）が付いた下りフレームが入力された場合に、複数の系統の転送指示を「１（転送指示有り）」に設定するような回路を追加することも可能である。

［スループットについて］
ここで、大容量メモリ５７０としてＤＲＡＭを用いる場合のスループットを従来技術と比較する。ＤＲＡＭへの転送もしくはＤＲＡＭからの転送におけるスループットは、１回の転送のデータサイズに依存する。

１回の転送で転送可能なサイズの最大値（以下、「最大バーストサイズ」と記述する）はＤＲＡＭの仕様で決まり、転送時のデータサイズが最大バーストサイズより小さい場合、スループットは、
ＤＲＡＭのビット幅×動作クロック速度×ＴＤ／（ＴＯ＋ＴＤ）
となる。
但し、ＴＤ＝転送時のデータサイズ（ビット数）／（ＤＲＡＭのビット幅×動作クロック速度）、ＴＯ＝１転送当たりのＤＲＡＭアクセス時のオーバーヘッド時間。

オーバーヘッド時間ＴＯは、ＤＲＡＭの仕様で決まる固定値であり、転送時のデータサイズが小さいほどスループットが小さくなる。
転送をフレームごとに行う構成が従来から使用されているが、その場合、最小フレーム長のフレームが連続すると、ＤＲＡＭの仕様によってはスループットが極端に低下してしまう。

例えば、ＤＲＡＭのビット幅が３２、動作クロック速度が３１２．５ＭＨｚ、ＴＯが１６ｎｓだとすると最小フレーム長（６４Ｂｙｔｅ）のフレームが連続した場合、
ＴＤ＝６４［Ｂｙｔｅ］×８／（３２×３１２．５［ＭＨｚ］）＝５１．２ｎｓ
なので、スループットは、
３２［ｂｉｔ］×３１２．５［ＭＨｚ］×５１．２［ｎｓ］／（１６［ｎｓ］＋５１．２［ｎｓ］）＝約７．６［Ｇｂｉｔ／ｓ］
となる。
ＤＲＡＭのバスの速度（３２［ｂｉｔ］×３１２．５［ＭＨｚ］）は１０Ｇｂｉｔ／ｓであるが、それに対して、２割以上スループットが低下している。

一方、本実施の形態の構成で、大容量メモリ５７０への転送を行うか否かを判定する際の入力ＦＩＦＯ５６７に蓄積されているフレームデータのサイズ（Ｂｙｔｅ数）の合計値を、例えば、１０００Ｂｙｔｅとすると、大容量メモリ５７０に転送するデータのサイズは必ず（最小フレーム長のフレームが連続した場合でも）１０００Ｂｙｔｅ以上となる。

その場合、
ＴＤの最小値＝１０００［Ｂｙｔｅ］×８／（３２×３１２．５［ＭＨｚ］）＝８００ｎｓなので、最小スループットは、
３２［ｂｉｔ］×３１２．５［ＭＨｚ］×８００［ｎｓ］／（１６［ｎｓ］＋８００［ｎｓ］）＝約９．８［Ｇｂｉｔ／ｓ］
となる。

大容量メモリ５７０から出力ＦＩＦＯ５６９への転送においても、本実施の形態の構成で、１回の転送で転送するデータのサイズを最小フレーム長（６４Ｂｙｔｅ）より大きくすることで、同様にスループットの低下を抑制できる。

また、本実施の形態の構成は、大容量メモリ５７０を介した転送と、大容量メモリ５７０を介さない直接転送の両方が使い分けられることになり、短フレームがＯＬＴ５内に長時間滞留する（レイテンシが増大する）ことが防止され、短フレームが連続入力した場合の実効スループットの極端な低下が避けられる。

本実施の形態の構成のうち、入力ＦＩＦＯ５６７から出力ＦＩＦＯ５６９への転送を行う機能が無い場合と有る場合（本実施の形態の場合）とを比較する。

［入力ＦＩＦＯから出力ＦＩＦＯへの転送機能がない場合］
本実施の形態の構成のうち、入力ＦＩＦＯ５６７から出力ＦＩＦＯ５６９への転送を行う機能が無い場合の動作例を以下に説明する。

状態遷移の状態１（初期状態）から状態２に遷移後、最小（６４Ｂｙｔｅ）フレームが入力されると、入力ＦＩＦＯ５６７に書き込まれるが、これだけでは大容量メモリ５７０への転送は行われない。

この状態で、出力ＦＩＦＯ５６９への書き込みが可能になっても、入力ＦＩＦＯ５６７から出力ＦＩＦＯ５６９への転送はできず、入力ＦＩＦＯ５６７から大容量メモリ５７０への転送もできない。すなわち、データは有るのに、どこにも転送できない状態となる。

その後、さらにフレームが入力されて、入力ＦＩＦＯ５６７から大容量メモリ５７０への転送が行われれば、最終的にはすべてのフレームが転送されることにはなるが、入力ＦＩＦＯ５６７にフレームが長時間滞留する（レイテンシが増大する）ケースが発生する。

［入力ＦＩＦＯから出力ＦＩＦＯへの転送機能がある場合（本実施の形態の構成）］
本実施の形態の構成でも、状態遷移の状態１（初期状態）から状態２に遷移後、最小（６４Ｂｙｔｅ）フレームが入力されると、入力ＦＩＦＯ５６７に書き込まれるが、これだけでは大容量メモリ５７０への転送は行われない。

ここまでは上記の例と同じであるが、この状態で、出力ＦＩＦＯ５６９への書き込みが可能になると、状態４に遷移して、ただちに入力ＦＩＦＯ５６７から出力ＦＩＦＯ５６９への転送が行われる。つまり、上記の例の様に入力ＦＩＦＯ５６７にフレームが長時間滞留する（レイテンシが増大する）ことはなくなる。

また、本実施の形態のＯＬＴは、電源制御部５０により、当該ＯＬＴを構成する各回路の使用状況を示す外部からの設定信号ＳＥＴに基づいて、本実施の形態のフレーム転送処理部内の各回路のうち、使用状態の回路へ電源を供給し、未使用状態の回路への電源供給を遮断することができる。この際、設定信号ＳＥＴで入力される下り伝送系統の使用状況が、個々の回路に対する使用状況であってもよい。フレーム転送処理部内の一部の回路に対して電源を常時供給する（遮断しない）ようにしても良いし、複数の回路をまとめた回路群を単位として電源供給を制御するようにしても良い。

例えば、１Ｇ−ＯＮＵを１台も接続していない場合は、１Ｇ−ＯＮＵ宛の下りフレームを送信するための以下の回路への電源供給を遮断することによりＯＬＴの消費電力を削減（省電力化）することができる。
・フレーム転送処理部内の出力ＦＩＦＯ読み出し制御部（０系）
・フレーム転送処理部内のLLID変換部（０系）
・フレーム多重部（０系）
・送信回路（０系）

なお、フレーム転送処理部内の出力ＦＩＦＯ（０系）と出力ＦＩＦＯ（１系）が異なるメモリで構成されている場合等、フレーム転送処理部内の出力ＦＩＦＯ（０系）への電源供給を遮断できる場合も有り、フレーム転送処理部内の入力ＦＩＦＯ（０系）と入力ＦＩＦＯ（１系）が異なるメモリで構成されている場合等、フレーム転送処理部内の入力ＦＩＦＯ（０系）への電源供給を遮断できる場合も有る。

同様に、１０Ｇ−ＯＮＵを１台も接続していない場合は、１０Ｇ−ＯＮＵ宛の下りフレームを送信するための以下の回路への電源供給を遮断することによりＯＬＴの消費電力を削減（省電力化）することができる。
・フレーム転送処理部内の出力ＦＩＦＯ読み出し制御部（１系）
・フレーム転送処理部内のLLID変換部（１系）
・フレーム多重部（１系）
・送信回路（１系）

なお、フレーム転送処理部内の出力ＦＩＦＯ（０系）と出力ＦＩＦＯ（１系）が異なるメモリで構成されている場合等、フレーム転送処理部内の出力ＦＩＦＯ（１系）への電源供給を遮断できる場合も有り、フレーム転送処理部内の入力ＦＩＦＯ（０系）と入力ＦＩＦＯ（１系）が異なるメモリで構成されている場合等、フレーム転送処理部内の入力ＦＩＦＯ（１系）への電源供給を遮断できる場合も有る。

また、電源供給を遮断していた回路への電源供給を運用中に（他の回路が通常動作を行っている状態で）開始する場合は、以下のような手順で電源供給を遮断していた各回路を起動させるための手段をＯＬＴ内に搭載しておけば良い。

手順１：電源供給を遮断している系（０系もしくは１系）の出力ＦＩＦＯと入力ＦＩＦＯへの書き込みが禁止状態であり、かつ、その系の送信回路を転送先とするフレームデータが出力ＦＩＦＯ、入力ＦＩＦＯ、および、大容量メモリに蓄積されていないことを確認。
手順２：フレーム転送処理部内の出力ＦＩＦＯもしくは入力ＦＩＦＯへの電源供給が遮断されていた場合は、その出力ＦＩＦＯもしくは入力ＦＩＦＯへの電源供給を開始
手順３：電源供給を開始した出力ＦＩＦＯもしくは入力ＦＩＦＯが正常に起動したことを確認（電源供給が遮断されていなかった場合は該当の出力ＦＩＦＯもしくは入力ＦＩＦＯに異常がないことを確認）
手順４：フレーム転送処理部内の出力ＦＩＦＯ読み出し制御部（０系もしくは１系）への電源供給を開始
手順５：電源供給を開始した出力ＦＩＦＯ読み出し制御部が正常に起動したことを確認
手順６：フレーム転送処理部内のＬＬＩＤ変換部（０系もしくは１系）への電源供給を開始
手順７：電源供給を開始したＬＬＩＤ変換部が正常に起動したことを確認
手順８：フレーム多重部（０系もしくは１系）への電源供給を開始
手順９：電源供給を開始したフレーム多重部が正常に起動したことを確認
手順１０：送信回路（０系もしくは１系）への電源供給を開始
手順１１：電源供給を開始した送信回路が正常に起動したことを確認
手順１２：電源供給を開始した系（０系もしくは１系）の出力ＦＩＦＯおよび入力ＦＩＦＯへの書き込みを許可

なお、運用中の起動を行う場合、ブロードキャストＭＡＣアドレスが付いたフレームやＭＡＣアドレスが登録されていなかったフレームが電源供給を開始した時点で出力ＦＩＦＯや入力ＦＩＦＯ等に蓄積されていると不要なフレームが送信されてしまう可能性が有るため、０系もしくは１系の出力ＦＩＦＯ読み出し制御部等の電源供給が遮断されている場合には電源が遮断されている系の出力ＦＩＦＯと入力ＦＩＦＯには書き込まない様にする手段をＦＩＦＯ書き込み制御部に搭載することが望ましく、手順１と手順１２はその手段が搭載されている場合の手順である。

本実施の形態では、電源制御部５０が、回路の電力制御を行う際、使用状態が変更された下り伝送系統を構成するすべての回路や、出力ポートそのものなど、１つの基板ユニットやモジュールを単位として電力制御するのではなく、これら基板ユニットやモジュール内に実装されている回路の一部である、フレーム転送処理を実行するフレーム転送処理用回路を対象として電力制御を行うため、電力制御時における大幅な電力変動を抑制でき、電力制御に起因して発生する電源ノイズを低減することも可能となる。

［第２の実施の形態］
次に、図１０を参照して、本発明の第２の実施の形態（第２の実施の形態）にかかるＯＬＴ５について説明する。図１０は、第２の実施の形態にかかるＯＬＴの構成を示すブロック図である。第１の実施の形態（図３）と比較して、第２の実施の形態のＯＬＴ５には、上り入力部５９が追加されている。また、図１２に示すように、フレーム転送処理部５６（５６Ｂ）に、ＭＡＣアドレス登録部５７３が追加されている。

また、第２の実施の形態において、帯域割当処理部５８は、第１の実施の形態で説明した機能に加え、予め帯域割当処理部５８が割り当てた上りフレームのタイミングに合わせて、予定されている上りフレームのＬＬＩＤに対応した下り出力速度情報を、予め帯域割当処理部５８に登録されているＰＯＮ−ＩＦポート情報から読み出して、上り入力部５９に指示する機能を有している。

例えば、予定されている入力フレームのＬＬＩＤが１Ｇ−ＯＮＵの場合には、下り出力速度情報として“１Ｇ”を指示し、予定されている入力フレームのＬＬＩＤが１０Ｇ−ＯＮＵの場合には、下り出力速度情報として“１０Ｇ”を指示する。なお、予定されている入力フレームのＬＬＩＤが非対称ＯＮＵ（上り速度が１Ｇで下り速度が１０Ｇ）の場合には、“１０Ｇ”を指示する。

上り入力部５９は、帯域割当処理部５８からの指示により、下り出力速度情報を上りフレームのプリアンブル部に挿入する。例えば、帯域割当処理部５８からの指示が“１Ｇ”であれば、上りフレームのプリアンブル部の下り出力速度情報に「０」を挿入し、帯域割当処理部５８からの指示が“１０Ｇ”であれば、上りフレームのプリアンブル部の下り出力速度情報に「１」を挿入する。図１１に上り入力部５９から出力されるフレームの構成例を示す。ＰＯＮ区間１０で伝送されるフレーム（図２参照）との違いは、プリアンブル部に下り出力速度情報が挿入されている点である。

この第２の実施の形態では、図１２に示されるように、フレーム転送処理部５６ＢにＭＡＣアドレス登録部５７３が追加されており、このＭＡＣアドレス登録部５７３によって、ＭＡＣアドレス検索テーブル５６１への登録情報の設定が上りフレーム受信時に自動的に行われる。以下、図１３に示すフローチャートを参照して、ＭＡＣアドレス検索テーブル５６１への登録情報の自動設定について説明する。

ＭＡＣアドレス登録部５７３は、上りフレームの受信時、この上りフレームの送信元ＭＡＣアドレスがＭＡＣアドレス検索テーブル５６１に登録されているか否かをチェックする（ステップＳ２０１）。ここで、送信元ＭＡＣアドレスがＭＡＣアドレス検索テーブル５６１に登録されていなければ（ステップＳ２０１のＮＯ）、ＭＡＣアドレス検索テーブル５６１に空きがあるか否かをチェックする（ステップＳ２０２）。空きがなければ（ステップＳ２０２のＮＯ）、そのまま処理を終了するが、空きがあれば（ステップＳ２０２のＹＥＳ）、ＭＡＣアドレス検索テーブル５６１への登録情報の設定（新規登録）を行う（ステップＳ２０３）。

この登録情報の新規登録において、ＭＡＣアドレス登録部５７３は、上りフレームに書き込まれている下り出力速度情報を読み取り、下り出力速度情報が「０」であった場合には転送指示情報を「１０」（０系）とし、下り出力速度情報が「１」であった場合には転送指示情報を「０１」（１系）とし、この転送指示情報をその上りフレーム中の送信元ＭＡＣアドレスとＬＬＩＤと対応付けてＭＡＣアドレス検索テーブル５６１に登録情報として書き込む。なお、この場合、登録データの有効／無効の情報は「有効」とする。

一方、上りフレームの送信元ＭＡＣアドレスがＭＡＣアドレス検索テーブル５６１に登録されていた場合（ステップＳ２０１のＹＥＳ）、ＭＡＣアドレス登録部５７３は、その上りフレームの下り出力速度情報が「１」であるか否かをチェックし（ステップＳ２０４）、下り出力速度情報が「１」であれば（ステップＳ２０４のＹＥＳ）、転送指示情報を「０１」（１系）とし、ＭＡＣアドレス検索テーブル５６１中の一致したＭＡＣアドレスのＬＬＩＤと転送指示情報を更新する（ステップＳ２０５）。下り出力速度情報が「１」でなければ（ステップＳ２０４のＮＯ）、転送指示情報を「１０」（０系）とし、ＭＡＣアドレス検索テーブル５６１中の一致したＭＡＣアドレスのＬＬＩＤと転送指示情報を更新する（ステップＳ２０６）。

なお、この例では、上りフレームの送信元ＭＡＣアドレスがＭＡＣアドレス検索テーブル５６１に登録されていた場合、ＭＡＣアドレス検索テーブル５６１中の対応する登録情報を更新するようにしたが、更新しないようにしてもよい。

また、この例では、帯域割当処理部５８からの指示が“１Ｇ”であった場合、上りフレームに下り出力速度情報として「０」を書き込み、帯域割当処理部５８からの指示が“１０Ｇ”であった場合、上りフレームに出力速度情報として「１」を書き込むようにしたが、「０」の代わりに「１０」を下り出力速度情報として書き込むようにし、「１」の代わりに「０１」を下り出力速度情報として書き込むようにしてもよい。このようにすると、下り出力速度情報からの転送指示情報への変換が不要となる。

このようにして、第２の実施の形態では、非対称ＯＮＵ（上り速度が１Ｇで下り速度が１０Ｇ）の場合を含めて、ＭＡＣアドレス登録部５７３によって、ＭＡＣアドレスおよびＬＬＩＤと転送指示情報が自動的にＭＡＣアドレス検索テーブル５６１に登録されるものとなる。

なお、第２の実施の形態の構成では、第１の実施の形態の構成と比較すると、上りの処理で「速度情報」を登録する上り入力部５９の追加が必要であるが、上り帯域割当を行う帯域割当処理部５８から「速度情報」（Ｇａｔｅフレームと呼ばれる制御フレームの送信速度に対応）をもらうことにより、簡単な回路で上りフレームのプリアンブル部に「速度情報」を挿入することができる。

また、この第２の実施の形態の構成でも、下りフレームの宛先ＭＡＣアドレスがブロードキャストＭＡＣアドレスだった場合等、入力フレームのコピーを行ってすべての系統の出力ポートから出力することが可能な構成となっている。

なお、ＭＡＣアドレス検索テーブル５６１で複数の系統の転送指示を「１（転送指示有り）」に設定することで、該当の宛先ＭＡＣアドレスが付いた下りフレームが入力された場合にそのフレームのコピーを行って、複数の系統の出力ポートから出力させるようにすることも可能である。

さらに、特定のＩＰアドレス（もしくはＶＬＡＮタグ）が付いた下りフレームが入力された場合に、複数の系統の転送指示を「１（転送指示有り）」に設定するような回路を追加することも可能である。

この第２の実施の形態の構成においても、第１の実施の形態と同様にして、大容量メモリ５７０としてＤＲＡＭを用いる場合のスループットの低下が抑制される。また、第１の実施の形態と同様にして、大容量メモリ５７０を介した転送と、大容量メモリ５７０を介さない直接転送の両方が使い分けられるものとなり、短フレームがＯＬＴ５内に長時間滞留する（レイテンシが増大する）ことが防止される。

また、第１の実施の形態と同様に、電源制御部５０により、当該ＯＬＴを構成する各回路の使用状況を示す外部からの設定信号ＳＥＴに基づいて、本実施の形態のフレーム転送処理部内の各回路のうち、使用状態の回路へ電源を供給し、未使用状態の回路への電源供給を遮断することができる。フレーム転送処理部内の一部の回路に対して電源を常時供給（遮断しない）ようにしても良いし、複数の回路をまとめた回路群を単位として電源供給を制御するようにしても良い。

［第３の実施の形態］
次に、図１４を参照して、本発明の第３の実施の形態にかかるＯＬＴ５について説明する。図１４は、第３の実施の形態にかかるＯＬＴ５におけるフレーム転送処理部５６（５６Ｃ）の構成を示すブロック図である。このフレーム転送処理部５６Ｃは図４に示したフレーム転送処理部５６Ａに優先制御機能を追加した構成とされている。

このフレーム転送処理部５６Ｃのフレーム転送処理部５６Ａと異なる点は、入力ＦＩＦＯ５６７と出力ＦＩＦＯ５６９が０系／１系とも複数（ＦＩＦＯ-Ａ、ＦＩＦＯ-Ｂ）搭載され、下り転送指示部５６５とＦＩＦＯ書き込み制御部５６６との間に下り優先度指示部５７４が挿入され、また、下り優先度指示部５７４の前段に下り優先度判定部５７５が追加されている点である。

この例では、０系の入力ＦＩＦＯとして、入力ＦＩＦＯ-Ａ（０系）５６７Ａ１と入力ＦＩＦＯ-Ｂ（０系）５６７Ａ２とを設け、１系の入力ＦＩＦＯとして、入力ＦＩＦＯ-Ａ（１系）５６７Ｂ１と入力ＦＩＦＯ-Ｂ（１系）５６７Ｂ２とを設けており、入力ＦＩＦＯ-Ａ（０系）５６７Ａ１および入力ＦＩＦＯ-Ａ（１系）５６７Ｂ１を高優先側の入力ＦＩＦＯとしている。

また、０系の出力ＦＩＦＯとして、出力ＦＩＦＯ-Ａ（０系）５６９Ａ１と出力ＦＩＦＯ-Ｂ（０系）５６９Ａ２とを設け、１系の出力ＦＩＦＯとして、出力ＦＩＦＯ-Ａ（１系）５６９Ｂ１と出力ＦＩＦＯ-Ｂ（１系）５６９Ｂ２とを設けており、出力ＦＩＦＯ-Ａ（０系）５６９Ａ１および出力ＦＩＦＯ-Ａ（１系）５６９Ｂ１を高優先側の出力ＦＩＦＯとしている。

このフレーム転送処理部５６Ｃにおいて、下り優先度判定部５７５は、入力される下りフレームのＶＬＡＮタグ内のＰＣＰビット、ＶＩＤ、もしくは、ＩＰヘッダ内の優先度を示す情報等を参照して入力された下りフレームの優先度を決定する。０系／１系とも２個のＦＩＦＯ（ＦＩＦＯ-Ａ、ＦＩＦＯ-Ｂ）で構成されている場合、例えば、ＶＬＡＮタグ内のＰＣＰビットが０ｘ１〜０ｘ７であれば、高優先とし、ＰＣＰビットが０ｘ０であれば、低優先とする。

下り優先度指示部５７４は、下り優先度判定部５７５で判定された優先度に従って、下り転送指示部５６５からの下りフレームに優先度情報を付与して、ＦＩＦＯ書き込み制御部５６６へフレームを転送する。図１５に下り優先度指示部５７４から出力されるフレームのフォーマット例を示す。優先度情報はプリアンブル部に付与する。例えば、高優先の場合は優先度情報として「１」を付与し、低優先の場合は優先度情報として「０」を付与する。

ＦＩＦＯ書き込み制御部５６６は、下り優先度指示部５７４からの下りフレームに書き込まれている転送指示情報、優先度情報、および、アクセス調停部５６８からの制御情報に従って、その転送指示情報と優先度情報と制御情報とが示す系統の入力ＦＩＦＯ５６７もしくは出力ＦＩＦＯ５６９へ下りフレームを書き込む。

例えば、転送指示情報が「１０」（０系）で優先度情報が「１」であった場合には、高優先側の入力ＦＩＦＯ-Ａ（０系）５６７Ａ１もしくは高優先側の出力ＦＩＦＯ-Ａ（０系）５６９Ａ１に下りフレームを書き込み、転送指示情報が「０１」（１系）で優先度情報が「１」（高優先）であった場合には、高優先側の入力ＦＩＦＯ-Ａ（１系）５６７Ｂ１もしくは高優先側の出力ＦＩＦＯ-Ａ（１系）５６９Ｂ１に下りフレームを書き込む。また、転送指示情報が「１１」（０系／１系）であり、優先度情報が「１」（高優先）であった場合には、高優先側の入力ＦＩＦＯ-Ａ（０系）５６７Ａ１もしくは高優先側の出力ＦＩＦＯ-Ａ（０系）５６９Ａ１と、入力ＦＩＦＯ-Ａ（１系）５６７Ｂ１もしくは出力ＦＩＦＯ-Ａ（１系）５６９Ｂ１に共に下りフレームを書き込む。

なお、アクセス調停部５６８からの制御情報は、各出力ＦＩＦＯ５６９への書き込みが可能か否かを示すものであり、ＦＩＦＯの数が異なる点以外は、第１の実施の形態と同様である。

また、アクセス調停部５６８は、ＦＩＦＯ書き込み制御部５６６から出力ＦＩＦＯ５６９へのフレームの書き込みを仲介する他、入力ＦＩＦＯ５６７から大容量メモリ５７０もしくは出力ＦＩＦＯ５６９へのフレームデータの転送、および、大容量メモリ５７０から出力ＦＩＦＯ５６９へのフレームデータの転送等を行う。ＦＩＦＯの数が異なる点以外は、第１の実施の形態と同様である。

また、出力ＦＩＦＯ読み出し制御部（０系）５７１Ａは、例えば、出力ＦＩＦＯ-Ａ（０系）５６９Ａ１，５６９Ａ２に１フレーム以上のフレームデータが蓄積されていれば、出力ＦＩＦＯ-Ａ（０系）５６９Ａ１，５６９Ａ２からフレームデータを読み出してＬＬＩＤ変換部（０系）５７２Ａに転送する。この場合、高優先側の出力ＦＩＦＯ-Ａ（０系）５６９Ａ１からの読み出しが可能な場合は、高優先側の出力ＦＩＦＯ-Ａ（０系）５６９Ａ１の読み出しを優先する。

また、出力ＦＩＦＯ読み出し制御部（１系）５７１Ｂは、例えば、出力ＦＩＦＯ-Ａ（１系）５６９Ｂ１，５６９Ｂ２に１フレーム以上のフレームデータが蓄積されていれば、出力ＦＩＦＯ-Ａ（１系）５６９Ｂ１，５６９Ｂ２からフレームデータを読み出してＬＬＩＤ変換部（１系）５７２Ｂに転送する。この場合、高優先側の出力ＦＩＦＯ-Ａ（１系）５６９Ｂ１からの読み出しが可能な場合は、高優先側の出力ＦＩＦＯ-Ａ（１系）５６９Ｂ１の読み出しを優先する。

ＬＬＩＤ変換部５７２（５５２Ａ，５７２Ｂ）は、入力されたフレームのＬＬＩＤがブロードキャストＬＬＩＤ（例えば、１６進数表示でＦＦＦＤ）だった場合にＬＬＩＤの書き換えを行う。例えば、１Ｇ出力ポート（０系）では１６進数表示でＦＦＦＦ、１０Ｇ出力ポート（１系）では１６進数表示でＦＦＦＥに書き換える。また、優先度と転送指示情報の領域を必要に応じてＩＥＥＥ規格のアイドルデータ等に書き換える。

なお、上述した第１の実施の形態〜第３の実施の形態では、出力ポートの系統を０系と１系の２系統としたが、転送指示情報のビット数を拡張することにより、３系統以上の場合も同様な構成とすることが可能である。

また、送信回路５２（５２Ａ、５２Ｂ）は、ＩＥＥＥ仕様以外のものとすることも可能である。例えば、複数の送信回路５２の一部をＩＥＥＥ仕様とし、その他をＩＴＵ−ＴのＧ−ＰＯＮ仕様とすることも可能である。なお、送信回路をＩＥＥＥ仕様以外のものにする場合は、その仕様にあわせてＬＬＩＤ変換部等の仕様を変える必要が有る。

また、第３の実施の形態は、０系および１系の入力ＦＩＦＯ５６７および出力ＦＩＦＯ５６９を高優先用ＦＩＦＯと低優先用ＦＩＦＯの２種類としたが、系統ごとに３個以上の入力ＦＩＦＯ５６７および出力ＦＩＦＯ５６９を搭載し、優先度情報を複数ビットに拡張することにより、３種類以上の優先度に対応することも可能である。

第３の実施の形態においても、第１の実施の形態と同様に、電源制御部５０により、当該ＯＬＴを構成する各回路の使用状況を示す外部からの設定信号ＳＥＴに基づいて、本実施の形態のフレーム転送処理部内の各回路のうち、使用状態の回路へ電源を供給し、未使用状態の回路への電源供給を遮断することができる。すなわち、下り伝送系統ごとに設けられた出力ＦＩＦＯは、下りフレームに割り当てられる優先度ごとに複数の出力ＦＩＦＯを有し、電源制御部５０は、設定信号ＳＥＴに応じて出力ＦＩＦＯへの電源供給を制御する際、下り伝送系統のうち、使用状態となる下り伝送系統に対応するすべての優先度の出力ＦＩＦＯへ電源を供給し、未使用状態となる下り伝送系統に対応するすべての優先度の出力ＦＩＦＯへの電源供給を遮断する。この際、フレーム転送処理部内の一部の回路に対して電源を常時供給（遮断しない）ようにしても良いし、複数の回路をまとめた回路群を単位として電源供給を制御するようにしても良い。

また、第３の実施の形態において、設定信号ＳＥＴに、使用する下り伝送系統を示す伝送系統選択情報と、使用する優先度を示す優先度選択情報とを含み、電源制御部５０が、この設定信号ＳＥＴにより、下り伝送系統の使用状況だけでなく、優先度の使用状況に応じて、出力ＦＩＦＯ−Ａと出力ＦＩＦＯ−Ｂが異なるメモリで構成されている場合等、出力ＦＩＦＯ−Ａもしくは出力ＦＩＦＯ−Ｂを使用しない場合に、出力ＦＩＦＯ−Ａもしくは出力ＦＩＦＯ−Ｂへの電源供給を個別に遮断するようにすることも可能である。すなわち、電源制御部５０は、設定信号ＳＥＴ内の伝送系統選択情報と優先度選択情報に基づいて、使用状態となる下り伝送系統のうち、使用状態となる優先度の出力ＦＩＦＯへ電源を供給するとともに、未使用状態となる優先度の出力ＦＩＦＯへ電源供給を遮断し、未使用状態となる下り伝送系統に対応するすべての優先度の出力ＦＩＦＯへの電源供給を遮断する。なお、出力ＦＩＦＯ−Ａ、出力ＦＩＦＯ−Ｂの片方への電源供給を遮断する場合は、出力ＦＩＦＯ読み出し制御部で、電源供給を遮断された出力ＦＩＦＯ−Ａもしくは出力ＦＩＦＯ−Ｂからの読み出しを行わないようにする。

同様に、入力ＦＩＦＯ−Ａと入力ＦＩＦＯ−Ｂが異なるメモリで構成されている場合等、入力ＦＩＦＯ−Ａもしくは入力ＦＩＦＯ−Ｂを使用しない場合に、入力ＦＩＦＯ−Ａもしくは入力ＦＩＦＯ−Ｂへの電源供給を個別に遮断するようにすることも可能である。
出力ＦＩＦＯ−Ａ、出力ＦＩＦＯ−Ｂの片方への電源供給を遮断していたＯＬＴにおいて、電源供給を遮断していた出力ＦＩＦＯ−Ａもしくは出力ＦＩＦＯ−Ｂへの電源供給を運用中に（他の回路が通常動作を行っている状態で）開始する場合は、以下のような手順で出力ＦＩＦＯと入力ＦＩＦＯを起動させるための手段をＯＬＴ内に搭載しておけば良い。

手順１：電源供給を遮断している出力ＦＩＦＯ（出力ＦＩＦＯ−Ａもしくは出力ＦＩＦＯ−Ｂ）とその出力ＦＩＦＯに対応する入力ＦＩＦＯ（入力ＦＩＦＯ−Ａもしくは入力ＦＩＦＯ−Ｂ）への書き込みが禁止状態であり、かつ、その出力ＦＩＦＯが転送経路となるフレームデータが出力ＦＩＦＯ、入力ＦＩＦＯ、および、大容量メモリに蓄積されていないことを確認。
手順２：電源供給が遮断されていた出力ＦＩＦＯおよびその出力ＦＩＦＯに対応する入力ＦＩＦＯへの電源供給を開始（入力ＦＩＦＯの電源供給が遮断されていなかった場合は、出力ＦＩＦＯへの電源供給のみを開始）
手順３：電源供給を開始した出力ＦＩＦＯおよび入力ＦＩＦＯが正常に起動したことを確認（入力ＦＩＦＯの電源供給が遮断されていなかった場合は、入力ＦＩＦＯに異常が無いことを確認）
手順４：電源供給を開始した出力ＦＩＦＯが接続されている出力ＦＩＦＯ読み出し制御部で、電源供給を開始した出力ＦＩＦＯからの読み出しを許可（読み出しが可能な状態に設定）
手順５：電源供給を開始した出力ＦＩＦＯおよびその出力ＦＩＦＯに対応する入力ＦＩＦＯへの書き込みを許可

なお、運用中に出力ＦＩＦＯの起動を行う場合、起動中にフレームデータが出力ＦＩＦＯやその出力ＦＩＦＯに対応する入力ＦＩＦＯに書き込まれると異常なフレームが送信されてしまう可能性が有るため、出力ＦＩＦＯへの電源供給が遮断されている場合には電源が遮断されている出力ＦＩＦＯとその出力ＦＩＦＯに対応する入力ＦＩＦＯには書き込まない様にする手段をＦＩＦＯ書き込み制御部に搭載することが望ましく、手順１と手順５はその手段が搭載されている場合の手順である。また、入力ＦＩＦＯへの電源供給が遮断されている場合には電源が遮断されている入力ＦＩＦＯには書き込まない様にする手段をＦＩＦＯ書き込み制御部に搭載することが望ましい。

［実施の形態の拡張］
以上、実施の形態を参照して本発明を説明したが、本発明は上記実施の形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施の形態については、矛盾しない範囲で任意に組み合わせて実施することができる。

例えば、ＬＬＩＤではなく、ＶＬＡＮタグのＶＩＤ等を本発明における識別子情報として扱うシステムを新たに構成することも可能である。そのような場合、下りフレームにＩＥＥＥ規格のＬＬＩＤを付与することは必須ではなく、複数の系統の送信回路から同じ識別子情報（例えばＶＩＤ）が付与された下りフレームを出力しても良い。つまり、複数の送信回路への転送が指示された場合でも識別子情報の変換が不要なケースが有りうる。具体的には、例えば、ＶＩＤ＝０ｘ００１から０ｘ１００を０系送信用、ＶＩＤ＝０ｘ１０１から０ｘ２００を１系送信用、ＶＩＤ＝０ｘ２０１から０ｘ３００を０系／１系両方送信用の識別子情報として予め分類して使い分ける場合、ＬＬＩＤ変換部による識別子情報（ＶＩＤ）の変換は不要である。

また、以上の各実施の形態では、各回路への電源供給を遮断することにより、消費電力を削減する場合を例として説明したが、これに限定されるものではない。例えば、各回路への処理動作用のクロック信号の入力を遮断することにより省電力化を行うようにしてもよく、前述した各実施の形態と同様の作用効果を得ることができる。

１（１−１〜１−３）…ユーザ装置、２（２−１〜２−３）…ＯＮＵ、３…光スプリッタ、４…分離多重装置、５…ＯＬＴ、６…上位装置、７…事業者ネットワーク、８（８−１〜８−３）…ＵＮＩ、９…ＳＮＩ、５０…電源制御部、５１…受信回路、５２Ａ，５２Ｂ…送信回路、５３…送受信回路、５４…フレーム分離部、５５…制御フレーム処理部、５６（５６Ａ，５６Ｂ，５６Ｃ）…フレーム転送処理部、５７Ａ，５７Ｂ…フレーム多重部、５８…帯域割当処理部、５９…上り入力部、５６１…ＭＡＣアドレス検索テーブル、５６２…下り出力先判定部、５６３…レイテンシ吸収部、５６４…ＬＬＩＤ付与部、５６５…下り転送指示部、５６６…ＦＩＦＯ書き込み制御部、５６７Ａ…入力ＦＩＦＯ（０系）、５６７Ａ１…入力ＦＩＦＯ-Ａ（０系）、 ５６７Ａ２…入力ＦＩＦＯ-Ｂ（０系）、５６７Ｂ…入力ＦＩＦＯ（１系）、５６７Ｂ１…入力ＦＩＦＯ-Ａ（１系）、５６７Ｂ２…入力ＦＩＦＯ-Ｂ（１系）、５６８…アクセス調停部、５６９Ａ…出力ＦＩＦＯ（０系）、５６９Ａ１…出力ＦＩＦＯ-Ａ（０系）、５６９Ａ２…出力ＦＩＦＯ-Ｂ（０系）、５６９Ｂ…出力ＦＩＦＯ（１系）、５６９Ｂ１…出力ＦＩＦＯ-Ａ（１系）、５６９Ｂ２…出力ＦＩＦＯ-Ｂ（１系）、５７１Ａ…出力ＦＩＦＯ読み出し制御部（０系）、５７１Ｂ…出力ＦＩＦＯ読み出し制御部（１系）、５７２Ａ…ＬＬＩＤ変換部（０系）、５７２Ｂ…ＬＬＩＤ変換部（１系）、５７３…マックアドレス登録部、５７４…下り優先度指示部、５７５…下り優先度判定部。

Claims (10)

1. 光伝送路を介して接続された複数の加入者側装置と上位装置との間でフレームを転送処理する光伝送システムにおける局側装置において、
   前記上位装置への上りフレームおよび前記上位装置からの下りフレームの入出力ポートと、
   前記加入者側装置からの上りフレームの入力ポートと、
   前記加入者側装置への下りフレームの複数系統の出力ポートと、
   前記上位装置からの下りフレームに書き込まれている宛先のＭＡＣアドレスをキーとして、そのＭＡＣアドレスに対応する前記加入者側装置の識別子情報と前記加入者側装置への下りフレームの出力先の系統を示す転送指示情報とをＭＡＣアドレス検索テーブルより読み出して前記上位装置からの下りフレームに書き込み、この下りフレームに書き込まれた転送指示情報と内部で生成される制御情報に従ってその転送指示情報と制御情報とによって示される系統の入力ＦＩＦＯもしくは出力ＦＩＦＯへ当該下りフレームを書き込む一方、前記入力ＦＩＦＯからの前記出力ＦＩＦＯへのフレームデータの転送、前記入力ＦＩＦＯから大容量メモリへのフレームデータの転送、前記大容量メモリから前記出力ＦＩＦＯへのフレームデータの転送を制御し、前記出力ＦＩＦＯに書き込まれた下りフレームを読み出してその出力ＦＩＦＯが属する系統の前記出力ポートより出力するフレーム転送処理部と、
   当該局側装置を構成する各回路の使用状況を示す外部からの設定信号に基づいて、各回路のうち、使用状態の回路へ電源を供給し、未使用状態の回路への電源供給を遮断する電源制御部と
   を備えることを特徴とする光伝送システムにおける局側装置。
2. 請求項１に記載された光伝送システムにおける局側装置において、
   前記フレーム転送処理部は、
   前記ＭＡＣアドレスと前記識別子情報と前記転送指示情報との対応を示す前記ＭＡＣアドレス検索テーブルと、
   前記上位装置からの下りフレームに書き込まれている宛先のＭＡＣアドレスをキーとして、そのＭＡＣアドレスに対応する識別子情報と転送指示情報とを前記ＭＡＣアドレス検索テーブルから読み出すＭＡＣアドレス検索部と、
   前記ＭＡＣアドレス検索部によって読み出された識別子情報と転送指示情報とを前記上位装置からの下りフレームに書き込む情報書込部と、
   前記出力ポートの系統ごとに設けられた入力ＦＩＦＯおよび出力ＦＩＦＯと、
   大容量メモリと、
   アクセス調停部と、
   前記情報書込部によって前記下りフレームに書き込まれた前記転送指示情報および前記アクセス調停部からの制御信号に従ってその転送指示情報と制御情報とによって示される系統の入力ＦＩＦＯもしくは出力ＦＩＦＯへ当該下りフレームを書き込むＦＩＦＯ書き込み制御部と、
   前記出力ポートの系統ごとに設けられ、自己が属する系統の前記出力ＦＩＦＯに書き込まれた下りフレームを読み出し、この読み出した下りフレームを自己が属する系統の前記出力ポートより出力させる出力ＦＩＦＯ読み出し制御部とを備え、
   前記アクセス調停部は、
   前記ＦＩＦＯ書き込み制御部からの前記出力ＦＩＦＯへの下りフレームの書き込みを仲介する一方、前記入力ＦＩＦＯからの前記出力ＦＩＦＯへのフレームデータの転送、前記入力ＦＩＦＯから前記大容量メモリへのフレームデータの転送、前記大容量メモリから前記出力ＦＩＦＯへのフレームデータの転送を制御する
   ことを特徴とする光伝送システムにおける局側装置。
3. 請求項１または請求項２に記載の光伝送システムにおける局側装置において、
   前記フレーム転送処理部は、
   前記下り伝送系統ごとに設けられた前記出力ＦＩＦＯは、前記下りフレームに割り当てられる優先度ごとに複数の出力ＦＩＦＯを有し、
   前記電源制御部は、前記設定信号に応じて前記出力ＦＩＦＯへの電源供給を制御する際、前記下り伝送系統のうち、使用状態となる下り伝送系統に対応するすべての優先度の前記出力ＦＩＦＯへ電源を供給し、未使用状態となる下り伝送系統に対応するすべての優先度の前記出力ＦＩＦＯへの電源供給を遮断する
   ことを特徴とする光伝送システムにおける局側装置。
4. 請求項３に記載の光伝送システムにおける局側装置において、
   前記設定信号は、使用する下り伝送系統を示す伝送系統選択情報と、使用する優先度を示す優先度選択情報とを含み、
   前記電源制御部は、前記設定信号内の前記伝送系統選択情報と優先度選択情報に基づいて、使用状態となる下り伝送系統のうち、使用状態となる優先度の出力ＦＩＦＯへ電源を供給するとともに、未使用状態となる優先度の出力ＦＩＦＯへ電源供給を遮断し、未使用状態となる下り伝送系統に対応するすべての優先度の前記出力ＦＩＦＯへの電源供給を遮断する
   ことを特徴とする光伝送システムにおける局側装置。
5. 請求項１〜請求項４のいずれか１つに記載の光伝送システムにおける局側装置において、
   前記ＭＡＣアドレス検索テーブルは、
   当該テーブルへの前記ＭＡＣアドレスに対応付けての前記識別子情報および前記転送指示情報の設定が予め行われている
   ことを特徴とする光伝送システムにおける局側装置。
6. 請求項１〜請求項４のいずれか１つに記載の光伝送システムにおける局側装置において、
   前記ＭＡＣアドレス検索テーブルは、
   当該テーブルへの前記ＭＡＣアドレスに対応付けての前記識別子情報および前記転送指示情報の設定が前記加入者側装置からの上りフレームの受信時に自動的に行われる
   ことを特徴とする光伝送システムにおける局側装置。
7. 請求項２に記載の光伝送システムにおける局側装置において、
   前記アクセス調停部は、
   前記入力ＦＩＦＯに書き込まれたフレームデータのデータサイズの合計が所定の値より大きくなった場合に当該入力ＦＩＦＯ内のデータをまとめて前記大容量メモリに転送する
   ことを特徴とする光伝送システムにおける局側装置。
8. 請求項１〜請求項７のいずれか１つに記載の光伝送システムにおける局側装置において、
   前記加入者側装置からの上りフレームに、当該上りフレームに書き込まれている前記識別子情報に予め対応付けられた下り出力速度情報を書き込む上り入力部とを備え、
   前記フレーム転送処理部は、
   前記加入者側装置からの上りフレームに書き込まれている送信元のＭＡＣアドレスが前記ＭＡＣアドレス検索テーブルに登録されているか否かを確認し、登録されていない場合、その上りフレームに書き込まれている下り出力速度情報を前記転送指示情報とし、この転送指示情報をその上りフレーム中の送信元のＭＡＣアドレスと識別子情報とに対応付けて前記ＭＡＣアドレス検索テーブルに登録するＭＡＣアドレス登録部
   を備えることを特徴とする光伝送システムにおける局側装置。
9. 請求項２に記載の光伝送システムにおける局側装置において、
   前記ＦＩＦＯ書き込み制御部は、
   前記情報書込部によって前記下りフレームに書き込まれた前記転送指示情報が前記出力ポートのすべての系統を示していた場合、すべての系統の入力ＦＩＦＯもしくは出力ＦＩＦＯへ当該下りフレームを書き込む
   ことを特徴とする光伝送システムにおける局側装置。
10. 請求項２に記載の光伝送システムにおける局側装置において、
    前記フレーム転送処理部は、
    前記上位装置からの下りフレームに書き込まれている情報に基づいてその下りフレームの優先度を判定する優先度判定部と、
    前記優先度判定部によって判定された下りフレームの優先度情報を前記上位装置からの下りフレームに書き込む下り優先度指示部とを備え、
    前記入力ＦＩＦＯは、
    前記出力ポートの系統ごとに前記優先度の種別に応じた個数の入力ＦＩＦＯを備え、
    前記出力ＦＩＦＯは、
    前記出力ポートの系統ごとに前記優先度の種別に応じた個数の出力ＦＩＦＯを備え、
    前記ＦＩＦＯ書き込み制御部は、
    前記下りフレームに書き込まれた前記転送指示情報と前記優先度情報と前記アクセス調停部からの制御信号に従ってその転送指示情報、優先度情報および制御信号によって示される入力ＦＩＦＯもしくは出力ＦＩＦＯへその下りフレームを書き込み、
    前記出力ＦＩＦＯ読み出し制御部は、
    自己が属する系統の出力ＦＩＦＯのうち高優先側の出力ＦＩＦＯからの読み出しを優先してその出力ＦＩＦＯに書き込まれている下りフレームを読み出す
    ことを特徴とする光伝送システムにおける局側装置。

Images