JP5718800B2 - Oltおよびフレーム転送方法 - Google Patents
Oltおよびフレーム転送方法 Download PDFInfo
- Publication number
- JP5718800B2 JP5718800B2 JP2011264681A JP2011264681A JP5718800B2 JP 5718800 B2 JP5718800 B2 JP 5718800B2 JP 2011264681 A JP2011264681 A JP 2011264681A JP 2011264681 A JP2011264681 A JP 2011264681A JP 5718800 B2 JP5718800 B2 JP 5718800B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- downlink
- mac address
- unit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Small-Scale Networks (AREA)
Description
図23は、従来のOLTの構成を示すブロック図である(特許文献1参照)。図24は、従来のOLTで用いられるフレーム転送処理の要部構成を示すブロック図である。
第2の送受信回路58は、SNI(Service Node Interface)側に設けられたSNIポート59を介して接続された事業者ネットワークNWとのインターフェースになる回路である。
フレーム分離部53は、第1の送受信回路52より受信されたフレームのうち、OLT50宛てのフレーム(PONの制御に用いられる制御フレーム)を制御フレーム処理部54へ送信するとともに、その他のフレームをフレーム転送処理部60へ送信する処理部である。
フレーム転送処理部60は、フレーム分離部53と第2の送受信回路58の双方から受信したフレームについて、それぞれの宛先MACアドレスに基づき、フレームの転送処理を行う処理部である。
帯域割当処理部55は、制御フレーム処理部54からの要求に従い、ONUへ帯域(送信開始時刻と送信データ量)を割り当てる処理や、制御フレーム処理部54から転送されたPON−IFポート情報を管理する処理を行う処理部である。
MACアドレス検索テーブル61Bには、各送信元MACアドレスに対応するONUのLLIDが登録されている。
レイテンシ吸収部61Dは、受信した下りフレームに遅延を付加して、MACアドレス検索部61CでのLLID決定処理によるレイテンシを吸収する。
出力合成部61Eは、レイテンシ吸収部61Dから出力された下りフレームのプリアンブルに、MACアドレス検索部61Cで決定したLLIDを挿入することにより、送信する下りフレームに宛先LLIDを付与する。
従来のOLTにおいて、下りフレームの宛先MACアドレスから宛先ONUのLLIDを決定し、そのLLIDから下り伝送速度情報を決定して、それらの情報を下りフレームに付加する回路を追加する場合(すなわち、1G−EPON用のOLTを10G−EPON対応とする場合)、フレーム転送処理部60において、図25のような、下り伝送速度処理部62が必要となると考えられる。
第1のレイテンシ吸収部61Dは、受信した下りフレームに遅延を付加して、MACアドレス検索部61CでのLLID決定処理によるレイテンシを吸収する。
第1の出力合成部61Eは、第1のレイテンシ吸収部61Dから出力された下りフレームのプリアンブルに、MACアドレス検索部61Cで決定したLLIDを挿入することにより、送信する下りフレームに宛先LLIDを付与する。
第2のレイテンシ吸収部62Dは、受信した下りフレームに遅延を付加して、下り伝送速度検索部62Cでの下り伝送速度決定処理によるレイテンシを吸収する。
第2の出力合成部62Eは、第2のレイテンシ吸収部62Dから出力された下りフレームのプリアンブルに、下り伝送速度検索部62Cで決定した下り伝送速度情報を挿入することにより、送信する下りフレームに下り伝送速度情報を付与する。
下り伝送速度管理テーブル62Bには、各ONUのLLIDに対応する下り伝送速度情報が登録されている。
下り伝送速度検索部62Cは、下りフレームの宛先LLIDに基づいて下り伝送速度管理テーブル62Bから下り伝送速度情報を読み出して、送信する下りフレームの下り伝送速度情報を決定する。
第2の出力合成部62Eは、第2のレイテンシ吸収部62Dから出力された下りフレームに、下り伝送速度検索部62Cでの検索により読み出された下り伝送速度情報を付与する。
下りフレームは、付与された下り伝送速度情報に従って、所定の速度でPONへ送出される。
[第1の実施の形態]
まず、図1および図2を参照して、本発明の第1の実施の形態にかかるPONシステム100について説明する。図1は、第1の実施の形態にかかるPONシステムの構成を示すブロック図である。図2は、PON区間で伝送されるフレームの構成例である。
各ONUは、光通信路を介して1つの光スプリッタに共通接続されており、さらにこの光スプリッタは、光通信路と光多重分離装置とを介して、1つのOLT10と接続されている。
また、上位装置には、事業者側のネットワーク(サービス網)NWが接続されている。
図2において、プリアンブルは、EthernetのプリアンブルにLLIDを埋め込んだものである。
TPID(Tag Protocol ID)は、VLANタグが続くことを示すEther Type値である。通常、TPIDは、IEEE802.1Qによるタグ付きフレームであることを表す0x8100である。
TCI(Tag Control Information)は、VLANタグ情報である。このTCIは、PCP、CFI、VIDを含んでいる。
CFI(Canonical Format Indicator)は、MACヘッダ内のMACアドレスが標準フォーマットに従っているかどうかを示す値である。
VIDまたはVLAN ID(VLAN Identifier)は、フレームが属するVLANを指定する値である。
Typeは、上位プロトコルの種別を示すEther Type値である。
次に、図3および図4を参照して、本実施の形態にかかるOLT10の構成について説明する。図3は、第1の実施の形態にかかるOLTの構成を示すブロック図である。図4は、第1の実施の形態にかかるフレーム転送処理部の構成例を示すブロック図である。
本実施の形態にかかるOLT10における、従来のOLTとの構成上の違いは、フレーム多重部、送信回路が、下り伝送速度の異なる伝送系統ごとに設けられ、さらにこれら異なる伝送系統ごとに設けられたフレーム多重部、送信回路に対応する構成のフレーム転送処理部を備えていることである。
PONポート11は、ODNを介してONUとの間でフレームをやり取りするための回路である。
受信回路12は、ODNおよびPONポート11を介してONUからの上りフレームを受信するための回路である。
送信回路(0系)17Aおよび送信回路(1系)17Bは、予め設定された下り伝送速度ごとに設けられて、PONポート11およびODNを介して、それぞれ、ONU(0系)およびONU(1系)へ、下りフレームを当該下り伝送速度で送信するための回路である。本発明において、例えば、0系は、下り伝送速度が1Gbpsの伝送系統を示し、1系は、下り伝送速度が10Gbpsの伝送系統を示している。
送受信回路18は、SNIポート19および上位装置を介して、事業者ネットワークNWとの間でフレームを送受信する回路部である。
フレーム多重部(0系)16Aは、フレーム転送処理部20からのONU(0系)宛の下りフレームと制御フレーム処理部14からの制御フレームとを時分割的に多重し、送信回路(0系)17Aに対して送信する処理部である。
フレーム多重部(1系)16Bは、フレーム転送処理部20からのONU(1系)宛の下りフレームと制御フレーム処理部14からの制御フレームとを時分割的に多重し、送信回路(1系)17Bに対して送信する処理部である。
帯域割当処理部15は、制御フレーム処理部14からの要求に従い、ONUへの帯域(送信開始時刻と送信データ量)割当や、制御フレーム処理部14から転送されたPON−IFポート情報の管理を行う処理部である。
省電ブロック(1系PON)B2Bは、1系下り送信経路が未運用の場合に電源供給を停止することができるブロックで、フレーム多重部(1系)16B、送信回路(1系)17B、および、フレーム転送処理部20の一部(図4を参照)からなる。
次に、図4−図6を参照して、本実施の形態にかかるOLT10のフレーム転送処理について詳細に説明する。図5は、MACアドレス検索テーブルの構成例である。図6は、下りフレームの出力先決定手順を示すフローチャートである。
フレーム転送処理部20は、受信した下りフレームをどの送信回路17A,17Bから送信するのか、すなわち速度の異なるどの下り系統へ出力するのかを、次のようにして決定する。
続いて、MACアドレス検索部23は、MACアドレス検索テーブル22から当該宛先MACアドレスに対応する下り出力先選択情報を取得して、当該下りフレームの出力系統を特定し(ステップ102)、一連の処理を終了する。
LLID付与部25は、MACアドレス検索部23で決定したLLIDに従って、下りレイテンシ吸収部24からの下りフレームに宛先LLIDを付与する。
下り出力先制御部26は、MACアドレス検索部23で決定した下り出力先選択情報に従って、該当する0系の下り出力タイミング調整部27A、または1系の下り出力タイミング調整部27Bへ、LLID付与部25からの下りフレームを転送する。
MACアドレス検索部23で破棄と判定された場合、下り出力先制御部26は、当該下りフレームの廃棄処理を行う。
このうち、常時給電ブロックB0に属するのは、MACアドレス登録部21、MACアドレス検索テーブル22、MACアドレス検索部23、下りレイテンシ吸収部24、LLID付与部25、下り出力先制御部26である。
また、省電ブロックB2Aに属するのは、下り出力タイミング調整部(0系)27Aであり、省電ブロックB2Bに属するのは、下り出力タイミング調整部(1系)27Bである。
また、第2のモードが選択された場合、制御信号S2Aにより電源スイッチ42Aが開かれて、省電ブロックB2Aへ電源供給が停止されるとともに、制御信号S2Bにより電源スイッチ42Bが閉じられて、省電ブロックB2Bへ電源が供給される。
また、第3のモードが選択された場合、制御信号S2Aにより電源スイッチ42Aが閉じられるとともに、制御信号S2Bにより電源スイッチ42Bが閉じられて、省電ブロックB2A,B2Bの両方へ電源が供給される。
このように、本実施の形態は、MACアドレス検索テーブル22に、ONUのLLIDおよび下り出力先選択情報を、ONUと接続されたユーザ装置もしくはONUのMACアドレスごとに登録しておき、上位装置から下りフレームを受信した場合、フレーム転送処理部20で、当該下りフレームの宛先MACアドレスに対応するLLIDおよび下り出力先選択情報を、MACアドレス検索テーブル22から取得するようにしたものである。
本実施の形態によれば、MACアドレス検索テーブル22からの読み出し(検索)だけで、下りフレームの宛先LLIDと下り出力先選択情報(下り伝送速度)を判定することができるので、OLTの回路規模をほとんど増大させることなく、下りフレームの出力系統を容易に特定することができる。したがって、宛先となる1G−ONUと10G−ONUを選択して下りフレームを転送することが可能となる。
通常は、フレームが通過する経路に沿って、フレーム送信元側からフレーム送信先側へと順に回路部を起動させる。例えば、以下の手順で設定変更できるようにしておくことにより、電源供給を停止する前と同様な期待通りの正常な動作が可能となる。
手順2:下り出力タイミング調整部27xが正常に起動したことを確認
手順3:フレーム多重部16xの電源投入
手順4: フレーム多重部16xが正常に起動したことを確認
手順5:送信回路17xの電源投入
手順6:送信回路17xが正常に起動したことを確認
手順7:PONポート11内の電源遮断されていた下り信号送信回路(図示せず)の電源投入
手順8:PONポート11内の電源遮断されていた下り信号送信回路が正常に立ち上がり、ONUとの間でフレーム送受信が可能になったことを確認
なお、PONポート11内に電源供給を必要とする回路が含まれない場合(例えば、送信用のレーザーが図3の送信回路17に含まれる場合)、もしくは、PONポート11内の回路への電源供給を停止しない場合、上記の手順例のうち、手順7は不要となり、手順6実施後にONUとの間でフレーム送受信が可能になったことを確認すれば良い。
次に、図7を参照して、本発明の第2の実施の形態にかかるOLT10について説明する。図7は、第2の実施の形態にかかるOLTの構成を示すブロック図である。
第1の実施の形態と比較して、本実施の形態にかかるOLT10には、上り入力部12Aが追加されている。
上り入力部12Aは、帯域割当処理部15から指示された下り出力先選択情報を、上りフレームのプリアンブルに挿入する処理部である。
本実施の形態にかかるこの他の構成については、第1の実施の形態と同様であり、ここでの詳細な説明は省略する。
帯域割当処理部15は、予め割り当てた上りフレームの受信タイミングに合わせて、予定されている上りフレームのLLIDに対応した下り出力先選択情報をPON−IFポート情報から読み出し、この下り出力先選択情報を上り入力部12Aに指示する。下り出力先選択情報は、例えば、通信開始時にONUから通知された制御フレームにより、ONUの下り出力先選択情報を取得しておく。
上り入力部12Aは、例えば、帯域割当処理部15からの指示が「0系」であれば、上りフレームのプリアンブルの下り出力先選択情報に「0」を挿入し、帯域割当処理部15からの指示が「1系」であれば、上りフレームのプリアンブルの下り出力先選択情報に「1」を挿入する。
MACアドレス登録部21は、受信した上りフレームがPON制御フレームでない場合、上りフレームの送信元MACアドレスに基づいて、図9のMACアドレス登録処理を行う。
ここで、空きがある場合(ステップ202:YES)、当該MACアドレスに対応付けて、下り出力先選択情報およびLLIDを空きエントリに新規に登録し(ステップ203)、一連の処理を終了する。また、空きがない場合(ステップ202:NO)、一連の処理を終了する。
このように、本実施の形態では、上り入力部12Aで、受信した上りフレームの送信元ONUに関する下り出力先選択情報を当該上りフレームに付与し、MACアドレス登録部21で、上り入力部12Aからの上りフレームから送信元MACアドレスおよびLLIDと下り出力先選択情報とを取得し、これらLLIDおよび下り出力先選択情報を当該送信元MACアドレスと対応付けて、MACアドレス検索テーブル22に登録するようにしたものである。
また、上りフレームを利用して、MACアドレス登録部21へ下り出力先選択情報を通知するようにしたので、これと同時にMACアドレス検索テーブル22に登録する送信元MACアドレスやLLIDと同様にして、同一タイミングでMACアドレス登録部21が下り出力先選択情報を取得することが可能なる。これにより、下り出力先選択情報を送信元MACアドレスやLLIDと同期させて取得するための回路や制御の追加を必要とせず、極めて簡素な構成で下り出力先選択情報を通知することができる。
次に、本発明の第3の実施の形態にかかるOLT10について説明する。
本実施の形態において、OLT10のMACアドレス登録部21は、一定周期毎に登録済みMACアドレスの受信履歴を確認して、一定期間内に受信履歴がない登録済みMACアドレスをMACアドレス検索テーブル22で無効状態とする(エージング処理)手段を追加している。エージング処理の周期を「エージング周期」とし、エージング周期をカウントするためのタイマを「エージングタイマ」とする。
まず、MACアドレス登録部21は、MACアドレス検索テーブル22から今回未処理のエントリを1つ選択し(ステップ310)、この選択エントリのエントリが「有効」状態に設定されているかどうか確認する(ステップ311)。ここで、選択エントリが「有効」状態である場合(ステップ311:YES)、選択エントリのエージング後受信状況が「受信有り」に設定されているかどうか確認する(ステップ312)。
また、ステップ311において、選択エントリのエントリが「無効」状態である場合も(ステップ311:NO)、ステップ315へ移行する。
時刻T1から時刻T2までのエージング周期T内における時刻T11において、OLT10が未登録の送信元MACアドレスを持つ上りフレームを受信した場合、この送信元MACアドレスが空いているエントリに新規登録され、当該エントリが「有効」状態および「受信あり」に設定され、時刻T2における次のエージング処理で「受信なし」に設定される。
エントリが無効状態に設定されている記憶領域には、他のMACアドレスを新規登録することができる。
このように、本実施の形態では、MACアドレス登録部21において、受信した上りフレームごとに、当該上りフレームの送信元MACアドレスに関する受信状況をMACアドレス検索テーブル22に登録し、MACアドレス検索テーブル22に登録されている各MACアドレスの当該受信状況を検査し、これらMACアドレスのうち一定期間内に受信確認されていないMACアドレスを無効状態に設定するようにしたものである。
次に、図14を参照して、本発明の第4の実施の形態にかかるOLT10について説明する。図14は、第4の実施の形態にかかるOLTの構成を示すブロック図である。
前述した図3および図7と比較して、本実施の形態にかかるOLT10は、常時給電ブロックB0から、MACアドレス検索テーブル22を省電ブロックB3として分離して、電源スイッチ43を介して電源部49と接続し、電源制御部40からの制御信号S3により、省電ブロックB3内でさらに細かく電源供給を電源供給を制御するようにした点が異なる。
各メモリ#M1〜#M4には、電源供給線49Lとメモリ#M1〜#M4ごとに設けられた電源スイッチ43(43A,43B,43C,43D)を介して、電源部49からの電源が供給される。
例えば、エントリNo.1〜No.4096のみを使用する場合、制御信号#L1,#L2により、電源スイッチ43A,43Bを閉じてメモリ#M1,#M2に電源を供給し、制御信号#L3,#L4により電源スイッチ43C,43Dを開けてメモリ#M3,#M4への電源供給を停止する。
このように、本実施の形態によれば、MACアドレス検索テーブル22を複数のメモリ(記憶部)#M1〜#M4で構成し、電源制御部40で、各メモリの使用状態を示す外部からの設定に基づいて、これらメモリのうち、使用状態のメモリへ電源を供給し、未使用状態のメモリへの電源供給を停止するようにしたものである。
次に、図17を参照して、本発明の第5の実施の形態にかかるOLT10について説明する。図17は、第5の実施の形態にかかるフレームと廃棄指示信号の構成例である。
本実施の形態において、フレームの構成は前述した図2、図8と同様であるが、フレームの並走信号として、廃棄の要否を示す廃棄指示信号がフレーム末尾と同時に並行して回路部間で伝達される点、およびこの廃棄指示信号に基づき、フレーム転送処理部20で、廃棄対象フレームを一括して廃棄する点が異なる。以下では、廃棄指示信号が「1」のフレームを廃棄指示付フレームと呼ぶ。
具体的には、下りの廃棄対象フレームを一括廃棄する回路部より前に下りフレームに関する処理を行う下り前段回路部において、下りフレームの廃棄が必要と判定した場合、または当該回路部に入力された下りフレームの廃棄指示信号が「1」の場合、当該下り前段回路部で、当該下りフレームを廃棄せずに出力すると同時に、例えば同期用クロック信号の1クロック幅のパルスで廃棄指示信号「1」を並走出力し、それ以外の場合は、当該下りフレームと並走して廃棄指示信号「0」を出力すればよい。
なお、廃棄指示信号が出力フレームの末尾に合わせて出力されるのは、廃棄判定がフレームの末尾までかかる場合を考慮したものである。
したがって、廃棄対象フレームに対する無駄な処理の実行を回避でき、当該無駄な処理で発生する電力消費を省くことができる。したがって、OLT10全体の消費電力を削減することができる。
図19は、第5の実施の形態にかかる下りフレームの出力先決定手順を示すフローチャートである。前述した図6とは、ステップ100の前に廃棄指示信号を確認する点で異なる。
まず、下り出力先制御部26は、受信した下りフレームの廃棄指示信号を確認し、当該下りフレームの廃棄指示信号が「0」を示しており、受信した下りフレームが廃棄指示付フレームでない場合(ステップ500:YES)、下り出力先制御部26は、図6と同様の処理を実行する。
[第5の実施の形態の効果]
このように、本実施の形態では、フレーム転送処理部20において、下りフレームが自己より前に当該下りフレームに関する処理を行う回路部で廃棄対象フレームと判定された場合、自己に入力された当該下りフレームの下り出力先選択情報を取得する処理、および/または下り当該出力先選択情報を当該下りフレームに付与する処理を行わず、当該下りフレームを廃棄するようにしたものである。
また、フレーム転送処理部20において、当該廃棄対象フレームに対する無駄な処理の実行を回避することができ、当該無駄な処理で発生する電力消費を省くことができる。したがって、OLT10全体の消費電力を削減することができる。
したがって、フレーム廃棄をフレーム転送処理部20内の1つの回路、例えば下り出力タイミング調整部のみで一括廃棄することにより、廃棄判定のためのバッファリングが1度ですみ、フレーム廃棄による遅延を最小化できる。また、基本的に、下り出力タイミング調整部から出力されたフレームを廃棄することはないので、フレーム廃棄処理を1つの回路だけで行う場合、下り出力タイミング調整部で行うことができる。
このため、フレーム転送処理部20では、入力されたフレームの末尾からほとんど遅れることなく、後段へのフレーム出力あるいはフレーム廃棄処理を実行でき、フレーム転送処理部20における遅延を最小化できる。しかし、下り出力先制御部26における出力先の判定処理は、送受信回路18からの廃棄指示信号が廃棄を示す場合でも、常に、実行されるため、その分、無駄な電力が消費される。
図21の場合、出力先の判定処理の開始タイミングが遅れるため、フレーム転送処理部20における遅延は、図20より大きくなる。例えば、通信速度1Gbpsで長さ2000Byteのフレームでは、フレームの先頭の到着からフレーム末尾の到着まで約16マイクロ秒かかる。
このように、フレーム転送処理部20における出力先の判定処理については、フレーム廃棄による遅延の削減と、廃棄指示付きフレーム入力時の電力削減を同時に満たすことはできない。したがって、OLT10を用いる実際の運用に応じて、遅延または電力消費のいずれか一方を優先させる構成を選択すればよい。
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施形態については、矛盾しない範囲で任意に組み合わせて実施することができる。
Claims (5)
- PONを介して複数のONUを接続するとともに、SNI(Service Node Interface)を介して上位装置を接続し、これらONUと上位装置との間でやり取りするフレームを相互に転送処理するOLTであって、
前記PONを介して前記ONUからの上りフレームを受信する受信回路と、
予め設定された下り伝送速度ごとに設けられて、前記ONUへの下りフレームを、前記PONを介して当該下り伝送速度で送信する複数の送信回路と、
前記SNIを介して当該上位装置へ前記上りフレームを送信するとともに、当該SNIを介して当該上位装置からの前記下りフレームを受信する送受信回路と、
前記受信回路で受信した前記上りフレームを前記送受信回路へ転送し、前記送受信回路で受信した前記下りフレームを前記送信回路へ転送するフレーム転送処理部と、
当該OLTを構成する各回路部の電源制御を行うブロックとして、1つ以上の常時給電ブロックと1つ以上の省電ブロックとを設け、前記回路部のうち、当該常時給電ブロックに属する回路部には電源を常時供給し、当該省電ブロックに属する回路部には当該省電ブロックの運用に応じて電源の供給・停止を制御する電源制御部と
を備え、
前記フレーム転送処理部は、
前記ONUと接続されたユーザ装置に個別のMACアドレスごとに、当該ONUのLLID(Logical Link ID)および下り出力先選択情報が登録されているMACアドレス検索テーブルと、
前記送受信回路で受信した前記下りフレームの宛先MACアドレスと対応するLLIDおよび下り出力先選択情報を前記MACアドレス検索テーブルから取得して、当該LLIDを当該下りフレームに付与した後、前記送信回路のうち当該下り出力先選択情報と対応する送信回路へ転送する下り出力先制御部と、
前記送信回路ごとに設けられて、前記下り出力先制御部から出力された前記下りフレームを当該送信回路へ転送するタイミングを調整する下り出力タイミング調整部とを含み、
前記電源制御部は、前記各下り伝送速度の運用状態を示す外部からの設定に基づいて、前記省電ブロックのうち、運用中状態の下り伝送速度と対応する下り出力タイミング調整部が属する省電ブロックへ電源を供給し、未運用状態の下り伝送速度と対応する下り出力タイミング調整部が属する省電ブロックへの電源供給を停止する
ことを特徴とするOLT。 - 請求項1に記載のOLTにおいて、
前記電源制御部は、前記各下り伝送速度の運用状態を示す外部からの設定に基づいて、前記省電ブロックのうち、運用中状態の下り伝送速度に対応する送信回路が属する省電ブロックへ電源を供給し、未運用状態の下り伝送速度に対応する送信回路が属する省電ブロックへの電源供給を停止することを特徴とするOLT。 - 請求項1または請求項2に記載のOLTにおいて、
前記MACアドレス検索テーブルは、複数の記憶部からなり、
前記電源制御部は、前記各記憶部の使用状態を示す外部からの設定に基づいて、前記記憶部のうち、使用状態の記憶部へ電源を供給し、未使用状態の記憶部へ電源供給を停止する
ことを特徴とするOLT。 - 請求項1〜請求項3のいずれか1つに記載のOLTにおいて、
前記フレーム転送処理部は、前記下りフレームが自己より前に当該下りフレームに関する処理を行う回路部で廃棄対象フレームと判定された場合、自己に入力された当該下りフレームの下り出力先選択情報を取得する処理、および/または下り当該出力先選択情報を当該下りフレームに付与する処理を行わず、当該下りフレームを廃棄することを特徴とするOLT。 - PONを介して複数のONUを接続するとともに、SNI(Service Node Interface)を介して上位装置を接続し、これらONUと上位装置との間でやり取りするフレームを相互に転送処理するOLTで用いられるフレーム転送方法であって、
前記ONUと接続されたユーザ装置に個別のMACアドレスごとに、当該ONUのLLID(Logical Link ID)および下り出力先選択情報をMACアドレス検索テーブルで記憶する記憶ステップと、
前記上位装置から受信した下りフレームの宛先MACアドレスと対応するLLIDおよび下り出力先選択情報を前記MACアドレス検索テーブルから取得し、当該LLIDを当該下りフレームに付与した後、予め設定された下り伝送速度ごとに設けられて前記ONUへの下りフレームを前記PONを介して当該下り伝送速度で送信する複数の送信回路のうち、当該下り出力先選択情報と対応する送信回路へ転送する転送ステップと、
当該OLTを構成する各回路部の電源制御を行うブロックとして、1つ以上の常時給電ブロックと1つ以上の省電ブロックとを設け、前記回路部のうち、当該常時給電ブロックに属する回路部には電源を常時供給し、当該省電ブロックに属する回路部には当該省電ブロックの運用に応じて電源の供給・停止を制御する電源制御ステップと
を備え、
前記転送ステップでは、前記送信回路ごとに設けられた下り出力タイミング調整部により、前記下りフレームを当該送信回路へ転送するタイミングを調整し、
前記電源制御ステップでは、前記各下り伝送速度の運用状態を示す外部からの設定に基づいて、前記省電ブロックのうち、運用中状態の下り伝送速度と対応する下り出力タイミング調整部が属する省電ブロックへ電源を供給し、未運用状態の下り伝送速度と対応する下り出力タイミング調整部が属する省電ブロックへの電源供給を停止する
ことを特徴とするフレーム転送方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011264681A JP5718800B2 (ja) | 2011-12-02 | 2011-12-02 | Oltおよびフレーム転送方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011264681A JP5718800B2 (ja) | 2011-12-02 | 2011-12-02 | Oltおよびフレーム転送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013118483A JP2013118483A (ja) | 2013-06-13 |
JP5718800B2 true JP5718800B2 (ja) | 2015-05-13 |
Family
ID=48712763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011264681A Expired - Fee Related JP5718800B2 (ja) | 2011-12-02 | 2011-12-02 | Oltおよびフレーム転送方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5718800B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5144609B2 (ja) * | 2009-02-27 | 2013-02-13 | 富士通テレコムネットワークス株式会社 | Ponシステムの局側終端装置 |
JP4926193B2 (ja) * | 2009-03-06 | 2012-05-09 | 株式会社日立製作所 | 受動光網システムおよび局側光伝送路終端装置 |
JP4888515B2 (ja) * | 2009-04-16 | 2012-02-29 | 住友電気工業株式会社 | 動的帯域割当装置及び方法とponシステムの局側装置 |
JP5320257B2 (ja) * | 2009-10-28 | 2013-10-23 | 株式会社日立製作所 | 受動光網システムおよび光加入者端局装置 |
-
2011
- 2011-12-02 JP JP2011264681A patent/JP5718800B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013118483A (ja) | 2013-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5841250B2 (ja) | OpticalLineTerminalおよびフレーム転送方法 | |
JP5600210B2 (ja) | 局側装置 | |
US7630639B2 (en) | Method and apparatus for transmission control in an ethernet passive optical network | |
EP3537628A1 (en) | Passive optical network system, optical line terminal and optical network unit | |
US8699885B2 (en) | Power control in an optical network unit | |
JP5082816B2 (ja) | 局側集線装置、アクセス制御装置およびそのコンピュータ・プログラム | |
TW201145853A (en) | Methods and apparatus for extending MAC control messages in EPON | |
KR20040050337A (ko) | 이더넷 pon에서의 다지점제어 프로토콜 처리장치 | |
EP3267630B1 (en) | Station-side device and optical transmission system | |
JP5889809B2 (ja) | 光加入者システム及び光加入者システムの動的波長帯域割当方法 | |
JP5530032B2 (ja) | Oltおよびフレーム転送制御方法 | |
US9426547B2 (en) | PON system, station side device and method for operating the same, and access control device | |
JP5483617B2 (ja) | Oltおよびフレーム転送方法 | |
JP5718800B2 (ja) | Oltおよびフレーム転送方法 | |
JP5718798B2 (ja) | Oltおよびフレーム転送方法 | |
JP5795550B2 (ja) | 光伝送システムにおける局側装置およびフレーム転送方法 | |
JP2017041856A (ja) | 局側終端装置、加入者側終端装置、光通信システム、経路切替方法、経路切替プログラム、及び波長切替方法 | |
JP5617654B2 (ja) | 局内装置、通信システム及びレイヤ2スイッチ | |
JP5801790B2 (ja) | 光伝送システムにおける局側装置 | |
JP5718799B2 (ja) | Oltおよびフレーム転送方法 | |
JP5748285B2 (ja) | フレーム転送装置および方法 | |
JP5748286B2 (ja) | フレーム転送装置およびフレーム判定方法 | |
JP5368513B2 (ja) | Oltおよびフレーム転送方法 | |
JP2019041286A (ja) | 揺らぎ対応処理装置、揺らぎ抑制方法及びコンピュータプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140307 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150317 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150319 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5718800 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |