JP5797106B2 - 電圧変換装置及び給電劣後制御システム - Google Patents

電圧変換装置及び給電劣後制御システム Download PDF

Info

Publication number
JP5797106B2
JP5797106B2 JP2011272856A JP2011272856A JP5797106B2 JP 5797106 B2 JP5797106 B2 JP 5797106B2 JP 2011272856 A JP2011272856 A JP 2011272856A JP 2011272856 A JP2011272856 A JP 2011272856A JP 5797106 B2 JP5797106 B2 JP 5797106B2
Authority
JP
Japan
Prior art keywords
potential
differential amplifier
terminal
voltage conversion
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011272856A
Other languages
English (en)
Other versions
JP2013126277A (ja
Inventor
羽田 正二
正二 羽田
實 岡田
實 岡田
晴樹 和田
晴樹 和田
文夫 村
文夫 村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Data Intellilink Corp
Original Assignee
NTT Data Intellilink Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Data Intellilink Corp filed Critical NTT Data Intellilink Corp
Priority to JP2011272856A priority Critical patent/JP5797106B2/ja
Publication of JP2013126277A publication Critical patent/JP2013126277A/ja
Application granted granted Critical
Publication of JP5797106B2 publication Critical patent/JP5797106B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Direct Current Feeding And Distribution (AREA)

Description

本発明は、電圧変換回路への入力電圧が低下したことを検知し、該電圧変換回路への入力電流を減ずる電圧変換装置に関する。
すなわち、電圧変換回路への入力電圧が低下したことを検知し、該電圧変換回路への入力電流を減じ、該電圧変換回路が負荷に供給する電力も減ずる。
一般的には、電圧変換回路への入力電圧が低下したことを検知したら、該電圧変換回路への入力電流を増加させ、入力電力を一定に維持し、該電圧変換回路の配下の負荷への電力供給を保証する。
特許文献1の段落0009〜段落0012には、以下の記載がある。
「ところで、電力変換回路の交流入力電圧が例えばワイドレンジ(実効値80V〜270V)の場合を考えると、電力変換トランス14の2次巻線14bから出力される直流出力電力が一定である場合は、直流入力電圧Viが変化しても電力変換トランス14の1次巻線14aに供給される直流入力電力が一定であることが望ましい。ここで、直流入力電力は以下の式(2)で表される。」(段落0009)
「直流入力電力=直流入力電圧Vi×電流制限値Id(max)…(2)しかしながら、上述するように電流制限値Id(max)は常に一定となっているため、直流入力電圧Viが変化すると、直流入力電力は単純に直流入力電圧Viの変化に比例して変化してしまう(式(2)参照)。つまり、電流検出回路16である電流制限回路が存在すると電流制限値Id(max)が固定され、スイッチング素子15の導通期間が常に一定となるため、交流入力電圧の変化(80V〜270V)、即ち直流入力電圧の変化に伴って直流入力電力が変化してしまう。」 (段落0010)
「以上のように、従来の電力変換回路においては、直流入力電圧(交流入力電圧)が変化した場合に直流入力電力を一定にすることが困難であった。」(段落0011)
「本発明は上記課題を解決するためになされたものであり、その目的とするところは、直流入力電圧が変化しても直流入力電力を略一定にすることが可能な電力変換回路を提供することにある。」(段落0012)
本発明では、電圧変換回路への入力電圧が低下したとき、逆に該電圧変換回路への入力電流を作為的に減ずる。
電力源の種類によっては、負荷への供給電力を一定に維持するよう保証できないものもあり、電力源から負荷への電力供給が減じられる事象が常時発生することが予測される場合、優先度の低い負荷(劣後負荷)への供給から順に電力供給を減じ又は遮断し、優先度の高い重要負荷をへの電力供給を維持したいという需要が存在する。
特開2002−136127号公報
以上の現状に鑑み本発明は、電圧変換回路への入力電圧が低下したとき、入力電流を遮断するためのスレッショルド電圧を有し、さらに、入力電流減の強弱を設定できる電圧変換装置を実現した。
さらに、本発明では、スレッショルド電圧と入力電流減の強弱の組み合わせの相違する複数の電圧変換装置を同一電流路上に配設したシステムを実現した。
これにより、当該電圧変換装置の配下の負荷は被給電において劣後制御される。
上記の目的を実現するべく本発明は以下の構成とする。
(1)請求項1に係る電圧変換装置は、
正極電位が印加される制御端、正極電位が印加される電流入力端及び正極電位を出力する電流出力端を有する電圧変換回路1と、
差動増幅器1、差動増幅器2、基準電位1、基準電位2と、を備え、
前記電流入力端の電位に比例する電位が前記差動増幅器1の非反転入力端に印加され、該差動増幅器1の反転入力端には、前記基準電位1の正極が印加され、
前記電流出力端の電位に比例する電位が前記差動増幅器2の反転入力端に印加され、該差動増幅器2の非反転入力端には、前記基準電位2の正極が印加され、
前記差動増幅器1と前記差動増幅器2の出力電位は合成され前記制御端に印加され、
前記電圧変換回路1と前記差動増幅器2は、該電圧変換回路1の出力電位を一定に保持すべく負帰還回路が構成され、
前記電圧変換回路1と前記差動増幅器1は、該電圧変換回路1の前記電流入力端の電位が低下すると、該電圧変換回路1の該電流入力端への入力電流を減じ、該電圧変換回路1の該電流入力端の電位が上昇すると、該電圧変換回路1の該電流入力端への入力電流を増加させる正帰還回路が構成されていることを特徴とする。
(2)請求項2に係る電圧変換装置は、
負極電位が印加される制御端、負極電位が印加される電流入力端及び負極電位を出力する電流出力端を有する電圧変換回路2と、
差動増幅器1、差動増幅器2、基準電位1、基準電位2と、を備え、
前記電流入力端の電位に比例する電位が前記差動増幅器1の非反転入力端に印加され、該差動増幅器1の反転入力端には、前記基準電位1の負極が印加され、
前記電流出力端の電位に比例する電位が前記差動増幅器2の反転入力端に印加され、該差動増幅器2の非反転入力端には、前記基準電位2の負極が印加され、
前記差動増幅器1と前記差動増幅器2の出力電位は合成され前記制御端に印加され、
前記電圧変換回路2と前記差動増幅器2は、該電圧変換回路2の出力電位を一定に保持すべく負帰還回路が構成され、
前記電圧変換回路2と前記差動増幅器1は、該電圧変換回路2の前記電流入力端の電位が低下すると、該電圧変換回路2の前記電流入力端への負の入力電流を増加させ、該電圧変換回路2の該電流入力端の電位が上昇すると、該電圧変換回路2の該電流入力端への負の入力電流を減じる正帰還回路が構成されていることを特徴とする。
(3)請求項3に係る給電劣後制御システムは、
請求項1又は2に記載の電圧変換装置を複数個、電源供給線の電位極性と該電圧変換装置の電流入力端の電位極性を整合させ並列接続したことを特徴とする。
(A)電圧変換回路1と差動増幅器1は、電圧変換回路1の電流入力端の電位が低下すると、電圧変換回路1の電流入力端への入力電流を減じ、電圧変換回路1の電流入力端の電位が上昇すると、電圧変換回路1の電流入力端への入力電流を増加させる正帰還回路が構成され、電力供給源の電力不足が発生したとき、劣後負荷から順に電力の供給を減じ又は断とし、優先度の高い負荷への電力供給を維持すべく電圧変換装置を実現し必要電力を確保する。
(B)電圧変換回路2と差動増幅器1は、電圧変換回路2の電流入力端の電位が低下すると、電圧変換回路2の電流入力端への負の入力電流を増加させ、電圧変換回路2の電流入力端の電位が上昇すると、電圧変換回路2の電流入力端への負の入力電流を減じる正帰還回路が構成され、電力供給源の電力不足が発生したとき、劣後負荷から順に電力の供給を減じ又は断とし、優先度の高い負荷への電力供給を維持すべく電圧変換装置を実現し必要電力を確保する。
(C)このような電圧変換装置を複数個、電源供給線の電位極性と該電圧変換装置の電流入力端の電位極性を整合させ並列接続したシステムを実現し、必要電力を確保する。
は、本発明による電圧変換装置の実施の形態を示す構成図である。 は、本発明による電圧変換装置の実施の形態における劣後制御を示すグラフ図である。 は、本発明による電圧変換装置を使用した給電劣後制御システムの構成図である。 は、本発明による電圧変換装置の実施の形態の変形例を示す構成図である。
(1)電圧変換装置の実施の形態
(1−1)電圧変換装置の構成説明
図1は、本発明による電圧変換装置の実施の形態の構成を示す図である。
以下、図1を参照して、電圧変換装置の実施の形態である構成を説明する。
本発明の電圧変換装置は、以下の構成である。
符号CV1で示される電圧変換回路1は、正極電位を入力して正極電位を出力する従来技術で構成される。電圧変換回路1の入力部(A)は、端子T1に接続され、出力部(B)は端子T3に接続されている。
電圧変換回路1は、制御端(C)を有し、電圧変換回路1への入力電流、電圧変換回路1の出力電圧・電流を制御できる構成である。
端子T1には正極電位が印加され、端子T3には電圧変換回路1により電圧変換された正極電位が出力される。
端子T2には負極電位が印加され、端子T4は端子T2に直結され、負極電位を出力する。端子T2及び端子T4の電位を基準電位とする。
端子T1と端子T2間に、符号でR6で示される抵抗素子6と符号でR7で示される抵抗素子7が直列接続され、これら抵抗素子の接続部が、符号OP1で示される差動増幅器1の非反転入力端(1)に接続されている。
差動増幅器1の出力端には、符号でR1示される抵抗素子1の一端及び符号でR8示される抵抗素子8の一端が接続され、抵抗素子1の他端は、差動増幅器1の反転入力端(2)及び符号R2で示される抵抗素子2の一端に接続されている。
抵抗素子2の他端には、符号V1で示される正極直流電位が印加されている。この電位を上記基準電位(端子T2及び端子T4の電位)を基準とし基準電位1と称す。符号V1で示される電池マークの電源はどの様なものでも良いが、この内部抵抗は小さいものと仮定する。符号V2で示される電源も同様とする。
端子T3と端子T4間に、符号でR4で示される抵抗素子4と符号でR5で示される抵抗素子5が直列接続され、これら抵抗素子の接続部が、符号OP2で示される差動増幅器2の反転入力端(3)に接続されている。
差動増幅器2の出力端には、符号でR3示される抵抗素子3の一端及び符号でR9示される抵抗素子9の一端が接続され、抵抗素子3の他端は差動増幅器2の反転入力端(3)に接続されている。
差動増幅器2の非反転入力端(4)には、符号V2で示される正極直流電位が印加されている。この電位を上記基準電位を基準とし基準電位2と称す。
抵抗素子8と抵抗素子9の他端は接続され、電圧変換回路1の制御電位入力端(C)に接続されている。
電圧変換回路1の制御電位入力端(C)には、正極制御電位が入力され、この正極制御電位が高い方向に変動するとき、電圧変換回路1は、電圧変換回路1の入力電流を多く(結果的に出力電流を多く)、出力電位を高い方向に誘導する。
逆に、この正極電位が低い方向に変動するとき、電圧変換回路1は、電圧変換回路1の入力電流を少なく(結果的に出力電流を少なく)、出力電位を低い方向に誘導する。
このような電圧変換回路1は従来技術であり特に説明するまでもない。
(1)電圧変換装置の実施の形態
(1−2)電圧変換装置の動作説明
以下、図1を参照して、本発明の電圧変換装置の実施の形態の動作を説明する。
端子T1に、端子T2を基準電位として外部の正極直流電位を印加する。
電圧変換回路1は、制御電位入力端(C)の制御電位に起因し、電圧・電流変換して(同一電圧に変換する場合も含む。)端子T3に正極直流電位を出力する。
端子T1、端子T2間の電位差は、抵抗素子6の抵抗値6と抵抗素子7の抵抗値7により分圧され、差動増幅器1の非反転入力端(1)に印加される。
差動増幅器1の反転入力端(2)には、基準電位1が抵抗素子2を介して印加され、かつ差動増幅器1の出力電位が、抵抗素子1と抵抗素子2の分圧により印加されている。
差動増幅器1は負帰還回路を構成した非反転増幅回路である。端子T1の電位の変化が正の場合、差動増幅器1の出力電位も正に高く変化する。
差動増幅器1の増幅度Aは、A=1+r1/r2で表される。ただし、r1は抵抗素子1の抵抗値、r2は抵抗素子2の抵抗値である。
端子T3、端子T4間の電位差は、抵抗素子4の抵抗値4と抵抗素子5の抵抗値5により分圧され、差動増幅器2の反転入力端(3)に印加される。
差動増幅器2の非反転入力端(4)には、基準電位2が印加されている。
差動増幅器2は負帰還回路を構成した反転増幅回路である。端子T3の電位の変化が正の場合、差動増幅器2の出力電位は正電位ではあるが電位は低く変化する。
差動増幅器2の増幅度Aは、A=−(r3/r45)で表される。ただし、r3は抵抗素子3の抵抗値、r45は抵抗素子4と抵抗素子5の並列接続抵抗値である。すなわち、電圧変換回路1の出力インピーダンスを極めて小さいものと仮定する。
差動増幅器1、差動増幅器2の出力電位は、それぞれ、抵抗素子8、抵抗素子9の一端に印加され、抵抗素子8と抵抗素子9の接続部により、差動増幅器1、差動増幅器2の出力電位は合成され電圧変換回路1の制御電位入力端(C)に印加される。
差動増幅器2は、差動増幅器2の非反転入力端(4)の基準電位2(V2とも称す。)と差動増幅器2の反転入力端(3)の電位(V(3)とも称す。)を比較し、V(3)<V2であれば、V(3)の電位を上げ、V(3)=V2とすべく、差動増幅器2の出力電位を上げる。
すなわち、端子T3の電位(負荷電位)が低下したとき、差動増幅器2の反転増幅作用により差動増幅器2の出力電位を上げ、電圧変換回路1の制御電位入力端(C)の入力電位を上げ、電圧変換回路1の出力電位(端子T3)を上げる。これにより、差動増幅器2の反転入力端(3)の電位を上げ、基準電位2(V2)との均衡を為す。
V(3)>V2であれば、上記とは逆の作用により、端子T3の電位を低下させる。
いずれにしても、V(3)=V2とする動作を為す。
V(3)=V2であれば、何もしない。
端子T1の電位すなわち、電圧変換回路1の入力部(A)の電位が低下したとき、差動増幅器1の非反転入力端(1)の電位も低下する。
端子T1の電位は、抵抗素子6と抵抗素子7で分圧され、差動増幅器1の非反転入力端(1)に印加されているので、非反転入力端(1)の電位も低下する。
差動増幅器1は非反転増幅回路であるから、差動増幅器1の出力電位も低下する。
差動増幅器1の出力電位は、抵抗素子8を介して電圧変換回路1の制御電位入力端(C)に印加されているので、端子T1の電位が低下すると制御電位入力端(C)の電位も低下する。
したがって、電圧変換回路1は入力部(A)への入力電流を減ずる。
電圧変換回路1の入力電流が減少すると必然的に、電圧変換回路1の出力部(B)から出力する電流が減少する。
端子T1の電位が上昇すると、上記理論の逆の作用により、電圧変換回路1の出力部(B)から出力する電流が増加する。
電圧変換回路1から見ると、差動増幅器1を含む回路は電圧変換回路1に対して正帰還動作として働き、差動増幅器2を含む回路は電圧変換回路1に対して負帰還動作として働く。
正帰還の作用が抵抗素子8を介して、負帰還の作用が抵抗素子9を介して、電圧変換回路1の制御電位入力端(C)に働く。
差動増幅器1及び差動増幅器2の出力インピーダンスは、差動増幅器自体の負帰還量にもよるが、極めて小さいものとすると、抵抗素子8及び抵抗素子9の一端はインピーダンス的には端子T2(端子T4)に接続されていると考えて良い。
ただし、抵抗素子8及び抵抗素子9の一端の電位は、端子T2(端子T4)の電位ではない。
したがって、抵抗素子8と抵抗素子9の一端間の電位差(すなわち、差動増幅器1の出力電位と差動増幅器2の出力電位の差)は、抵抗素子8と抵抗素子9の抵抗値により分圧されて抵抗素子8と抵抗素子9の接続部に、端子T2(端子T4)の電位を基準として発生し、電圧変換回路1の制御電位入力端(C)に印加される。
差動増幅器2を含む回路は、電圧変換回路1を制御し、負荷に定格電圧・電流を供給する機能を有するが、差動増幅器1を含む回路は、電圧変換回路1を制御し、端子T1、端子T2間への外部からの電力供給が低下し、端子T1の電位が低下した場合、電圧変換回路1の入力部(A)への入力電流を抑制する機能を有する。
差動増幅器1を含む回路が存在する意義は、後述する図3のような構成を為す場合に必要となる。図3における符号APPA1〜APPAnで示される装置は、本発明の電圧変換装置であり、複数個の電圧変換装置が外部のからの電源ラインに接続されている。
これは、重要度の低い劣後負荷から順に電力供給を減少又は遮断し、重要度の高い負荷への電力供給を確保すべく動作させるためである。
図2は、本発明の電圧変換装置の動作特性を示す。
図2における電圧変換装置の動作特性は、差動増幅器1を含む回路の動作に依存している。
ここで、差動増幅器1を含む回路(以下、回路1と称す。)とは、差動増幅器1、抵抗素子1、抵抗素子2、抵抗素子6〜抵抗素子8及び基準電位1である。
また、差動増幅器2を含む回路(以下、回路2と称す。)とは、差動増幅器2、抵抗素子3〜抵抗素子5、抵抗素子9及び基準電位2である。
本発明の電圧変換装置の動作を説明するために、図2を参照し、回路1を説明する。
回路1には基準電位1が、差動増幅器1の反転入力端(2)に抵抗素子2を介して印加されている。
差動増幅器1の出力電位は、抵抗素子1及び抵抗素子2により、差動増幅器1の反転入力端(2)に帰還されている。すなわち、負帰還回路が構成されている。
したがって、差動増幅器1の非反転入力端(1)と反転入力端(2)は、イマージナリショートされ、反転入力端(2)には、非反転入力端(1)に対して、負帰還による電位は発生していないことになる。したがって、基準電位1の電位は、そのまま反転入力端(2)に印加されることになる。
図2の横軸は、端子T1の電位であるVt1である。図2の縦軸は、端子T3から出力される本発明の電圧変換装置の電流値であるIt3である。
図2の横軸の目盛りである点V1−1、V1−2及びV1−3は、基準電位1を端子T1の電位に換算したものを複数個設定したものである。すなわち、基準電位1の電位をそれぞれ変えた複数個の電圧変換装置の基準電位1との相関関係を示す。
端子T1の電位は、抵抗素子6と抵抗素子7で分圧され差動増幅器1の非反転入力端(1)に印加されるので、端子T1の電位より低い。
差動増幅器1の非反転入力端(1)の電位は、端子T1の電位Vt1を分圧比Ra1により演算される。Ra1=R7/(R6+R7)である。Ra1<1である。
したがって、V1−1、V1−2及びV1−3の電位は、基準電位1の電位を任意の電位として、それぞれ相違する基準電位1をRa1で除した値である。
すなわち、基準電位1は端子T1の電位と比較し低いので、端子T1の電位に相当するよう、基準電位1に対して分圧比Ra1を演算(除算)して高くしたものである。
図2の横軸が電圧変換装置の入力電位(入力部(A)の電位)であり、縦軸が電圧変換装置の出力電流(出力部(B)の電流)を表しているので、基準電位1を入力電位相当に変換している。
これらそれぞれ相違する基準電位1が、差動増幅器1の反転入力端(2)に印加された電圧変換装置(APPAi)が図3に配設されている。iは任意の整数。
図2のV1−1、V1−2及びV1−3の電位は、電圧変換装置(APPAi)がn個(n>3)存在するが説明の便宜上、3種類の電位の基準電位1を備えたものとした。
ただし、3種類の基準電位1を備えたものの内のそれぞれは、増幅度を2種類(増幅度高、増幅度低)備えるので、図2において6種類の電圧変換装置が存在することになる。
図2の横軸のVtaは、端子T1、端子T2間に電力を供給するに外部の電源が、各電圧変換装置を介して各負荷に偶然に必要十分な電力を供給しているときの端子T1の電位とする。このVtaは、負荷への電力の供給において必要十分条件を満たしているのみで余剰電力を有しないものとする。
図2横軸の点V1−1〜点V1−3と、縦軸に平行な点Vtaを起点とする破線上の点P11〜点P32のそれぞれ対となる該当する点を結ぶ斜線は、差動増幅器1の増幅度を表す。たとえば、点V1−1と点P11を結ぶ斜線は、差動増幅器1の増幅度A(1-1)を表す。
A(1-1)=1+r1(1-1)/r2(1-1)である。r1(1-1)、r2(1-1)は、増幅度がA(1-1)の場合の、それぞれ、抵抗素子1、抵抗素子2の抵抗値の一例である。
また、点V1−1と点P12を結ぶ斜線は、差動増幅器1の増幅度A(1-2)を表す。A(1-2)=1+r1(1-2)/r2(1-2)である。上記いずれも基準電位1は、端子T1の入力電位に換算し、V1−1相当である。
増幅度に関しては、増幅度A(1-1)>増幅度A(1-2)である。
以降、説明の便宜上、端子T1の変動する電位を図2の横軸の点と同じく、V1−1、V1−2、V1−3と称し、V1−1、V1−2、V1−3を基準電位1相当の電位に換算した値を、端子T1の電位と一対となる基準電位1のバリエーションとして、それぞれ、基準電位V11、V12、V13と称す。
上記の説明をまとめると、本発明の電圧変換装置1個には、1個の電圧変換回路1、1個の回路1、1個の回路2が存在する。さらに、1個の回路1には1個の基準電位1と1個の増幅度、1個の回路2には1個の基準電位2と1個の増幅度を有する。
図2は、6個の電圧変換装置が存在する場合を表している。
図2を参照して、端子T1に電位Vtaが存在し、電圧変換装置6個のそれぞれの電圧変換回路1の入力部(A)にVtaが印加され、それぞれの電圧変換回路1の出力部(B)から負荷定格電圧(図2において明示していなが、電圧変換装置の任意事項である。)を以って負荷定格電流が出力されている。
上記負荷定格電流はそれぞれ相違し、図2縦軸It3において、I11〜I32で示されている。
図2の斜線(増幅度を示す。)と、破線縦軸(端子T1の電位Vtaを示すX軸の点Vtaを起点とする。)との交点P11〜P32を起点として、横軸Vt1に平行し、縦軸It3との交点がI11〜I32負荷定格電流である。
図2において、V1−1、V1−2、V1−3及び各斜線の傾斜角は不変であるが、Vtaは変動する。
Vtaの変動は、外部の電源の電力供給能力が増減した場合と、各負荷の電力需要が増減した場合である。
外部の電源の電力供給能力が増加した場合と、各負荷の電力需要が減じた場合は、問題がない。回路1は電圧変換回路1の入力電流を増加させようとするが、回路2は端子T3の電位上昇を検知して、負帰還により端子T3の電位を元の電位に戻すべく、電圧変換回路1の入力電流を減じ、元の電流値に戻す。
外部の電源の電力供給能力が減じた場合又は負荷の電流需要が増加した場合、端子T1の電位が低下する。回路1はこれを検知して、電圧変換回路1の入力電流を減じる。回路2は端子T3の電位低下を検出して負帰還により端子T3の電位を元の電位に戻すべく作用するが、元々供給源の電力が相対的に負荷電流需要より不足しているので回路2の作用は実現できない。
したがって、図2においてVtaは低下し、Vtaを起点とする破線縦軸はXY座標の原点方向へ移動する。ここで、XY座標のX軸はVt1を表す軸であり、Y軸はIt3を表す軸である。
各斜線の傾斜角及び位置は移動せず、図2の各斜線と、X軸の点Vtaを起点とする縦軸との交点は、Y軸負方向に移動する。すなわち、電圧変換回路1の入力電流が減じられ、各負荷への電位、電流は減じられる。
負荷によっては、電位、電流減が許容されるものもあれば、許容できなく動作不可となるものもあるが、図2においては、一例として、回路1の基準電位1がV13(X軸であるVt1軸においてVt1がV1−3の値である点を起点とし、点Vtaを起点とする破線縦軸上の点P31を交点とする斜線)で、増幅度が最大の回路1を有する電圧変換装置の入力電流が急激に減少する。
この電圧変換装置への入力電流が減少することで、端子T1の電位Vt1は上昇方向に回復するが元の電位Vtaに回復することはない。ある一定電位で均衡する。
電圧変換回路1と回路1の系全体では、正帰還を構成しているが、端子T1の電位を元の電位Vtaに回復できない。この理由は、外部の電力供給源の電力が不足している状態であるから、流入電流が大幅に減少する電圧変換装置が存在しても、端子T1の電位は元の電位Vtaに回復しないで端子T1の電位は均衡する。
端子T1の電位が元の電位Vtaに回復しないということは、端子T1の電位のバタ付きが発生しないことを意味する。
仮に元の電位に回復すると、入力電流を減じられた電圧変換装置への流入電流が回復し再度流入電流が減じられるという発振現象が発生する。
入力電流が大きく減じられた電圧変換装置が存在すると、端子T1の電位の低下は、微少減に留まり他の電圧変換装置の配下の負荷動作に支障を来さない確率が高い。
図2において、電位Vtaが点V1−3の電位より低下すると、図1の基準電位1(V1)がV13に設定されている回路1と組み合わせられた電圧変換回路1は電流の入力を停止する。したがって、この電圧変換装置は動作を停止する。
この場合も、端子T1の電位はV1−3において均衡する。
基準電位1がV13に設定されている電圧変換装置の電流は、電流I31及び電流I32から“0”すなわち、無限小までに直線的に減少し、端子T1の電位のバタ付きを発生しない。均衡を点を求めて電位Vtaが低下する。電圧変換回路1の入力電流が“0”になったところが均衡点である。
すなわち、回路1にヒステリシス回路を設ける必要はない。
図1の基準電位1が、V11、V12、V13のものが図2の電位Vt1のV1−1、V1−2、V1−3にそれぞれ対応する。
負荷は、劣後順に基準電位1が、V13、V12、V11である回路1を有した電圧変換装置に接続される。すなわち、図2の点V1−3、V1−2、V1−1を起点とする斜線に基づき電流が減少する(端子T1の電位低下に基づき。)。
X軸から見て最も斜線の傾斜角が大きく、電流が“0”となる端子T1の電位Vt1の高いものが優先度の低い劣後負荷である。
X軸から見て最も斜線の傾斜角が小さく、電流が“0”となる端子T1の電位Vt1の低いものが優先度の高い優先負荷である。
図3は、回路1において基準電位1及び増幅度の相違する電圧変換装置(APPA1、APPA2、・・・APPAn)を接続した様子を表している。各電圧変換装置の端子T1は電源線Vbp(正極電位)に接続され、端子T2は電源線Vbn(負極電位)に接続されている。
図1が本発明の電圧変換装置であり、図3が本発明の給電劣後制御システムである。
図3の端子T3、端子T4、には負荷(単数又は複数)が接続され給電を劣後制御される。
(2)電圧変換装置の実施の形態の変形例
(2−1)電圧変換装置の変形例の構成説明
図4は、本発明による電圧変換装置の実施の形態の変形例の構成を示す図である。
以下、図4を参照して、電圧変換装置の実施の形態の変形例である構成を説明する。
本発明の電圧変換装置の変形例は、以下の構成である。
図4は図1とほぼ同様であるが、以下の相違点がある。
図4において符号CV2で示される電圧変換回路2は、負極入力型である。すなわち、端子T1に負極電位を印加し、端子T2に正極電位を接続する。
図1の電圧変換回路1とは、図4の電圧変換回路2の入力電位極性が逆であるから、端子T1の電位の分圧を印加される差動増幅器1の非反転入力端(1)の電位極性に合わせて符号V1rで示される基準電位1rの電位極性も図1の基準電位1(V1)とは逆である。特許請求の範囲では、基準電位1rを基準電位1としている(電位極性を逆としているのみで、電源としては同一であるから。)。
同様に、端子T3の電位の分圧を印加される差動増幅器2の反転入力端(3)の電位極性に合わせて符号V2rで示される基準電位2rの電位極性も図1の基準電位2(V2)とは逆である。特許請求の範囲では、基準電位2rを基準電位2としている(電位極性を逆としているのみで、電源としては同一であるから。)。
すなわち、図4において、差動増幅器1の非反転入力端(1)に負極電位が印加されるので、差動増幅器1の反転入力端(2)に負極電位を印加し、差動増幅器2の反転入力端(3)に負極電位が印加されるので、差動増幅器2の非反転入力端(4)に負極電位を印加している。
図4において、差動増幅器1及び差動増幅器2の出力電位極性も負電位であるから、電圧変換回路2の制御電位入力端(C)には負極電位が入力され、電圧変換回路2はこの負極電位で動作する。
その他の回路上の相違点はないので、同一の素子には同一符号を付して、回路構成の説明を省略する。
図3に本発明の電圧変換装置の変形例を接続する場合は、端子T1と端子T2を入替える。端子T3は負極電位を出力し、端子T4は正極電位を出力する。
(2)電圧変換装置の実施の形態の変形例
(2−2)電圧変換装置の変形例の動作説明
図4における電圧変換装置の変形例の動作は、電圧変換回路2の入力電位極性(入力部(A)の電位極性)、出力電位極性(出力部(B)の電位極性)及び制御電位入力端(C)の電位極性が図1の電圧変換回路1とは反転し、図4の基準電位1rと基準電位2rの極性は、図1の基準電位1と基準電位2とは電位極性が反転するのみである。
図1では正極電位出力用電圧変換装置であり、図4は負極電位出力用電圧変換装置である。動作は原理自体は、前述の「(1−2)電圧変換装置の動作説明」と同様であるから重複する説明を割愛する。
なお、図1の電圧変換回路1、図4の電圧変換回路2は、制御電位入力端(C)に印加された電位により、PWMにより、入力電流量、出力電流量、出力電位を制御する。
CV1、CV2 電圧変換回路
OP1、OP2 差動増幅器
V1、V2、V1r、V2r 基準電位
R1〜R9 抵抗素子
T1〜T4 端子

Claims (3)

  1. 正極電位が印加される制御端、正極電位が印加される電流入力端及び正極電位を出力する電流出力端を有する電圧変換回路1と、
    差動増幅器1、差動増幅器2、基準電位1、基準電位2と、を備え、
    前記電流入力端の電位に比例する電位が前記差動増幅器1の非反転入力端に印加され、該差動増幅器1の反転入力端には、前記基準電位1の正極が印加され、
    前記電流出力端の電位に比例する電位が前記差動増幅器2の反転入力端に印加され、該差動増幅器2の非反転入力端には、前記基準電位2の正極が印加され、
    前記差動増幅器1と前記差動増幅器2の出力電位は合成され前記制御端に印加され、
    前記電圧変換回路1と前記差動増幅器2は、該電圧変換回路1の出力電位を一定に保持すべく負帰還回路が構成され、
    前記電圧変換回路1と前記差動増幅器1は、該電圧変換回路1の前記電流入力端の電位が低下すると、該電圧変換回路1の該電流入力端への入力電流を減じ、該電圧変換回路1の該電流入力端の電位が上昇すると、該電圧変換回路1の該電流入力端への入力電流を増加させる正帰還回路が構成されていることを特徴とする電圧変換装置。
  2. 負極電位が印加される制御端、負極電位が印加される電流入力端及び負極電位を出力する電流出力端を有する電圧変換回路2と、
    差動増幅器1、差動増幅器2、基準電位1、基準電位2と、を備え、
    前記電流入力端の電位に比例する電位が前記差動増幅器1の非反転入力端に印加され、該差動増幅器1の反転入力端には、前記基準電位1の負極が印加され、
    前記電流出力端の電位に比例する電位が前記差動増幅器2の反転入力端に印加され、該差動増幅器2の非反転入力端には、前記基準電位2の負極が印加され、
    前記差動増幅器1と前記差動増幅器2の出力電位は合成され前記制御端に印加され、
    前記電圧変換回路2と前記差動増幅器2は、該電圧変換回路2の出力電位を一定に保持すべく負帰還回路が構成され、
    前記電圧変換回路2と前記差動増幅器1は、該電圧変換回路2の前記電流入力端の電位が低下すると、該電圧変換回路2の前記電流入力端への負の入力電流を増加させ、該電圧変換回路2の該電流入力端の電位が上昇すると、該電圧変換回路2の該電流入力端への負の入力電流を減じる正帰還回路が構成されていることを特徴とする電圧変換装置。
  3. 請求項1又は2に記載の電圧変換装置を複数個、電源供給線の電位極性と該電圧変換装置の電流入力端の電位極性を整合させ並列接続したことを特徴とする給電劣後制御システム。
JP2011272856A 2011-12-14 2011-12-14 電圧変換装置及び給電劣後制御システム Expired - Fee Related JP5797106B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011272856A JP5797106B2 (ja) 2011-12-14 2011-12-14 電圧変換装置及び給電劣後制御システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011272856A JP5797106B2 (ja) 2011-12-14 2011-12-14 電圧変換装置及び給電劣後制御システム

Publications (2)

Publication Number Publication Date
JP2013126277A JP2013126277A (ja) 2013-06-24
JP5797106B2 true JP5797106B2 (ja) 2015-10-21

Family

ID=48777235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011272856A Expired - Fee Related JP5797106B2 (ja) 2011-12-14 2011-12-14 電圧変換装置及び給電劣後制御システム

Country Status (1)

Country Link
JP (1) JP5797106B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6641208B2 (ja) 2016-03-18 2020-02-05 Ntn株式会社 入力電圧制御装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0624436B2 (ja) * 1985-06-03 1994-03-30 ミクロン機器株式会社 スイツチングレギユレ−タの電流制限回路
JPS63103109U (ja) * 1986-12-23 1988-07-04
JPS6459515A (en) * 1987-08-31 1989-03-07 Pfu Ltd Power failure sequence control circuit
JPH0732590B2 (ja) * 1988-05-09 1995-04-10 三菱電機株式会社 電源装置
JPH09331675A (ja) * 1996-06-10 1997-12-22 Yokogawa Electric Corp 電源回路
JP2000222051A (ja) * 1999-01-28 2000-08-11 Sharp Corp 安定化電源装置
JP2002199717A (ja) * 2000-12-27 2002-07-12 Furukawa Battery Co Ltd:The 直流・交流入力可能な共用電源装置
JP4072684B2 (ja) * 2003-09-11 2008-04-09 太平洋精工株式会社 車両用バッテリー充放電管理装置

Also Published As

Publication number Publication date
JP2013126277A (ja) 2013-06-24

Similar Documents

Publication Publication Date Title
JP5749483B2 (ja) ヒステリシス制御型スイッチングレギュレータの制御回路およびそれを利用したヒステリシス制御型スイッチングレギュレータ、電子機器
JP6257363B2 (ja) スイッチングレギュレータ制御回路及びスイッチングレギュレータ
JP2013077288A (ja) ボルテージレギュレータ
JP2013062941A (ja) Dc/dcコンバータの制御回路及びdc−dcコンバータ
US20170288539A1 (en) Dc-dc converter with transient control and the method thereof
JP2013192438A (ja) チャージポンプ回路
CN104426523A (zh) 具有减小的抖动的波形转换电路
JP2006025531A (ja) Dc−dcコンバータ回路
US8680835B2 (en) Buck DC-to-DC converter having a novel output protection mechanism
US20140055106A1 (en) Control Circuit, Time Calculating Unit, and Operating Method for Control Circuit
JP5797106B2 (ja) 電圧変換装置及び給電劣後制御システム
KR101698359B1 (ko) 스위칭 제어회로 및 스위칭 전원장치
JP2012016123A (ja) Dc−dcコンバータ
CN107590041B (zh) 一种多反馈点的电压加权反馈系统
JP2014011888A (ja) 単一インダクタマルチ出力dc−dc変換回路
US20230093242A1 (en) Dc transformer circuit
US20170141680A1 (en) Dc-dc converter with transient control and the method thereof
JP2012239292A (ja) 整流器のスナバ回路
JP2011211828A (ja) 力率改善回路
JP2017085787A (ja) 並列チョッパ装置
CN209946245U (zh) 电压最值比较电路
US10008957B2 (en) Bidirectional split PI inverter with digital counter
JP5241282B2 (ja) Dc−dcコンバータの2次側電源の制御装置およびdc−dcコンバータの2次側電源の制御方法
JP2006288148A (ja) 過電流保護回路
CN103186155A (zh) 具有位准转换功能的数字控制器及其位准转换电路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150818

R150 Certificate of patent or registration of utility model

Ref document number: 5797106

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees