JP5797106B2 - 電圧変換装置及び給電劣後制御システム - Google Patents
電圧変換装置及び給電劣後制御システム Download PDFInfo
- Publication number
- JP5797106B2 JP5797106B2 JP2011272856A JP2011272856A JP5797106B2 JP 5797106 B2 JP5797106 B2 JP 5797106B2 JP 2011272856 A JP2011272856 A JP 2011272856A JP 2011272856 A JP2011272856 A JP 2011272856A JP 5797106 B2 JP5797106 B2 JP 5797106B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- differential amplifier
- terminal
- voltage conversion
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
Description
「ところで、電力変換回路の交流入力電圧が例えばワイドレンジ(実効値80V〜270V)の場合を考えると、電力変換トランス14の2次巻線14bから出力される直流出力電力が一定である場合は、直流入力電圧Viが変化しても電力変換トランス14の1次巻線14aに供給される直流入力電力が一定であることが望ましい。ここで、直流入力電力は以下の式(2)で表される。」(段落0009)
「直流入力電力=直流入力電圧Vi×電流制限値Id(max)…(2)しかしながら、上述するように電流制限値Id(max)は常に一定となっているため、直流入力電圧Viが変化すると、直流入力電力は単純に直流入力電圧Viの変化に比例して変化してしまう(式(2)参照)。つまり、電流検出回路16である電流制限回路が存在すると電流制限値Id(max)が固定され、スイッチング素子15の導通期間が常に一定となるため、交流入力電圧の変化(80V〜270V)、即ち直流入力電圧の変化に伴って直流入力電力が変化してしまう。」 (段落0010)
「以上のように、従来の電力変換回路においては、直流入力電圧(交流入力電圧)が変化した場合に直流入力電力を一定にすることが困難であった。」(段落0011)
「本発明は上記課題を解決するためになされたものであり、その目的とするところは、直流入力電圧が変化しても直流入力電力を略一定にすることが可能な電力変換回路を提供することにある。」(段落0012)
これにより、当該電圧変換装置の配下の負荷は被給電において劣後制御される。
(1)請求項1に係る電圧変換装置は、
正極電位が印加される制御端、正極電位が印加される電流入力端及び正極電位を出力する電流出力端を有する電圧変換回路1と、
差動増幅器1、差動増幅器2、基準電位1、基準電位2と、を備え、
前記電流入力端の電位に比例する電位が前記差動増幅器1の非反転入力端に印加され、該差動増幅器1の反転入力端には、前記基準電位1の正極が印加され、
前記電流出力端の電位に比例する電位が前記差動増幅器2の反転入力端に印加され、該差動増幅器2の非反転入力端には、前記基準電位2の正極が印加され、
前記差動増幅器1と前記差動増幅器2の出力電位は合成され前記制御端に印加され、
前記電圧変換回路1と前記差動増幅器2は、該電圧変換回路1の出力電位を一定に保持すべく負帰還回路が構成され、
前記電圧変換回路1と前記差動増幅器1は、該電圧変換回路1の前記電流入力端の電位が低下すると、該電圧変換回路1の該電流入力端への入力電流を減じ、該電圧変換回路1の該電流入力端の電位が上昇すると、該電圧変換回路1の該電流入力端への入力電流を増加させる正帰還回路が構成されていることを特徴とする。
(2)請求項2に係る電圧変換装置は、
負極電位が印加される制御端、負極電位が印加される電流入力端及び負極電位を出力する電流出力端を有する電圧変換回路2と、
差動増幅器1、差動増幅器2、基準電位1、基準電位2と、を備え、
前記電流入力端の電位に比例する電位が前記差動増幅器1の非反転入力端に印加され、該差動増幅器1の反転入力端には、前記基準電位1の負極が印加され、
前記電流出力端の電位に比例する電位が前記差動増幅器2の反転入力端に印加され、該差動増幅器2の非反転入力端には、前記基準電位2の負極が印加され、
前記差動増幅器1と前記差動増幅器2の出力電位は合成され前記制御端に印加され、
前記電圧変換回路2と前記差動増幅器2は、該電圧変換回路2の出力電位を一定に保持すべく負帰還回路が構成され、
前記電圧変換回路2と前記差動増幅器1は、該電圧変換回路2の前記電流入力端の電位が低下すると、該電圧変換回路2の前記電流入力端への負の入力電流を増加させ、該電圧変換回路2の該電流入力端の電位が上昇すると、該電圧変換回路2の該電流入力端への負の入力電流を減じる正帰還回路が構成されていることを特徴とする。
(3)請求項3に係る給電劣後制御システムは、
請求項1又は2に記載の電圧変換装置を複数個、電源供給線の電位極性と該電圧変換装置の電流入力端の電位極性を整合させ並列接続したことを特徴とする。
(B)電圧変換回路2と差動増幅器1は、電圧変換回路2の電流入力端の電位が低下すると、電圧変換回路2の電流入力端への負の入力電流を増加させ、電圧変換回路2の電流入力端の電位が上昇すると、電圧変換回路2の電流入力端への負の入力電流を減じる正帰還回路が構成され、電力供給源の電力不足が発生したとき、劣後負荷から順に電力の供給を減じ又は断とし、優先度の高い負荷への電力供給を維持すべく電圧変換装置を実現し必要電力を確保する。
(C)このような電圧変換装置を複数個、電源供給線の電位極性と該電圧変換装置の電流入力端の電位極性を整合させ並列接続したシステムを実現し、必要電力を確保する。
(1−1)電圧変換装置の構成説明
図1は、本発明による電圧変換装置の実施の形態の構成を示す図である。
符号CV1で示される電圧変換回路1は、正極電位を入力して正極電位を出力する従来技術で構成される。電圧変換回路1の入力部(A)は、端子T1に接続され、出力部(B)は端子T3に接続されている。
電圧変換回路1は、制御端(C)を有し、電圧変換回路1への入力電流、電圧変換回路1の出力電圧・電流を制御できる構成である。
端子T2には負極電位が印加され、端子T4は端子T2に直結され、負極電位を出力する。端子T2及び端子T4の電位を基準電位とする。
このような電圧変換回路1は従来技術であり特に説明するまでもない。
(1−2)電圧変換装置の動作説明
以下、図1を参照して、本発明の電圧変換装置の実施の形態の動作を説明する。
電圧変換回路1は、制御電位入力端(C)の制御電位に起因し、電圧・電流変換して(同一電圧に変換する場合も含む。)端子T3に正極直流電位を出力する。
いずれにしても、V(3)=V2とする動作を為す。
V(3)=V2であれば、何もしない。
差動増幅器1は非反転増幅回路であるから、差動増幅器1の出力電位も低下する。
したがって、電圧変換回路1は入力部(A)への入力電流を減ずる。
ただし、抵抗素子8及び抵抗素子9の一端の電位は、端子T2(端子T4)の電位ではない。
差動増幅器1の出力電位は、抵抗素子1及び抵抗素子2により、差動増幅器1の反転入力端(2)に帰還されている。すなわち、負帰還回路が構成されている。
すなわち、基準電位1は端子T1の電位と比較し低いので、端子T1の電位に相当するよう、基準電位1に対して分圧比Ra1を演算(除算)して高くしたものである。
図2の横軸が電圧変換装置の入力電位(入力部(A)の電位)であり、縦軸が電圧変換装置の出力電流(出力部(B)の電流)を表しているので、基準電位1を入力電位相当に変換している。
図2のV1−1、V1−2及びV1−3の電位は、電圧変換装置(APPAi)がn個(n>3)存在するが説明の便宜上、3種類の電位の基準電位1を備えたものとした。
ただし、3種類の基準電位1を備えたものの内のそれぞれは、増幅度を2種類(増幅度高、増幅度低)備えるので、図2において6種類の電圧変換装置が存在することになる。
A(1-1)=1+r1(1-1)/r2(1-1)である。r1(1-1)、r2(1-1)は、増幅度がA(1-1)の場合の、それぞれ、抵抗素子1、抵抗素子2の抵抗値の一例である。
増幅度に関しては、増幅度A(1-1)>増幅度A(1-2)である。
図2は、6個の電圧変換装置が存在する場合を表している。
図2の斜線(増幅度を示す。)と、破線縦軸(端子T1の電位Vtaを示すX軸の点Vtaを起点とする。)との交点P11〜P32を起点として、横軸Vt1に平行し、縦軸It3との交点がI11〜I32負荷定格電流である。
仮に元の電位に回復すると、入力電流を減じられた電圧変換装置への流入電流が回復し再度流入電流が減じられるという発振現象が発生する。
この場合も、端子T1の電位はV1−3において均衡する。
すなわち、回路1にヒステリシス回路を設ける必要はない。
X軸から見て最も斜線の傾斜角が小さく、電流が“0”となる端子T1の電位Vt1の低いものが優先度の高い優先負荷である。
図3の端子T3、端子T4、には負荷(単数又は複数)が接続され給電を劣後制御される。
(2−1)電圧変換装置の変形例の構成説明
図4は、本発明による電圧変換装置の実施の形態の変形例の構成を示す図である。
図4において符号CV2で示される電圧変換回路2は、負極入力型である。すなわち、端子T1に負極電位を印加し、端子T2に正極電位を接続する。
その他の回路上の相違点はないので、同一の素子には同一符号を付して、回路構成の説明を省略する。
(2−2)電圧変換装置の変形例の動作説明
OP1、OP2 差動増幅器
V1、V2、V1r、V2r 基準電位
R1〜R9 抵抗素子
T1〜T4 端子
Claims (3)
- 正極電位が印加される制御端、正極電位が印加される電流入力端及び正極電位を出力する電流出力端を有する電圧変換回路1と、
差動増幅器1、差動増幅器2、基準電位1、基準電位2と、を備え、
前記電流入力端の電位に比例する電位が前記差動増幅器1の非反転入力端に印加され、該差動増幅器1の反転入力端には、前記基準電位1の正極が印加され、
前記電流出力端の電位に比例する電位が前記差動増幅器2の反転入力端に印加され、該差動増幅器2の非反転入力端には、前記基準電位2の正極が印加され、
前記差動増幅器1と前記差動増幅器2の出力電位は合成され前記制御端に印加され、
前記電圧変換回路1と前記差動増幅器2は、該電圧変換回路1の出力電位を一定に保持すべく負帰還回路が構成され、
前記電圧変換回路1と前記差動増幅器1は、該電圧変換回路1の前記電流入力端の電位が低下すると、該電圧変換回路1の該電流入力端への入力電流を減じ、該電圧変換回路1の該電流入力端の電位が上昇すると、該電圧変換回路1の該電流入力端への入力電流を増加させる正帰還回路が構成されていることを特徴とする電圧変換装置。 - 負極電位が印加される制御端、負極電位が印加される電流入力端及び負極電位を出力する電流出力端を有する電圧変換回路2と、
差動増幅器1、差動増幅器2、基準電位1、基準電位2と、を備え、
前記電流入力端の電位に比例する電位が前記差動増幅器1の非反転入力端に印加され、該差動増幅器1の反転入力端には、前記基準電位1の負極が印加され、
前記電流出力端の電位に比例する電位が前記差動増幅器2の反転入力端に印加され、該差動増幅器2の非反転入力端には、前記基準電位2の負極が印加され、
前記差動増幅器1と前記差動増幅器2の出力電位は合成され前記制御端に印加され、
前記電圧変換回路2と前記差動増幅器2は、該電圧変換回路2の出力電位を一定に保持すべく負帰還回路が構成され、
前記電圧変換回路2と前記差動増幅器1は、該電圧変換回路2の前記電流入力端の電位が低下すると、該電圧変換回路2の前記電流入力端への負の入力電流を増加させ、該電圧変換回路2の該電流入力端の電位が上昇すると、該電圧変換回路2の該電流入力端への負の入力電流を減じる正帰還回路が構成されていることを特徴とする電圧変換装置。 - 請求項1又は2に記載の電圧変換装置を複数個、電源供給線の電位極性と該電圧変換装置の電流入力端の電位極性を整合させ並列接続したことを特徴とする給電劣後制御システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011272856A JP5797106B2 (ja) | 2011-12-14 | 2011-12-14 | 電圧変換装置及び給電劣後制御システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011272856A JP5797106B2 (ja) | 2011-12-14 | 2011-12-14 | 電圧変換装置及び給電劣後制御システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013126277A JP2013126277A (ja) | 2013-06-24 |
JP5797106B2 true JP5797106B2 (ja) | 2015-10-21 |
Family
ID=48777235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011272856A Expired - Fee Related JP5797106B2 (ja) | 2011-12-14 | 2011-12-14 | 電圧変換装置及び給電劣後制御システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5797106B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6641208B2 (ja) | 2016-03-18 | 2020-02-05 | Ntn株式会社 | 入力電圧制御装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0624436B2 (ja) * | 1985-06-03 | 1994-03-30 | ミクロン機器株式会社 | スイツチングレギユレ−タの電流制限回路 |
JPS63103109U (ja) * | 1986-12-23 | 1988-07-04 | ||
JPS6459515A (en) * | 1987-08-31 | 1989-03-07 | Pfu Ltd | Power failure sequence control circuit |
JPH0732590B2 (ja) * | 1988-05-09 | 1995-04-10 | 三菱電機株式会社 | 電源装置 |
JPH09331675A (ja) * | 1996-06-10 | 1997-12-22 | Yokogawa Electric Corp | 電源回路 |
JP2000222051A (ja) * | 1999-01-28 | 2000-08-11 | Sharp Corp | 安定化電源装置 |
JP2002199717A (ja) * | 2000-12-27 | 2002-07-12 | Furukawa Battery Co Ltd:The | 直流・交流入力可能な共用電源装置 |
JP4072684B2 (ja) * | 2003-09-11 | 2008-04-09 | 太平洋精工株式会社 | 車両用バッテリー充放電管理装置 |
-
2011
- 2011-12-14 JP JP2011272856A patent/JP5797106B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013126277A (ja) | 2013-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6038516B2 (ja) | ボルテージレギュレータ | |
CN106787652B (zh) | 一种适用于降压变换器输出直流失调的动态消除电路 | |
JP6257363B2 (ja) | スイッチングレギュレータ制御回路及びスイッチングレギュレータ | |
JP2013062943A (ja) | Dc/dcコンバータの制御回路及びdc−dcコンバータ | |
JP2012125107A (ja) | スイッチングレギュレータの制御回路およびそれを利用したスイッチングレギュレータ、電子機器 | |
JP2013062941A (ja) | Dc/dcコンバータの制御回路及びdc−dcコンバータ | |
US20170288539A1 (en) | Dc-dc converter with transient control and the method thereof | |
JP2013192438A (ja) | チャージポンプ回路 | |
JP2013074635A (ja) | Dc−dcコンバータ | |
JP2006025531A (ja) | Dc−dcコンバータ回路 | |
WO2011048796A1 (ja) | Dc-dcコンバータ | |
US20140055106A1 (en) | Control Circuit, Time Calculating Unit, and Operating Method for Control Circuit | |
US20130200863A1 (en) | Buck dc-to-dc converter having a novel output protection mechanism | |
JP5797106B2 (ja) | 電圧変換装置及び給電劣後制御システム | |
KR101698359B1 (ko) | 스위칭 제어회로 및 스위칭 전원장치 | |
CN107305399B (zh) | Pmos功率电晶体线性降压稳压电路 | |
CN107590041B (zh) | 一种多反馈点的电压加权反馈系统 | |
US20230093242A1 (en) | Dc transformer circuit | |
US20170141680A1 (en) | Dc-dc converter with transient control and the method thereof | |
JP2011211828A (ja) | 力率改善回路 | |
JP2017085787A (ja) | 並列チョッパ装置 | |
CN209946245U (zh) | 电压最值比较电路 | |
US10008957B2 (en) | Bidirectional split PI inverter with digital counter | |
JP5241282B2 (ja) | Dc−dcコンバータの2次側電源の制御装置およびdc−dcコンバータの2次側電源の制御方法 | |
JP5177437B2 (ja) | 電子線走査用電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150818 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5797106 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |