JP2017085787A - 並列チョッパ装置 - Google Patents
並列チョッパ装置 Download PDFInfo
- Publication number
- JP2017085787A JP2017085787A JP2015212003A JP2015212003A JP2017085787A JP 2017085787 A JP2017085787 A JP 2017085787A JP 2015212003 A JP2015212003 A JP 2015212003A JP 2015212003 A JP2015212003 A JP 2015212003A JP 2017085787 A JP2017085787 A JP 2017085787A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switching
- switching elements
- chopper
- current
- current detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 49
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims description 36
- 238000009499 grossing Methods 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 11
- 230000004907 flux Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007429 general method Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
図4において、1,2はリアクトル、3,6はダイオード、4,5は半導体スイッチング素子、7,8は平滑コンデンサ、11,12は直流入力端子、21,22は直流出力端子である。なお、スイッチング素子4,5は、後述する図8のスイッチング素子101b,101c,102b,102cと同様に、逆並列接続された還流ダイオードを備えていて双方向に電流を通流可能な素子である。
なお、ダイオード3,6の代わりに半導体スイッチング素子を接続し、いわゆる同期整流を行うことも可能である。
第2チョッパを構成するスイッチング素子4’,5’は、第1チョッパのスイッチング素子4,5と同様に、PWM制御により互いに180度の位相差を持たせてON/OFFされる。
しかしながら、実際には上述した諸特性に個体差が存在するため、Iinp,Iinp’及びIinn,Iinn’はそれぞれ等しくならない。
[数式1]
ΔIinp=Iinp’−Iinp
[数式2]
ΔIinn=Iinn’−Iinn
電流アンバランスの一般的な抑制方法としては、第1チョッパ及び第2チョッパを流れる電流を検出してスイッチング素子のON/OFF時間を適切に制御する方法が知られており、そのためにはΔIinp,ΔIinnを検出する必要がある。
図6において、30,31,32は電流検出手段であり、これらの電流検出手段30,31,32により3箇所の電流値Iin,Iinp,Iinnを検出する。次に、これらの電流検出値Iin,Iinp,Iinnに対して数式3,4の差分演算を行えば、電流アンバランス成分ΔIinp,ΔIinnを間接的に検出することができる。
[数式3]
ΔIinp=(Iin−Iinp)−Iinp
[数式4]
ΔIinn=(Iin−Iinn)−Iinn
図6では、電流検出手段30により全体の入力電流Iinを検出すると共に、電流検出手段31,32により第1チョッパの正側入力電流Iinp及び負側入力電流Iinnをそれぞれ検出するのに対し、図7の回路では、電流検出手段41,42により、第1チョッパ,第2チョッパの正側入力電流Iinp,Iinp’による差分磁束と負側入力電流Iinn,Iinn’ による差分磁束とをそれぞれ検出している。
これらの電流検出手段41,42は、互いに逆方向に流れる正側入力電流Iinp,Iinp’、及び、互いに逆方向に流れる負側入力電流Iinn,Iinn’から差分磁束をそれぞれ検出し、一方の電流検出手段41はIinp,Iinp’による差分磁束に基づいて電流アンバランス成分ΔIinpを検出し、他方の電流検出手段42はIinn,Iinn’による差分磁束に基づいて電流アンバランス成分ΔIinnを検出するものである。
図8は、特許文献3に記載された多重チョッパ装置の構成図であり、100は直流電源、101,102はそれぞれ第1チョッパ,第2チョッパ、101a,102aはリアクトル、101b,101c,102b,102cはスイッチング素子、101d,102dはドライバ、103,104は平滑コンデンサ、105は電流検出手段、200は負荷、301,302は電流抽出回路、301a,302aは増幅回路、301b,302bはフィルタ、301c,302cはスイッチ、303は演算比較回路、304は制御回路、305は補正回路、306,307はサンプリング回路である。
ここで、多重チョッパ装置の昇圧比が2倍以上である場合には、下アームのスイッチング素子101c,102cがそれぞれオフとなる期間が重なることはないため、電流検出手段105による電流検出値I3は、スイッチング素子101cのオフ期間に第1チョッパ101の出力電流I1に等しく、また、スイッチング素子102cのオフ期間に第2チョッパ102の出力電流I2に等しくなる。
よって、演算比較回路303により電流抽出回路301,302の出力の差を求めれば、第1チョッパ101及び第2チョッパ102の出力電流I1,I2のアンバランスを検出することができる。
これに対し、図8に示した従来技術によれば、電流検出手段が単一で済む利点がある。しかし、電流を抽出するためのサンプリング回路306,307やスイッチ301c,302cによって回路構成が複雑化すると共に、昇圧比が2倍未満である場合には、下アームのスイッチング素子101c,102cのオフ期間が重ならないように、補正回路305によって電流のサンプリングタイミングをずらす等の処理が必要である。
このため、電流検出手段の削減が可能であるとしても、周辺回路や演算処理が複雑化するという問題を生じていた。
前記第1のダイオードと前記第1の半導体スイッチング素子との接続点を第1のリアクトルを介して第1の正側直流入力端子に接続すると共に、前記第2の半導体スイッチング素子と前記第2のダイオードとの接続点を第2のリアクトルを介して第1の負側直流入力端子に接続し、かつ、前記第3のダイオードと前記第3の半導体スイッチング素子との接続点を第3のリアクトルを介して第2の正側直流入力端子に接続すると共に、前記第4の半導体スイッチング素子と前記第4のダイオードとの接続点を第4のリアクトルを介して第2の負側直流入力端子に接続し、
前記正側直流入力端子と前記負側直流入力端子との間に直流電源電圧が印加される並列チョッパ装置であって、前記第1〜第4の半導体スイッチング素子のON/OFFにより前記直流電源電圧の大きさを変換して出力する並列チョッパ装置において、
前記第1,第2の半導体スイッチング素子同士の接続点と前記第1,第2の平滑コンデンサ同士の接続点との間を流れる電流と、前記第3,第4の半導体スイッチング素子同士の接続点と前記第1,第2の平滑コンデンサ同士の接続点との間を流れる電流と、の差分値を検出する電流検出手段を備えたものである。
図1は、この実施形態に係る並列チョッパ装置の回路図であり、図4における各部と同一の機能を有するものには同一の符号を付してある。
同様に、直流出力端子21,22の間には、ダイオード3’とスイッチング素子4’,5’とダイオード6’が直列に接続され、ダイオード3’とスイッチング素子4’との接続点はリアクトル1’を介して正側の直流入力端子11’に接続されると共に、スイッチング素子5’とダイオード6’との接続点はリアクトル2’を介して負側の直流入力端子12’に接続されている。
上記のスイッチング素子4,4’,5,5’は、前述した図8のスイッチング素子101b,101c,102b,102cと同様に、逆並列接続された還流ダイオードを備えていて双方向に電流を通流可能な素子である。
なお、直流入力端子11,11’は単一の直流電源(図示せず)の正極に接続され、直流入力端子12,12’は前記直流電源の負極に接続されている。また、リアクトル1,2やリアクトル1’,2’は、それぞれ互いに磁気結合されていても良い。
この電流検出手段40には、図7における電流検出手段41,42と同様に、電気的に絶縁した状態で電流を測定可能なホール素子等が用いられており、互いに逆方向に流れる後述の電流Im,Im’から差分磁束を検出し、この差分磁束に基づいて差分値ΔImひいてはチョッパ間の電流アンバランス成分を検出する。
[数式5]
ΔIm=Im’−Im
図2は、スイッチング素子4,4’,5,5’のON/OFF状態に対するIm,Im’,ΔImの推移を示している。ここでは、第1チョッパと第2チョッパとの間で電流アンバランスが発生しており、各チョッパの流入電流,流出電流の大小関係は、Iinp<Iinp’かつIinn<Iinn’であると仮定する。
降圧モード・昇圧モードを含めて、スイッチング素子4,4’,5,5’のON/OFF状態の組み合わせは4通り存在し、それぞれの組み合わせごとに、平滑コンデンサ7,8同士の接続点を流れる電流Im,Im’も変化する。なお、スイッチング素子4,4’は同時にON/OFFし、同5,5’も同時にON/OFFする。
スイッチング素子4,4’または同5,5’がONしている図3(a),(b)ではIm,Im’が流れ、スイッチング素子4,4’,5,5’がすべてOFFである図3(c)やすべてONである図3(d)ではIm,Im’が流れない。
ΔIinp=ΔIm (スイッチング素子4,4’:ON,同5,5’:OFF)
[数式7]
ΔIinn=−ΔIm (スイッチング素子4,4’:OFF,同5,5’:ON)
このようにして、電流検出手段40の出力に基づいて電流アンバランス成分ΔIinp,ΔIinnが検出された場合には、アラームを発生させる、スイッチング素子4,4’,5,5’のON/OFFのタイミングを調整してアンバランスを解消する、等の処理を行えば良い。
3,3’,6,6’:ダイオード
4,4’,5,5’:半導体スイッチング素子
7,8:平滑コンデンサ
11,11’,12,12’:直流入力端子
21,22:直流出力端子
40:電流検出手段
Claims (3)
- 第1のダイオード,第1の半導体スイッチング素子,第2の半導体スイッチング素子,第2のダイオードを順次直列に接続した直列回路と、第3のダイオード,第3の半導体スイッチング素子,第4の半導体スイッチング素子,第4のダイオードを順次直列に接続した直列回路と、第1,第2の平滑コンデンサを直列に接続した直列回路とを、一対の直流出力端子間に互いに並列に接続し、
前記第1のダイオードと前記第1の半導体スイッチング素子との接続点を第1のリアクトルを介して第1の正側直流入力端子に接続すると共に、前記第2の半導体スイッチング素子と前記第2のダイオードとの接続点を第2のリアクトルを介して第1の負側直流入力端子に接続し、かつ、前記第3のダイオードと前記第3の半導体スイッチング素子との接続点を第3のリアクトルを介して第2の正側直流入力端子に接続すると共に、前記第4の半導体スイッチング素子と前記第4のダイオードとの接続点を第4のリアクトルを介して第2の負側直流入力端子に接続し、
前記第1,第2の正側直流入力端子と前記第1,第2の負側直流入力端子との間に印加された直流電源電圧を、前記第1〜第4の半導体スイッチング素子のON/OFFにより所定値に変換して出力する並列チョッパ装置において、
前記第1,第2の半導体スイッチング素子同士の接続点と前記第1,第2の平滑コンデンサ同士の接続点との間を流れる電流と、前記第3,第4の半導体スイッチング素子同士の接続点と前記第1,第2の平滑コンデンサ同士の接続点との間を流れる電流と、の差分値を検出する電流検出手段を備えたことを特徴とする並列チョッパ装置。 - 請求項1に記載した並列チョッパ装置において、
前記第1,第3の半導体スイッチング素子がONし、かつ、前記第2,第4の半導体スイッチング素子がOFFしているときに、前記電流検出手段による電流検出値に基づいて、前記第1のリアクトルと前記第3のリアクトルとを流れる電流の差分値を検出し、
前記第1,第3の半導体スイッチング素子がOFFし、かつ、前記第2,第4の半導体スイッチング素子がONしているときに、前記電流検出手段による電流検出値に基づいて、前記第2のリアクトルと前記第4のリアクトルとを流れる電流の差分値を検出することを特徴とする並列チョッパ装置。 - 請求項1または2に記載した並列チョッパ装置において、
前記第1,第2のリアクトル同士、及び、前記第3,第4のリアクトル同士が、それぞれ磁気的に結合されていることを特徴とする並列チョッパ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015212003A JP6573167B2 (ja) | 2015-10-28 | 2015-10-28 | 並列チョッパ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015212003A JP6573167B2 (ja) | 2015-10-28 | 2015-10-28 | 並列チョッパ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017085787A true JP2017085787A (ja) | 2017-05-18 |
JP6573167B2 JP6573167B2 (ja) | 2019-09-11 |
Family
ID=58712218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015212003A Active JP6573167B2 (ja) | 2015-10-28 | 2015-10-28 | 並列チョッパ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6573167B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107241069A (zh) * | 2017-06-06 | 2017-10-10 | 绵阳市维博电子有限责任公司 | 一种串并联斩波型变压器耦合隔离放大器 |
JP2019058021A (ja) * | 2017-09-22 | 2019-04-11 | 富士電機株式会社 | 3レベルチョッパ及びその制御回路 |
-
2015
- 2015-10-28 JP JP2015212003A patent/JP6573167B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107241069A (zh) * | 2017-06-06 | 2017-10-10 | 绵阳市维博电子有限责任公司 | 一种串并联斩波型变压器耦合隔离放大器 |
JP2019058021A (ja) * | 2017-09-22 | 2019-04-11 | 富士電機株式会社 | 3レベルチョッパ及びその制御回路 |
Also Published As
Publication number | Publication date |
---|---|
JP6573167B2 (ja) | 2019-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8917077B2 (en) | Multi-phase switching regulator and droop circuit therefor | |
US9130481B2 (en) | Power converting appartatus | |
KR101973676B1 (ko) | 3 레벨 유닛 인버터 | |
US9568376B2 (en) | Temperature detecting circuit and method thereof | |
US10763668B2 (en) | Converter with inductors coupled in series | |
JP2015220976A (ja) | 多相インターリーブコンバータ及びその制御方法 | |
JP2012239265A (ja) | マトリクスコンバータ | |
JP6525364B2 (ja) | 電力変換装置 | |
JP2012060796A (ja) | マルチフェーズ型dc/dcコンバータ回路 | |
CN105765851A (zh) | 电力转换装置、具备其的电动机驱动装置、具备其的鼓风机、压缩机、以及具备这些的空调机、冰箱和制冷机 | |
JP6573167B2 (ja) | 並列チョッパ装置 | |
JP4884131B2 (ja) | 交流交流直接変換器の制御装置 | |
JP5764517B2 (ja) | スイッチング電源装置及びそれを用いた電源システム | |
JP4939580B2 (ja) | Dc/dc電力変換装置 | |
CN101361256A (zh) | 单相输出逆变器及其输出电流检测方法 | |
US20140063877A1 (en) | Power conversion apparatus | |
JP6575928B2 (ja) | 並列チョッパ装置 | |
JP7485095B2 (ja) | 電源システム装置 | |
JP2014107931A (ja) | インバータ装置の運転方法およびインバータ装置 | |
JP2018166376A (ja) | スイッチング電源装置及びその制御方法 | |
JP7352130B2 (ja) | 多相コンバータ | |
JP2017212770A (ja) | 異常検出装置及び電源装置 | |
JP2016015847A (ja) | マルチレベル電力変換器 | |
JP2020014328A (ja) | 電力変換器及びモータシステム | |
JP2018133853A (ja) | インバータの電流検知方法、インバータの電流検知装置、アクティブフィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190719 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190801 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6573167 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |