JP6575928B2 - 並列チョッパ装置 - Google Patents

Description

本発明は、複数のチョッパを並列に接続した場合に発生するチョッパ間の電流アンバランスの検出技術に関するものである。

図４は、ＤＣ／ＤＣコンバータの一種である降圧チョッパを示している。
図４において、１，２は平滑コンデンサ、３，６は半導体スイッチング素子、４，５はダイオード、７，８はリアクトル、１１，１２は直流入力端子、２１，２２は直流出力端子である。ここで、スイッチング素子３，６は、後述する図８のスイッチング素子１０１ｂ，１０１ｃ，１０２ｂ，１０２ｃと同様に、逆並列接続された還流ダイオードを備えていて双方向に電流を通流可能なスイッチング素子である。

図４の降圧チョッパでは、ＰＷＭ（Pulse Width Modulation）制御により、スイッチング素子３，６を互いに１８０度の位相差を持たせてＯＮ／ＯＦＦさせることにより、入力電圧Ｖ_ｉｎを降圧した出力電圧Ｖ_ｏｕｔを得ている。また、この回路は、平滑コンデンサ１，２の直列回路から出力される３つのレベルの直流電圧を２つのレベルの直流電圧に変換する、いわゆる３レベル降圧チョッパとして動作する。
なお、ダイオード４，５の代わりに半導体スイッチング素子を接続し、いわゆる同期整流を行うことも可能である。

図５は、電力変換容量を増加させるために、図４の降圧チョッパを二つ並列に接続した並列チョッパ装置を示している。図５において、３’，６’は半導体スイッチング素子、４’，５’はダイオード、７’，８’はリアクトルであり、その他の部分には図４と同一の符号を付してある。スイッチング素子３’，６’は、スイッチング素子３，６と同様に、逆並列接続された還流ダイオードを備えていて双方向に電流を通流可能なスイッチング素子である。

上記構成において、スイッチング素子３，６、ダイオード４，５、リアクトル７，８により一方の降圧チョッパ（以下、第１チョッパという）が構成され、スイッチング素子３’，６’、ダイオード４’，５’、リアクトル７’，８’により他方の降圧チョッパ（以下、第２チョッパという）が構成される。第２チョッパを構成するスイッチング素子３’，６’は、第１チョッパのスイッチング素子３，６と同様に、ＰＷＭ制御により互いに１８０度の位相差を持たせてＯＮ／ＯＦＦされる。
なお、図５のように複数の降圧チョッパを並列に接続した並列チョッパ装置は、例えば特許文献１に記載されている。

図５に示した並列チョッパ装置において、リアクトルの抵抗成分やインダクタンス成分の個体差、更には、ダイオード及びスイッチング素子のスイッチング特性や電圧降下の個体差が充分小さい理想条件では、第１チョッパ及び第２チョッパをに流れる電流Ｉ_ｉｎｐ，Ｉ_ｉｎｐ’，Ｉ_ｉｎｎ，Ｉ_ｉｎｎ’がバランスし、Ｉ_ｉｎｐ＝Ｉ_ｉｎｐ’，Ｉ_ｉｎｎ＝Ｉ_ｉｎｎ’となる。
しかしながら、実際には上述した諸特性に個体差が存在するため、Ｉ_ｉｎｐ，Ｉ_ｉｎｐ’及びＩ_ｉｎｎ，Ｉ_ｉｎｎ’はそれぞれ等しくならない。

ここで、数式１は図５における正側電流のアンバランス成分ΔＩ_ｉｎｐを示し、数式２は負側電流のアンバランス成分ΔＩ_ｉｎｎを示している。
［数式１］
ΔＩ_ｉｎｐ＝Ｉ_ｉｎｐ’−Ｉ_ｉｎｐ
［数式２］
ΔＩ_ｉｎｎ＝Ｉ_ｉｎｎ’−Ｉ_ｉｎｎ

これらの電流アンバランス成分ΔＩ_ｉｎｐ，ΔＩ_ｉｎｎは、回路内の各構成部品における発熱の不均一、電力変換損失の増加、更には、スイッチング素子やダイオードのスイッチング時に発生するサージ電圧の増加などを引き起こすため、有意な値にならないように抑制する必要がある。
電流アンバランスの一般的な抑制方法としては、リアクトル７，７’，８，８’を流れる電流を検出してスイッチング素子３，６，３’，６’のＯＮ／ＯＦＦ時間を適切に制御する方法が知られており、そのためにはΔＩ_ｉｎｐ，ΔＩ_ｉｎｎを検出する必要がある。

図６は、図５に電流アンバランス成分ΔＩ_ｉｎｐ，ΔＩ_ｉｎｎの検出機能を付加した並列チョッパ装置の回路図である。
図６において、３１，３２，３３は電流検出手段であり、これらの電流検出手段３１，３２，３３により電流値Ｉ_ｉｎｐ，Ｉ_ｉｎｎ，Ｉ_ｉｎ（＝Ｉ_ｉｎｐ＋Ｉ_ｉｎｐ’）をそれぞれ検出する。次に、これらの電流検出値Ｉ_ｉｎｐ，Ｉ_ｉｎｎ，Ｉ_ｉｎに対して数式３，４の差分演算を行えば、電流アンバランス成分ΔＩ_ｉｎｐ，ΔＩ_ｉｎｎを間接的に検出することができる。
［数式３］
ΔＩ_ｉｎｐ＝Ｉ_ｉｎｐ’−Ｉ_ｉｎｐ＝（Ｉ_ｉｎ−Ｉ_ｉｎｐ）−Ｉ_ｉｎｐ
［数式４］
ΔＩ_ｉｎｎ＝Ｉ_ｉｎｎ’−Ｉ_ｉｎｎ＝（Ｉ_ｉｎ−Ｉ_ｉｎｎ）−Ｉ_ｉｎｎ

また、図７は、電流検出箇所が図６と異なる並列チョッパ装置の回路図である。
図６では、電流検出手段３３により全体の入力電流Ｉ_ｉｎを検出すると共に、電流検出手段３１，３２により第１チョッパの正側入力電流Ｉ_ｉｎｐ及び負側入力電流Ｉ_ｉｎｎをそれぞれ検出するのに対し、図７の回路では、電流検出手段４１，４２により、第１チョッパ，第２チョッパの正側入力電流Ｉ_ｉｎｐ，Ｉ_ｉｎｐ’による差分磁束と負側入力電流Ｉ_ｉｎｎ，Ｉ_ｉｎｎ’ による差分磁束とをそれぞれ検出している。

図７における電流検出手段４１，４２としては、電気的に絶縁した状態で電流を測定可能な検出手段、例えばホール素子を用いた電流検出手段を想定している。
電流検出手段４１は、Ｉ_ｉｎｐ，Ｉ_ｉｎｐ’による差分磁束に基づいて電流アンバランス成分ΔＩ_ｉｎｐを直接検出し、電流検出手段４２は、Ｉ_ｉｎｎ，Ｉ_ｉｎｎ’による差分磁束に基づいて電流アンバランス成分ΔＩ_ｉｎｎを直接検出する。

図７では、電流アンバランス成分の検出に必要な電流検出手段の数が２つで済み、図６よりも少なくなる。ただし、ＤＣ／ＤＣコンバータの入力電流を制御する上で、図７の回路でも入力電流Ｉ_ｉｎを検出することが必要であるため、全体的な電流検出手段の数は図６と同様に合計３つとなる。

なお、二つのチョッパからなる並列チョッパ装置（多重チョッパ装置）において、各チョッパ間の電流アンバランスを解消するようにした従来技術が、特許文献２に記載されている。
図８は、特許文献２に記載された多重チョッパ装置の構成図であり、１００は直流電源、１０１，１０２はそれぞれ第１チョッパ，第２チョッパ、１０１ａ，１０２ａはリアクトル、１０１ｂ，１０１ｃ，１０２ｂ，１０２ｃはスイッチング素子、１０１ｄ，１０２ｄはドライバ、１０３，１０４は平滑コンデンサ、１０５は電流検出手段、２００は負荷、３０１，３０２は電流抽出回路、３０１ａ，３０２ａは増幅回路、３０１ｂ，３０２ｂはフィルタ、３０１ｃ，３０２ｃはスイッチ、３０３は演算比較回路、３０４は制御回路、３０５は補正回路、３０６，３０７はサンプリング回路である。

図８に示した多重チョッパ装置では、各チョッパ１０１，１０２の下アームのスイッチング素子１０１ｃ，１０２ｃのオフ期間に同期したサンプリング回路３０６，３０７の出力信号によりスイッチ３０１ｃ，３０２ｃをそれぞれオンし、電流検出手段１０５による電流検出値Ｉ_３を増幅して演算比較回路３０３に入力する。
ここで、多重チョッパ装置の昇圧比が２倍以上である場合には、下アームのスイッチング素子１０１ｃ，１０２ｃがそれぞれオフとなる期間が重なることはないため、電流検出手段１０５による電流検出値Ｉ_３は、スイッチング素子１０１ｃのオフ期間に第１チョッパ１０１の出力電流Ｉ_１に等しく、また、スイッチング素子１０２ｃのオフ期間に第２チョッパ１０２の出力電流Ｉ_２に等しくなる。
よって、演算比較回路３０３により電流抽出回路３０１，３０２の出力の差を求めれば、第１チョッパ１０１及び第２チョッパ１０２を流れる電流Ｉ_１，Ｉ_２のアンバランスを検出することができる。

特開２０１２−１００４９０号公報（段落[００７４]〜[００７６]、図７（ｂ），図８（ｂ）等） 特許第５５７０３３８号公報（段落[００１４]〜[００３２]、図１，図２等）

図６，図７の従来技術において、電流アンバランス成分ΔＩ_ｉｎｐ，ΔＩ_ｉｎｎを検出するために必要な電流検出手段の数は、少なくとも２つであり、装置全体のコストの削減や小型化のためには、電流検出手段の数を更に少なくすることが求められている。
これに対し、図８に示した従来技術によれば、電流検出手段が単一で済む利点がある。しかし、電流を抽出するためのサンプリング回路３０６，３０７やスイッチ３０１ｃ，３０２ｃによって回路構成が複雑化すると共に、昇圧比が２倍未満である場合には、下アームのスイッチング素子１０１ｃ，１０２ｃのオフ期間が重ならないように、補正回路３０５によって電流のサンプリングタイミングをずらす等の処理が必要である。
このため、電流検出手段の削減が可能であるとしても、周辺回路や演算処理が複雑化するという問題を生じていた。

そこで、本発明の解決課題は、簡単な構成で電流アンバランス成分を検出可能とし、コストの低減を図った並列チョッパ装置を提供することにある。

上記課題を解決するため、請求項１に係る発明は、第1の平滑コンデンサと第２の平滑コンデンサとの直列回路と、第１の半導体スイッチング素子，第１のダイオード，第２のダイオード，第２の半導体スイッチング素子を順次直列に接続した直列回路と、第３の半導体スイッチング素子，第３のダイオード，第４のダイオード，第４の半導体スイッチング素子を順次直列に接続した直列回路とを、一対の直流入力端子間に互いに並列に接続し、
前記第１の半導体スイッチング素子と前記第１のダイオードとの接続点と、前記第３の半導体スイッチング素子と前記第３のダイオードとの接続点と、の間に第１のリアクトルと第３のリアクトルとを直列に接続すると共に、
前記第２のダイオードと前記第２の半導体スイッチング素子との接続点と、前記第４のダイオードと前記第４の半導体スイッチング素子との接続点と、の間に第２のリアクトルと第４のリアクトルとを直列に接続し、
前記第１，第３のリアクトル同士の接続点と前記第２，第４のリアクトル同士の接続点との間に第３の平滑コンデンサを接続すると共に、前記第３の平滑コンデンサの両端を一対の直流出力端子とし、前記第１〜第４の半導体スイッチング素子のＯＮ／ＯＦＦにより、直流入力電圧を所定値に変換して出力する並列チョッパ装置において、
前記第１，第２の平滑コンデンサ同士の接続点と前記第１，第２のダイオード同士の接続点との間を流れる電流と、前記第１，第２の平滑コンデンサ同士の接続点と前記第３，第４のダイオード同士の接続点との間を流れる電流と、の差分値を検出する電流検出手段を備えたものである。

請求項２に係る発明は、請求項１に記載した並列チョッパ装置において、前記第１，第３の半導体スイッチング素子がＯＮし、かつ、前記第２，第４の半導体スイッチング素子がＯＦＦしているときに、前記電流検出手段による電流検出値に基づいて、前記第２のリアクトルと前記第４のリアクトルとを流れる電流の差分値を検出し、
前記第１，第３の半導体スイッチング素子がＯＦＦし、かつ、前記第２，第４の半導体スイッチング素子がＯＮしているときに、前記電流検出手段による電流検出値に基づいて、前記第１のリアクトルと前記第３のリアクトルとを流れる電流の差分値を検出するものである。

請求項３に係る発明は、請求項１または２に記載した並列チョッパ装置において、前記第１，第２のリアクトル同士、及び、前記第３，第４のリアクトル同士が、それぞれ磁気的に結合されていることを特徴とする。

本発明によれば、二つのチョッパを並列接続した場合に発生する電流アンバランス成分を、単一の電流検出手段によって検出することができる。特に、特許文献２のように電流のサンプリングタイミングをずらす等の煩雑な処理が不要であり、電流アンバランスの検出を低コストにて実現可能である。

本発明の実施形態に係る並列チョッパ装置の回路図である。 本発明の実施形態における各スイッチング素子のスイッチングシーケンスを示す図である。 本発明の実施形態における各スイッチング素子のＯＮ／ＯＦＦ状態の組み合わせに対する電流経路の推移を示す図である。 降圧チョッパの回路図である。 第１チョッパ及び第２チョッパからなる並列チョッパ装置の回路図である。 図５に電流アンバランス成分の検出機能を付加した並列チョッパ装置の回路図である。 図５に電流アンバランス成分の検出機能を付加した、他の並列チョッパ装置の回路図である。 特許文献２に記載された多重チョッパ装置の構成図である。

以下、図に沿って本発明の実施形態を説明する。
図１は、この実施形態に係る並列チョッパ装置の回路図であり、図５における各部と同一の機能を有するものには同一の符号を付してある。

図１において、直流入力端子１１，１２の間には、平滑コンデンサ１，２の直列回路と、スイッチング素子３とダイオード４，５とスイッチング素子６との直列回路と、スイッチング素子３’とダイオード４’，５’とスイッチング素子６’との直列回路とが互いに並列に接続されている。ここで、スイッチング素子３，３’，６，６’は、前述した図８のスイッチング素子１０１ｂ，１０１ｃ，１０２ｂ，１０２ｃと同様に、逆並列接続された還流ダイオードを備えていて双方向に電流を通流可能なスイッチング素子である。

スイッチング素子３とダイオード４との接続点と、スイッチング素子３’とダイオード４’との接続点との間には、リアクトル７，７’が直列に接続され、ダイオード５とスイッチング素子６との接続点と、ダイオード５’とスイッチング素子６’との接続点との間には、リアクトル８，８’が直列に接続されている。
また、リアクトル７，７’同士の接続点とリアクトル８，８’同士の接続点との間には平滑コンデンサ９が接続され、その両端が直流出力端子２１，２２となっている。

上記構成において、スイッチング素子３，６、ダイオード４，５、リアクトル７，８により第１チョッパが構成され、スイッチング素子３’，６’、ダイオード４’，５’、リアクトル７’，８’により第２チョッパが構成されている。
なお、直流入力端子１１，１２は直流電源（図示せず）の正極，負極にそれぞれ接続されている。また、リアクトル７，８やリアクトル７’，８’は、それぞれ互いに磁気結合されていても良い。

更に、この実施形態では、平滑コンデンサ１，２同士の接続点と、ダイオード４，５同士の接続点及びダイオード４’，５’同士の接続点との間に、電流検出手段４０が接続されている。この電流検出手段４０は、図７における電流検出手段４１，４２と同様に、電気的に絶縁した状態で電流を測定可能なホール素子等からなり、平滑コンデンサ１，２同士の接続点からダイオード４，５同士の接続点に流れる電流Ｉ_ｍと、同じくダイオード４’，５’同士の接続点に流れる電流Ｉ_ｍ’（電流検出手段４０の内部において、Ｉ_ｍとは逆方向に流れる電流）とによる差分磁束に基づいて、数式５により電流アンバランス成分ΔＩ_ｍを直接検出する。
［数式５］
ΔＩ_ｍ＝Ｉ_ｍ’−Ｉ_ｍ

ここで、平滑コンデンサ１，２は請求項における第１，第２の平滑コンデンサに、スイッチング素子３，６，３’，６’はそれぞれ第１〜第４のスイッチング素子に、ダイオード４，５，４’，５’はそれぞれ第１〜第４のダイオードに、リアクトル７，８，７’，８’はそれぞれ第１〜第４のリアクトルに、平滑コンデンサ９は第３の平滑コンデンサに相当している。

次に、この実施形態の動作を、図２，図３を参照しつつ説明する。
図２は、スイッチング素子３，３’，６，６’のスイッチングシーケンスを示しており、この並列チョッパ装置は、動作モードとして、スイッチング素子３，３’，６，６’の通流率が５０[％]未満の降圧モード（図２（ａ））と、同じく５０[％]以上の昇圧モード（図２（ｂ））とを有する。なお、降圧モードではＶ_ｉｎ＞Ｖ_ｏｕｔであり、昇圧モードではＶ_ｉｎ＜Ｖ_ｏｕｔである。

これらの降圧モード・昇圧モードを含めて、スイッチング素子３，３’，６，６’のＯＮ／ＯＦＦ状態の組み合わせは４通り存在する。ここで、スイッチング素子３，３’は同時にＯＮ／ＯＦＦし、同６，６’も同時にＯＮ／ＯＦＦする。
なお、図２（ａ），図２（ｂ）の下段に示した「電流経路」ａ，ｂ，ｃ，ｄは、図３（ａ），（ｂ），（ｃ），（ｄ）にそれぞれ対応しており、これらの図３（ａ），（ｂ），（ｃ），（ｄ）は、スイッチング素子３，３’，６，６’の４通りのＯＮ／ＯＦＦ状態に対する電流経路を示している。

１スイッチング周期において、降圧モードにおける電流経路は図３（ａ）→（ｃ）→（ｂ）→（ｃ）であり、昇圧モードにおける電流経路は図３（ｂ）→（ｄ）→（ａ）→（ｄ）である。
すなわち、降圧・昇圧いずれの動作モードでも、図３（ａ），（ｂ）の電流経路が含まれており、この電流経路には電流検出手段４０が含まれている。これに対し、スイッチング素子３，３’，６，６’がすべてＯＦＦまたはＯＮしている図３（ｃ），（ｄ）の電流経路では、電流検出手段４０が含まれていない。

下記の表１は、スイッチング素子３，３’，６，６’のＯＮ／ＯＦＦ状態の組み合わせに対するＩ_ｍ，Ｉ_ｍ’，ΔＩ_ｍを示している。

表１に示すように、電流検出手段４０は、数式６，数式７に示すように、スイッチング素子３，３’がＯＮであって同６，６’がＯＦＦの時に、ΔＩ_ｍ（＝Ｉ_ｍ’−Ｉ_ｍ）として−ΔＩ_ｉｎｎを検出し（言い換えれば、−ΔＩ_ｍとしてΔＩ_ｉｎｎを検出し）、スイッチング素子３，３’がＯＦＦであって同６，６’がＯＮの時に、ΔＩ_ｍとしてΔＩ_ｉｎｐを検出することになる。

［数式６］
ΔＩ_ｉｎｎ＝−ΔＩ_ｍ
（スイッチング素子３，３’：ＯＮ，同６，６’：ＯＦＦ）
［数式７］
ΔＩ_ｉｎｐ＝ΔＩ_ｍ
（スイッチング素子３，３’：ＯＦＦ，同６，６’：ＯＮ）

従って、この実施形態では、第１チョッパ及び第２チョッパの上アームまたは下アームのスイッチング素子をＯＮさせた状態で、単一の電流検出手段４０のみの出力ΔＩ_ｍにより、電流アンバランス成分ΔＩ_ｉｎｐ，ΔＩ_ｉｎｎを検出することができる。
なお、この実施形態では、１スイッチング周期において少なくとも２回の電流検出処理を行うことによりΔＩ_ｉｎｐ，ΔＩ_ｉｎｎの検出が可能であるが、ΔＩ_ｉｎｐ，ΔＩ_ｉｎｎを検出するための電流経路は図３（ａ），（ｂ）であり、これらは降圧モード，昇圧モードのいずれにも含まれているため、動作モードによらず電流アンバランス成分を検出することができる。

このようにして、電流検出手段４０の出力に基づいて電流アンバランス成分ΔＩ_ｉｎｐ，ΔＩ_ｉｎｎが検出された場合には、アラームを発生させる、スイッチング素子３，３’，６，６’のＯＮ／ＯＦＦのタイミングを調整してアンバランスを解消する、等の処理を行えば良い。

１，２，９：平滑コンデンサ
３，３’，６，６’：半導体スイッチング素子
４，４’，５，５’： ダイオード
７，７’，８，８’：リアクトル
１１，１２：直流入力端子
２１，２２：直流出力端子
４０：電流検出手段

Claims (3)

1. 第1の平滑コンデンサと第２の平滑コンデンサとの直列回路と、第１の半導体スイッチング素子，第１のダイオード，第２のダイオード，第２の半導体スイッチング素子を順次直列に接続した直列回路と、第３の半導体スイッチング素子，第３のダイオード，第４のダイオード，第４の半導体スイッチング素子を順次直列に接続した直列回路とを、一対の直流入力端子間に互いに並列に接続し、
   前記第１の半導体スイッチング素子と前記第１のダイオードとの接続点と、前記第３の半導体スイッチング素子と前記第３のダイオードとの接続点と、の間に第１のリアクトルと第３のリアクトルとを直列に接続すると共に、
   前記第２のダイオードと前記第２の半導体スイッチング素子との接続点と、前記第４のダイオードと前記第４の半導体スイッチング素子との接続点と、の間に第２のリアクトルと第４のリアクトルとを直列に接続し、
   前記第１，第３のリアクトル同士の接続点と前記第２，第４のリアクトル同士の接続点との間に第３の平滑コンデンサを接続すると共に、前記第３の平滑コンデンサの両端を一対の直流出力端子とし、前記第１〜第４の半導体スイッチング素子のＯＮ／ＯＦＦにより、直流入力電圧を所定値に変換して出力する並列チョッパ装置において、
   前記第１，第２の平滑コンデンサ同士の接続点と前記第１，第２のダイオード同士の接続点との間を流れる電流と、前記第１，第２の平滑コンデンサ同士の接続点と前記第３，第４のダイオード同士の接続点との間を流れる電流と、の差分値を検出する電流検出手段を備えたことを特徴とする並列チョッパ装置。
2. 請求項１に記載した並列チョッパ装置において、
   前記第１，第３の半導体スイッチング素子がＯＮし、かつ、前記第２，第４の半導体スイッチング素子がＯＦＦしているときに、前記電流検出手段による電流検出値に基づいて、前記第２のリアクトルと前記第４のリアクトルとを流れる電流の差分値を検出し、
   前記第１，第３の半導体スイッチング素子がＯＦＦし、かつ、前記第２，第４の半導体スイッチング素子がＯＮしているときに、前記電流検出手段による電流検出値に基づいて、前記第１のリアクトルと前記第３のリアクトルとを流れる電流の差分値を検出することを特徴とする並列チョッパ装置。
3. 請求項１または２に記載した並列チョッパ装置において、
   前記第１，第２のリアクトル同士、及び、前記第３，第４のリアクトル同士が、それぞれ磁気的に結合されていることを特徴とする並列チョッパ装置。

Images